KR19990077426A - 경계없는비트라인과,워드라인과,디램구조체를제조하는공정및그결과구조체 - Google Patents

경계없는비트라인과,워드라인과,디램구조체를제조하는공정및그결과구조체 Download PDF

Info

Publication number
KR19990077426A
KR19990077426A KR1019990004954A KR19990004954A KR19990077426A KR 19990077426 A KR19990077426 A KR 19990077426A KR 1019990004954 A KR1019990004954 A KR 1019990004954A KR 19990004954 A KR19990004954 A KR 19990004954A KR 19990077426 A KR19990077426 A KR 19990077426A
Authority
KR
South Korea
Prior art keywords
wordline
gate conductor
gate
segment
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019990004954A
Other languages
English (en)
Other versions
KR100333209B1 (ko
Inventor
해키마크씨
호랙데이비드브이
마윌리엄에이치
노블웬델피2세
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR19990077426A publication Critical patent/KR19990077426A/ko
Application granted granted Critical
Publication of KR100333209B1 publication Critical patent/KR100333209B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 특성은 최소 치수 미만(subminimum dimension)의 워드라인을 그 워드라인과 경계가 없는(borderless) 비트라인 컨택트(contact)를 사용하여 대략 최소 치수인 개개의 게이트 세그먼트에 결합시키는 것이다. 본 발명의 또다른 목적은, 개개의 세그먼트 게이트 전도체를 구비하고, 워드라인과 경계가 없는 비트라인 컨택트를 갖는 최소 치수 미만 게이트 커넥터를 구비하는 트랜지스터를 제공하는 것이다. 본 발명은 게이트를 포함하는 트랜지스터를 구비하는 DRAM 셀로 이루어진 반도체 구조체 및 그 제조 방법에 관한 것이다. 게이트는 얇은 유전성 재료 상의 폴리실리콘과 같은 게이트 전도체의 개개의 세그먼트를 포함한다. 트랜지스터는 소스/드레인 영역을 구비하는 단일 수정 반도체 기판을 더 포함한다. 활성 전도성 워드라인은 세그먼트 게이트 전도체 상에 증착되며 전도성 재료인 워드라인을 통해 그 세그먼트 게이트 전도체와 전기적으로 접촉한다. 활성 워드라인이 세그먼트 게이트 전도체와 접촉하는 부분을 제외하고 절연성 재료가 활성 워드라인을 완전히 둘러싼다. 절연성 재료와 접촉하는 비트라인 컨택트는 소스/드레인 영역 내에 있는 워드라인 컨택트를 둘러싸서 비트라인 컨택트를 워드라인과 경계가 없게 만든다.

Description

경계없는 비트라인과, 워드라인과, 디램 구조체를 제조하는 공정 및 그 결과 구조체{PROCESS FOR BUILDING BORDERLESS BITLINE, WORDLINE AND DRAM STRUCTURE AND RESULTING STRUCTURE}
본 출원은 1994년 12월 28일 출원된 "A Five-Square Folded Bit Line DRAM Cell"이라는 명칭의 출원 번호 제 08/365,617호인 출원과, 1995년 10월 18일 출원된 "A Five-Square Folded Bit Line DRAM Cell"이라는 명칭의 출원 번호 제 08/554,498호인 출원의 부분 계속(continuation-in-part : CIP) 출원과, 년 월 일 출원된 "Improved Borderless Wordline For DRAM Cell and Method For Making Same"(대리인 참조 번호 BU9-95-120)이라는 명칭의 출원 번호 제 호인 출원과 관련된 출원이다.
본 발명은 전반적으로 트랜지스터와 반도체 상호 접속 기법을 사용하는 DRAM 셀 설계에 관한 것으로서, 보다 상세하게는 DRAM 셀을 위한 전도성 워드라인과 그 제조 방법 ― 비트라인 컨택트(contact)는 상기 워드라인과 경계가 없으며(borderless) 이는 DRAM에 대한 중첩 비트라인(folded-bitline) 아키텍쳐에 있어 특히 유용함 ― 에 관한 것이다.
많은 수의 DRAM 셀이 워드라인과 상호 접속되는데, 워드라인 및 워드라인 사이의 간격은 중첩 비트라인 셀의 크기를 결정한다. 전형적으로, 워드라인은 알루미늄이나 폴리실리콘처럼 반도체 표면 상의 절연 재료 위에 증착되고 포토리소그래픽적인 라인으로서 규정되는 전도체의 얇은 필름으로서 형성된다. 라인 폭과 간격을 포토리소그래픽적으로 규정된 최소 라인보다 작게 만드는 것은 포토리소그래픽적으로 불가능하므로, 워드라인 및 워드라인 사이의 간격을 줄이려는 노력에는 한계가 있다. 예를 들어, 라인 폭을 줄이는 것은 가능하지만, 라인 폭을 줄이면 일반적으로 라인 사이의 간격이 늘어나고, 따라서 전체적인 워드라인 피치는 향상되지 않는다. 포토리소그래픽적 최소 치수를 줄이는데는 많은 비용이 들고, 그러한 노력들에 의해 계속되는 세대의 반도체 제품들이 규정되어 왔다. DRAM 셀의 각 세대에서, 포토리소그래픽적으로 규정된 워드라인과 그와 관련된 간격은 각각 포토리소그래픽적인 최소값에서 형성되어 왔다. 그러한 노력들에 의해 계속되는 세대의 반도체 제품들이 규정되어 왔다. 캐패시터, 전송 소자, 관련된 절연체들이 배선 8 스퀘어 제한(wiring 8 square limit)을 넘어 계속 축소됨에 따라, 리소그래픽적으로 형성된 평면 배선(planar wiring)이 궁극적인 DRAM 셀 크기를 제한할 것이다. 하나의 소자와 하나의 캐패시터가 겹쳐진 DRAM 셀(one device and one capacitors folded DRAM cell)은 세 개의 분리된 접속들(배선들)과 하나의 캐패시터 기판으로 이루어진다. 상기 세 개의 배선은 두 개의 워드라인과 하나의 비트라인 또는 하나의 워드라인과 두 개의 비트라인으로 이루어진다. 배선을 패킹(packing)하는 것이 DRAM 셀 크기의 주된 결정 요인 중의 하나이다.
중첩 비트라인 DRAM 셀 설계에 있어서는, 여기에서 참조로서 인용되며 동일인에게 양도된 디. 엠. 케니(D. M. Kenny)의 "Semiconductor Trench Capacitor Cell with Merged Isolation and Node Trench Construction"이라는 명칭의 미국 특허 4,801,988("'988 특허")호에서 설명하고 묘사하는 바와 같이, 활성 및 패싱 워드라인이 모두 각각의 셀을 통과한다. 도 1에 도시한 한 쌍의 셀을 위한 트렌치 캐패시터(505A, 510A)를 가로지르는 것이 워드라인(515A, 520A)이다. 이러한 DRAM 셀에 필요한 간격은 각각의 셀 내에 있는 두 개의 워드라인 각각을 위한 최소 치수와 각각의 워드라인 사이의 각각의 간격에 대한 추가적인 최소 치수이다. 따라서, 통상적인 셀의 전체 최소 길이는 4 최소 치수이다. 셀의 폭은 적어도 2 최소 치수로서, 그들 중 하나는 셀 안에 있는 구성 원소들을 위한 것이고, 다른 하나는 비트라인 사이에 있고 셀들 사이의 간격들 내에 있는 비트라인 커넥터들을 위한 것 뿐 아니라 두꺼운 아이솔레이션(트렌치 캐패시터가 이 아이솔레이션의 일부분일 수도 있다)을 위한 것이기도 하다.
포토리소그래픽적 한계를 피하려는 한 접근 방법은 전도성 측벽 레일의 형태인 워드라인을 제공하는 것이다. 그러한 레일의 폭은 증착된 전도체의 두께에 의해 규정되며, 그 두께는 포토리소그래픽적 최소 치수보다 상당히 작을 수 있다. 본 출원과 동일인에게 양도된 씨에(Hsieh)의 "Field Effect Transistor Formed With Deep-Submicron Gate"라는 명칭의 미국 특허 제 5,202,272호("'272 특허")와 로우리(Lowrey)의 "Process for Fabricating a DRAM Array Having Feature Widths that Transcend the Resolution Limit of Available Photolithography"라는 명칭의 미국 특허 제 5,013,680호("'680 특허")는 모두 여기에 참조로서 인용되며, 최소 치수 미만의 전도성 측벽 스페이서(spacer)를 사용하여 워드라인을 형성하는 방법을 제시한다.
이러한 최소 치수 미만의 스페이서 레일 워드라인을 사용함에 있어서 직면하게 되는 한 문제점은 소자 길이와 소스 및 드레인의 측면 확산 정도를 정밀하게 제어하기가 어렵다는 것이다. 예를 들어, 스페이스 두께나 측면 확산을 약간만 변화시켜도 최소 치수 미만 채널의 길이가 많이 변하게 된다. 그 결과, 한편으로는 누설 전류가 커지고, 다른 한편으로는 성능이 저하된다. 본 발명은 종래 기술의 최소 치수 미만 측벽 스페이서 레일 워드라인의 어려움을 해결한다.
게다가, 서브리소그래픽적 워드라인 및/또는 비트라인을 위한 종래 기술의 구조체와 기법은 워드라인과 경계가 없는 비트라인 컨택트를 제공하지 못한다.
따라서, 본 발명의 목적은 포토리소그래픽적으로 형성된 게이트를 구비하는 중첩 비트라인 DRAM 셀 ― 상기 셀은 워드라인과 경계가 없는 비트라인 컨택트를 갖는 8 스퀘어 미만의 면적을 가짐 ― 을 제공하는 것이다.
본 발명의 또다른 특성은 최소 치수 이하 워드라인을, 상기 워드라인과 경계가 없는 비트라인 컨택트로, 대략 최소 치수인 개개의 게이트 세그먼트에 접속하는 것이다.
본 발명의 또다른 목적은 개개의 세그먼트 게이트 전도체를 구비하고 워드라인과 경계가 없는 비트라인 컨택트를 갖는 최소 치수 미만 게이트 도전체를 구비하는 트랜지스터를 제공하는 것이다.
본 발명의 이러한 목적들과 기타 목적들은 게이트를 포함하는 트랜지스터를 구비하는 DRAM 셀로 이루어진 반도체 구조체에 의해 달성된다. 상기 게이트는 얇은 유전성 재료 상의 폴리실리콘과 같은 게이트 전도체의 개개의 세그먼트를 포함한다. 상기 트랜지스터는 소스/드레인 영역을 구비하는 단일 수정 반도체 기판을 포함한다. 활성 전도성 워드라인은 전도성 재료인 워드라인을 갖는 세그먼트 게이트 전도체 상에 증착되고 상기 세그먼트 게이트 전도체와 전기적으로 접촉한다. 절연성 재료는 워드라인이 세그먼트 게이트 전도체와 접촉하는 부분을 제외하고 그 워드라인을 완전히 둘러싼다. 절연성 재료와 접촉하는 비트라인 컨택트는 소스/드레인 영역 내에 있는 워드라인을 둘러싸서 비트라인 컨택트를 워드라인과 경계가 없게 한다. 또한, 본 발명은 그러한 DRAM 셀을 제조하는 방법을 제공한다.
도 1 내지 12는 본 발명에 따른 트랜지스터를 갖는 DRAM을 형성하는 공정 중에 있는 단계들을 나타내는 세로 단면도.
도면의 주요 부분에 대한 부호의 설명
10 : 기판12 : 게이트
14 : 얇은 유전성 재료16 : 소스/드레인 영역
17 : 실리콘 이산화물 18 : 실리콘 질화물층
19 : 유전성 재료22 : 실리콘 이산화물
24 : 개구26 : 실리콘 질화물층
30 : 개구31: 장벽
32 : 티타늄 질화물36 : 알루미늄
38 : 개구40 : 제 1 지주
42 : 제 2 지주46 : 절연 재료
48 : 실리콘 이산화물층50 : 폴리싱된 표면
52 : 실리콘 이산화물54 : 비트라인 컨택트 개구
56 : 비트라인 컨택트58 : 비트라인
도 1 내지 12는 본 발명에 따라 DRAM 셀을 형성하는 단계들을 도식적으로 보여준다. 바람직한 실시예에서는 실리콘 기법으로 실리콘 웨이퍼를 활용하여 셀을 형성하지만, 게르마늄과 갈륨 비화물 또는 기타 재료들도 사용할 수 있다. 그러나, 실리콘이 가장 널리 그리고 일반적으로 사용되는 재료이므로, 본 발명은 실리콘을 사용하는 것에 대해 설명할 것이다.
여기에 사용되는 수평이라는 용어는 칩의 방향과는 무관하게, 반도체 칩이나 웨이퍼의 통상적인 이차원 표면에 나란한 평면으로 정의한다. 수직이라는 용어는 상기 정의한 수평과 전반적으로 수직이거나 직교하는 방향을 지칭한다. "위(on)", ("측벽(sidewall)"에서와 같은) "옆(side)", "보다 위(higher)", "보다 아래(lower)", "위(over)", "아래(under)" 등의 용어는 칩의 방향과는 무관하게, 칩이나 웨이퍼의 상부 표면 위에 있는 통상적인 이차원 표면을 기준으로 정의한다.
중첩 비트라인 DRAM 아키텍쳐는 본 발명을 응용할 수 있는 트랜지스터 어레이의 한 예이다. 본 발명은 게이트 전도체의 개개의 세그먼트로부터 형성된 게이트를 구비하는 DRAM 셀을 제공하며, 대략 1 최소 치수의 길이(오버레이 공차(overlay tolerance) 이내에서)와 폭을 갖는다. 그러한 세그먼트 게이트들을 상호 접속하는 워드라인과, 활성 및 패싱 워드라인 사이의 간격은 각각 최소 면적 미만인데, 이는 워드라인이 측벽을 따라 부합적으로 증착된 전도체를 방향성 에칭(directional etch)함으로써 형성되기 때문이다. 또한 상기 워드라인은 그 워드라인을 비트라인 컨택트와 경계가 없게 만드는 유전성 또는 절연성 재료 내에 삽입된다. 단지 두 개의 어레이 전송 소자만을 형성하는 것을 제시하였지만, 상기 어레이가 이러한 방식으로 형성되어 상호 접속된 많은 셀들을 구비한다는 것을 이해하여야 한다.
본 발명의 도면들은 본 발명의 DRAM 셀을 제조하는 공정과 단계들을 나타낸다. 본 발명의 제조에 있어서 초기 공정 단계는 동일인에게 양도된 디 엠 케니(D. M. Kenney)의 "Diffused Buried Plate Trench DRAM Cell Array"라는 명칭의 미국 특허 제 5,264,716("'716 특허")의 도 3 내지 도 10에 도시되어 있으며, 상기 특허는 여기에 참조로서 인용된다. 그러나 '716 특허에서는 전체 워드라인이 마스킹 단계에 의해 규정된다. 본 발명에서는 전체 워드라인 대신 개개의 직사각형이나 정사각형 게이트 스택 세그먼트 ― 각 세그먼트는 단일 트랜지스터에 대해 단일 게이트만을 구비함 ― 가 상기 마스킹 단계에 의해 규정된다. 바람직하게 게이트 세그먼트는 이차원 표면을 따라 각 방향으로 대략 1 최소(혹은 약간 더 큰) 치수를 가져서 오버레이 공차를 수용하고, 상기 게이트는 트렌치 캐패시터 사이의 최소 치수 간격을 채우도록 배열된다.
도 1을 참조하면, 단일 수정 실리콘 기판(10)이 제공되는데, 상기 기판(10) 위에 있는 얇은 유전성 재료(14) 상에는 두 개의 폴리실리콘 게이트(12)가 얹혀 있다. 상기 기판 위 두 게이트(12) 옆에는 소스/드레인 영역(16)이 있다. 기판(10) 위 두 게이트(12) 사이에는 실리콘 이산화물(17)이 증착된다. 유전성 재료(19)는 게이트(12)의 옆은 물론 그 "뒤"와 그 "앞"에도 존재한다. (캐패시터 등과, 스트랩(strap)과, 연결들 등의 기타 소자들이 전형적으로 기판 내에 존재하고 DRAM의 일부분을 형성하지만, 명확한 도시를 위해 이들을 생략하였다는 것을 이해하여야 한다.)
실리콘 질화물층(18)은 게이트(12)와 증착된 실리콘 이산화물(17) 위에 위치한다. 전형적으로, 게이트(12)는 500 내지 1500 Å 두께이다. 도 1에 도시한 게이트의 수직벽은 게이트 재료(12)를 완전히 둘러싸는 50 내지 400 Å 두께의 실리콘 질화물 스페이서에 의해 더 둘러싸인다. 유전층(14)은 50 내지 80 Å 두께이고 질화물층(18)은 300 내지 800 Å 두께이다. 도 2에 도시한 바와 같이, 실리콘 이산화물층(22)은 4000 내지 8000 Å 두께로 실리콘 질화물층(18) 위에 증착된다. 포토리소그래픽적인 기법에 의해 레지스트가 피복되고 패턴(pattern)되며, 실리콘 질화물(18)을 에칭 차단제(etch stop)로 사용하여 이방성 에칭 개구(24)가 실리콘 이산화물(22) 내로 에칭된다. 개구(24)의 크기는 1 과 2 최소 치수로서 포토 리소그래픽 기법에 의해 노출되고 생성되며, 이하 명확하게 되는 바와 같이 리소그래픽적 치수 안에서 두 개의 워드라인을 위한 토대를 제공한다.
도 3은 실리콘 이산화물(22)의 노출된 표면 전체 위와 실리콘 질화물층(18)의 상부에 증착된 실리콘 질화물의 부합적 코팅(26)을 나타낸다. 상기 코팅(26)은 대략 100 내지 400 Å 두께이다.
이 단계에 후속하여, 포토레지스트와 포토리소그래픽적 기법을 사용해서 실리콘 질화물층(26, 18)이 그 내부에 에칭된 개구(30)를 갖게 되어 도 4에 도시한 것처럼 게이트(12) 표면을 드러낸다. 또한 이 에칭에 의해 소스/드레인 영역(16) 위에 놓인 장벽(31) 상의 실리콘 이산화물(22)의 측벽으로부터 실리콘 질화물의 일부가 제거된다.
이처럼 개구를 에칭하는 단계에 후속하여, 대략 50 내지 300 Å 두께의 티타늄 질화물(32)의 부합적 코팅이 웨이퍼 상에 있는 측벽 영역 상의 수평 영역과 수직 영역 위에 증착되어 상기 측벽 상의 얇은 층을 갖는 알루미늄의 연결(shunting)을 보장하기 위한 ― 필요한 경우 알루미늄 전도성 재료와 폴리실리콘 게이트 사이의 장벽층을 보장하기에 충분한 ― 필요한 전도성 재료를 제공한다. 이를 도 5에 도시하였다.
티타늄 질화물(32)을 증착하는 단계에 후속하여, 도 6에 도시한 바와 같이 전도성 재료의 부합층이 ― 바람직하게는 알루미늄(36)이 ― 개구(24) 내에 있으며 티타늄 질화물의 수평 표면 상에 있는 티타늄 질화물(32) 위에 증착된다. 이 증착 단계에 후속하여, 알루미늄(36)이 도 7에 도시한 바와 같이 이방적으로(anisotropically) 에칭되어 각각의 개구(24) 내에 있는 알루미늄 내에 개구(38)를 형성하는데, 상기 각각의 개구(24)는 그 내부에 증착된 알루미늄을 전기적으로 서로 아이솔레이팅된 제 1 지주(leg)(40)와 제 2 지주(42)로 분리한다. 이러한 이방적 에칭은 도 6에 도시한 바와 같이 각각의 개구(24)의 바닥에 있는 재료를 에칭시킬 뿐 아니라, 실리콘 이산화물(22)의 수직벽 상의 알루미늄도 에칭시킬 수 있다. 또한, 이 에칭은, 티타늄 질화물(32)이 노출되어 실리콘 질화물(26)을 에칭 차단제로 활용하게 되는 때의 실리콘 질화물층(26) 상의 알루미늄과 같은 레벨로, 티타늄 질화물(32)을 에칭한다. 따라서, 두 전도체(40, 42)를 분리하는 티타늄 질화물은 전도체들(40, 42) 사이의 전도성 접촉을 방지하기 위하여 에칭된다. 이를 도 7에 도시하였다. 이 시점에서, 알루미늄이나 기타 전도성 재료인 전도체(42)는 게이트 폴리실리콘(12)과 접촉하게 되며, 따라서 활성 워드라인 역할을 한다. 제 2 지주(42)는 전도체이기는 하지만 실리콘 질화물층(18, 26)에 의해 게이트 폴리실리콘(12)으로부터 일정한 간격만큼 떨어져 그로부터 절연되므로 패싱 워드라인 역할을 한다. 따라서, 종국에는 활성 워드라인과 패싱 워드라인을 하나의 리소그래픽적 최소 치수 내에 포함하게 된다. 이 시점에서 활성 워드라인(40)과 패싱 워드라인(42) 모두 기타 소자들로 연장된다는 것에 유의해야 하는데, 본 기술 분야에서 잘 알려진 바와 같이 활성 워드라인은 패싱 워드라인이 되고, 그 역도 역시 성립한다.
그러나, 인접한 워드라인들(40, 42)은 동일한 루프(loop)의 일부분이며 분리할 필요가 있다. 이제 리소그래픽적 마스크를 사용하여 DRAM 어레이의 에지(edge)에 루프를 개방하고, 알루미늄과 티타늄 질화물을 등방성 에칭하여 루프로부터 두 개의 분리된 전도체를 생산한다.
알루미늄(30)을 에칭하여 활성 워드라인과 패싱 워드라인을 형성하는 단계에 후속하여, 워드라인들을 만들기 위한, 특히 현재 설명한 바대로 형성될 비트라인 컨택트와 경계가 없는 활성 워드라인(40)을 만들기 위한 후속 단계들이 이어진다. 이를 위하여, 전도체(40)가 게이트 폴리실리콘(12)과 접촉하는 부분을 제외하고 제 1 전도체(40)와 제 2 전도체(42)의 노출된 표면 전체를 완전히 피복하고 둘러싸기 위해, 바람직하게는 대략 100 내지 500 Å 두께의 실리콘 질화물인 절연 재료층(46)을 실리콘 이산화물(22)의 상부와 개구(24) 내에 증착한다. 이로 인해 전도체들(40, 42)이 완전하게 전체가 피복(encapsulation)되고, 따라서 활성 워드라인과 패싱 워드라인(40, 42)이 실리콘 질화물로 피복된다. 이를 도 8에 도시하였다. 바람직하게, 실리콘 질화물은 부합적 실리콘 질화물 증착 기법에 의해 증착된다.
실리콘 질화물(46)의 증착 단계에 후속하여, 도 9에 도시한 바와 같이 실리콘 이산화물층(48)이 증착되어 모든 잔여 개구들을 채우고 피복된 지주들(40, 42)을 덮는다. 그런 다음, 도 10에 도시한 바와 같이 실리콘 이산화물(22)이 폴리싱되어 그 상부 표면으로부터 모든 수평 필름들을 갈아낸다.
다음 단계는 소스/드레인 영역(16)과의 비트라인 컨택트를 제공하는 것이다. 이를 위하여, 폴리싱된 표면(50) 위에 실리콘 이산화물(52)이 증착되고, 그런 다음 포토레지스트와 리소그래픽적 기법에 의해 패턴이 노출되고 생성되어 비트라인 컨택트가 형성될 하부의 실리콘 이산화물 표면을 드러낸다. 그런 다음 워드라인 표면이 이방적으로 에칭되어 비트라인 컨택트 개구(54)를 형성한다. 도 11에 도시한 바와 같이 소스/드레인 영역(16)까지 에칭된다. 이상적으로 비트라인 컨택트 개구(54)는 상기 소스/드레인 영역(16)의 양 옆의 두 활성 워드라인 지주들(40, 42) 사이에서 에칭된다는 것을 이해해야 한다. 그러나 실제로는 자기 정렬(self aligning)이 아니기 때문에 많은 개구(54)는 도 11에 도시한 바와 같이 실제로 중심을 벗어나서 형성된다.
그런 다음 도 12에 도시한 바와 같이 실리콘 이산화물(22)의 수평 표면 위와, 비트라인 컨택트 개구(54) 내에 비트라인 컨택트(56)를 형성하고 실리콘 이산화물(22)의 수평 표면 상에 비트라인(58)을 형성하는 비트라인 컨택트 개구 내에, 전도성 재료를 증착시킴으로서, 비트라인 컨택트를 형성한다.
비트라인 컨택트(56)가 많은 경우 상기 기술한 바와 같이 떨어져 있거나(off-line) 중앙을 벗어나므로, 활성 워드라인(40)이 실리콘 질화물(46)과 같은 절연성 재료에 의해 절연되거나 보호되지 않으면, 비트라인 컨택트와 활성 워드라인 사이가 직접 단락되어 소자의 손상을 초래한다. 따라서, 활성 워드라인(40)을 실리콘 질화물 내에 피복함으로써, 비트라인을 워드라인과 경계가 없게 하면서도 비트라인 컨택트의 오정렬(misalignment)을 감수할 수 있다.
이와 같이, 본 발명의 바람직한 실시예들을 설명하였다. 그러나, 전술한 설명을 돌이켜 볼 때, 상기 설명은 단지 예시일 뿐이며, 본 발명은 여기에 설명한 특정 실시예에 한정되지는 않는다는 것을 이해하여야 한다. 그리고, 후속되는 청구 범위에서 주장하는 본 발명의 진정한 본질을 벗어나지 않는 범위 내에서 다양한 재배열과, 변경과, 치환이 구현될 수 있다는 것을 이해하여야 한다.
본 발명에 따르면, 8 스퀘어 미만의 치수를 갖고, 워드라인과 경계가 없는 비트라인 컨택트를 구비하며, 포토리소그래픽적으로 형성된 게이트를 구비하는 중첩 비트라인 DRAM 셀이 제공된다.

Claims (12)

  1. ① 게이트와 소스/드레인 영역을 포함하는 트랜지스터 ― 상기 게이트는 얇은 유전체 상의 게이트 전도체의 개개의 세그먼트(individual segment)를 포함하고, 상기 트랜지스터는 소스/드레인 영역을 구비하는 단일 수정 반도체 기판을 더 포함함 ― 와,
    ② 상기 세그먼트 게이트 전도체의 상부에 존재하며 상기 세그먼트 게이트 전도체와 전기적으로 접촉하는 활성 워드라인(active wordline) ― 상기 워드라인은 전도성 재료임 ― 과,
    ③ 상기 워드라인이 상기 세그먼트 게이트 전도체와 접촉하는 부분을 제외하고 상기 워드라인을 완전히 둘러싸는 절연 재료와,
    ④ 상기 워드라인을 둘러싸는 상기 절연 재료 및 상기 소스/드레인 영역과 접촉하여 상기 워드라인과의 경계가 없게 된 비트라인 컨택트
    를 포함하는 DRAM 셀.
  2. 제 1 항에 있어서,
    상기 워드라인의 상기 전도성 재료는 1 최소 치수(one minimum dimension) 미만(equal to less than)인 폭을 갖는 DRAM 셀.
  3. 제 1 항에 있어서,
    전도성 재료인 패싱 워드라인(passing wordline) ― 상기 패싱 워드라인은 상기 게이트 전도체로부터 절연되고 상기 게이트 전도체의 상부에 놓임 ― 과,
    상기 활성 워드라인과 상기 패싱 워드라인 사이의 제 1 연관 간격(associated space) ― 상기 제 1 연관 간격은 1 최소 치수 미만임 ―
    을 더 포함하는 DRAM 셀.
  4. 제 3 항에 있어서,
    상기 셀은 중첩 비트라인 아키텍쳐(folded-bitline architecture)를 갖는 어레이의 일부분인 DRAM 셀.
  5. ① 게이트와 소스/드레인 영역을 구비하는 제 1 소자 ― 상기 게이트는 얇은 유전체 상의 게이트 전도체의 개개의 세그먼트를 포함하고, 상기 소자는 소스/드레인 영역을 구비하는 단일 수정 반도체 기판을 더 포함함 ― 와,
    ② 상기 세그먼트 게이트 전도체의 상부에 존재하며 상기 세그먼트 게이트 전도체와 전기적으로 접촉하는 커넥터(connector) ― 상기 커넥터는 전도성 재료이고, 상기 전도성 재료는 상기 세그먼트 게이트 전도체를 넘어 연장됨(extending beyond) ― 와,
    ③ 상기 커넥터가 상기 세그먼트 게이트 전도체와 접촉하는 부분을 제외하고 상기 커넥터를 완전히 둘러싸는 절연 재료와,
    ④ 상기 커넥터를 둘러싸는 상기 절연 재료와 접촉하고 상기 소스/드레인 영역과 접촉하여 상기 커넥터와의 경계가 없게 된 전도성 컨택트 원소(contact member)와,
    ⑤ 제 2 소자 ― 상기 전도성 원소는 상기 제 2 소자까지 연장됨 ―
    를 포함하는 반도체 구조체.
  6. 제 5 항에 있어서,
    상기 전도성 원소는 상기 세그먼트 게이트 전도체의 상부에 존재하는 반도체 구조체.
  7. 제 5 항에 있어서,
    상기 전도성 원소는 1 최소 치수 미만의 폭을 갖는 반도체 구조체.
  8. 제 5 항에 있어서,
    상기 게이트 전도체는 폴리실리콘으로 이루어져 있고, 상기 커넥터는 전도성 재료로 이루어진 반도체 구조체.
  9. 반도체 구조체를 제조하는 방법에 있어서,
    (a) 게이트를 구비하는 소자를 생성하는 단계 ― 상기 게이트는 얇은 게이트 유전체 상에 있는 게이트 전도체의 개개의 세그먼트를 포함하고, 상기 소자는 소스/드레인 영역을 구비하는 단일 수정 반도체 기판을 더 포함함 ― 와,
    (b) 상기 세그먼트 게이트 전도체의 상부에 상기 세그먼트 게이트 전도체와 전기적으로 접촉하는 활성 워드라인을 형성하는 단계 ― 상기 워드라인은 상기 소자를 넘어 연장된 전도성 재료임 ― 와,
    (c) 상기 전도성 재료가 상기 세그먼트 게이트 전도체와 접촉하는 부분을 제외하고 상기 전도성 재료를 절연성 재료로 둘러싸는(encapsulating) 단계와,
    (d) 트랜지스터의 상기 소스/드레인 영역 및 상기 전도성 재료를 둘러싸는 절연성 재료와 접촉하여 상기 워드라인과 경계가 없게 된 비트라인 컨택트를 생성하는 단계
    를 포함하는 반도체 구조체 제조 방법.
  10. 제 9 항에 있어서,
    상기 전도성 재료를 둘러싸는 상기 절연 재료는 실리콘 질화물인 반도체 구조체 제조 방법.
  11. 제 10 항에 있어서,
    상기 게이트 전도체 상부에 놓이고 상기 게이트 전도체로부터 절연되는 패싱 워드라인을 생성하는 단계를 더 포함하는 반도체 구조체 제조 방법.
  12. 제 11 항에 있어서,
    소정의 공정 ― 상기 공정은, 실리콘 이산화물 내에 개구를 형성하는 단계와, 상기 개구를 정의(define)하는 실리콘 이산화물 상에 실리콘 질화물 장벽(barrier) 재료를 제공하는 단계와, 상기 개구 내에 있는 상기 장벽 재료 상에 전도성 재료를 부합적으로 증착하는 단계와, 상기 전도성 재료를 에칭하여 실리콘 질화물 상에 일정한 간격을 유지하는 두 개의 전도성 워드라인을 제공하는 단계와, 상기 워드라인의 노출된 표면 상에 실리콘 질화물을 증착하는 단계를 포함함 ― 에 의해 활성 워드라인과 상기 패싱 워드라인을 형성하는 반도체 구조체 제조 방법.
KR1019990004954A 1998-03-31 1999-02-12 경계없는 비트라인과, 워드라인과, 디램 구조체를 제조하는 공정 및 그 결과 구조체 Expired - Fee Related KR100333209B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US9/052,538 1998-03-31
US09/052,538 US6175128B1 (en) 1998-03-31 1998-03-31 Process for building borderless bitline, wordline and DRAM structure and resulting structure
US09/052,538 1998-03-31

Publications (2)

Publication Number Publication Date
KR19990077426A true KR19990077426A (ko) 1999-10-25
KR100333209B1 KR100333209B1 (ko) 2002-04-18

Family

ID=21978271

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990004954A Expired - Fee Related KR100333209B1 (ko) 1998-03-31 1999-02-12 경계없는 비트라인과, 워드라인과, 디램 구조체를 제조하는 공정 및 그 결과 구조체

Country Status (2)

Country Link
US (3) US6175128B1 (ko)
KR (1) KR100333209B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175128B1 (en) * 1998-03-31 2001-01-16 International Business Machines Corporation Process for building borderless bitline, wordline and DRAM structure and resulting structure
US6399447B1 (en) * 2000-07-19 2002-06-04 International Business Machines Corporation Method of producing dynamic random access memory (DRAM) cell with folded bitline vertical transistor
US6812092B2 (en) * 2000-12-19 2004-11-02 Infineon Technologies Method for fabricating transistors having damascene formed gate contacts and self-aligned borderless bit line contacts
FR2830124B1 (fr) * 2001-09-26 2005-03-04 St Microelectronics Sa Memoire vive
US6709926B2 (en) * 2002-05-31 2004-03-23 International Business Machines Corporation High performance logic and high density embedded dram with borderless contact and antispacer
US7005744B2 (en) * 2003-09-22 2006-02-28 International Business Machines Corporation Conductor line stack having a top portion of a second layer that is smaller than the bottom portion
US20050135892A1 (en) * 2003-12-17 2005-06-23 Tang An K. End milling cutter assembly
US7557032B2 (en) 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
JP5466816B2 (ja) * 2007-08-09 2014-04-09 ピーエスフォー ルクスコ エスエイアールエル 縦型ｍｏｓトランジスタの製造方法
JP2012248665A (ja) * 2011-05-27 2012-12-13 Elpida Memory Inc 半導体デバイスの製造方法
KR20160013765A (ko) * 2014-07-28 2016-02-05 삼성전자주식회사 반도체 장치
US10566334B2 (en) * 2018-05-11 2020-02-18 Micron Technology, Inc. Methods used in forming integrated circuitry including forming first, second, and third contact openings

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055898A (en) 1991-04-30 1991-10-08 International Business Machines Corporation DRAM memory cell having a horizontal SOI transfer device disposed over a buried storage node and fabrication methods therefor
US5214603A (en) 1991-08-05 1993-05-25 International Business Machines Corporation Folded bitline, ultra-high density dynamic random access memory having access transistors stacked above trench storage capacitors
DE69211329T2 (de) 1992-03-27 1996-11-28 Ibm Verfahren zum Herstellen von pseudo-planaren Dünnschicht PFET-Anordnungen und hierdurch erzeugte Struktur
US5329486A (en) 1992-04-24 1994-07-12 Motorola, Inc. Ferromagnetic memory device
KR960011664B1 (ko) 1993-05-21 1996-08-24 현대전자산업 주식회사 반도체 장치의 캐패시터 형성방법
US5391505A (en) 1993-11-01 1995-02-21 Lsi Logic Corporation Active device constructed in opening formed in insulation layer and process for making same
KR960016773B1 (en) 1994-03-28 1996-12-20 Samsung Electronics Co Ltd Buried bit line and cylindrical gate cell and forming method thereof
US6175128B1 (en) * 1998-03-31 2001-01-16 International Business Machines Corporation Process for building borderless bitline, wordline and DRAM structure and resulting structure
US5959319A (en) * 1995-04-18 1999-09-28 Nippon Steel Corporation Semiconductor memory device having word line conductors provided at lower level than memory cell capacitor and method of manufacturing same
JPH098252A (ja) * 1995-04-18 1997-01-10 Nippon Steel Corp 半導体記憶装置及びその製造方法
JPH1012868A (ja) * 1996-06-19 1998-01-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH10209393A (ja) * 1997-01-22 1998-08-07 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6271555B1 (en) * 1998-03-31 2001-08-07 International Business Machines Corporation Borderless wordline for DRAM cell

Also Published As

Publication number Publication date
KR100333209B1 (ko) 2002-04-18
US6420748B1 (en) 2002-07-16
US6175128B1 (en) 2001-01-16
US6261933B1 (en) 2001-07-17

Similar Documents

Publication Publication Date Title
KR100245909B1 (ko) 5개의 스퀘어를 갖는 폴드된 비트라인 디램 셀
KR0155886B1 (ko) 고집적 dram 셀의 제조방법
KR100333209B1 (ko) 경계없는 비트라인과, 워드라인과, 디램 구조체를 제조하는 공정 및 그 결과 구조체
KR20010112829A (ko) 플로팅 바디효과를 제거한 반도체 메모리소자 및 그제조방법
JP2003023108A (ja) 増加されたアラインメントマージンを有する自己整列コンタクトパッドを具備した集積回路デバイス及びその製造方法
US6271555B1 (en) Borderless wordline for DRAM cell
JP3594213B2 (ja) 接続部を形成する方法および半導体チップ
JP4159624B2 (ja) 微細コンタクトホールを有する半導体メモリ装置の製造方法
US5326998A (en) Semiconductor memory cell and manufacturing method thereof
KR100408414B1 (ko) 반도체 소자 및 그 제조방법
KR920009748B1 (ko) 적층형 캐패시터셀의 구조 및 제조방법
KR100209223B1 (ko) 미세 콘택 형성을 위한 고집적 반도체 장치 제조방법
KR100195234B1 (ko) 반도체장치의 제조방법
US20040147076A1 (en) Method for fabrication a flash memory device self-aligned contact
JP3361377B2 (ja) 半導体装置及びその製造方法
JPH0997902A (ja) 半導体装置及び半導体装置の製造方法
KR20000045437A (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR100195837B1 (ko) 반도체 소자의 미세콘택 형성방법
KR0155787B1 (ko) 반도체 메모리장치의 매몰접촉창 형성방법
KR0166030B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100305401B1 (ko) 반도체소자의캐패시터형성방법
KR970011157B1 (ko) 패드 전극을 갖는 반도체 장치 및 이의 형성방법
KR960006719B1 (ko) 반도체 메모리장치의 셀프얼라인콘택 형성방법
WO2024212932A1 (zh) 半导体结构及其制备方法
KR100293715B1 (ko) 고집적 반도체 기억소자 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20050409

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20050409

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000