JPH1012868A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ビット線コンタクトとゲート電極のアライメ
ントエラーが大きい場合にも、ビット線とゲート電極が
ショートしない半導体装置を得る。 【解決手段】 シリコン基板１上にゲート酸化膜２を介
してゲート電極３を設ける。又、ゲート電極３上に上敷
酸化膜４を、この上敷酸化膜４上に上敷窒化膜５を設け
る。更に、シリコン基板１上において、ゲート電極３並
びに上敷酸化膜４及び上敷窒化膜５の側面に、バッファ
ー酸化膜６を介してサイドウォール窒化膜７を設ける。
又、このサイドウォール窒化膜７の１部を段差部（上敷
酸化膜４の側面の上敷窒化膜５の側面よりも奥まってい
る部分）１１に形成する。以上のように形成したので、
ビット線コンタクトホール８ａの１部がゲート電極３上
に形成される場合においても、ビット線１０とゲート電
極３がショートすることがない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は半導体装置の構造
ならびにその半導体装置の製造方法に関するもので、特
にセルフアラインコンタクト開口技術に関するものであ
る。

【０００２】

【従来の技術】近年、半導体素子の微細化に伴い、半導
体基板の一主面に形成されたＭＯＳトランジスタのソー
ス／ドレイン領域と配線との電気的な接続のために設け
られた層間絶縁層に形成されたコンタクトホールにおい
て、そのアライメントのマージンが十分確保しにくくな
ってきている。そのため、窒化膜からなるサイドウォー
ルを用いたセルフアラインコンタクト技術を用いて、そ
のマージンを確保することが検討されてきている。

【０００３】以下に、窒化膜サイドウォールによるセル
フアラインコンタクト技術を用いた半導体装置の製造方
法について、図２２を用いて説明する。

【０００４】図２２は上記方法を用いた半導体装置の製
造方法の１工程を示す要部断面図であり、図２２におい
て、５１はシリコン基板であり、５２はシリコン基板５
１上に形成されたゲート酸化膜、５３はゲート酸化膜５
２を介してシリコン基板５１上に形成されたゲート電
極、５４はゲート電極５３上に形成され、ゲート電極５
３とほぼ同じ幅を有する上敷酸化膜、５５は上敷酸化膜
５４上に形成され、上敷酸化膜５４と同様にゲート電極
５３とほぼ同じ幅を有する上敷窒化膜である。

【０００５】５６は、シリコン酸化膜からなるバッファ
ー酸化膜５７を介して、ゲート電極５３並びに上敷酸化
膜５４及び上敷窒化膜５５の側面に形成される窒化膜サ
イドウォール、５８はシリコン基板５１上に形成された
ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌｅ−Ｏｒｔｈｏ Ｓ
ｉｌｉｃａｔｅ）酸化膜からなる層間酸化膜、５８ａは
層間酸化膜５８に形成されたビット線コンタクトホール
である。ビット線コンタクトホール５８ａは窒化膜サイ
ドウォール５６によってその径が狭められるので、ビッ
ト線コンタクトホール５８ａのアライメントマージンは
十分保たれることとなる。

【０００６】

【発明が解決しようとする課題】しかるに、このような
半導体装置においては、ゲート電極５３に対するビット
線コンタクトホール５８ａのアライメントエラーが大き
くなり、図２３に示すように、ビット線コンタクトホー
ル５８ａがゲート電極５３上に形成された場合、ビット
線コンタクトホール５８ａの形成のための層間酸化膜５
８のエッチングによって、バッファー酸化膜５６も同時
にエッチングされ、そのため、ゲート電極５３とビット
線のショートが頻繁に起こっていた。

【０００７】この発明は上記した点に鑑みてなされたも
のであり、ビット線コンタクトホールとゲート電極のア
ライメントエラーが大きい場合にも、ビット線とゲート
電極がショートすることのない半導体装置及びその製造
方法を得ることを目的とするものである。

【０００８】又、半導体基板のダメージを少なくして、
高品質な接合を形成できる半導体装置の製造方法を得る
ことを目的とするものである。

【０００９】

【課題を解決するための手段】この発明に係る半導体装
置は、半導体基板上にゲート酸化膜を介して形成された
ゲート電極と、上記ゲート電極上に形成された第１の絶
縁膜と、上記第１の絶縁膜上に形成された第２の絶縁膜
と、上記半導体基板上において、上記ゲート電極並びに
上記第１及び第２の絶縁膜の側面に第３の絶縁膜を介し
て形成されるとともに、１部が上記第２の絶縁膜の上又
は下に形成されたサイドウォールとを具備し、上記サイ
ドウォールが上記第３の絶縁膜に比べエッチング耐性が
高いことを特徴とするものである。

【００１０】又、サイドウォールの１部がゲート電極上
に形成されることを特徴とするものである。

【００１１】又、半導体基板上にゲート酸化膜を介して
形成されたゲート電極と、上記ゲート電極上に形成され
た第１の絶縁膜と、上記第１の絶縁膜上に形成された第
２の絶縁膜と、上記半導体基板上において、上記ゲート
電極並びに上記第１及び第２の絶縁膜の側面に第３の絶
縁膜を介して形成されたサイドウォールとを具備し、上
記サイドウォールが第４及び第５の絶縁膜により構成さ
れ、上記サイドウォールを構成する第４の絶縁膜の１部
が上記第２の絶縁膜の上又は下に形成され、上記第４の
絶縁膜が第３の絶縁膜に比べエッチング耐性が高いこと
を特徴とするものである。

【００１２】又、サイドウォールを構成する第４の絶縁
膜の１部がゲート電極上に形成されることを特徴とする
ものである。

【００１３】この発明に係る半導体装置の製造方法は、
半導体基板上、及び、上記半導体基板上にゲート酸化膜
を介して形成されたゲート電極と、上記ゲート電極上に
形成された第１の絶縁膜と、上記第１の絶縁膜上に形成
された第２の絶縁膜との周囲に第３の絶縁膜を形成する
工程、上記第３の絶縁膜の周囲にサイドウォールとなる
絶縁膜を形成する工程、上記サイドウォールとなる絶縁
膜を異方性エッチングすることによりサイドウォールを
形成するとともに、上記第３の絶縁膜を露出させる工程
を設けたものである。

【００１４】又、半導体基板上、及び、上記半導体基板
上にゲート酸化膜を介して形成されたゲート電極と、上
記ゲート電極上に形成された第１の絶縁膜と、及び上記
第１の絶縁膜上に形成された第２の絶縁膜との周囲に第
３の絶縁膜を形成する工程、上記第３の絶縁膜の周囲に
サイドウォールとなる第４の絶縁膜を形成する工程、上
記第４の絶縁膜の周囲に上記サイドウォールとなる第５
の絶縁膜を形成する工程、上記第５の絶縁膜を異方性エ
ッチングすることにより、上記第４の絶縁膜を露出させ
る工程、上記第４の絶縁膜を除去することによりサイド
ウォールを形成するとともに、上記第３の絶縁膜を露出
させる工程を設けたものである。

【００１５】

【発明の実施の形態】

実施の形態１．以下に、この発明の実施の形態１につい
て図１ないし図９に基づいて説明する。図１はこの発明
の実施の形態１を示す要部断面図であり、図１におい
て、１は半導体基板であり、例えば本実施の形態におい
てはシリコン基板を用いている。２はシリコン基板１上
に形成されたゲート酸化膜、３はシリコン基板１上にゲ
ート酸化膜２を介して形成されたゲート電極であり、例
えば、その幅は約０．３０μｍである。

【００１６】４はゲート電極３上に形成された第１の絶
縁膜であり、本実施の形態においてはシリコン酸化膜か
らなる上敷酸化膜であり、例えば、その幅は０．２９〜
０．２５μｍであり、その膜厚は５００〜１０００Åで
ある。５は上敷酸化膜４上に形成され、この上敷酸化膜
４よりも幅が広い第２の絶縁膜であり、本実施の形態に
おいては、シリコン窒化膜からなる上敷窒化膜が使用さ
れており、例えばその幅は約０．３０μｍである。

【００１７】６はゲート電極３、上敷酸化膜４及び上敷
窒化膜５の側面に形成された第３の絶縁膜であり、本実
施の形態においては、例えば５０〜３００Åの幅を持つ
シリコン酸化膜からなるバッファー酸化膜である。７は
ゲート電極３、上敷酸化膜４及び上敷窒化膜５の側面に
上記バッファー酸化膜６を介して形成されたサイドウォ
ールであり、本実施の形態においては、例えば３００〜
８００Åの幅を持つシリコン窒化膜からなるサイドウォ
ール窒化膜であり、その１部は、上記上敷酸化膜４の側
面の上敷窒化膜５の側面よりも奥まっている部分（以
下、段差部１１と呼ぶ。）に形成されている。

【００１８】ここで、バッファー酸化膜６は、ゲート電
極３にサイドウォール窒化膜７が接触するとトランジス
タのホットキャリア耐性が低下するという理由から、サ
イドウォール窒化膜７が直接ゲート電極３に接触するこ
とを防ぐ役割を果たしている。

【００１９】又、８は層間絶縁膜であり、本実施の形態
においては例えばＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌｅ
−Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）酸化膜からなる層間
酸化膜であり、８ａはこの層間酸化膜８に形成されたコ
ンタクトホールであるビット線コンタクトホールであ
り、その内部には、ビット線１０とシリコン基板１に形
成されるトランジスタのソース／ドレイン領域とを電気
的に接続するための接続部９が形成されている。

【００２０】つぎに、このように構成された半導体装置
の製造方法について図２ないし図９を用いて説明する。
図２ないし図９は本実施の形態１を示す半導体装置を工
程順に示したものである。

【００２１】まず図２に示されるように、シリコン基板
１上にゲート酸化膜２となる例えばシリコン酸化膜から
なる絶縁膜２ａを、次に、この絶縁膜２ａ上にゲート電
極３となる導電膜３ａを、更に、この導電膜３ａ上に上
敷酸化膜４となる例えばシリコン酸化膜からなる絶縁膜
４ａを、加えて、この絶縁膜４ａ上に上敷窒化膜５とな
る例えばシリコン窒化膜からなる絶縁膜５ａをそれぞれ
積層し、絶縁膜５ａ上に、ゲート電極３に対応する形状
にパターニングされたレジスト１２を形成する。

【００２２】次に、図３に示すように、絶縁膜４ａと絶
縁膜５ａをレジスト１２をマスクにパターニングするこ
とにより、上敷窒化膜５及びこの上敷窒化膜とほぼ同じ
幅を有する上敷酸化膜４となる絶縁膜４ｂを形成する。
次に、図４に示すように、上敷酸化膜となる絶縁膜４ｂ
をＨＦ等のエッチャントを用いて等方的にエッチングす
ることにより段差部１１を形成し、上敷酸化膜４を形成
する。次に、図５に示すように、上敷窒化膜５をマスク
として、導電膜３ａを異方的にエッチングすることによ
りゲート電極３を形成する。

【００２３】次に、図６に示すように、ＣＶＤ法によ
り、バッファー酸化膜６となる例えばシリコン酸化膜か
らなる絶縁膜６ａを、絶縁膜２ａ上、及び、ゲート電極
３と上敷酸化膜４と上敷窒化膜５との周囲に形成し、こ
の絶縁膜６ａの周囲にサイドウォール窒化膜７となる例
えばシリコン窒化膜からなる絶縁膜７ａを形成する。こ
こで、絶縁膜６ａは、上敷酸化膜４の側面の上敷窒化膜
５の側面に対する段差、すなわち上記段差部１１の上敷
窒化膜５の側面に対する深さよりも薄く形成する。

【００２４】ここで、絶縁膜６ａ及び絶縁膜７ａの膜厚
は、サイドウォール窒化膜７の幅を決定する要因であ
り、半導体装置に関わる制約から、絶縁膜６ａと絶縁膜
７ａの膜厚は決定される。例えばゲート電極の幅を約
０．３０μｍとすると、絶縁膜６ａの膜厚を５０〜３０
０Å、絶縁膜７ａの膜厚を３００〜８００Å、上敷酸化
膜４の側面の上敷窒化膜５の側面に対する段差、すなわ
ち上敷酸化膜４のエッチング量を１００〜５００Å、さ
らに、上敷窒化膜の膜厚を５００〜１０００Åとするこ
とが好ましい。

【００２５】次に、図７に示すように、絶縁膜７ａをＣ
Ｆ４等のガスによりエッチバックすることにより、サイ
ドウォール窒化膜７を形成する。このとき、絶縁膜２ａ
の表面に形成された絶縁膜６ａと、当該絶縁膜６ａと接
している絶縁膜２ａも同時に除去されるので、シリコン
基板１の表面が１部露出する。次に、図８に示すよう
に、シリコン基板１上に層間酸化膜８を堆積する。次
に、図９に示すように、レジスト１３をマスクとして、
Ｃ４Ｆ８等のガスで異方性エッチングすることにより、
層間酸化膜８にビット線コンタクトホール８ａを開口す
る。

【００２６】レジスト１３を除去後、ビット線１０及び
接続部９となる導電膜を形成し、所望の配線形状に加工
することでビット線を形成し、図１に示す半導体装置を
得る。

【００２７】このようにして製造された半導体装置にお
いては、ビット線コンタクトホール８ａとゲート電極３
のアライメントエラーが大きくなり、ビット線コンタク
トホール８ａの１部がゲート電極３上に形成される場合
においても、このゲート電極３上のビット線コンタクト
ホール８ａの１部は上敷窒化膜５によりゲート電極３に
は到達せず、しかも、バッファー酸化膜６が形成されて
いた部分に形成される上記ビット線コンタクトホール８
ａの１部は、その形成時においてバッファー酸化膜６の
上部はエッチングされるが、段差部１１に形成されてい
るサイドウォール窒化膜７によってそのエッチングの基
板方向への進行は停止するので、ゲート電極３には到達
しない。

【００２８】したがって、このようにして製造された半
導体装置においては、ビット線１０とゲート電極３がシ
ョートすることがないという効果が得られる。

【００２９】なお、上記においては、サイドウォール窒
化膜７の１部は段差部１１に形成されているが、このサ
イドウォール窒化膜７の１部を上敷窒化膜５上に形成し
ても良く、この場合においても、上記同様、ビット線１
０とゲート電極３がショートすることがない。

【００３０】実施の形態２．図１０はこの発明の実施の
形態２における１工程を示す要部断面図であり、実施の
形態１の各工程を示す要部断面図、図２ないし図９の内
の図７にて示したサイドウォール窒化膜７のエッチバッ
ク工程に対応し、この実施の形態２は、実施の形態１に
対して、シリコン基板１を露出させる代わりに、バッフ
ァー酸化膜となる絶縁膜６ａを露出させる点について相
違するだけであり、その他の点については上記実施の形
態１と同様である。ここで、絶縁膜６ａとゲート酸化膜
となる絶縁膜２ａのそれぞれの１部は、図９にて示した
ビット線コンタクトホール８ａを形成するためのエッチ
ング工程にて除去されることとなる。

【００３１】具体的には、サイドウォール窒化膜となる
絶縁膜７ａの異方性エッチングの時間管理を正確に行う
こと、この絶縁膜７ａがエッチングされることにより発
生するガスをモニターすること等により、バッファー酸
化膜となる絶縁膜６ａを露出させる。

【００３２】以上の場合においても、ビット線コンタク
トホール８ａとゲート電極３のアライメントエラーが大
きくなり、ビット線コンタクトホール８ａの１部がゲー
ト電極３上に形成される場合においても、このゲート電
極３上のビット線コンタクトホール８ａの１部は上敷窒
化膜５によりゲート電極３には到達せず、しかも、バッ
ファー酸化膜６が形成されていた部分に形成される上記
ビット線コンタクトホール８ａの１部は、その形成時に
おいてバッファー酸化膜６の上部はエッチングされる
が、段差部１１に形成されているサイドウォール窒化膜
７によってそのエッチングの基板方向への進行は停止す
るので、ゲート電極３には到達しない。

【００３３】したがって、このようにして製造された半
導体装置においては、ビット線１０とゲート電極３がシ
ョートすることがないという効果が得られる。

【００３４】又、上記において、サイドウォール窒化膜
７の１部は段差部１１に形成されているが、このサイド
ウォール窒化膜７の１部を上敷窒化膜５上に形成しても
良く、この場合においても、上記同様、ビット線１０と
ゲート電極３がショートすることがない。

【００３５】更に、サイドウォール窒化膜７のエッチバ
ック工程において、シリコン基板１を露出させず、ビッ
ト線コンタクトホール８ａの形成時におけるエッチング
にて絶縁膜６ａと絶縁膜２ａのそれぞれの１部を除去し
ているので、シリコン基板１のダメージを少なくでき、
そのため、高品質な接合を形成することが可能となる。

【００３６】実施の形態３．以下に、この発明の実施の
形態３について図１１ないし図１９に基づいて説明す
る。図１１はこの発明の実施の形態３を示す要部断面図
であり、図１１において、１は半導体基板であり、例え
ば本実施の形態においてはシリコン基板を用いている。
２はシリコン基板１上に形成されたゲート酸化膜、３は
シリコン基板１上にゲート酸化膜２を介して形成された
ゲート電極であり、例えば、その幅は約０．３０μｍで
ある。

【００３７】４はゲート電極３上に形成された第１の絶
縁膜であり、本実施の形態においてはシリコン酸化膜か
らなる上敷酸化膜であり、例えば、その幅は０．２９〜
０．２５μｍであり、その膜厚は５００〜１０００Åで
ある。５は上敷酸化膜４上に形成され、この上敷酸化膜
４よりも幅が広い第２の絶縁膜であり、本実施の形態に
おいては、シリコン窒化膜からなる上敷窒化膜が使用さ
れており、例えばその幅は約０．３０μｍである。

【００３８】６はゲート電極３、上敷酸化膜４及び上敷
窒化膜５の側面に形成された第３の絶縁膜であり、本実
施の形態においては、例えば５０〜３００Åの幅を持つ
シリコン酸化膜からなるバッファー酸化膜である。

【００３９】７はゲート電極３、上敷酸化膜４及び上敷
窒化膜５の側面に上記バッファー酸化膜６を介して形成
されたサイドウォールであり、例えば１５０〜５００Å
の幅を持つシリコン窒化膜からなるサイドウォール窒化
膜である第４の絶縁膜１４と、その側面に形成される例
えば１００〜３００Åの幅を持つシリコン酸化膜からな
るサイドウォール酸化膜である第５の絶縁膜１５とによ
って構成されている。ここで、サイドウォール窒化膜１
４の１部は、上記上敷酸化膜４の側面の上敷窒化膜５の
側面よりも奥まっている部分（以下、段差部１１と呼
ぶ。）に形成されている。

【００４０】又、ここで、バッファー酸化膜６は、ゲー
ト電極３にサイドウォール窒化膜１４が接触するとトラ
ンジスタのホットキャリア耐性が低下するという理由か
ら、サイドウォール窒化膜１４が直接ゲート電極３に接
触することを防ぐ役割を果たしている。

【００４１】又、８は層間絶縁膜であり、本実施の形態
においては例えばＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌｅ
−Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）酸化膜からなる層間
酸化膜であり、８ａはこの層間酸化膜８に形成されたコ
ンタクトホールであるビット線コンタクトホールであ
り、その内部には、ビット線１０とシリコン基板１に形
成されるトランジスタのソース／ドレイン領域とを電気
的に接続するための接続部９が形成されている。

【００４２】つぎに、このように構成された半導体装置
の製造方法について図１２ないし図１９を用いて説明す
る。図１２ないし図１９は本実施の形態３を示す半導体
装置を工程順に示したものである。

【００４３】まず図１２に示されるように、シリコン基
板１上にゲート酸化膜２となる例えばシリコン酸化膜か
らなる絶縁膜２ａを、次に、この絶縁膜２ａ上にゲート
電極３となる導電膜３ａを、更に、この導電膜３ａ上に
上敷酸化膜４となる例えばシリコン酸化膜からなる絶縁
膜４ａを、加えて、この絶縁膜４ａ上に上敷窒化膜５と
なる例えばシリコン窒化膜からなる絶縁膜５ａをそれぞ
れ積層し、絶縁膜５ａ上に、ゲート電極３に対応する形
状にパターニングされたレジスト１２を形成する。

【００４４】次に、図１３に示すように、絶縁膜４ａと
絶縁膜５ａをレジスト１２をマスクにパターニングする
ことにより、上敷窒化膜５及びこの上敷窒化膜とほぼ同
じ幅を有する上敷酸化膜４となる絶縁膜４ｂを形成す
る。次に、図１４に示すように、上敷酸化膜となる絶縁
膜４ｂをＨＦ等のエッチャントを用いて等方的にエッチ
ングすることにより段差部１１を形成して、上敷酸化膜
４を形成する。次に、図１５に示すように、上敷窒化膜
５をマスクとして、導電膜３ａを異方的にエッチングす
ることによりゲート電極３を形成する。

【００４５】次に、図１６に示すように、ＣＶＤ法によ
り、バッファー酸化膜６となる例えばシリコン酸化膜か
らなる絶縁膜６ａを、絶縁膜２ａ上、及び、ゲート電極
３と上敷酸化膜４と上敷窒化膜５との周囲に形成し、こ
の絶縁膜６ａの周囲に、以降の工程においてサイドウォ
ール７を構成することとなる、例えばシリコン窒化膜か
らなるサイドウォール窒化膜となる絶縁膜１４ａを形成
し、その周囲に、例えばシリコン酸化膜からなるサイド
ウォール酸化膜となる絶縁膜１５ａを形成する。ここ
で、絶縁膜６ａは、上敷酸化膜４の側面の上敷窒化膜５
の側面に対する段差、すなわち上記段差部１１の上敷窒
化膜５の側面に対する深さよりも薄く形成する。

【００４６】ここで、絶縁膜６ａ、絶縁膜１４ａ及び絶
縁膜１５ａの膜厚は、サイドウォール７の幅を決定する
要因であり、半導体装置に関わる制約から、この絶縁膜
６ａと絶縁膜１４ａ及び絶縁膜１５ａの膜厚は決定され
る。例えばゲート電極の幅を約０．３０μｍとすると、
絶縁膜６ａの膜厚を５０〜３００Å、絶縁膜１４ａの膜
厚を１５０〜５００Å、絶縁膜１５ａの膜厚を１００〜
３００Å、上敷酸化膜４の側面の上敷窒化膜５の側面に
対する段差、すなわち上敷酸化膜４のエッチング量を１
００〜５００Å、さらに、上敷窒化膜の膜厚を５００〜
１０００Åとすることが好ましい。

【００４７】次に、図１７に示すように、絶縁膜１４ａ
及び絶縁膜１５ａをＣＦ４等のガスによりエッチバック
することにより、サイドウォール７を形成する。このと
き、絶縁膜２ａの表面に形成された絶縁膜６ａと、当該
絶縁膜６ａと接している絶縁膜２ａも同時に除去される
ので、シリコン基板１の表面が１部露出する。次に、図
１８に示すように、シリコン基板１上に層間酸化膜８を
堆積する。次に、図１９に示すように、レジスト１３を
マスクとして、Ｃ４Ｆ８等のガスで異方性エッチングす
ることにより、層間酸化膜８にビット線コンタクトホー
ル８ａを開口する。

【００４８】レジスト１３を除去後、ビット線１０及び
接続部９となる導電膜を形成し、所望の配線形状に加工
することでビット線を形成し、図１１に示す半導体装置
を得る。

【００４９】このようにして製造された半導体装置にお
いては、ビット線コンタクトホール８ａとゲート電極３
のアライメントエラーが大きくなり、ビット線コンタク
トホール８ａの１部がゲート電極３上に形成される場合
においても、このゲート電極３上のビット線コンタクト
ホール８ａの１部は上敷窒化膜５によりゲート電極３に
は到達せず、しかも、バッファー酸化膜６が形成されて
いた部分に形成される上記ビット線コンタクトホール８
ａの１部は、その形成時においてバッファー酸化膜６の
上部はエッチングされるが、段差部１１に形成されてい
るサイドウォール窒化膜１４によってそのエッチングの
基板方向への進行は停止するので、ゲート電極３には到
達しない。

【００５０】したがって、このようにして製造された半
導体装置においては、ビット線１０とゲート電極３がシ
ョートすることがないという効果が得られる。

【００５１】なお、上記においては、サイドウォール窒
化膜１４の１部は段差部１１に形成されているが、この
サイドウォール窒化膜１４の１部を上敷窒化膜５上に形
成しても良く、この場合においても、上記同様、ビット
線１０とゲート電極３がショートすることがない。

【００５２】実施の形態４．図２０及び図２１のぞれぞ
れはこの発明の実施の形態４における１工程を示す要部
断面図であり、実施の形態３の各工程を示す要部断面
図、図１１ないし図１９の内の図１７にて示したサイド
ウォール７のエッチバック工程に対応する。この実施の
形態４は、実施の形態３に対し、シリコン基板１を露出
させる代わりに、まず、図２０において示すように、サ
イドウォール酸化膜となる絶縁膜１５ａをエッチバック
してサイドウォール窒化膜となる絶縁膜１４ａを露出さ
せ、次に、図２１において示すように、サイドウォール
窒化膜となる絶縁膜１４ａを除去してバッファー酸化膜
となる絶縁膜６ａを露出させる点について相違するだけ
であり、その他の点については上記実施の形態３と同様
である。ここで、絶縁膜６ａとゲート酸化膜となる絶縁
膜２ａのそれぞれの１部は図１９にて示したビット線コ
ンタクトホール８ａを形成するためのエッチング工程に
て除去されることとなる。

【００５３】具体的には、サイドウォール酸化膜となる
絶縁膜１５ａ及びサイドウォール窒化膜となる絶縁膜１
４ａの異方性エッチングの時間管理を正確に行うこと、
これらの絶縁膜１５ａ及び１４ａがエッチングされるこ
とにより発生するガスをモニターすること等により、バ
ッファー酸化膜となる絶縁膜６ａを露出させる。

【００５４】以上の場合においても、ビット線コンタク
トホール８ａとゲート電極３のアライメントエラーが大
きくなり、ビット線コンタクトホール８ａの１部がゲー
ト電極３上に形成される場合においても、このゲート電
極３上のビット線コンタクトホール８ａの１部は上敷窒
化膜５によりゲート電極３には到達せず、しかも、バッ
ファー酸化膜６が形成されていた部分に形成される上記
ビット線コンタクトホール８ａの１部は、その形成時に
おいてバッファー酸化膜６の上部はエッチングされる
が、段差部１１に形成されているサイドウォール窒化膜
１４によってそのエッチングの基板方向への進行は停止
するので、ゲート電極３には到達しない。

【００５５】したがって、このようにして製造された半
導体装置においては、ビット線１０とゲート電極３がシ
ョートすることがないという効果が得られる。

【００５６】更に、サイドウォール７のエッチバック工
程において、シリコン基板１を露出させず、ビット線コ
ンタクトホール８ａの形成時におけるエッチングにて絶
縁膜６ａとゲート酸化膜となる絶縁膜２ａを除去してい
るので、シリコン基板１のダメージを少なくでき、その
ため、高品質な接合を形成することが可能となる。

【００５７】

【発明の効果】この発明に係る半導体装置は、半導体基
板上にゲート酸化膜を介して形成されたゲート電極と、
上記ゲート電極上に形成された第１の絶縁膜と、上記第
１の絶縁膜上に形成された第２の絶縁膜と、上記半導体
基板上において、上記ゲート電極並びに上記第１及び第
２の絶縁膜の側面に第３の絶縁膜を介して形成されると
ともに、１部が上記第２の絶縁膜の上又は下に形成され
たサイドウォールとを具備し、上記サイドウォールが上
記第３の絶縁膜に比べエッチング耐性が高いことを特徴
とするので、ビット線コンタクトホールとゲート電極の
アライメントエラーが大きい場合にも、ビット線とゲー
ト電極がショートしないという効果を有する。

【００５８】又、半導体基板上にゲート酸化膜を介して
形成されたゲート電極と、上記ゲート電極上に形成され
た第１の絶縁膜と、上記第１の絶縁膜上に形成された第
２の絶縁膜と、上記半導体基板上において、上記ゲート
電極並びに上記第１及び第２の絶縁膜の側面に第３の絶
縁膜を介して形成されたサイドウォールとを具備し、上
記サイドウォールが第４及び第５の絶縁膜により構成さ
れ、上記サイドウォールを構成する第４の絶縁膜の１部
が上記第２の絶縁膜の上又は下に形成され、上記第４の
絶縁膜が第３の絶縁膜に比べエッチング耐性が高いこと
を特徴とするので、ビット線コンタクトホールとゲート
電極のアライメントエラーが大きい場合にも、ビット線
とゲート電極がショートしないという効果を有する。

【００５９】この発明に係る半導体装置の製造方法は、
半導体基板上、及び、上記半導体基板上にゲート酸化膜
を介して形成されたゲート電極と、上記ゲート電極上に
形成された第１の絶縁膜と、上記第１の絶縁膜上に形成
された第２の絶縁膜との周囲に第３の絶縁膜を形成する
工程、上記第３の絶縁膜の周囲にサイドウォールとなる
絶縁膜を形成する工程、上記サイドウォールとなる絶縁
膜を異方性エッチングすることによりサイドウォールを
形成するとともに、上記第３の絶縁膜を露出させる工程
を設けたので、半導体基板のダメージを低く抑え、高品
質な接合を形成できるという効果を有する。

【００６０】又、半導体基板上、及び、上記半導体基板
上にゲート酸化膜を介して形成されたゲート電極と、上
記ゲート電極上に形成された第１の絶縁膜と、及び上記
第１の絶縁膜上に形成された第２の絶縁膜との周囲に第
３の絶縁膜を形成する工程、上記第３の絶縁膜の周囲に
サイドウォールとなる第４の絶縁膜を形成する工程、上
記第４の絶縁膜の周囲に上記サイドウォールとなる第５
の絶縁膜を形成する工程、上記第５の絶縁膜を異方性エ
ッチングすることにより、上記第４の絶縁膜を露出させ
る工程、上記第４の絶縁膜を除去することによりサイド
ウォールを形成するとともに、上記第３の絶縁膜を露出
させる工程を設けたので、半導体基板のダメージを低く
抑え、高品質な接合を形成できるという効果を有する。

【図面の簡単な説明】

【図１】 この発明の実施の形態１を示す要部断面図。

【図２】 この発明の実施の形態１を工程順に示す要部
断面図。

【図３】 この発明の実施の形態１を工程順に示す要部
断面図。

【図４】 この発明の実施の形態１を工程順に示す要部
断面図。

【図５】 この発明の実施の形態１を工程順に示す要部
断面図。

【図６】 この発明の実施の形態１を工程順に示す要部
断面図。

【図７】 この発明の実施の形態１を工程順に示す要部
断面図。

【図８】 この発明の実施の形態１を工程順に示す要部
断面図。

【図９】 この発明の実施の形態１を工程順に示す要部
断面図。

【図１０】 この発明の実施の形態２における１工程を
示す要部断面図。

【図１１】 この発明の実施の形態３を工程順に示す要
部断面図。

【図１２】 この発明の実施の形態３を工程順に示す要
部断面図。

【図１３】 この発明の実施の形態３を工程順に示す要
部断面図。

【図１４】 この発明の実施の形態３を工程順に示す要
部断面図。

【図１５】 この発明の実施の形態３を工程順に示す要
部断面図。

【図１６】 この発明の実施の形態３を工程順に示す要
部断面図。

【図１７】 この発明の実施の形態３を工程順に示す要
部断面図。

【図１８】 この発明の実施の形態３を工程順に示す要
部断面図。

【図１８】 この発明の実施の形態３を工程順に示す要
部断面図。

【図２０】 この発明の実施の形態４における１工程を
示す要部断面図。

【図２１】 この発明の実施の形態４における１工程を
示す要部断面図。

【図２２】 従来の半導体装置の製造方法の１工程を示
す要部断面図。

【図２３】 従来の半導体装置の製造方法の１工程にお
いて、ビット線コンタクトホールがゲート電極上に乗り
上げた場合を示す要部断面図。

【符号の説明】

１ 半導体基板、 ２ ゲート絶縁膜、 ３ ゲート
電極、４ 第１の絶縁膜、 ５ 第２の絶縁膜、 ６、
６ａ 第３の絶縁膜、７ サイドウォール、 ７ａ サ
イドウォールとなる絶縁膜、１４、１４ａ 第４の絶縁
膜、 １５、１５ａ 第５の絶縁膜。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 半導体基板上にゲート酸化膜を介して形
   成されたゲート電極と、 上記ゲート電極上に形成された第１の絶縁膜と、 上記第１の絶縁膜上に形成された第２の絶縁膜と、 上記半導体基板上において、上記ゲート電極並びに上記
   第１及び第２の絶縁膜の側面に第３の絶縁膜を介して形
   成されるとともに、１部が上記第２の絶縁膜の上又は下
   に形成されたサイドウォールとを備え、 上記サイドウォールは上記第３の絶縁膜に比べエッチン
   グ耐性が高いことを特徴とする半導体装置。
2. 【請求項２】 サイドウォールの１部は、ゲート電極上
   に形成されることを特徴とする請求項１記載の半導体装
   置。
3. 【請求項３】 半導体基板上にゲート酸化膜を介して形
   成されたゲート電極と、 上記ゲート電極上に形成された第１の絶縁膜と、 上記第１の絶縁膜上に形成された第２の絶縁膜と、 上記半導体基板上において、上記ゲート電極並びに上記
   第１及び第２の絶縁膜の側面に第３の絶縁膜を介して形
   成されたサイドウォールとを備え、 上記サイドウォールは第４及び第５の絶縁膜により構成
   され、 上記サイドウォールを構成する第４の絶縁膜の１部は上
   記第２の絶縁膜の上又は下に形成され、 上記第４の絶縁膜は第３の絶縁膜に比べエッチング耐性
   が高いことを特徴とする半導体装置。
4. 【請求項４】 サイドウォールを構成する第４の絶縁膜
   の１部は、ゲート電極上に形成されることを特徴とする
   請求項３記載の半導体装置。
5. 【請求項５】 半導体基板上、及び、上記半導体基板上
   にゲート酸化膜を介して形成されたゲート電極と、上記
   ゲート電極上に形成された第１の絶縁膜と、上記第１の
   絶縁膜上に形成された第２の絶縁膜との周囲に第３の絶
   縁膜を形成する工程、 上記第３の絶縁膜の周囲にサイドウォールとなる絶縁膜
   を形成する工程、 上記サイドウォールとなる絶縁膜を異方性エッチングす
   ることによりサイドウォールを形成するとともに、上記
   第３の絶縁膜を露出させる工程を含む半導体装置の製造
   方法。
6. 【請求項６】 半導体基板上、及び、上記半導体基板上
   にゲート酸化膜を介して形成されたゲート電極と、上記
   ゲート電極上に形成された第１の絶縁膜と、及び上記第
   １の絶縁膜上に形成された第２の絶縁膜との周囲に第３
   の絶縁膜を形成する工程、 上記第３の絶縁膜の周囲にサイドウォールとなる第４の
   絶縁膜を形成する工程、 上記第４の絶縁膜の周囲に上記サイドウォールとなる第
   ５の絶縁膜を形成する工程、 上記第５の絶縁膜を異方性エッチングすることにより、
   上記第４の絶縁膜を露出させる工程、 上記第４の絶縁膜を除去することによりサイドウォール
   を形成するとともに、上記第３の絶縁膜を露出させる工
   程を含む半導体装置の製造方法。