KR19990077658A - 액정표시 제어장치, 그것을 사용한 액정표시장치 및 정보처리장치 - Google Patents

액정표시 제어장치, 그것을 사용한 액정표시장치 및 정보처리장치 Download PDF

Info

Publication number
KR19990077658A
KR19990077658A KR1019990007416A KR19990007416A KR19990077658A KR 19990077658 A KR19990077658 A KR 19990077658A KR 1019990007416 A KR1019990007416 A KR 1019990007416A KR 19990007416 A KR19990007416 A KR 19990007416A KR 19990077658 A KR19990077658 A KR 19990077658A
Authority
KR
South Korea
Prior art keywords
liquid crystal
video signal
display
circuit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019990007416A
Other languages
English (en)
Other versions
KR100324843B1 (ko
Inventor
후루하시츠토무
고누마사토시
모리다츠미
구리하라히로시
니시타니시게유키
모리마사시
마에다다케시
Original Assignee
가나이 쓰도무
가부시끼가이샤 히다치 세이사꾸쇼
후나츠 도오루
히다치화상정보시스템가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰도무, 가부시끼가이샤 히다치 세이사꾸쇼, 후나츠 도오루, 히다치화상정보시스템가부시키가이샤 filed Critical 가나이 쓰도무
Publication of KR19990077658A publication Critical patent/KR19990077658A/ko
Application granted granted Critical
Publication of KR100324843B1 publication Critical patent/KR100324843B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

영상신호 및 동기신호를 입력받고 액정패널에 표시를 실행시키기 위한 액정표시 제어장치에 관한 것으로서, 표시화상의 품질열화를 억제하면서 영상신호의 페치에서 액정패널의 표시구동에 이르는 동작을 보다 낮은 속도로 실행하는 것을 가능하게 하는 액정표시 제어장치를 제공하기 위해, 제1의 영상신호 및 동기신호를 입력받고 도트매트릭스형의 액정패널에 표시를 실행시키기 위한 제2의 영상신호 및 동기신호를 생성하는 액정표시 제어장치에 있어서, n분주 도트클럭을 생성하는 클럭생성회로, n분주 도트클럭에 따라서 제1의 영상신호를 페치하고 디지탈 데이타인 표시데이타를 출력하는 데이타입력회로, 출력된 표시데이타가 저장되는 프레임메모리 및 미리 정한 타이밍에서 제2의 동기신호를 생성함과 동시에 이 동기신호와 동기해서 프레임메모리에 저장되어 있는 표시데이타를 리드하고 제2의 영상신호를 생성하는 제어회로를 구비하는 구성으로 하였다.
이러한 구성으로 하는 것에 의해, 표시화상의 품질열화를 억제하면서 영상신호의 페치에서 액정패널의 표시구동에 이르는 동작을 더욱 낮은 속도로 실행하는 것이 가능하게 된다.

Description

액정표시 제어장치, 그것을 사용한 액정표시장치 및 정보처리장치{Liquid Crystal Display Controller, Liquid Crystal Display Unit Using the same and Information Processor}
본 발명은 영상신호 및 동기신호를 입력받고 액정패널에 표시를 실행시키기 위한 액정표시 제어장치에 관한 것으로서, 특히, 액정패널의 구동계 회로에 대응하지 않는 영상신호의 표시를 실행시키는 액정표시 제어장치에 관한 것이다.
일반적인 컴퓨터는 도 28에 도시한 바와 같이, CRT(Cathode Ray Tube)표시장치를 대상으로 수평동기신호(HSYNC), 수직동기신호(VSYNC) 및 영상신호(R, G, B)를 출력한다. CRT표시장치에서는 입력된 수평동기신호 및 수직동기신호에 따라서 CRT상에서 주사를 실행하고 영상신호를 표시한다.
이러한 CRT용의 동기신호 및 영상신호를 입력받고 영상신호의 표시를 실행하는 액정표시장치도 있다. 도 29에 도시한 바와 같이, 이 액정표시장치(22)는 컨트롤러(22-a)와 LCD표시유닛(22-b)로 이루어진다. 컨트롤러(22-a)는 도 30에 도시한 바와 같이, A/D변환기(23), 데이타처리회로(24), PLL(Phase Locked Loop :위상동기루프)회로(25), LCD표시유닛(26) 및 버퍼(27)에 의해 구성되어 있다.
PLL회로(25)는 입력된 수평동기신호에 따라서 영상신호의 1도트주기와 일치하는 주기의 도트클럭을 생성한다. 이 도트클럭에 따라서 A/D변환기(23)은 영상신호를 각 도트마다 영상데이타로 변환한다. 데이타처리회로(24) 및 LCD표시유닛(26)도 도트클럭을 기준동작클럭으로 해서 동작을 실행한다.
입력되는 영상신호의 도트주기의 변화에 대응할 수 있도록 한 것으로서 예를 들면 일본국 특허공개공보 평성7-160222호에 기재된 액정표시장치가 있다. 이 액정표시장치에서는 도트클럭에 따라서 페치한 영상데이타의 값을 기본으로 PLL회로를 제어해서 영상신호의 도트주기와 일치하는 주기의 도트클럭을 생성하도록 하고 있다.
표시화상의 고해상도화나 CRT표시장치의 표시의 플리커(flicker:깜빡거림)의 저감을 위해, 컴퓨터에서 출력되는 영상신호 및 동기신호는 고속의 것으로 되어 있다. 이들 신호의 속도는 금후 더욱 상승할 것으로 예상된다.
그러나, 상기 종래의 액정표시장치에서는 입력되는 영상신호의 도트주기와 일치하는 주기의 도트클럭을 기준클럭으로서 사용하고, 영상신호의 A/D변환이나 데이타처리를 실행한다. 고속인 영상신호의 입력을 가능하게 하기 위해서는 고속으로 동작가능한 고가의 A/D변환기나 PLL회로가 필요하게 된다. 또, 내부회로의 고속동작에 의해, 고주파전자파의 부양복사(浮揚輻射)나 소비전력이 증가한다고 하는 문제도 발생한다.
본 발명의 목적은 표시화상의 품질열화를 억제하면서 영상신호의 페치에서 액정패널의 표시구동에 이르는 동작을 보다 낮은 속도로 실행하는 것을 가능하게 하는 액정표시 제어장치를 제공하는 것이다.
도 1은 본 발명의 제1 실시예에 관한 액정표시 제어장치의 구성도,
도 2는 종래의 액정표시장치에서 생성되는 도트클럭의 설명도,
도 3은 액정표시 제어장치의 데이타페치의 타이밍을 도시한 도면,
도 4a 및 도 4b는 동기신호 생성회로의 위상제어를 설명하기 위한 도면,
도 5는 액정표시컨트롤러(4) 및 프레임메모리(5)의 기능을 설명하기 위한 도면,
도 6은 라이트어드레스 생성회로의 구성도,
도 7은 라이트어드레스 생성회로의 동작을 도시한 도면,
도 8은 1칩화한 액정표시 제어장치의 실현예를 도시한 도면,
도 9는 1칩화한 액정표시 제어장치의 다른 실현예를 도시한 도면,
도 10은 본 발명의 제2 실시예에 관한 액정표시 제어장치의 구성도,
도 11은 1칩화한 액정표시 제어장치의 실현예를 도시한 도면,
도 12는 본 발명의 제3 실시예에 관한 액정표시 제어장치의 구성도,
도 13a 및 도 13b는 동기신호 생성회로(32)의 위상제어를 설명하기 위한 도면,
도 14는 데이타페치의 타이밍을 도시한 도면,
도 15는 1칩화한 액정표시 제어장치의 실현예를 도시한 도면,
도 16은 본 발명의 제4 실시예에 관한 액정표시 제어장치의 구성도,
도 17은 n분주 도트클럭을 기준동작클럭으로 하는 액정표시 제어장치의 구성을 도시한 도면,
도 18은 데이타페치의 타이밍을 도시한 도면,
도 19는 n=3일 때의 n분주 도트클럭의 위상제어를 도시한 도면,
도 20은 n분주 도트클럭(n은 다른 여러개의 값을 취한다)을 선택적으로 기준동작클럭으로 하는 액정표시 제어장치의 구성도,
도 21은 액정표시부(6)의 구성도,
도 22는 액정표시 제어장치를 내장하는 정보처리장치의 제1의 구성도,
도 23은 액정표시 제어장치를 내장하는 정보처리장치의 제2의 구성도,
도 24는 액정표시 제어장치를 내장하는 정보처리장치의 제3의 구성도,
도 25는 액정표시 제어장치를 내장하는 정보처리장치의 제4의 구성도,
도 26은 액정표시 제어장치를 내장하는 정보처리장치의 제5의 구성도,
도 27은 액정표시 제어장치를 내장하는 정보처리장치의 제6의 구성도,
도 28은 종래의 CRT 표시장치와 컴퓨터의 접속도,
도 29는 종래의 액정표시 제어장치와 컴퓨터의 접속도,
도 30은 종래의 액정표시 제어장치의 구성을 도시한 도면.
상기 목적을 달성하기 위해서, 본 발명은 제1의 영상신호 및 동기신호를 페치하고, 도트매트릭스형의 액정패널에 표시를 실행시키기 위한 제2의 영상신호 및 동기신호를 생성하는 액정표시 제어장치에 있어서, 제1의 동기신호에 따라서 주기가 제1의 영상신호의 도트주기의 n배(n은 2이상의 정수)로 되고 또한 위상이 제1의 영상신호의 프레임주기마다 상기 도트주기의 단위로 변화하는 n분주 도트클럭을 생성하는 클럭생성회로, n분주 도트클럭에 따라서 제1의 영상신호를 페치하고 디지탈 데이타인 표시데이타를 출력하는 데이타입력회로, 출력되는 표시데이타가 저장되는 프레임메모리 및 미리 정한 타이밍에서 제2의 동기신호를 생성함과 동시에 상기 동기신호와 동기해서 프레임메모리에 저장되어 있는 1프레임분의 표시데이타를 리드하고 제2의 영상신호를 생성하는 제어회로를 구비하는 것을 특징으로 하는 액정표시 제어장치를 제공한다.
[실시예]
먼저, 본 발명의 제1 실시예에 관한 액정표시 제어장치에 대해서, 도 1∼도 9를 사용해서 설명한다.
도 1은 본 실시예의 액정표시 제어장치의 구성을 도시한 블럭도이다. 도면에 있어서, 액정표시 제어장치는 PLL회로(1), 동기신호 생성회로(2), A/D변환회로(3), 액정표시컨트롤러(4) 및 프레임메모리(5)에 의해 구성된다.
이 액정표시 제어장치는 퍼스널컴퓨터 또는 워크스테이션인 컴퓨터보다 CRT표시장치용의 비비월(non-interlace)의 동기신호(이하, 입력동기신호라 한다) 및 영상신호(이하, 입력영상신호라 한다)를 입력받고 액정표시부(6)용의 동기신호(이하, 출력동기신호라 한다) 및 영상신호(이하, 출력영상신호라 한다)를 출력한다.
입력동기신호는 수직동기신호 및 수평동기신호로 이루어지고, 입력영상신호는 R(적), G(녹), B(청)의 3개의 아날로그 데이타신호로 이루어진다.
출력동기신호는 수직동기신호, 수평동기신호 및 도트클럭으로 이루어진다. 출력영상신호는 디지탈 데이타(표시데이타)신호이고, R, G, B의 각각에 대해서 여러 비트의 신호로 이루어진다. 예를 들면, 8색 표시이면 R, G, B가 각 1비트, 64색 표시이면 R, G, B가 각 2비트로 된다.
입력영상신호 및 출력영상신호는 동일한 해상도(도트배치)의 화상을 나타낸다. 또, 출력동기신호는 입력동기신호에 대하여 비동기이고 또한 저속이며, 액정표시부(6)의 구동을 위한 미리 정한 타이밍에서 변화한다.
본 실시예에서는 액정표시 제어장치 및 액정표시부(6)의 기준동작클럭으로 되는 2분주 도트클럭의 주기가 입력영상신호의 도트주기의 2배로 된다. 여기서, 도트주기라는 것은 입력영상신호(R, G, B)의 데이타의 내용이 전환되는 주기의 것이다. 동일한 도트주기에 있어서의 영상신호의 데이타의 조는 액정표시부(6)의 1도트분의 표시색을 나타내는 도트데이타로 된다.
이하, 액정표시 제어장치의 각 부의 기능에 대해서 설명한다.
PLL회로(1)은 입력수평동기신호에 따라서 2분주 도트클럭을 생성한다. 도 3에 도시한 바와 같이, 2분주 도트클럭은 입력영상신호와 동기하고 또한 입력영상신호의 도트주기의 2배의 주기를 갖는 것으로 된다.
동기신호 생성회로(2)는 입력수직동기신호에 따라서 우수/기수 전환신호를 생성한다. 우수/기수 전환신호는 도 4a에 도시한 바와 같이, 입력수직동기신호와 동기하고 또한 그 수직동기신호의 1주기마다 논리레벨(하이(High), 로우(Low))이 반전하는 것으로 된다.
또, 동기신호 생성회로(2)는 PLL회로(1)에서 2분주 도트클럭을 입력받고 자체 생성한 우수/기수 전환신호에 따라서 2분주 도트클럭의 위상을 제어한다. 본 실시예의 동기신호 생성회로(2)는 도 4b에 도시한 회로를 갖고, 도 3의 [1], 도 3의 [2]에 도시한 바와 같이, 우수/기수 전환신호의 논리레벨에 따라서 2분주 도트클럭의 논리레벨을 반전시키는 제어를 실행한다.
A/D변환회로(3)은 동기신호 생성회로(2)에 의해 위상제어가 이루어진 2분주 도트클럭의 각 상승시의 입력영상신호(아날로그 데이타)를 표시데이타(디지탈 데이타)로 변환해서 출력한다.
이것에 의해, 입력수직동기신호의 임의의 1주기에는 도 3의 [1]에 도시한 바와 같이 입력영상신호의 각 수평라인에 있어서의 우수열째의 도트의 표시데이타(우수도트데이타) N, N+2, N+4, ···이 순차 출력된다. 다음 주기에서는 위상제어에 의해 2분주 도트클럭의 논리레벨이 반전되기 때문에, 도 3의 [2]에 도시한 바와 같이 입력영상신호의 각 수평라인에 있어서의 기수열째의 도트의 표시데이타(기수도트데이타) N+1, N+3, N+5, ···가 순차 출력된다. 그리고, 도 3의 [1] 및 도 3의 [2]의 동작이 교대로 반복된다.
종래의 기술에서는 도 2에 도시한 바와 같이, PLL회로가 입력수평동기신호(a)에 따라서 입력영상신호(b)의 데이타 N, N+1, N+2, ···와 동기하여 그 도트주기와 동일한 주기로 되는 도트클럭(c)를 생성한다. 이 때문에, A/D변환회로 등 액정표시용의 영상신호의 생성에 관련된 부분에는 고속동작이 가능한 회로를 사용하는 필요가 있었다. 이에 대해서, 본 실시예에서는 기준동작클럭으로 되는 2분주 도트클럭의 주파수가 1/2로 되기 때문에, 회로에 요구되는 동작속도가 대폭으로 저감된다.
액정표시컨트롤러(4)는 입력수직동기신호, 입력수평동기신호, A/D변환회로(3)으로부터의 표시데이타, 동기신호 생성회로(2)로부터의 2분주 도트클럭 및 우수/기수 전환신호를 입력받는다. 그리고, 입력된 신호군에 따라서 액정표시부(6)용의 출력동기신호 및 출력영상신호를 생성하여 출력한다.
또한, 액정표시컨트롤러(4)는 프레임메모리(5)에 대한 표시데이타의 라이트제어 및 리드제어를 실행하는 기능을 갖는다. 라이트제어에서는 2분주 도트클럭에 따라서 표시데이타를 도트단위로 프레임메모리(5)에 저장해 간다. 이 때, 표시데이타는 액정패널의 표시위치에 대응한 프레임메모리(5)내의 위치에 저장된다.
페치되는 표시데이타는 표시화면의 수평라인방향에서 1도트 걸로로 되므로, 프레임메모리(5)내에서도 일정한 간격을 두고 저장되어 간다. 입력수직동기신호의 2주기동안 표시데이타가 페치되는 것에 의해, 1화면분의 표시데이타가 그 표시위치에 대응한 열에 저장되게 된다. 리드제어에서는 출력동기신호와 동기하여 프레임메모리(5)내의 표시데이타를 선두의 저장위치부터 최후의 저장위치에 걸쳐서 각 도트마다 순차 리드해 간다. 리드된 데이타는 처리된 후, 출력영상신호로서 출력된다.
액정표시부(6)은 도 21에 도시한 바와 같이, 액정화소를 매트릭스형상으로 배열한 도트매트릭스형의 액정패널(100), 데이타 드라이버(101) 및 주사드라이버(102)에 의해 구성된다. 주사드라이버(102)는 출력동기신호에 따라서 액정패널의 행을 1 또는 여러개의 단위로 순차 선택해 간다. 데이타 드라이버(101)은 출력동기신호에 따라서 출력영상신호의 표시데이타를 페치하고, 선택되는 행의 모든 표시데이타를 유지하고, 유지하고 있는 각 표시데이타에 대응한 계조전압을 액정패널의 열에 인가한다. 이와 같은 동작에 의해, 액정패널에는 컬러표시가 이루어진다.
입력수직동기신호의 연속하는 여러개의 주기에 있어서, 입력영상신호 사이의 상관은 대단히 높다. 이 때문에, 본 발명과 같이, 입력영상신호에서 도트데이타를 시간축상에서 이산적으로 페치하고, 연속하는 여러개의 주기에 있어서 1화면분의 표시데이타를 페치하도록 해도 표시화상의 화질열화는 무시할 수 있을 정도로 작아진다.
다음에, 액정표시 컨트롤러(4) 및 프레임메모리(5)에 대해서 상세하게 설명한다.
도 5에 프레임메모리(5) 및 액정표시 컨트롤러의 개요구성을 도시한다. 도시한 바와 같이, 프레임메모리(5)는 2개의 뱅크메모리(13)(뱅크A 프레임메모리(13-A), 뱅크B 프레임메모리(13-B))에 의해 구성된다. 각 뱅크메모리(13)은 모두 1화면 표시분의 표시데이타를 저장할 수 있는 메모리용량을 갖는다. 이들 뱅크메모리(13)은 한쪽의 메모리가 표시데이타의 라이트제어를 실행하고 있는 기간동안에 다른쪽의 메모리는 리드제어를 실행한다.
액정표시 컨트롤러(4)는 프레임메모리 라이트제어회로(10), 프레임메모리 리드제어회로(11), 라이트제어 및 리드제어의 대상으로 되는 뱅크메모리(13)을 전환하기 위한 스위치회로(17) 및 프레임메모리 뱅크전환 제어회로(12), 리드된 표시데이타를 액정표시용의 표시데이타로 변환하는 처리를 실행하는 액정패널 인터페이스회로(14), 출력동기신호 및 내부회로의 구동클럭의 생성을 실행하는 구동클럭 생성회로(도시 생략)을 갖는다.
프레임메모리 라이트제어회로(10) 및 프레임메모리 리드제어회로(11)은 각각 뱅크메모리(13)에 공급하는 제어신호 및 어드레스신호를 생성한다. 이 제어회로(10) 및 (11)이 생성한 신호는 스위치회로(17)을 거쳐서 각각 다른 뱅크메모리(13)에 공급된다.
프레임메모리 뱅크전환 제어회로(12)는 스위치회로(17)을 제어하여 라이트제어 및 리드제어의 대상으로 되는 뱅크메모리(13)을 전환한다. 전환 타이밍은 1화면분의 표시데이타의 최후의 표시데이타가 프레임메모리(5)에서 리드된 직후로 된다. 단, 그 때 다른쪽의 뱅크메모리(13)에서 입력영상신호의 1수평라인의 도중의 데이타의 라이트가 되어 있는 경우에는 그 1수평라인의 최후의 표시데이타의 라이트가 종료하고 나서 전환을 실행한다. 또, 뱅크메모리(13)의 전환 타이밍을 1화면분의 표시데이타의 최후의 표시데이타가 뱅크메모리(13)에 라이트된 직후로 해도 좋다.
여기서, 프레임메모리 리드제어회로(11), 프레임메모리 뱅크전환 제어회로(12), 리드제어대상으로 되어 있는 뱅크메모리(13) 및 액정패널 인터페이스회로(14)에 공급되는 구동클럭은 출력동기신호와 동기한 것으로 되어 있다. 프레임메모리 라이트제어회로(11)과 라이트제어대상으로 되어 있는 뱅크메모리(13)에 공급되는 구동클럭은 입력동기신호 및 2분주 도트클럭과 동기한 것으로 되어 있다.
단순한 예로서는 입력수직동기신호의 주기를 10ms(=100Hz), 출력수직동기신호의 주기를 20ms(=50Hz)로 하면, 액정패널에 1화면분의 표시를 실행하는 기간(20ms)에 입력영상신호는 약 2화면분 입력되게 된다. 이 경우에는 뱅크메모리(13)에는 우수도트데이타 및 기수도트데이타의 양쪽이 연속해서 저장된다.
도 6에 프레임메모리 라이트제어회로(10)내의 라이트어드레스 생성회로의 구성을 도시한다. 도시한 바와 같이, 라이트어드레스 생성회로는 업카운터(up counter)(15)와 인버터(16)을 갖는다. 인버터(16)은 우수/기수 전환신호를 논리반전하고, 그 결과를 라이트어드레스의 최하위 비트(bit0)로서 출력한다. 업카운터(15)는 CIN단자의 입력이 하이인 기간에 CK단자의 입력에 따라서 카운트업하고, CLR단자의 입력에 의해 카운트값 Q를 리세트하는 것이다. 카운트값 Q는 라이트어드레스의 상위 N비트(bit1∼bitN+1)로서 출력된다. 단자 CIN, CK, CLR에는 각각 이하에 설명하는 표시데이타영역신호, 카운트클럭, 카운트 리세트신호가 입력된다.
라이트어드레스 생성회로의 동작에 대해서, 도 7을 사용해서 설명한다. 도 7에 있어서 메모리라이트용 수직동기신호(a), 메모리라이트용 수평동기신호(c)는 각각 입력수직동기신호, 입력수평동기신호와 동기한 것이다. 표시데이타영역신호(d)는 입력영상신호중에서 유효한 데이타가 전송되는 기간을 부여하는 신호이다. 카운트리세트신호(e)는 메모리라이트용 수직동기신호(a)의 상승시점에서 업카운터(15)를 리세트하기 위한 신호이다. 또한, 업카운터(15)에 입력되는 카운트클럭은 위상제어된 2분주 도트클럭과 동기한 것이다. 또한, 1화면중의 각 수평라인의 선두의 표시데이타가 저장되는 뱅크메모리(13)의 라이트어드레스는 각각 '0', 1H, 2H, 3H, · · ·으로 되어 있다. 여기서, H는 1수평라인상의 도트수이다.
우수/기수 전환신호가 하이로 되는 입력수직동기신호의 주기(이하, 입력프레임주기라 한다)에서는 어드레스카운트값(f)은 2분주 도트클럭과 동기하고, '0', '2', '4', ···, 1H, 1H+2, ···으로 변화해 간다. 이것에 의해, 기수도트데이타가 프레임메모리(5)에 저장된다. 다음의 입력프레임주기가 개시되면, 업카운터(15)가 리세트되고 우수/기수 전환신호가 로우로 되기 때문에, 메모리라이트 어드레스카운트값(f)은 '1', '3', '5', ···, 1H+1, 1H+3, ···으로 변화해 간다. 이것에 의해, 우수도트데이타가 프레임메모리(5)에 저장된다. 그리고, 메모리라이트 어드레스카운트값(f)은 이러한 변화를 입력프레임주기마다 반복한다.
한편, 프레임메모리 리드제어회로(11)은 '0', '1', '2', ···, 1H, 1H+1,···으로 1씩 변화하는 리드어드레스를 생성하고, 프레임메모리(5)에서 연속적으로 1화면분의 표시데이타를 리드해 간다. 리드된 표시데이타는 액정패널 인터페이스회로(14)에서 처리된 후, 출력영상신호로서 액정표시부(6)으로 출력된다.
또, 프레임메모리(5)로서는 표시데이타 1화면분의 메모리용량을 갖는 듀얼포트메모리를 이용해도 좋다. 듀얼포트메모리는 어드레스신호 및 제어신호의 입력포트와 데이타의 입출력포트의 조를 2조 구비하고 있다. 한쪽의 조를 라이트전용, 다른쪽의 조를 리드전용으로서 사용하는 것에 의해, 표시데이타의 리드제어와 라이트제어를 개별적으로 병행해서 실시할 수 있다. 듀얼포트 메모리를 사용하면, 액세스제어가 단순화됨과 동시에 입력시기가 새로운 표시데이타를 액정표시부(6)으로 출력할 수 있게 된다.
이상에서 설명한 액정표시 제어장치는 액정표시부(6)과 함께 동일한 1개의 케이스내에 배치할 수가 있다. 동일한 케이스내에 배치하는 것에 의해, 종래의 CRT표시장치와 마찬가지로 컴퓨터에 직접 접속해서 표시를 실행할 수 있는 액정표시장치를 실현할 수 있다. 이 액정표시장치는 컴퓨터에 접속되어 있는 CRT표시장치로 용이하게 치환할 수 있다.
또한, 액정표시 제어장치를 구성하는 각 회로(1)∼(4)는 집적회로내에 실현하는 것이 용이하다. 이 때문에, 도 8에 도시한 바와 같이, 액정표시 제어장치의 각 회로(1)∼(4)는 1칩의 LSI(50)내에 실현할 수가 있다. 또, 도 9에 도시한 바와 같이, 또 프레임메모리(5)를 내장한 LSI(51)을 실현하는 것도 가능하다. 이와 같은 1칩화에 의해, 액정표시 제어장치의 소형화 및 저소비전력화를 실현할 수 있다. 또한, 이것에 의해, 소형이고 또한 저소비전력을 이점으로 하는 액정표시장치에 용이하게 조립할 수 있게 된다.
이상에서 설명한 바와 같이, 본 실시예의 액정표시 제어장치는 입력영상신호의 1/2의 속도의 기준동작클럭으로 동작해서 액정패널에 표시를 실행할 수 있다. 기준동작클럭의 속도를 낮게 할 수 있으므로, 내부회로(1)∼(5)로서 허용최대속도가 낮은 저렴한 회로를 이용할 수 있음과 동시에 발생잡음 및 소비전력이 낮게 억제된다.
다음에, 본 발명의 제2 실시예에 관한 액정표시 제어장치에 대해서, 도 10 및 도 11을 사용해서 설명한다.
본 실시예의 액정표시 제어장치에서는 입력영상신호의 속도에 따라서 입력영상신호의 데이타를 1도트 걸러서 페치하는 기능(제1 실시예의 기능)과 입력영상신호의 데이타를 각 도트마다 페치하는 기능을 선택적으로 유효로 하는 제어를 실행한다.
도 10은 본 실시예의 액정표시 제어장치의 구성을 도시한 블럭도이다. 또, 도면에 있어서, 도 1의 구성요소와 대응하는 부분에는 동일한 부호를 붙이고 있다. 도시한 바와 같이, 액정표시 제어장치는 프로세서(마이크로컴퓨터)로 이루어지는 컨트롤러(7)을 갖는다. 컨트롤러(7)은 입력동기신호에 따라서 입력영상신호의 도트속도와 액정표시 제어장치내의 동작모드를 결정하고, 그 결과를 제어신호에 의해 출력한다. 동작모드에는 입력영상신호의 데이타를 1도트걸러서 페치하는 간헐모드와 각 도트마다 페치하는 연속모드가 있다. 간헐모드시에 액정표시 제어장치는 제1 실시예와 동일한 동작을 실행한다.
본 실시예의 PLL회로(1), 동기신호 생성회로(2), 액정표시컨트롤러(4)의 라이트제어용 회로는 도 1의 것에 연속모드에 대응하기 위한 기능을 부가한 것이다. 이하에서는 제1 실시예와 다른 부분을 중심으로 설명을 한다.
PLL회로(1)은 간헐모드시에 입력영상신호의 도트주기의 2배의 주기로 되는 가변주기 도트클럭을 생성한다. 연속모드시에는 입력영상신호의 도트주기와 일치하는 주기의 가변주기 도트클럭을 생성한다. 여기서, PLL회로(1)의 귀환루프에는 분주비 가변의 분주회로(도시하지 않음)가 삽입된다. 그리고, 그 분주비를 제어신호에 따라서 전환하는 것에 의해, 원하는 주기의 가변주기 도트클럭이 생성된다.
동기신호 생성회로(2)는 2분주 도트클럭 대신에 가변주기 도트클럭을 입력받고, 간헐모드시에는 제1 실시예와 동일한 동작을 실행한다. 연속모드시에는 우수/기수 전환신호를 하이고정으로 하고, 가변주기 도트클럭을 위상제어하지 않고 출력한다.
액정표시컨트롤러(4)도 2분주 도트클럭 대신에 가변주기 도트클럭을 입력받고, 간헐모드시에는 제1 실시예와 동일한 동작을 실행한다. 연속모드시에는 '0', '1', '2', '3', ···으로 1식 변화하는 메모리라이트 어드레스카운트값을 출력한다. 즉, 도 6의 회로의 후단에 제어신호를 전환제어입력으로 하는 데이타 스위치회로를 삽입하고, 업카운터(15)의 카운트값이 메모리라이트 어드레스카운트값(bit0∼bitN)으로서 출력되도록 한다. 이것에 의해, 프레임메모리(5)에는 입력영상신호의 표시데이타가 선두위치에서 최종위치에 걸쳐서 각 도트마다 순차 저장되게 된다.
액정표시컨트롤러(4)내의 리드제어 및 데이타출력처리에 관한 회로는 입력영상신호의 속도 및 동작모드에 관계없이, 제1 실시예와 마찬가지로 미리 정한 타이밍에서 표시데이타를 순차 리드하고 액정표시부(6)으로 출력한다.
컨트롤러(7)의 내부메모리에는 미리 입력동기신호의 속도와 PLL회로의 생성클럭이나 동작모드를 지정하는 정보가 대응되어 등록되어 있다. 퍼스널컴퓨터등에서는 XGA나 SXGA 등의 화면사양의 규격화가 이루어져 있다. 이 규격에 의해, 입력동기신호의 속도에 의해 입력영상신호의 속도나 해상도가 결정되기 때문에 상기 내부메모리의 등록이 가능해진다.
컨트롤러(7)은 타이머를 기동시켜 일정기간동안에 입력되는 입력동기신호의 수를 계측하는 것에 의해, 입력수직동기신호 및 입력수평동기신호의 각 속도를 구한다. 그리고, 내부메모리에서 그 속도에 대응하는 정보를 리드하고 제어신호로서 출력한다.
이것에 의해, 예를 들면 액정표시 제어장치의 입력신호의 화면사양이 XGA(횡(가로) 1024도트×종(세로) 768라인, 수직동기신호주파수60Hz, 수평동기신호주파수48. 36kHz, 도트주기65MHz)인 경우에는 PLL회로가 65MHz인 가변주기 도트클럭을 생성하고 다른 회로는 연속모드로 동작한다. 입력신호의 화면사양이 SXGA (횡 1280도트×종 1024라인, 수직동기신호주파수85Hz, 수평동기신호주파수91.15kHz, 도트주기157. 5MHz)인 경우에는 PLL회로가 78. 75MHz인 가변주기 도트클럭을 생성하고 다른 회로는 간헐모드로 동작한다. 이 경우, 액정표시 제어장치는 최대 허용동작주파수 80MHz를 만족시키는 회로에 의해 실현할 수 있게 된다.
프레임메모리(5)의 용량 및 액정패널의 해상도(출력영상신호의 해상도)는 입력영상신호의 최대의 해상도를 만족하도록 결정되어 있다. 입력영상신호의 해상도가 출력영상신호의 해상도보다 작은 경우, 액정표시컨트롤러(4)내의 리드제어회로(11)은 일시적으로 데이타의 리드를 정지하고, 흑색을 표시하는 도트데이타를 출력한다. 이것에 의해, 입력영상신호의 표시화상은 액정패널상의 일부에 실시된다. 예를 들면, 각 수평라인내의 후반의 표시데이타와 1화면내의 후반의 수평라인의 전체 표시데이타의 리드시간에 상기의 제어를 실행하는 것에 의해, 입력영상신호의 표시화상은 액정패널상의 좌측 상부에 표시된다.
또한, 본 예에서는 컨트롤러(7)이 입력동기신호에 따라서 클럭주파수나 동작모드의 결정을 실행하고 있지만, 모드신호를 외부에서 컨트롤러(7)에 공급하고, 컨트롤러(7)이 그 모드신호가 지정하는 클럭주파수나 동작모드를 선택하도록 해도 좋다.
또, 본 실시예의 액정표시 제어장치는 액정표시부(6)과 함께 동일한 1개의 케이스내에 배치할 수가 있다. 도 11에 도시한 바와 같이, 1칩의 LSI(52)내에 실현할 수도 있다.
이상과 같이, 본 실시예의 액정표시 제어장치는 입력영상신호의 속도가 빠른 경우에는 간헐모드로 되어 속도가 낮은 기준동작클럭으로 표시를 실행할 수 있고, 또 입력영상신호의 속도가 느린 경우에는 그것과 동일한 속도의 기준동작클럭으로 보다 새로운 입력시점의 표시데이타를 표시할 수가 있다.
다음에, 본 발명의 제3 실시예에 대해서, 도 12∼도 15를 사용해서 설명한다.
도 12는 제3 실시예에 관한 액정표시 제어장치의 구성을 도시한 블럭도이다. 본 실시예의 액정표시 제어장치는 디지탈영상출력을 갖는 컴퓨터에 대응한 것이다. 입력신호로서는 입력동기신호, 디지탈 데이타의 입력영상신호(R, G, B) 및 그 영상신호의 도트주기와 동기한 도트클럭이 공급된다.
본 실시예의 액정표시 제어장치는 도시한 바와 같이, 동기신호 생성회로(32),래치회로(33), 액정표시컨트롤러(34), 프레임메모리(35) 및 액정표시부(36)을 갖는다. 여기서, 액정표시컨트롤러(34), 프레임메모리(35) 및 액정표시부(36)은 제1 실시예에서 설명한 것과 동일한 기능을 갖는다.
동기신호 생성회로(32)는 외부에서 입력된 도트클럭에 따라서 2분주 도트클럭을 생성하는 기능을 갖는 점이 제1 실시예와 다르다. 동기신호 생성회로(32)는 도 13b에 도시한 구성의 회로를 갖고, 입력된 도트클럭을 2분주하여 2분주 도트클럭을 생성함과 동시에 입력된 수직동기신호를 2분주하여 우수/기수 전환신호를 생성한다. 그리고, 우수/기수 전환신호에 따라서 제1 실시예와 마찬가지로, 출력하는 2분주 도트클럭의 위상제어를 실행한다.
래치회로(33)은 도 14에 도시한 바와 같이, 디지탈 데이타의 입력영상신호(R, G, B)를 동기신호 생성회로(32)로부터의 2분주 도트클럭에 따라서 래치한다. 이것에 의해, 액정표시컨트롤러(34)에는 제1 실시예와 마찬가지로, 입력영상신호의 디지탈 데이타가 1도트걸러서 보내진다.
그리고, 입력프레임주기가 전환될 때마다 2분주 도트클럭이 논리반전되고, 입력영상신호의 입력이 2입력프레임 주기분 이루어지는 것에 의해 1화면분의 표시데이타가 프레임메모리(35)에 저장된다. 이 1화면분의 표시데이타는 연속적으로 리드되고, 액정표시부(36)에 표시된다.
이상과 같이, 본 실시예의 액정표시 제어장치에 의하면, 예를 들면 디지탈영상출력을 갖는 컴퓨터에 접속하여 입력영상신호의 도트주기의 2배의 주기의 클럭을 기준동작클럭으로 해서 표시제어를 실행할 수 있다.
도 15에 도시한 바와 같이, 동기신호 생성회로(32), 래치회로(33), 액정표시컨트롤러(34)는 1칩의 LSI(53)내에 배치할 수가 있다. 또, LSI(53)내에 프레임메모리(35)를 조립하는 것도 가능하다.
다음에, 본 발명의 제4 실시예에 대해서 도 16을 사용해서 설명한다.
도 16은 본 실시예의 액정표시 제어장치의 구성을 도시한 블럭도이다. 이 액정표시 제어장치는 디지탈영상출력을 갖는 컴퓨터에 대응하는 제3 실시예에 제2 실시예에서 설명한 입력영상신호의 속도변화에 대응하는 기능을 마련한 것이다.
컨트롤러(7)은 제2 실시예와 동일한 기능을 갖고, 입력동기신호에 따라서 클럭주파수 및 동작모드(간헐모드, 연속모드)를 결정하고, 그 결과를 제어신호로서 출력한다.
본 실시예의 동기신호 생성회로(32), 액정표시컨트롤러(34)의 라이트제어계 회로는 도 12의 것에 연속모드에 대응하기 위한 기능을 부가한 것이다. 동기신호 생성회로(32)는 간헐모드시에는 제3 실시예와 동일한 동작을 실행한다. 연속모드시에는 입력영상신호의 도트주기와 일치하는 주기의 가변주기 도트클럭을 생성한다. 그리고, 우수/기수 전환신호를 하이고정으로 하고, 가변주기 도트클럭을 위상제어하지 않고 출력한다.
액정표시컨트롤러(34)도 2분주 도트클럭 대신에 가변주기 도트클럭을 입력받고 간헐모드시에는 제3 실시예와 동일한 동작을 실행한다. 연속모드시에는 '0', '1', '2', '3', ···으로 1씩 변화하는 메모리라이트 어드레스카운트값을 출력한다. 이것에 의해, 프레임메모리(5)에는 입력영상신호의 도트데이타가 각 프레임의 선두에서 최종에 걸쳐서 순차 각 도트마다 저장된다.
이상과 같이, 본 실시예에서는 예를 들면 디지탈영상출력을 갖는 컴퓨터에 접속해서 입력영상신호의 속도가 빠른 경우에는 간헐모드로 되어 속도가 낮은 기준동작클럭으로 표시를 실행할 수 있고, 또 입력영상신호의 속도가 느린 경우에는 그것과 동일한 속도의 기준동작클럭으로 보다 새로운 입력시점의 표시데이타를 표시할 수가 있다.
다음에, 상술한 액정표시 제어장치의 확장예에 대해서 설명한다.
이상의 실시예에서는 액정표시 제어장치의 기준동작클럭의 주기를 입력영상신호의 도트주기와 동일 또는 그의 2배로 하였다. 그러나, 본 발명은 이것에 한정되지 않는다. 기준동작클럭의 주기는 도트주기의 n배(n은 자연수)로 할 수가 있다.
도 17에 아날로그 데이타의 영상신호를 입력으로 하는 액정표시 제어장치의 구성을 도시한다. PLL회로(1)은 입력영상신호의 도트주기의 n배의 주기를 갖는 n분주 도트클럭을 생성한다. n분주 도트클럭은 입력영상신호와 동기하고 상승위치가 입력영상신호의 도트주기의 중앙으로 된다. 도 18에 도시한 바와 같이, 입력영상신호의 데이타는 이 n분주 도트클럭에 의해 (n-1)도트걸러서 페치된다.
동기신호 생성회로(2)는 연속하는 n개의 입력프레임주기를 식별하는 n프레임 전환신호를 생성한다. 이 n프레임 전환신호는 '0'에서 'n-1'까지 1씩 변화하고, 이 변화를 n입력프레임주기마다 반복하는 데이타신호로 된다. n=2의 경우, n프레임 전환신호는 상술한 우수/기수 전환신호로 된다.
또한, 동기신호 생성회로(3)은 n프레임 전환신호의 값에 따라서 n분주 도트클럭의 위상을 제어한다. 이 위상제어에서는 도시하지 않은 클럭시프트회로를 사용해서 연속하는 입력프레임주기에 있어서 n분주 도트클럭의 위상을 1도트주기 단위로 어긋나게 한다. 예를 들면, n=3인 경우의 위상은 도 19에 도시한 바와 같이, 임의의 입력프레임주기(g)를 기준으로 하면, 다음 입력프레임주기(g-1)에서는 1도트주기, 그 다음의 입력프레임주기(g-2)에서는 2도트주기로 되고, 이 변화를 반복한다. 그리고, 연속하는 3(=n)개의 입력프레임주기에 있어서, 1화면분의 표시데이타가 페치된다.
프레임메모리(5)에 공급되는 라이트어드레스는 페치된 표시데이타의 표시위치에 대응한 프레임메모리(5)의 저장위치를 나타낸다. n=3의 경우, 메모리라이트 어드레스카운트값은 임의의 입력프레임주기에서 '0', '3', '6',···으로 변화하고, 다음의 입력프레임주기에서는 '1', '4', '7', ·· 으로 변화하며, 또 다음의 입력프레임주기에서는 '2', '5', '8',···으로 변화한다. 이것에 의해, 연속하는 3개의 입력프레임주기에 있어서, 1화면분의 표시데이타가 프레임메모리(5)에 저장된다.
프레임메모리(5)에 저장된 표시데이타는 입력동기신호와는 비동기의 미리 정한 타이밍의 출력동기신호와 동기해서 리드되고 액정표시부(6)에 표시된다.
이상과 같이, 본 발명은 임의의 n(n은 자연수)에 대해서 실현할 수가 있다. 그리고, n≥2의 경우에는 액정표시 제어장치의 기준동작클럭의 속도를 입력영상신호의 속도보다 저감해서 표시제어를 실행할 수 있다. 또, 여기서 기술한 확장은 디지탈영상출력의 신호에 대응한 제3 실시예(도 12)의 구성에 대해서도 용이하게 적용할 수 있다.
또, 본 발명은 다른 여러개의 n의 값(예를 들면 n= 1, 2, 3의 조나 n=2, 3의 조)에 대응한 기능을 구비하고, 그 중의 하나의 기능을 입력영상신호의 속도에 따라서 선택적으로 유효로 할 수 있다. 상술한 제2 실시예(도 10)는 n=1, 2의 짝에 대응한 것이다.
도 20에 여러개의 n의 값에 대응한 액정표시 제어장치의 구성을 도시한다. 각 n의 값에 대응하는 기능은 도 17∼도 19에서 설명한 방법으로 실현할 수 있다. 이들의 각 기능을 선택적으로 실시하는 것은 제2 실시예에서 설명한 방법으로 실현할 수 있다. PLL회로(1)은 제어신호에 따라서 대응하는 가변주기 도트클럭을 생성하도록 구성한다. 동기신호 생성회로(2)는 제어신호에 따라서 가변주기 도트클럭의 위상제어, 프레임 전환신호의 생성을 실행하도록 구성한다.
다음에, 상술한 액정표시 제어장치를 내장하는 정보처리장치에 대해서 설명한다.
도 22에 도시한 정보처리장치(61)은 제1 실시예(도 1)의 액정표시장치 및 액정표시부와 퍼스널컴퓨터 또는 워크스테이션의 본체 기능부분인 컴퓨터유닛(20)을 일체로 구성한 것이다. 컴퓨터유닛(20)의 영상출력회로로서는 종래의 아날로그영상출력회로를 유용할 수가 있다. 또한, 컴퓨터유닛(20)의 아날로그영상출력의 단자, 액정표시컨트롤러(4)의 출력신호의 단자를 마련하는 것에 의해, 외부의 액정표시장치나 CRT 표시장치에 접속하는 것이 가능하게 된다. 도 23에 도시한 바와 같이, 액정표시부(6)을 정보처리장치의 외부에 배치하도록 해도 좋다.
제2 실시예의 액정표시 제어장치(도 10)에 대해서도 도 24나 도 25에 도시한 바와 같이, 컴퓨터유닛(20)과 일체화할 수가 있다. 제3 실시예의 액정표시 제어장치(도 12)는 도 26이나 제27도에 도시한 바와 같이, 영상출력회로로서 디지탈영상출력회로를 갖는 컴퓨터(21)과 일체화하는데 적합하다. 물론, 다른 실시예의 액정표시 제어장치도 마찬가지로 컴퓨터와 일체화할 수가 있다.
이상 설명한 바와 같이, 본 발명에 의하면, 표시화상의 품질열화를 억제하면서 영상신호의 페치에서 액정패널의 표시구동에 이르는 동작을 더욱 낮은 속도로 실행하는 것을 가능하게 하는 액정표시 제어장치를 제공할 수 있다.

Claims (14)

  1. 제1의 영상신호 및 동기신호를 입력받고 도트매트릭스형의 액정패널에 표시를 실행시키기 위한 제2의 영상신호 및 동기신호를 생성하는 액정표시 제어장치에 있어서,
    제1의 동기신호에 따라서 주기가 제1의 영상신호의 도트주기의 n배(n은 2이상의 정수)로 되고 또한 위상이 제1의 영상신호의 프레임주기마다 상기 도트주기의 단위로 변화하는 n분주 도트클럭을 생성하는 클럭생성회로,
    n분주 도트클럭에 따라서 제1의 영상신호를 페치하고 디지탈 데이타인 표시데이타를 출력하는 데이타입력회로,
    출력된 표시데이타가 저장되는 프레임메모리 및
    미리 정한 타이밍에서 제2의 동기신호를 생성함과 동시에 이 동기신호와 동기해서 프레임메모리에 저장되어 있는 표시데이타를 리드하고 제2의 영상신호를 생성하는 제어회로를 구비하는 것을 특징으로 하는 액정표시 제어장치.
  2. 제1항에 있어서,
    상기 클럭생성회로는 수직동기신호 및 수평동기신호로 이루어지는 제1의 동기신호에 따라서 주기가 제1의 영상신호의 도트주기의 n배로 되는 클럭을 생성하는 PLL(위상동기루프)회로를 갖고,
    상기 데이타입력회로는 아날로그 데이타로 이루어지는 제1의 영상신호를 디지탈 데이타의 표시데이타로 변환하는 A/D변환회로인 것을 특징으로 하는 액정표시 제어장치.
  3. 제1항에 있어서,
    상기 데이타입력회로는 디지탈 데이타로 이루어지는 제1의 영상신호를 래치하는 래치회로인 것을 특징으로 하는 액정표시 제어장치.
  4. 제1항에 있어서,
    상기 제어회로는 라이트제어부와 리드제어부를 갖고,
    상기 라이트제어부는 페치된 표시데이타의 표시화면에서의 표시위치에 대응하는 프레임메모리의 저장위치에 상기 표시데이타를 저장해 가는 라이트제어를 실행하고,
    상기 리드제어부는 프레임메모리의 저장위치의 선두측에서 순차 표시데이타를 리드하는 리드제어를 실행하는 것을 특징으로 하는 액정표시 제어장치.
  5. 제4항에 있어서,
    상기 프레임 메모리는 각각 1화면분의 표시데이타를 저장할 수 있는 2개의 뱅크메모리로 이루어지고,
    상기 제어회로는 한쪽의 뱅크메모리를 리드제어의 대상으로 하고, 다른쪽의 뱅크메모리를 라이트제어의 대상으로 하여 주기적으로 대상으로 하는 뱅크메모리를 전환하는 제어를 실행하는 제어부를 더 갖는 것을 특징으로 하는 액정표시 제어장치.
  6. 제1의 영상신호 및 동기신호를 입력받고 도트매트릭스형의 액정패널에 표시를 실행시키기 위한 제2의 영상신호 및 동기신호를 생성하는 액정표시 제어장치에 있어서,
    제1의 동기신호에 따라서 주기가 제1의 영상신호의 도트주기의 n배(n은 자연수)로 되고 또한 n≥2의 경우에 위상이 제1의 영상신호의 프레임주기마다 상기 도트주기의 단위로 변화하는 가변주기 도트클럭을 여러개의 n의 값에 대해서 선택적으로 생성하는 클럭생성회로,
    가변주기 도트클럭에 따라서 제1의 영상신호를 페치하고 디지탈 데이타인 표시데이타를 출력하는 데이타입력회로,
    출력된 표시데이타가 저장되는 프레임메모리,
    미리 정한 타이밍에서 제2의 동기신호를 생성함과 동시에 이 동기신호와 동기해서 프레임메모리에 저장되어 있는 표시데이타를 리드하고 제2의 영상신호를 생성하는 제1의 제어회로 및
    제1의 동기신호에 따라서 상기 클럭생성회로가 생성하는 가변주기 도트클럭의 선택을 전환하는 제어를 실행하는 제2의 제어회로를 구비하는 것을 특징으로 하는 액정표시 제어장치.
  7. 제6항에 있어서,
    상기 클럭생성회로는 수직동기신호 및 수평동기신호로 이루어지는 제1의 동기신호에 따라서 주기가 제1의 영상신호의 도트주기의 n배로 되는 클럭을 생성하는 PLL(위상동기루프)회로를 갖고,
    상기 데이타입력회로는 아날로그 데이타로 이루어지는 제1의 영상신호를 디지탈 데이타의 표시데이타로 변환하는 A/D변환회로인 것을 특징으로 하는 액정표시 제어장치.
  8. 제6항에 있어서,
    상기 데이타입력회로는 디지탈 데이타로 이루어지는 제1의 영상신호를 래치하는 래치회로인 것을 특징으로 하는 액정표시 제어장치.
  9. 제6항에 있어서,
    상기 제어회로는 라이트제어부와 리드제어부를 갖고,
    상기 라이트제어부는 페치된 표시데이타의 표시화면에서의 표시위치에 대응하는 프레임메모리의 저장위치에 상기 표시데이타를 저장해 가는 라이트제어를 실행하고,
    상기 리드제어부는 프레임메모리의 저장위치의 선두측에서 순차 표시데이타를 리드하는 리드제어를 실행하는 것을 특징으로 하는 액정표시 제어장치.
  10. 제9항에 있어서,
    상기 프레임 메모리는 각각 1화면분의 표시데이타를 저장할 수 있는 2개의 뱅크메모리로 이루어지고,
    상기 제어회로는 한쪽의 뱅크메모리를 리드제어의 대상으로 하고, 다른쪽의 뱅크메모리를 라이트제어의 대상으로 하여 주기적으로 대상으로 하는 뱅크메모리를 전환하는 제어를 실행하는 제어부를 더 갖는 것을 특징으로 하는 액정표시 제어장치.
  11. 청구범위 제1항 또는 제6항에 기재된 액정표시 제어장치, 도트매트릭스형의 액정패널 및 이 액정패널의 구동용 회로를 갖는 것을 특징으로 하는 액정표시장치.
  12. 청구범위 제1항 또는 제6항에 기재된 액정표시 제어장치와 컴퓨터유닛을 갖는 것을 특징으로 하는 정보처리장치.
  13. 청구범위 제1항 또는 제6항에 기재된 액정표시 제어장치, 도트매트릭스형의 액정패널, 이 액정패널의 구동용 회로 및 컴퓨터유닛을 갖는 것을 특징으로 하는 정보처리장치.
  14. 제1의 영상신호 및 동기신호를 입력받고 도트매트릭스형의 액정패널에 표시를 실행시키기 위한 제2의 영상신호 및 동기신호를 생성하는 액정표시 제어장치에 있어서,
    제1의 영상신호의 표시데이타를 시간축상에서 이산적으로 페치하고, 제1의 영상신호의 연속하는 n개(n>1)의 프레임주기에 있어서, 1프레임분의 표시데이타를 프레임메모리에 저장하는 수단을 갖는 것을 특징으로 하는 액정표시 제어장치.
KR1019990007416A 1998-03-09 1999-03-06 액정표시제어장치, 그것을 사용한 액정표시장치 및 정보처리장치 Expired - Fee Related KR100324843B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1998-056684 1998-03-09
JP05668498A JP3462744B2 (ja) 1998-03-09 1998-03-09 液晶表示制御装置、それを用いた液晶表示装置および情報処理装置

Publications (2)

Publication Number Publication Date
KR19990077658A true KR19990077658A (ko) 1999-10-25
KR100324843B1 KR100324843B1 (ko) 2002-02-20

Family

ID=13034272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990007416A Expired - Fee Related KR100324843B1 (ko) 1998-03-09 1999-03-06 액정표시제어장치, 그것을 사용한 액정표시장치 및 정보처리장치

Country Status (3)

Country Link
US (2) US6340970B1 (ko)
JP (1) JP3462744B2 (ko)
KR (1) KR100324843B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385953B1 (ko) * 2001-01-20 2003-06-02 삼성전자주식회사 프레임 메모리를 내장하는 ｔｆｔ-ｌｃｄ의 구동 ｉｃ 및구동 ｉｃ에서의 데이터 동기 방법
KR100590927B1 (ko) * 1999-12-24 2006-06-19 비오이 하이디스 테크놀로지 주식회사 액정표시 소자의 인터페이스 회로
KR100894640B1 (ko) * 2002-10-30 2009-04-24 엘지디스플레이 주식회사 확산 스펙트럼을 이용한 액정 표시 장치 및 그의 구동 방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3462744B2 (ja) * 1998-03-09 2003-11-05 株式会社日立製作所 液晶表示制御装置、それを用いた液晶表示装置および情報処理装置
JP2001125547A (ja) * 1999-10-28 2001-05-11 Sony Corp 液晶表示装置及びその表示方法
TW536827B (en) * 2000-07-14 2003-06-11 Semiconductor Energy Lab Semiconductor display apparatus and driving method of semiconductor display apparatus
JP3533187B2 (ja) * 2001-01-19 2004-05-31 Ｎｅｃエレクトロニクス株式会社 カラー液晶ディスプレイの駆動方法、その回路及び携帯用電子機器
US7116306B2 (en) * 2003-05-16 2006-10-03 Winbond Electronics Corp. Liquid crystal display and method for operating the same
US8035599B2 (en) 2003-06-06 2011-10-11 Samsung Electronics Co., Ltd. Display panel having crossover connections effecting dot inversion
EP1513059A1 (en) * 2003-09-08 2005-03-09 Barco N.V. A pixel module for use in a large-area display
KR101053012B1 (ko) * 2003-12-22 2011-07-29 엘지디스플레이 주식회사 액정표시장치
US7825921B2 (en) * 2004-04-09 2010-11-02 Samsung Electronics Co., Ltd. System and method for improving sub-pixel rendering of image data in non-striped display systems
WO2006035953A1 (en) * 2004-09-27 2006-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device using the same
JP4653615B2 (ja) * 2004-09-27 2011-03-16 株式会社半導体エネルギー研究所 表示装置及びそれを用いた電子機器
JP2006174363A (ja) * 2004-12-20 2006-06-29 Nec Electronics Corp フレームシンクロナイザ、光ディスク装置、情報記録／再生装置及び信号同期方法。
KR100790984B1 (ko) 2006-03-03 2008-01-02 삼성전자주식회사 Ｄｏｔ 클럭 신호의 주파수에 관계없이 일정한 주파수의시스템 클럭 신호를 생성하는 디스플레이용 구동 집적회로및 시스템 클럭 신호 생성 방법
KR101246568B1 (ko) * 2006-06-09 2013-03-25 삼성전자주식회사 모바일 디스플레이 장치에서 가로 화면을 디스플레이하는방법과 장치 및 이를 포함하는 모바일 액정 표시 장치
KR100805610B1 (ko) * 2006-08-30 2008-02-20 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그 구동방법
TWI336463B (en) * 2007-04-13 2011-01-21 Au Optronics Corp A method for improving the emi performance of lcd device
JP2008276132A (ja) * 2007-05-07 2008-11-13 Nec Electronics Corp ドットクロック発生回路、半導体装置及びドットクロック発生方法
JP2009015103A (ja) * 2007-07-06 2009-01-22 Nec Electronics Corp 表示制御装置及びその制御方法
KR20090039506A (ko) * 2007-10-18 2009-04-22 삼성전자주식회사 타이밍 컨트롤러, 이를 포함하는 액정 표시 장치 및 액정표시 장치의 구동 방법
JP5407762B2 (ja) * 2009-10-30 2014-02-05 ヤマハ株式会社 画像プロセッサの制御方法およびプログラム
CN104036745B (zh) * 2014-06-07 2017-01-18 深圳市华星光电技术有限公司 驱动电路及液晶显示装置
US9865205B2 (en) * 2015-01-19 2018-01-09 Himax Technologies Limited Method for transmitting data from timing controller to source driver and associated timing controller and display system
CN105989789B (zh) * 2015-02-17 2020-03-03 奇景光电股份有限公司 自时序控制器传送数据的方法以及时序控制器与显示系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07134575A (ja) 1993-11-11 1995-05-23 Meiko:Kk 映像信号変換装置
JP3210157B2 (ja) 1993-12-01 2001-09-17 シャープ株式会社 液晶表示装置
JP3487119B2 (ja) * 1996-05-07 2004-01-13 松下電器産業株式会社 ドットクロック再生装置
JPH1023359A (ja) 1996-07-05 1998-01-23 Canon Inc 表示装置
KR100225072B1 (ko) * 1996-12-18 1999-10-15 윤종용 포멧 콘버터
JP3462744B2 (ja) * 1998-03-09 2003-11-05 株式会社日立製作所 液晶表示制御装置、それを用いた液晶表示装置および情報処理装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590927B1 (ko) * 1999-12-24 2006-06-19 비오이 하이디스 테크놀로지 주식회사 액정표시 소자의 인터페이스 회로
KR100385953B1 (ko) * 2001-01-20 2003-06-02 삼성전자주식회사 프레임 메모리를 내장하는 ｔｆｔ-ｌｃｄ의 구동 ｉｃ 및구동 ｉｃ에서의 데이터 동기 방법
KR100894640B1 (ko) * 2002-10-30 2009-04-24 엘지디스플레이 주식회사 확산 스펙트럼을 이용한 액정 표시 장치 및 그의 구동 방법

Also Published As

Publication number Publication date
US20020063675A1 (en) 2002-05-30
KR100324843B1 (ko) 2002-02-20
JP3462744B2 (ja) 2003-11-05
JPH11259046A (ja) 1999-09-24
US6340970B1 (en) 2002-01-22
US6646629B2 (en) 2003-11-11

Similar Documents

Publication Publication Date Title
KR100324843B1 (ko) 액정표시제어장치, 그것을 사용한 액정표시장치 및 정보처리장치
US5534883A (en) Video signal interface
USRE38568E1 (en) Video signal converting apparatus and a display device having the same
JP4686800B2 (ja) 画像表示装置
US6219023B1 (en) Video signal converting apparatus with display mode conversion and a display device having the same
JPS62280799A (ja) ビデオインターフェース方法及び装置
CN101046941B (zh) 用于驱动液晶显示器件的装置和方法
JPH0876721A (ja) マトリックスパネル表示装置
CN113810644A (zh) 一种高清视频信号处理和转换的面板驱动系统
JPH05297827A (ja) 液晶表示装置
JPH07121143A (ja) 液晶表示装置及び液晶駆動方法
JP2666739B2 (ja) 表示制御装置
JPH05181431A (ja) 液晶表示データ制御装置
JPH04144382A (ja) ディジタルγ補正回路付液晶表示装置
JP2002014645A (ja) フレーム内時分割階調表示方式への画像データ変換装置
JPH0573001A (ja) 液晶表示装置の駆動方法
JPH04275592A (ja) 液晶表示装置
JPH0773096A (ja) 画像処理装置
KR100207781B1 (ko) 해상도 향상을 위한 표시 장치 및 그 방법
JPH11338408A (ja) スキャンコンバータ
JP2002014663A (ja) 画像表示前処理装置および画像表示装置
JPH113066A (ja) 液晶表示装置
JPS61254981A (ja) マルチウインド表示制御装置
KR900000538B1 (ko) 멀티비젼시스템의 콘트롤러
JP2005020749A (ja) 液晶表示装置の駆動装置及び駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20070202

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20080205

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20080205