KR19990077703A - 비디오 이음편집 장치 및 비디오 이음편집 방법 - Google Patents

비디오 이음편집 장치 및 비디오 이음편집 방법 Download PDF

Info

Publication number
KR19990077703A
KR19990077703A KR1019990007662A KR19990007662A KR19990077703A KR 19990077703 A KR19990077703 A KR 19990077703A KR 1019990007662 A KR1019990007662 A KR 1019990007662A KR 19990007662 A KR19990007662 A KR 19990007662A KR 19990077703 A KR19990077703 A KR 19990077703A
Authority
KR
South Korea
Prior art keywords
stream
seam
video data
data
edited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1019990007662A
Other languages
English (en)
Inventor
키타무라타쿠야
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR19990077703A publication Critical patent/KR19990077703A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/234—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs
    • H04N21/23424—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs involving splicing one content stream with another content stream, e.g. for inserting or substituting an advertisement
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H04N21/23608—Remultiplexing multiplex streams, e.g. involving modifying time stamps or remapping the packet identifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H04N21/23611—Insertion of stuffing data into a multiplex stream, e.g. to obtain a constant bitrate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/24—Monitoring of processes or resources, e.g. monitoring of server load, available bandwidth, upstream requests
    • H04N21/2401—Monitoring of the client buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/80—Generation or processing of content or additional data by content creator independently of the distribution process; Content per se
    • H04N21/85—Assembly of content; Generation of multimedia applications
    • H04N21/858—Linking data to content, e.g. by linking an URL to a video object, by creating a hotspot
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/24—Systems for the transmission of television signals using pulse code modulation
    • H04N7/52—Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/24—Systems for the transmission of television signals using pulse code modulation
    • H04N7/52—Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal
    • H04N7/54—Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal the signals being synchronous

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Business, Economics & Management (AREA)
  • Marketing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Television Signal Processing For Recording (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Details Of Television Systems (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

복수의 패킷화된, 엔코드된 비디오 데이터 스트림을 포함하는 트랜스포트 스트림을 수신하며, 엔코드된 비디오 데이터 스트림을 이어, 이어진 비디오 데이터 스트림을 발생하는 비디오 이음편집 장치를 제공한다. 비디오 이음편집 장치는 트랜스포트 스트림 내의 복수의 패킷화된, 엔코드된 비디오 데이터 스트림 각각을 패킷화하기 전의 가상-기본 스트림으로 분해하고, 이 분해된 가상-기본 스트림을 소정의 저장장치에 저장하는 입력 프로세서를 포함한다. 이음편집 조작될 2개의 데이터 스트림을 수신하였을 때 발생될 저장장치 내에 저장된 가상-기본 스트림 중 2개의 데이터 스트림의 코드화된 비트량을 분석하기 위해서 분석기가 또한 제공된다. 이음편집 조작될 데이터 스트림을 저장장치로부터 읽고, 스트림들을 잇고, 상기 분석에 의한 분석결과에 기초하여 이음점에서 요구된 량의 부가적인 데이터를 삽입하여 이음편집된 데이터 스트림을 생성하고, 이 이음편집된 비디오 데이터 스트림을 저장장치에 저장하는 데이터 프로세서가 제공된다. 소정량의 코드화된 비트에 기초하여 이음편집된 비디오 데이터 스트림에 대한 출력 타이밍을 결정하며, 출력 타이밍에 기초하여 저장장치로부터 이음편집된 비디오 데이터 스트림을 출력하는 출력 프로세서가 제공된다.

Description

비디오 이음편집 장치 및 비디오 이음편집 방법{Video editing apparatus and video editing method}
본 발명은 일반적으로 비디오 편집장치 및 비디오 편집방법에 관한 것으로, 특히 트랜스포트 스트림(TS) 패킷화된 비디오 데이터를 스위칭하여 결합하는데 사용되는 이음편집(splicing)장치에 적용하는데 특히 적합한 비디오 편집장치 및 비디오 편집방법에 관한 것이다.
비디오 이미지 및 이에 관련된 오디오 정보를 엔코드하여 나타내는데 필요한 정보량을 감소시키기 위한 기술로서 다양한 압축 엔코딩 방법에 제안되었다. 이러한 압축 엔코딩 방식 중 대표적인 것은 국제 표준화 기구(ISO) 등과 같은 기구에 의해 표준화된 동화상 표준화 그룹 단계 2(MPEG2)라고 하는 것이다. MPEG2 압축 엔코딩 방식은 비디오 및 오디오 데이터를 전송할 목적으로 표준화되었으며, 비디오 데이터 및 비디오 데이터 각각에 대한 개별적인 표준을 포함한다.
최근에 지상 혹은 위상파를 사용하여 방송 압축 엔코드된 데이터를 전송하기 위해서 MPEG2 압축 엔코딩 방식을 사용하여 비디오 및 오디오 데이터를 압축 엔코딩하는 디지털 방송 시스템이 안출되었다. 동작에서, 이러한 디지털 방송 시스템은 엔코드된 비디오 데이터 및 관련된 오디오 데이터를 전송하기 위해서 이를 소정 블록의 데이터마다 패킷화하고, 결과로 나타난 패킷 시퀀스를 트랜스포트 스트림으로 전송한다. (이하, 패킷 시퀀스를 "트랜스포트 스트림"이라하며 트랜스포트 스트림을 형성하는 각각의 패킷을 이하 트랜스포트 스트림(TS) 패킷이라 함).
도 1A 내지 도 1D를 참조하여, 비디오 데이터, 오디오 데이터와 TS 패킷간 관계를 설명한다. 비디오 데이터에 대해서만 설명할 것이나, 비디오 및 오디오 데이터 모두에 동일한 기본 개념을 적용할 수 있다. 도 1A 및 도 1B에 도시한 바와 같이, MPEG2 압축 엔코딩 방식에 따라, 비디오 데이터가 GOP단위로 엔코드되도록, 몇 개의 연속한 화상을 한 그룹의 화상(GOP)으로서 정한다. 각각의 GOP 내의 화상 중 적어도 하나는 I-화상으로서 정해져, 프레임내 엔코딩에 의해 압축 엔코드되며, 나머지 화상들은 P-화상 혹은 B-화상으로서 정해지는데, P-화상은 I-화상으로부터 프레임간 예측 엔코딩에 의해 압축 엔코드되며, B-화상은 B-화상 전후에 위치한 I, P 혹은 B-화상으로부터 양방향 프레임간 예측 엔코딩에 의해 압축 엔코드된다.
GOP 단위 내의 복수의 엔코드된 비디오 데이터는 엔코드된 비디오 데이터의 조합이 소재(material) 데이터 요소를 나타내기 때문에 일반적으로 "기본 스트림(ES)"이라고 한다. 도 1B 및 1C에 도시한 바와 같이, 엔코드된 비디오 데이터 GOP를 모아 연속한 위치로 배치한다. 모아 놓은 엔코드된 비디오 데이터 GOP의 헤드에 헤더를 부가하여 패킷화된 기본 스트림(PES)을 형성한다. 도 1C 및 도 1D에 도시한 바와 같이, PES는 매 184바이트로 분할되고, 각각의 분할된 184 바이트의 패킷의 헤드에 4 바이트 헤더가 부가된다. 이러한 식으로, PES는 전송하기 위해서 비디오 데이터를 포함하는 복수의 TS 패킷으로 변환된다.
도 2에 도시한 바와 같이, 각각의 PES 패킷에 제공된 헤더는 PES 패킷의 시작을 나타내는 24비트 패킷 시작 코드; PES 패킷의 데이터부 내에 포함된 데이터 스트림 형태(예를 들면, 비디오, 오디오 등과 같은 형태)를 나타내는 8비트 스트림 ID; 후속 데이터부의 길이를 나타내는 16비트 패킷 길이 표시자; "10"의 값으로 설정된 코드 데이터; 다양한 플래그 정보를 저장하기 위한 14비트 플래그 제어 필드; 다음에 오는 조건부 코딩 필드 내의 데이터의 길이를 나타내는 8비트 PES 헤더 길이 변수; 및 프리젠테이션 시간 스탬프(PTS)이라고 하는 재생 및 출력동안에 사용되는 타이밍 정보, 디코딩 시간 스탬프(DTS)라고 하는 디코딩 동안에 사용되는 시간관리 정보, 다른 시관관리 데이터, 및 필요할 때, 데이터량 등을 조정하기 위한 스터핑 바이트과 같은 시간관리 정보를 저장하기 위한 가변길이 조건부 코딩 필드를 포함한다.
다음에 도 3에서, 각각의 TS 패킷의 4바이트 헤더는 TS 패킷의 시작을 나타내는 8비트 동기화 바이트; 패킷 내 비트 에러 유무를 나타내는 에러 표시 필드(에러 표시자 필드); PES 패킷의 헤드가 이 TS패킷 내에 존재하는지 여부를 나타내는 단위 시작 표시 필드; 이 TS 패킷의 상대 중요도를 나타내는 트랜스포트 패킷 우선도 필드; 이 TS 패킷의 페이로드 필드 내에 포함된 데이터 스트림의 형태를 나타내는 패킷 식별 정보(PID)를 저장하기 위한 PID 필드; 페이로드 필드 내에 포함된 데이터 스트림이 스크램블되었는지 여부를 나타내는 스크램블 제어필드; 적응 필드 영역 및 페이로드 영역이 이 TS 패킷 내에 존재하는지 여부를 나타내는 적응 필드 제어필드; 및 동일한 패킷 식별 정보(PID)를 갖는 TS 패킷이 없어졌는지 여부를 나타내는 순환 카운터 정보를 저장하는 순환 카운터 필드를 포함한다.
다양한 부가적인 제어정보를 저장하기 위한 적응필드가 또한 제공된다. 적응필드 영역은 적응필드 영역 자체의 길이를 나타내는 적응필드 길이 필드; 이 TS 패킷에 연속되는 동일한 데이터 스트림의 TS 패킷에서 타이밍정보가 리셋되어야 하는지 여부를 나타내는 불연속 표시 필드; 이 TS 패킷이 데이터 스트림의 무작위 액세스 표시를 위한 진입지점인지 여부를 나타내는 무작위 액세스 표시 필드; 이 TS 패킷의 페이로드 영역이 데이터 스트림의 유효부를 포함하는지 여부를 나타내는 스트림 우선도 표시 필드; 조건부 코딩 필드에 관계된 플래그 정보를 저장하기 위한 플래그 제어필드; 프로그램 클럭 기준(PCR) 및 원 프로그램 클록 기준(OPCR)을 포함하는 여러 가지 기준시간 정보, 데이터 스위칭 지점까지 바이트수를 나타내는 이음편집 카운트 다운과 같은 정보를 저장하기 위한 조건부 코딩 필드; 트랜스포트 데이터 길이 표시, 및 부가적인 적응필드 정보가 제공되어야 하는지 여부를 나타내는 적응필드 확장부; 및 필요할 때 데이터량을 조정하기 위한 복수의 스터핑 바이트를 포함하는 스터핑 바이트 필드를 포함한다.
MPEG2 압축 엔코딩 방식을 사용하는 데이터 압축 엔코드된 정보를 전송할 때, 위에서 언급한 바와 같이, 전송될 데이터는 전송하기 위한 TS 패킷으로 변환되기 때문에, 다른 데이터로부터 발생된 TS 패킷은 전송될 원래 발생된 TS 데이터에 멀티플렉스될 수 있으며, 조합된 데이터 스트림은 멀티플렉스된 형태로 전송될 수 있다. 이러한 이유로, 디지털 방송 시스템은 먼저 MPEG2 압축 엔코딩 방식에 따라 각각의 프로그램의 비디오 및 관련된 오디오 데이터를 압축 엔코드하며, 이어서 이 압축 엔코드된 데이터를 TS 패킷으로 변환하며, 마지막으로 복수의 프로그램이 한 라인을 통해 방송될 수 있도록 이들 TS 패킷을 다른 프로그램으로부터의 데이터를 포함하는 TS 패킷과 멀티플렉스한다.
복수의 프로그램이 함께 멀티플렉스되어 단일의 라인으로 전송될 때, 이러한 멀티플렉스된 데이터 스트림을 수신하는 수신기는 한 시청자가 원하는 프로그램의 비디오 및 오디오 데이터를 포함하는 TS 패킷을, 단일 멀티플렉스된 데이터 스트림으로 보내진 모든 멀티플렉스된 TS 패킷으로부터 추출하여 디코드해야 한다. 이러한 처리를 적합하게 수행하기 위해서, 디지털 방송 시스템은 프로그램 관련 테이블(PAT) 및 프로그램 맵 테이블(PMT)을 포함하는 여러 가지 프로그램 정보를, 전술한 바와 같이 비디오 및 오디오 데이터에 관련된 TS 패킷 스트림에 멀티플렉스되어 전송하게 되는 TS 패킷으로 변환한다.
프로그램 정보 PMT는 TS 패킷 중 어느 것이 특정 프로그램 부분을 이루는 비디오 및 오디오 데이터를 포함하는지를 나타내는 각각의 방송 프로그램 정보에 대한 패킷 식별 정보(PID)를 포함한다. 예를 들면, 프로그램 번호 "X"에 있어서, 이 프로그램 번호에 관련된 비디오 데이터는 패킷 식별 정보(PID) "XV"로 식별되며, 이 프로그램 번호에 관련된 오디오 데이터는 패킷 식별 정보(PID) "XA"로 식별된다. 프로그램 정보 PMT는 함께 멀티플렉스되어 하나의 멀티플렉스된 데이터 스트림으로 전송되는 각각의 프로그램마다 제공되기 때문에, 프로그램 정보 PMT 개수는 단일의 멀티플렉스된 트랜스포트 스트림에 멀티플렉스된 프로그램수와 같다.
프로그램 정보 PAT는 TS 패킷 중 어느 것이 각각의 프로그램에 대한 프로그램 정보 PMT를 저장하고 있는지를 나타내는 방송 프로그램 각각에 대한 패킷 식별 정보 PID를 포함한다. 예를 들면, 프로그램 번호 "0"에 관련된 프로그램 정보 PMT를 저장하는 TS 패킷은 패킷 식별정보(PID) "AA"에 의해 식별되며, 프로그램 번호 "1"에 관련된 프로그램 정보 PMT를 저장하는 TS 패킷은 식별 정보(PID) "BB"에 의해 식별된다. 프로그램 정보 PAT를 포함하는 TS 패킷에는 부가적으로 소정의 패킷 식별 정보 PID가 제공된다.
시청자가 사용하는 수신장치가 복수의 프로그램이 멀티플렉스된 트랜스포트 스트림을 수신하고 원하는 프로그램이 표시할 때, 시청자는 먼저 수신기에서 프로그램 정보 PAT를 포함하는 TS 패킷을 수신한다. 수신기는 프로그램 정보 PAT를 얻기 위해서 TS 패킷을 추출한다. 이어서, 시청자가 사용하는 수신기는 얻어진 프로그램 정보 PAT를 참조하여 복수의 TS 패킷 중 어느 것이 원하는 프로그램의 프로그램 정보 PMT를 포함하는지 결정하고 수신기가 원하는 프로그램의 프로그램 정보 PMT를 얻게 한다. 이에 따라 수신기는 원하는 프로그램의 프로그램 정보 PMT를 추출한다. 이어서, 수신기는 얻어진 프로그램 정보 PMT를 참조하여, 원하는 프로그램의 비디오 데이터 및 오디오 데이터를 포함하는 TS 패킷을 TS 패킷 스트림으로부터 선택하여, 이번에는 원하는 프로그램을 이루고 있는 실제 비디오 및 오디오 데이터를 포함하는 TS 패킷을 얻는다. 얻어진 비디오 및 오디오 데이터는 이어서 표시하기 위해 디코드된다. 이러한 식으로, 수신기는 복수의 프로그램이 함께 멀티플렉스되어 멀티플렉스된 트랜스포트 스트림으로 연속적으로 전송될지라도 시청자가 원하는 어떠한 프로그램도 표시할 수 있다.
상기한 바와 같은 디지털 방송 시스템의 한 특징에 따라, 멀티플렉스된 트랜스포트 스트림은 지역 방송국에서 수신될 것이며 예를 들면 광고 비디오 데이터(소위 CM)가 트랜스포트 스트림 내의 소정의 프로그램의 비디오 데이터에 삽입될 것이 생각된다. 이러한 삽입과정이 완료된 후에, 광고 비디오 데이터가 삽입된 트랜스포트 스트림이 재전송된다. 또한 최종으로 전송하기 전에, 트랜스포트 스트림이 본방송국에서 제작된 후에 표시될 원하는 프로그램의 비디오 데이터 내에 삽입되기 보다는 트랜스포트 내에 부가적인 비디오 데이터가 원하는 프로그램의 비디오에 데이터에 이을 수도 있을 것임이 또한 생각된다. 그 결과적인 트랜스포트 스트림은 결국 새로운 데이터가 부가된 후에 지역 방송국으로부터 전송된다. 도 4A 내지 도 4C에 도시한 바와 같이, 이러한 편집조작을 수행하기 위해서, 원래의 비디오 데이터(S1)와 이 비디오 데이터(S1)에 삽입되거나 비디오 데이터(S1)에 결합될 비디오 데이터(S2)는 최종 전송하도록 의도된 비디오 데이터(S3)를 생성하도록 스위치되어 결합되어야 한다. 이러한 비디오 편집조작을 일반적으로 "이음편집조작"이라고 한다.
압축 엔코딩되지 않은 기저대 비디오 데이터를 이으려고 할 때, 제1 비디오 데이터(S1)와 제2 비디오 데이터(S2)간 프레임을 동기화하여 스위칭함으로써 편집조작을 쉽게 수행할 수 있다. 그러나, 제1 및 제2 비디오 데이터가 압축 엔코드되어 전술한 바와 같이 TS 패킷으로 변환되면, 각각의 화상을 나타내는데 사용된 정보량이 화상마다 다르다. 이에 따라, 이미지 교환점은 종래의 프레임의 경우처럼 동일한 간격으로 있지 않기 때문에, 이음편집조작 수행에 어려움이 야기된다.
또한, TS 패킷화된 트랜스포트 스트림이 전송될 때, 수신기의 입력단에 제공되어 있는 시스템 목표 디코더(STD) 버퍼의 비디오 버퍼링 검증기(VBV) 버퍼가 오버플로 혹은 언더플로하지 않도록 데이터 전송속도가 제어된다. 따라서, 제1 비디오 데이터에서 제2 비디오 데이터로 데이터 입력을 단순히 스위칭하는 것은 STD 버퍼가 오버플로하게 할 수도 있다. 예를 들면, 도 5A 내지 도 5C에 도시한 바와 같이, VBV 버퍼가 오버플로되지 않도록 제어된 제1 및 제2 코드화된 비디오 데이터(S1, S2)가 단순히 t1 시점에서 스위치되어 제3의 코드화된 비디오 데이터(S3)를 생성한다면, 제1 코드화된 비디오 데이터(S1)의 마지막 화상 m부터 제2 코드화된 비디오 데이터(S2)의 제1 화상 n까지의 시간기간 t2은 1/30초를 초과하여, 제1 코드화된 비디오 데이터(S1)와 제2 코드화된 비디오 데이터(S2)간 시간적인 관계가 결합점 t1 전후에서 불연속하게 된다. 더욱이, 이러한 불연속 상태에서 1/30초의 간격으로 STD 버퍼로부터 비디오 데이터가 추출되면, STD 버퍼는 곧 언더플로할 것이다.
따라서, TS 패킷화된 비디오 데이터의 사용은 제1 비디오 데이터에서 제2 비디오 데이터 스트림으로 비디오 데이터를 단순히 스위칭하는 것만으로 이음편집조작이 수행될 수 없다는 문제를 초래한다. 종래기술을 극복하며 TS 패킷화된 비디오 데이터를 서로 이을 수 있게 하며 아울러 불연속한 비디오 데이터, 혹은 STD 버퍼의 언더플로나 오버플로가 발생할 위험을 회피하는 장치 및 방법을 제공하는 것이 유익할 것이다.
그러므로, 이 발명의 목적은 종래기술의 문제를 극복하는 개선된 비디오 편집장치 및 방법을 제공하는 것이다.
본 발명의 다른 목적은 전송하기 위해 패킷화된 코드화된 디지털 비디오 데이터의 이음편집조작을 쉽게 수행할 수 있는 개선된 비디오 편집장치 및 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 이음편집조작 부근의 출력데이터에서 불연속성을 회피하는, 전송을 위해 패킷화된 코드화된 디지털 비디오 데이터의 이음편집조작을 쉽게 수행할 수 있는 개선된 비디오 처리장치 및 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 시스템 목표 디코더(STD) 버퍼에 제공된 VBV 버퍼의 언더플로 혹은 오버플로를 회피하는, 전송을 위해 패킷화된 코드화된 디지털 비디오 데이터의 이음편집조작을 쉽게 수행할 수 있는 개선된 비디오 처리장치 및 방법을 제공하는 것이다.
본 발명의 다른 목적 및 이점은 명세서 및 도면으로부터 일부 자명할 것이며 일부 명백할 것이다.
도 1A 내지 도 1D는 표준장치에 사용되는 비디오 데이터 및 TS 패킷의 구조를 설명하는 데 사용된 개략도.
도 2는 표준장치에 사용되는 PES 패킷의 구조를 도시한 개략도.
도 3은 표준장치에 사용되는 TS 패킷의 구조를 도시한 개략도.
도 4A 내지 도 4C는 종래의 장치에서 사용된 이음편집조작의 개념을 설명하는데 사용된 개략도.
도 5A 내지 도 5C는 종래의 이음편집조작으로부터 발생하는 문제점을 설명하는데 사용된 VBV 버퍼의 점유도의 개략도.
도 6은 본 발명에 따라 구성된 이음편집 장치의 구성을 도시한 블록도.
도 7A 내지 도 7C는 본 발명에 따른 이음편집 조작을 설명하는데 사용되는 VBV 버퍼의 점유도의 개략도.
도 8A 내지 도 8D는 본 발명에 따른 이음편집 조작을 더 설명하는데 사용되는 데이터 스트림의 개략도.
도 9는 본 발명에 따라 구성된 신호 입력 프로세서의 구성을 도시한 블록도.
도 10은 본 발명에 따라 구성된, 메모리 내에 저장되었을 때의 데이터 구조 형식을 도시한 도면.
도 11은 본 발명에 따라 구성된 동기 검출기 회로의 구성을 도시한 블록.
도 12는 본 발명에 따라 PID 룩업 테이블의 구조를 도시한 개략도.
도 13은 본 발명에 따라 구성된 PID 룩업 테이블 회로의 구성을 도시한 블록도.
도 14는 본 발명에 따라 구성된 파서부의 구성을 도시한 블록도.
도 15는 본 발명에 따라 구성된 데이터 링크 회로의 구성을 도시한 블록도.
도 16은 본 발명에 따라 구성된 출력 프로세서의 구성을 도시한 블록도.
도 17은 본 발명에 따라 이음편집조작을 위한 처리 과정을 도시한 흐름도.
도 18A 내지 도 18I는 본 발명에 따른 여러 가지 회로 구성요소에서 처리 스케쥴의 타이밍도.
도 19는 본 발명에 따른 이음편집조작에 필요한 요구된 공(blanking) 및 스터핑 정보의 결정을 도시한 도면.
도 20은 도 19에서 결정하는데 따르게 되는 과정을 도시한 흐름도.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 이음편집 장치 2 : 호스트 컴퓨터
3 : 입력 처리부 4 : 데이터 분석부
5 : 데이터 처리부 6 : 출력 처리부
7 : CPU 8 : 코맨드 버스
9 : 데이터 버스 10 : 메모리
11 : 인터페이스부 15A, 15B : 입력 프로세서
18 : 버퍼 시뮬레이터부 22 : 시간 스탬프 재발생기
23 : 출력 프로세서 24 : 스케쥴러 회로
30 : 동기 검출기 회로 31 : 형식 변환회로
32 : PID 검출기 회로 40, 94 : 비교기
54 : AND 회로 55 : OR 회로
64 : 주소 발생기 65, 77 : 선택기
66 : 래치회로 67 : 갱신회로
71 : 명령 분석회로 75 : 제어회로
76 : 데이터 처리 회로 92 : 주소 발생기
93 : 래치회로 97 : 독출 카운터
98 : 지연 정정회로
일반적으로, 본 발명에 따라, 함께 멀티플렉스된 복수의 패킷화된, 엔코드된 비디오 데이터 스트림을 포함하는 비디오 데이터 트랜스포트 스트림을 수신하며, 이 수신된 비디오 데이터 트랜스포트 스트림에 원하는 엔코드된 비디오 데이터 스트림을 서로 잇기 위한 비디오 편집장치가 제공된다. 비디오 편집장치는 수신된 비디오 데이터 트랜스포트 스트림의 각각의 패킷화된, 엔코드된 비디오 데이터를 원래의 기본 데이터 스트림(패킷화되기 전)에 유사한 형태로 분해하고, 각각의 분해된 기본 데이터 스트림을 소정의 저장장치에 저장하는 입력 프로세서를 포함한다. 소정의 저장장치에 저장된 기본 데이터 스트림 중 하나에 이어질 각각의 데이터 스트림을 수신하였을 때 발생하게 될 코드화된 비트량을 분석하는 분석기가 제공된다. 데이터 프로세서는 소정의 저장장치로부터 기본 데이터 스트림 중 하나에 이어질 데이터 스트림을 읽는다. 기본 데이터 스트림과 이 기본 데이터 스트림에 이을 데이터 스트림을 잇고, 분석기에 의한 분석결과에 기초하여 이음점에 요구된 량의 스터핑 데이터가 삽입되어, 결합된 연속된 비디오 데이터 스트림을 생성한다. 결합된 비디오 데이터 스트림은 이어서 소정의 저장장치에 저장되며, 이 결합된 비디오 데이터 스트림을 수신하였을 때 발생하게 될 코드 비트량에 기초하여, 상기 결합된 비디오 데이터 스트림에 대한 출력 타이밍이 결정된다. 결합된 비디오 데이터 스트림은 소정의 저장장치로부터 최종으로 읽혀져서 상기 결정된 출력 타이밍에 기초하여 출력된다.
본 발명에 따라, 수신된 비디오 데이터 트랜스포트 스트림 내에 각각의 엔코드된 비디오 데이터 스트림은 이들 각각의 원래의 기본 데이터 스트림으로 분해되어, 소정의 저장장치에 저장된다. 복수의 기본 데이터 스트림에 이어질 데이터 스트림을 수신하였을 때 발생하게 되는 코딩 비트량이 분석되고, 이 분석 결과에 기초하여, 스트림이 서로 이어지며, 필요한 스터핑 데이터량이 연결점에 삽입됨으로써 연속되게 결합된 비디오 데이터 스트림이 생성된다. 결합된 비디오 데이터 스트림은 수신기에서 상기 결합된 비디오 데이터를 수신하였을 때 발생하게 되는 코딩 비트량에 기초하여 결정된 출력 타이밍에 따라 출력된다. 따라서, 본 발명에 따라서, 수신기 내의 버퍼가 언더플로하거나 오버플로하지 않도록 하며, 출력 데이터에서 불연속이 야기되지 않게 하면서, 전송하기 위해 패킷화된 디지털 비디오 데이터라도 데이터 결합/이음편집 처리를 쉽게 실행할 수 있다.
따라서 본 발명은 몇몇 단계 및 다른 각각의 단계에 관한 하나 이상의 상기 단계들의 관계, 상기 단계들을 달성하도록 된 구성의 특징, 구성요소의 조합 및 구성요소의 배열을 실현하는 장치를 포함하며, 본 발명의 범위는 청구범위에 나타나 있다.
본 발명의 보다 완전한 이해를 위해서, 다음의 설명 및 첨부한 도면을 참조한다.
<실시예의 상세한 설명>
(1) 본 발명에 따라 구성된 이음편집 장치의 전반적인 구성
먼저 도 6은 이음편집 장치(1)를 도시한 것이다. 본 발명에 따라, 외부 호스트 컴퓨터(2)로부터 제어정보가 공급되며, 그에 따라 이음편집 장치(1)는 다중 프로그램 트랜스포트 스트림(S10, S11)으로부터 선정된 프로그램들을 함께 잇는다. 이음편집 장치(1)는 본방송국 혹은 디지털 방송 시스템 내의 지역 방송국 내에 있는 것이 바람직하며, 전송하기 위해 트랜스포트 스트림으로 사전에 각각 변환된 2개의 서로 다른 프로그램의 비디오 데이터를 함께 잇도록 동작한다.
도 6을 참조하여, 본 발명에 따른 이음편집 장치(1)에서 수행되는 이음편집 조작의 원리를 설명한다. 먼저 트랜스포트 스트림(S10)은 3개의 프로그램 A, C, E의 디지털 비디오 데이터와 멀티플렉스되고, 트랜스포트 스트림(S11)은 3개의 프로그램 B, D, F의 디지털 비디오 데이터와 멀티플렉스되고, 프로그램 B의 비디오 데이터 DB는 프로그램 A의 비디오 데이터에 이을 것으로 가정한다. 트랜스포트 스트림(S10, S11)이 이음편집 장치(11)에 입력될 때, 이음편집 장치는 우선 트랜스포트 스트림(S10, S11) 내에 포함된 패킷 식별 정보(PID)에 기초하여 각 프로그램에 대한 트랜스포트 스트림(S10, S11) 내의 각각의 비디오 데이터를 재배열하여 그룹을 형성한다. 트랜스포트 스트림 내의 각각의 프로그램에 대한 위치 패킷 식별 정보(PID)는 전술한 바와 같이, 각각의 트랜스포트 스트림에 또한 포함된 프로그램 정보 PAT 및 프로그램 정보 PMT에 따라 인식될 수 있다.
프로그램 A, B의 비디오 데이터 DA, DB를 서로 이을 때, 비디오 데이터는 이어진 데이터의 수신기 내의 VBV 버퍼가 오버플로하거나 언더플로하지 않도록 제어된다. 도 7A 및 도 7B에 도시한 바와 같이, 비디오 데이터 DA가 t1 시점에서 비디오 데이터 DB에 이어질 때, 비디오 데이터 DA는 단순히 비디오 데이터 DB에 스위치되는 것이 아니다. 그 보다는, 도 7C에 도시한 바와 같이, 3개의 공(blanking) 화상 B1 내지 B3가 비디오 데이터 DA 다음에 삽입되고, 스터핑 데이터(SF)를 삽입하여 이음편집된 비디오 데이터 DAB를 생성함으로써 비디오 데이터 DA 및 비디오 데이터 DB가 이음점 t1 전후에서 연속하게 보이게 한다. 결국, 이음편집된 비디오 데이터 DAB가 다른 프로그램 C, E의 비디오 데이터와 멀티플렉스되어 전송될 때, 장치의 수신기측에서 VBV 버퍼는 비디오 데이터 DAB가 수신기에서 VBV 버퍼로부터 1/30 초의 간격으로 추출될지라도 종래기술의 장치에서처럼 오버플로 혹은 언더플로할 것이다. 이 예에서, 3개의 공 화상은 비디오 데이터 DA의 마지막 화상 m과 비디오 데이터 DB의 제1 화상 n 사이에 표시된다. 스터핑 데이터(SF)는 단순히 시간조정을 위한 더미 데이터이며, 수신기측에서 VBV 버퍼로부터 이음편집된 비디오 데이터 DAB가 추출된 후에 수신기에 의해서 삭제된다.
비디오 데이터 DA 및 DB는 각각 트랜스포트 스트림(S10, S11)에 멀티플렉스된 TS 패킷화된 데이터이다. 완전한 비디오 데이터 DA 및 DB가 각각 하나의 TS 패킷 내에 저장되어 있다면, 이음편집 조작은 TS 패킷 단위로 쉽게 수행될 수 있을 것이다. 그러나, 실제로, TS 패킷의 용량이 작기 때문에, 즉 188바이트이므로, 완전한 비디오 데이터 DA 및 DB는 각각 복수의 TS 패킷을 넘어서 저장된다. 이러한 이유로, 종래기술에서 이음편집 조작을 수행하기 위해서, 비디오 데이터를 완전히 디코드하여 이 비디오 데이터를 기본 스트림 형식으로 복원할 필요가 있다. 그러나, 비디오 데이터 DA 및 DB가 기본 스트림 형식으로 완전히 복원되면, 이들은 출력되도록 TS 패킷으로 다시 변환되어야 하므로 복잡한 처리가 요구된다. 이러한 어려움을 회피하기 위해서, 본 발명의 이음편집 장치(1)는 TS 패킷으로 형성된 비디오 데이터 DA 및 DB를, 마치 기본 스트림으로 형성된 것처림 취급될 수 있으며, 실제로 데이터를 기본 스트림으로 변환하는 것보다 처리를 훨씬 덜 요구하는 형식을 갖는 데이터로 변환한다. 이러한 데이터 형식변환을 수행하는 프로세서를 도 6의 입력 처리부(3)로 도시하였다.
다시 도 6을 참조하여 이음편집 장치(1) 설명을 계속한다. 도 6에 도시한 바와 같이, 이음편집 장치(1)는 전반적으로 입력 처리부(3), 데이터 분석부(4), 데이터 처리부(5), 출력 처리부(6), 제어수단으로 작용하는 중앙 처리부(CPU)(7), 코맨드 버스(8), 데이터 버스(9), 메모리(10), 및 인터페이스부(11)로 구성된다.
CPU(7)은 이음편집 장치(1)의 각각의 회로 구성요소(3-6, 10)의 동작을 제어한다. CPU(7)는 고레벨 외부 호스트 컴퓨터(2)로부터의 이음편집 명령을 인터페이스부(11) 및 코맨드 버스(8)를 통해 수신한다. 이어서 CPU(7)는 수신된 이음편집 명령에 기초하여 각각의 회로 구성요소(3-6, 10)에 조작명령을 내린다. 조작명령은 관련된 회로 구성요소(3-6, 10)에 코맨드 데이터 버스(8)를 통해 제공된다. 이러한 식으로 호스트 컴퓨터(2)에 의해 명령이 내려진 이음편집 조작이 수행된다. CPU(7)는 이들 회로 구성요소의 동작을 제어하기 위해서 메모리(10) 내에 저장된 동작 프로그램에 기초하여 동작한다. 동작 프로그램은 외부로부터 호스트 컴퓨터(2)를 통해 메모리(10)에 다운로드되거나, 예를 들면 어떤 다른 방식으로 메모리(10)에 입력될 수 있다.
이음편집 장치(1)에서, 각각의 회로 구성요소(3-7)는 데이터 버스(9)를 통해 메모리(10)에 접속되어 이들이 원하는 데이터를 메모리(10)에 기입하고 원하는 데이터를 메모리(10)로부터 읽을 수 있게 한다. 데이터 버스(9)에는 메모리(10)에 액세스하는 요청들간 충돌을 방지하기 위해서 데이터 버스(9)에 액세스 권한을 중재하는 중재기능이 제공된다.
입력 처리부(3)는 외부원으로부터 이에 공급된 입력 트랜스포트 스트림(S10, S11)에 대해 소정의 입력처리를 수행한다. 이들 처리된 입력 트랜스포트 스트림은 이어서 메모리(10)에 저장된다. 입력 처리부(3)를 입력 프로세서(15A, 15B), 및 PID 룩업 테이블(16A, 16B)로 구성하여, 공급된 트랜스포트 스트림(S10, S11)이 입력 프로세서(15A, 15B)에 의해 각각 수신되게 한다.
입력 프로세서(15A)는 패킷 식별 정보(PID)에 따라 프로그램에 의해 트랜스포트 스트림(S10)을 재배열하여 그룹으로 형성하기 위해 PID 룩업 테이블(16A)을 참조하여, 입력된 트랜스포트 스트림(S10)의 각각의 TS 패킷을 메모리(10)에 기입한다. 트랜스포트 스트림(S10) 내의 각각의 TS 패킷은 이어서 메모리에 기입된다. 입력 프로세서(15A)는 데이터 형식 변환 처리를 수행하여 전술한 바와 같이, 각각의 TS 패킷이 마치 기본 데이터 스트림인 것처림 취급될 수 있는 상기 각각의 TS 패킷을 메모리(10)에 기록한다. PID 룩업 테이블(16A)은 패킷 식별 정보(PID)에 따라 프로그램에 의해 각각의 TS 패킷을 재배열하여 그룹으로 형성하고, 이 재배열된 TS 패킷을 메모리(10)에 기입하기 위한 주소 정보를 저장한다. 주소정보는 키 워드로서 사용되는 패킷 식별 정보(PID)로 PID 룩업 테이블(16A)로부터 읽을 수 있다. 이러한 식으로, 입력 프로세서(15A)는 메모리(10) 내의 어떤 위치에 각각의 TS 패킷이 저장되어있는지 판단하기 위해서, 키 워드로서의 패킷 식별 정보(PID)로 PID 룩업 테이블(16A)을 액세스하여 메모리(10) 내의 원하는 기입 주소를 불러들일 수 있다.
입력 프로세서(15B) 및 PID 룩업 테이블(16B)은 각각 입력 프로세서(15A) 및 PID 룩업 테이블(16A)과 실제적으로 유사한 방식으로 구성된다. 입력 프로세서(15B)는 패킷 식별 정보(PID)에 따라 트랜스포트 스트림(S11)을 재배열하도록 PID 룩업 테이블(16B)를 참조하여 입력 트랜스포트 스트림(S11)의 각각의 TS 패킷을 메모리(10)에 기입한다. 트랜스포트 스트림(S11) 내의 각각의 TS 패킷은 이어서 메모리(10)에 기입된다.
데이터 분석부(4)는 이음편집 조작될 비디오 데이터(DA 및 DB)를 메모리(10)로부터 읽어낸 후, 비디오 데이터(DA 및 DB), PES 스트림 및 TS 패킷 스트림의 신택스를 분석하여 MPEG, PES 및 TS 파라미터를 복원한다. 이에 따라 데이터 분석부(4)는 압축 엔코딩 및 패킷화 동안 원하는 TS 패킷에 부가된 다양한 파라미터를 읽는다. 이어서 데이터 분석부(4)는 수신된 파라미터에 기초하여 수신시 비디오 데이터(DA 및 DB)에 대해 발생될 코드량을 분석한다.
데이터 분석부(4)는 파서부(parser unit)(17) 및 버퍼 시뮬레이터부(18)를 포함한다. 파서부(17)는 메모리(10)를 액세스하여 기본 스트림으로서 처리되어 이음편집될 엔코드된 비디오 데이터(DA 및 DB)의 신택스, 및 PES 스트림과 TS 스트림의 신택스를 분석하여, 압축 엔코딩 및 패킷화 동안 엔코드된 비디오 데이터 및 TS 패킷에 부가된 다양한 파라미터를 추출한다. 이음편집된 비디오 데이터(DA 및 DB)를 수신하였을 때 수신기의 VBV 버퍼 내에 발생될 코드양을, 파서부(17)에 의해 도출된 분석결과에 기초하여, 이번엔 버퍼 시뮬레이터부(18)가 분석한다. 데이터 분석부(4)는 비디오 데이터(DA 및 DB)를 수신하였을 때 비디오 데이터(DA 및 DB)의 비트수로부터 수신기의 VBV 버퍼의 점유도를 계산하고 비디오 데이터(DA 및 DB)의 트랜스포트 비트속도를 계산할 수 있다. CPU(7)에 이 분석결과가 통지된다. CPU(7)는 분석결과를 수신하였을 때, 수신기의 VBV 버퍼가 오버플로하거나 언더플로하지 않도록, 코드화된 비디오 스트림이 어떻게 이음편집되고 형식화될 것인지를 결정하고 이 정보를 이음편집 명령으로서 VBV 버퍼에 통지한다. 버퍼 시뮬레이터부(18)로부터 출력된 분석결과 및 CPU(7)에 의해 출력된 데이터 조합 정보는 또한 출력 처리부(6) 내의 스케쥴러 회로(24)에 공급된다.
데이터 처리부(5)는 CPU(7)로부터의 이음편집 명령에 응답하여 비디오 데이터(DA 및 DB)를 이음편집한다. 데이터 처리부(5)는 데이터 링크 회로(19), 블랭킹 발생기(20), 및 스터핑 발생기(21)로 구성된다. 데이터 링크 회로(19)는 CPU(7)로부터의 데이터 조합 명령에 응답하여 이음편집될 비디오 데이터(DA 및 DB)를 메모리(10)로부터 읽고, 비디오 데이터를 이음편집하여 조합된 비디오 데이터(DAB)를 생성한다. 데이터 링크 회로(19)는 블랭킹 발생기(20) 및 스터핑 발생기(21)에 의해 발생된 원하는 량의 공 데이터 및 스터핑 데이터를 비디오 데이터(DA 및 DB)의 이음점에 삽입한다. 이 공 데이터 및 스터팅 데이터는 VBV 버퍼에 이상이 없도록 필요할 때 삽입된다.
데이터 링크 회로(19)가 이음편집될 모든 비디오 데이터(DA 및 DB)를 읽을 필요는 없다. 도 8A 내지 도 8C에 도시한 바와 같이, 데이터 링크 회로(19)는 이음편집 처리에 필요할 때 이음점 근처에만 있는 비디오 데이터(DA1 및 DB1)을 읽는다. 따라서, 비디오 데이터(DA1 및 DB1)를 함께 잇고, 비디오 데이터(DA1)와 비디오 데이터(DB1) 사이에 공 데이터 및 스터핑 데이터를 삽입하여 이음편집된 비디오 데이터(DA + B)를 생성한다. 이 이음편집된 비디오 데이터는 이어서 TS 패킷형태로 메모리(10)에 저장된다. 메모리(10)로부터 원하는 순서로 비디오 데이터를 읽어 출력된 데이터에 대해 이음편집된 비디오 데이터 DA+B가 쉽게 생성될 수 있다.
출력 처리부(6)는 메모리(10) 내에 저장된 비디오 데이터 중 원하는 부분을 읽어 출력해서 조합된 비디오 데이터 DA+B, 및 프로그램 C, E와 같은 이음편집되지 않은 비디오 데이터를 멀티플렉스하여 트랜스포트 스트림(SOUT)으로서 멀티플렉스된 비디오 데이터를 출력한다. 구체적으로, 출력 처리부(6)는 비디오 데이터(DA) 중 부분적인 비디오 데이터(DA2)를 읽고 이어서 결합된 비디오 데이터(DA+B)를 읽으며, 또한 비디오 데이터(DB) 중 부분적인 비디오 데이터(DB2)를 읽어 도 8D에 도시한 바와 같이, 이음편집된 비디오 데이터 DA+B를 출력한다. 병렬로, 출력 처리부(6)는 이음편집되지 않은 프로그램 C, E의 비디오 데이터의 TS 패킷을 읽는다. 이들 데이터 프로그램은 이음편집된 비디오 데이터 DA+B와 멀티플렉스된다. C, E 프로그램의 데이터를 포함하는 TS 패킷은 소정의 타이밍에 따라, 조합된 비디오 데이터 DA+B의 각각의 TS 패킷들 사이에 삽입된다. 이에 따라 트랜스포트 스트림(SOUT)은 이음편집된 비디오 데이터 DAB, 및 함께 멀티플렉스된 이임편집되지 않은 다른 프로그램 C, E의 비디오 데이터를 갖고 출력된다.
출력 처리부(6)는 시간 스탬프 재발생기(22), 출력 프로세서(23), 스케쥴러 회로(24), 및 PCR 재발생기(25)를 포함한다. 시간 스탬프 재발생기(22)는 이음점 다음에 결합된 비디오 데이터(DB1 및 DB2)에 PTS, DTS와 같은 새로운 시간 스탬프 정보, 및 프로그램 클럭 기준(PCR)을 부가하고, 비디오 데이터 DA와 비디오 데이터DB 사이에 삽입되는 필요한 공 화상을 스터핑 처리에 의해 부가한다. 원래, 비디오 데이터 DA 및 DB는 이에 부가된 이들 자신의 시간 스탬프를 각각 갖고 있어 VBV 버퍼가 오버플로하거나 언더플로하지 않도록 한다. 그러나, 이들 시간 스탬프는 이음편집 조작 후에 일치하지 않을 것이다. 이러한 이유로, 시간 스탬프는 이음점 전후에 불연속할 수도 있다. 이것을 방지하기 위해서, 시간 스탬프 재발생기(22)는 이음점까지 비디오 데이터(DA)에 부가된 시간 스탬프를 비디오 데이터(DA)로부터 검출하고 이전 시간 스탬프부터 연속한 새로운 시간 스탬프를 이음점 다음의 비디오 데이터(DB1 및 DB2)에 부가한다.
스케쥴러 회로(24)는 이음편집된 데이터를 수신하였을 때 수신기의 VBV 버퍼에서 발생하게 될 코드양을 추정하고, CPU(7)에 의해 버퍼 시뮬레이터(18)로부터 출력된 분석결과에 기초하여 메모리(10)에 저장된 비디오 데이터(DA2, DA+B, 및 DB2)의 TS 패킷의 출력 타이밍을 스케쥴링한다. 스케쥴러 회로(24)는 다른 이음편집되지 않은 프로그램 C, E의 출력을 스케쥴링한다. 이어서, 스케쥴러 회로(24)는 스케쥴링 목록으로서 출력 프로세서(23)에 스케쥴링 결과를 출력한다. 스케쥴링 목록은 어느 TS 패킷이 출력될 것인지를 명시하는 진입 정보를 포함할 수 있으며, 목록형태로 배열된 TS 패킷에 대한 출력 타이밍을 나타내는 시간 정보를 출력한다. 대부분의 TS 패킷이 수정없이 입출력되기 때문에, 스케쥴러 회로(24)는 처리를 단순화하기 위해서 그 입력시간(즉, TS 패킷의 입력시 시스템 시간 클럭(STC)의 값)에 따라 TS 패킷에 대한 출력시간을 명시한다. 그러나, 이음편집된 데이터 스트림 내에 이음점 다음에 위치한 TS 패킷에 대하여, 스케쥴러 회로(24)는 이음편집된 데이터 스트림 내의 TS 패킷은 이음점 전에 입력된 TS 패킷 다음에 연속하여 이음편집 장치(1)에 입력된다고 가정한다. 스케쥴러 회로(24)는 이러한 가정에 기초하여, TS 패킷 각각에 대한 입력시간에 부가된 시스템 시간 클럭(STC)의 값을 계산하고, 이음편집된 데이터 스트림 내에 TS 패킷 각각에 대한 출력시간을 명시한다. 출력 프로세서(23)는 스케쥴러 회로(24)로부터 출력된 스케쥴링 목록에 기초하여 이음편집된 비디오 데이터 DA+B의 TS 패킷 및 다른 프로그램 C, E의 비디오 데이터 C, E를 연속하여 읽어 트랜스포트 스트림(SOUT)으로서 PCR 재발생기(25)에, 읽은 TS 패킷을 출력한다.
PCR 재발생기(25)는 TS 패킷들에 대해 프로그램 클럭 기준(PCR)이 연속하게 트랜스포트 스트림(SOUT) 내의 TS 패킷 각각에 새로운 프로그램 클럭 기준(PCR)을 부가한다. TS 패킷이 스케쥴러 회로(24)에 의해 생성된 스케쥴링 목록에 기초하여 연속하여 출력될 때, 트랜스포트 스트림(SOUT) 내의 기준 시간 정보(PCR)는 연속해야 한다. 그러나, 출력 프로세서(23)에 대해 외부 동작 클럭에 따라 출력 프로세서(23)가 동작한다면, TS 패킷이 실제로 출력되는 타이밍은 스케쥴링 목록으로부터 벗어날 수 있어, 불연속한 프로그램 클럭 기준(PCR)으로 될 수 있다. 이러한 이유로, 이음편집 장치(1)에서, 트랜스포트 스트림(SOUT) 내의 프로그램 클럭 기준(PCR)은 PCR 재발생기(25)에 의해 정정된다. PCR 재발생기(25)는 다음 식에 따라 프로그램 클럭 기준(PCR)으로서 새로운 PCRnew값을 부가한다.
여기서, PCRold트랜스포트 스트림(SOUT)에 현재 부가된 프로그램 클럭 기준(PCR)이며, STCideal은 스케쥴링 목록에 따라 결정된 것으로 트랜스포트 스트림(SOUT)이 출력되도록 스케쥴된 시간이며, STCreal은 트랜스포트 스트림(SOUT)이 실제로 출력되는 시간이다. 새롭게 부가된 프로그램 클럭 기준(PCR)을 가진 트랜스포트 스트림(SOUT)은 최종으로 이음편집 장치(1)로부터 출력된다.
(2) 입력 프로세서의 구성
입력 프로세서(15A, 15B)의 구성을 도 6 및 도 9를 참조하여 기술한다. 입력 프로세서(15A, 15B)는 서로 유사한 구성을 갖기 때문에, 입력 프로세서(15A)만을 기술한다.
도 9에 도시한 바와 같이, 입력 프로세서(15A)는 동기 검출기 회로(30), 형식 변환회로(31), 및 PID 검출기 회로(32)를 포함한다. 동기 검출기 회로(30)는 각각의 TS 패킷의 시작을 검출하기 위해서 동기 검출기 회로(30)에 입력된 트랜스포트 스트림(S10) 내의 각각의 TS 패킷의 헤드에 부가된 동기화 바이트 코드("47H")를 검출한다. 각각의 TS 패킷의 시작을 나타내는 동기 펄스(S20)는 동기화 코드가 검출될 때, 형식 변환회로(31) 및 PID 검출기 회로(32)에 출력된다.
PID 검출기 회로(32)는 동기 펄스(S20)의 검출에 따라 각각의 TS 패킷에 부가된 패킷 식별 정보(PID)를 검출한다. 패킷 식별 정보(PID)는 각각의 TS 패킷의 헤드로부터 소정의 비트수의 영역 내에 저장되기 때문에, PID 검출기 회로(32)는 동기 펄스(S20)로부터 소정의 비트수를 카운트하여, 저장된 패킷 식별 정보(PID)를 검출한다. 이어서, PID 검출기 회로(32)는 검출된 패킷 식별 정보(PID)를 키워드로서 PID 룩업 테이블(16A)로 보낸다. PID 룩업 테이블(16A)은 이 패킷 식별 정보(PID)를 수신하여, 메모리(10)에 저장하기 위해서 패킷 식별 정보(PID)에 따라 TS 패킷을 재배열하기 위한 주소정보를 탐색하고, 그 결과로 나온 주소정보(SADS)를 형식 변환회로(31)로 보낸다. 형식 변환회로(31)는 188바이트의 TS 패킷 및 각각의 TS 패킷에 대한 관련된 주소정보(SADS)를 수신하고, 주소정보(SADS)에 의해 지적된 주소위치에 부가 정보가 부가된 각각의 TS 패킷을 저장한다.
메모리(10)가 256 바이트 단위로 정보를 저장한다는 사실을 이용하여, 형식 변환회로(31)에 의해 부가된 부가정보는 도 10에 도시한 바와 같이 각각의 TS 패킷 내의 188바이트 전후에 68바이트를 포함한다. 부가될 68바이트 내에 포함된 부가정보는 도 10에 도시한 바와 같은 여러 가지 종류의 정보를 포함할 수 있다. "abs_sum_bgn"은 관련된 TS 패킷의 페이로드 데이터의 시작주소를 나타내는 정보이며, "abs_sum_end"는 페이로드 데이터의 종료주소를 나타내는 정보이다. "payload_length"는 TS 패킷의 페이로드부의 길이를 나타내는 정보이며, "payload_ptr"은 TS 패킷의 페이로드부의 헤드를 가리키는 포인터 정보이다. 또한, "PCR_ptr"은 TS 패킷 내의 프로그램 클럭 기준(PCR)의 헤드를 가리키는 포인터 정보이며, TS 패킷에 프로그램 클럭 기준(PCR)이 포함되어 있지 않을 때 "0 x ff" 값이 넣어진다.
"PES_pyld_prt"은 PES 패킷의 페이로드부의 헤드를 가리키는 포인터 정보이며, TS 패킷에 PES패킷의 페이로드부가 없을 때 "0 x ff"값이 넣어진다. "PES_pckr_lngt_ptr"은 PES 패킷의 길이가 저장되는 헤드위치를 가리키는 포인터 정보이며, TS 패킷에 PES패킷의 페이로드부가 없을 때 "0 x ff"값이 넣어진다. "PES_hdr_lngt_ptr"은 PES 패킷의 헤더가 저장되는 위치를 가리키는 포인터 정보이며, TS 패킷에 PES패킷의 헤더가 없을 때 "0 x ff"값이 넣어진다. "splc_cntdwn"은 이음편집 카운트 다운 정보가 저장되는 헤드위치를 가리키는 포인터 정보이며 TS 패킷에 이러한 정보가 없을 때 "0 x ff"값이 넣어진다. "splice_countdown"은 TS 패킷에 대한 이음편집 카운트 다운값을 나타내는 정보를 저장한다.
"PTS.ptr"은 TS 패킷 내의 시간 정보 PTS가 저장되는 헤드위치를 가리키는 포인터 정보이며, TS 패킷에 시간 정보 PTS가 없을 때 "0 x ff"값이 넣어진다. "DTS_ptr"은 TS 패킷 내의 시간 정보 DTS가 저장되는 헤드위치를 가리키는 포인터 정보이며, TS 패킷에 시간 정보 DTS가 없을 때 "0 x ff"값이 넣어진다. "AU_ptr"은 액세스 단위의 헤드를 가리키는 포인터 정보이며, TS 패킷에 액세스 단위가 없을 때 "0 x ff"값이 넣어진다. "prev_PCR"은 이전 프로그램 클록 기준(PCR)이 저장되는 TS 패킷의 수를 나타내는 정보이며, "prev_SPCD"는 이전의 이음접속 카운트 다운이 저장되는 TS 패킷의 수를 나타내는 정보이다. 또한, "input_STC"는 TS 패킷이 입력될 때 시스템 시간 클럭(STC)의 값이며, "PCR"은 TS 패킷 내의 프로그램 클록 기준(PCR)의 값이다.
다양한 포인터 및 TS 패킷이 메모리(10)에 저장될 때 저장된 정보의 위치를 나타내는 다른 정보를 부가함으로써, CPU(7)는 이음편집 조작에 사용될 원하는 파라미터를 직접 액세스할 수 있다. 따라서, TS 패킷은 TS 패킷 내의 원하는 위치에 있는 데이터를 읽음으로써 기본 스트림인 것처럼 취급될 수 있다. 또한, TS 패킷이 입력된 시간으로서 부가된 시스템 시간 클럭(STC)의 값으로, 이음편집 조작되지 않은 TS 패킷은 소정의 시간 기간이 입력시간으로부터 지연된 타이밍에서 TS 패킷을 출력하도록 상기 입력시간을 참조함으로써, VBV 버퍼에 이상이 없도록 출력된다. 따라서, 이러한 TS 패킷은 입력시간을 단지 등재하기만 하는 스케쥴링 처리만을 필요로 한다. 형식 변환회로(31)는 이에 입력된 각각의 TS 패킷에 이러한 부가정보를 부가하여 메모리(10)에 공급하며, 메모리(10)에 저장하기 위한 패킷 식별 정보(PID)에 따라 재배열되는 기록 데이터(S21)를 생성한다.
다음에, 동기 검출기 회로(30)의 구성을 도 6 및 도 11을 참조하여 설명한다. 트랜스포트 스트림(S10) 내의 각각의 TS 패킷은 동기화 바이트를 포함하는 등길이 데이터 패킷이다. 그러나, 동기화 바이트를 나타내는데 사용된 데이터 코드 워드는 다른 목적으로도 사용될 수도 있기 때문에, 동기화 바이트와 동일한 데이터 코드는 TS 패킷 중 다른 부분에 나타날 수도 있다. 그러나, 모든 TS 패킷은 188바이트의 동일한 길이를 갖기 때문에, 동기화 바이트는 트랜스포트 스트림(S10) 내에 규칙적인 간격으로 배치된다. 바이트가 수신될 때 읽혀지는 동기화 바이트를 규칙적으로 배치하는 것에 따라 플라이 휠(fly wheel) 처리를 수행함으로써, 동기화 바이트는 각각의 TS 패킷 시작 타이밍을 나타내는 복수의 동기 펄스(S20)를 생성하도록 정확하게 검출될 수 있다. 플라이 휠 처리에 의존하는 동기 검출기 회로(30)는 도 11에 도시한 바와 같이 구성된다.
동기 검출기 회로(30)에서, 트랜스포트 스트림(S10) 내에 배치된 동기화 바이트를 검출하는 과정에 3가지 상태가 사용된다. 하나는 추적상태이며, 나머지 두 상태는 언록(unlock) 상태 및 록(lock) 상태이다. 추적상태에서, 동기 검출기 회로(30)가 동기화 바이트의 위치를 잃어버려 이를 찾는 것이다. 언록 상태에서 동기 검출기 회로(30)는 동기화 바이트가 있음직한 위치를 검출하나 결정된 위치는 확정된 것은 아니다. 록 상태에서 동기화 바이트의 결정된 위치는 확정된 것이다. 동기 검출기 회로(30)는 추적상태에서 시작하여 동기화 바이트가 있을 것으로 보이는 바이트를 검출할 때 언록 상태로 천이하고, 이어서 록 상태로 천이하여 언록 상태에서 결정된 조건이 만족될 때 록 상태로 천이하며, 동기화 바이트의 위치가 확정된 것으로 결정된다. 역으로, 일단 록 상태 혹은 언록 상태에 있어도 동기 검출기 회로(30)는 동기화 바이트를 놓치면 추적상태로 천이할 것이다. 동기 검출기 회로(30)는 이전 상태 천이를 통해 록 상태에 도달함으로써 동기화 바이트를 정확하게 검출할 수 있다.
동기 검출기 회로(30)에서, 트랜스포트 스트림(S10)은 먼저 비교기(40)에 입력된다. 비교기(40)는 이에 입력된 트랜스포트 스트림(S10) 내의 값과, 동기화 바이트의 코드로서 사용된 값인 데이터 "47H"과 비교하여, 트랜스포트 스트림(S10) 내의 값이 "47H"과 일치하면 "H" 레벨의 논리출력을 출력하며 일치하지 않으면 "L" 레벨의 논리출력을 출력한다.
AND 회로(41)는 후술하는 상태 디코더(58)로부터 출력된, 추적상태를 나타내는 "H" 레벨에서 상태 정보 DS-HT, 및 비교기(40)의 출력의 논리 AND를 취한다. 비교기(40)는 트랜스포트 스트림(S10)으로부터 동기화 바이트 "47H"를 검출하면 레벨 "H"의 논리 출력을 출력하기 때문에, AND 회로(41)는 동기 검출기 회로가 추적 상태에 있고 동기화 바이트가 검출될 때 "H" 레벨의 논리출력을 출력한다. AND 회로(41)의 "H" 레벨의 논리출력은 다음 언록 정보(DN-ULK)로서 클럭 카운터(44)의 리셋 단자에 입력된다. 다음 언록 정보(DN-ULK)는 언록 상태로 강제로 상태변경을 하는 후술하는 상태 엔코더(56)에 또한 입력된다. 다음 언록 정보(DN-ULK)가 발생될 때, 동기 검출기 회로(30)는 언록상태로 천이하여 언록 상태를 나타내는 상태정보(DS-ULK)를 출력한다.
클럭 카운터(44)는 "0"부터 "188" 바이트까지 순환적으로 카운트하며, 이의 카운트값은 각각의 TS 패킷으로부터 "H" 레벨의 각각의 다음 언록 정보(DN-ULK)를 수신하였을 때 강제적으로 "0"으로 리셋된다. 클럭 카운터(44)는 이의 카운트값이 "0"일 때 동기펄스(S20)를 출력하며, 그 카운트값이 "188"일 때 동기화 바이트가 확정된 것인지 여부를 결정하는 펄스신호(SDET)를 출력한다. 참고로, 펄스신호(SDET)는 동기화 바이트가 검출된 후에 다음 동기화 바이트가 검출되어야 하는 타이밍을 나타낸다.
AND 회로(42)는 펄스신호(SDET)와 비교기(40)로부터 출력의 논리 AND를 취하여 펄스신호(SDET)가 발생될 때 비교기(40)가 동기화 바이트를 검출하였는지 여부를 결정한다. 결국, 펄스신호(SDET)가 발생되었을 때 비교기(40)가 동기화 바이트를 검출하였다면, AND 회로(42)는 "H" 레벨의 논리출력을 출력한다. 일치 카운터(47)는 AND 회로(42)로부터 출력된 "H" 레벨의 펄스수를 카운트함으로써 동기화 바이트가 적합한 타이밍에서 검출된 회수를 카운트하여 이 카운트값을 비교기(48)로 출력한다.
비교기(48)는 래치회로(46)를 통해 CPU(7)로부터 공급된 확정값(DMATCH)을 수신하고, 확정값(DMATCH)이 일치 카운터(47)의 카운트값과 같게 될 때 "H" 레벨의 논리출력을 출력한다. AND 회로(49)는 언록 상태를 나타내는 상태정보(DS-ULK)와 비교기(48)의 출력의 논리 AND를 취하여, 비교기(48)가 "H"레벨의 논리 레벨을 출력하는 타이밍에서 "H" 레벨의 다음 록 정보(DN-LK)를 출력한다. 다음 록 정보(DN-LK)는 후술하는 상태 엔코더(56)로 입력된다. 다음 록 정보(DN-LK)가 발생될 때, 동기 검출기 회로(30)는 록상태로 천이하여 록 상태를 나타내는 상태정보(DS-LK)를 출력한다. 동기화 바이트가 일치 카운터(47)에서 카운트되었을 대 먼저 검출되었던 시간부터 소정회수와 같거나 그 이상으로 동기화 바이트가 검출될 때, 동기 검출기 회로(30)는 록 상태로 천이하여 동기화 바이트에 정확하게 동기된 동기 펄스(S20)를 출력할 수 있다.
동기화 신호를 놓쳤는지 여부를 검출하기 위해서, AND 회로(45)는 펄스신호(SDET) 및, 반전회로(43)를 통해 비교기(40)로부터의 출력을 수신하여, 이들 신호의 논리 AND를 취한다. 여기서, 비교기(40)가 펄스신호(SDET)가 "H" 레벨인 타이밍에서 "L" 레벨의 논리출력을 출력할 때(즉, 비교기(40)가 예상된 타이밍에서 동기화 바이트를 검출하지 못하였을 때), AND 회로(45)는 "H" 레벨의 논리출력을 출력한다. 실패 카운터(50)는 AND 회로(45)의 "H" 레벨에서 펄스의 수를 카운트함으로써 예상된 타이밍에서 동기화 바이트가 오지 않은 회수를 카운트하고 이 카운트값을 비교기(52)에 출력한다. 비교기(52)는 래치회로(51)를 통해 CPU(7)로부터 공급된 확정값(DMISS)을 수신하여, 의 확정값(DMISS)이 실패 카운터(50)의 카운트값과 같을 때 "H" 레벨의 논리출력을 출력한다. AND 회로(53)는 록상태를 나타내는 상태 정보(DS-LK)와 비교기(52)의 논리출력의 논리 AND를 취하여, 록상태에 있으며 비교기(52)가 "H" 레벨의 논리출력을 출력한다면 "H" 레벨의 논리출력을 출력하며, 이것은 록상태에서 있을 때 소정 횟수 이상 동기신호를 놓쳤음을 나타낸다.
AND 회로(54)는 AND 회로(45)의 출력과 언록 상태를 나타내는 상태정보(DS-ULK)의 논리 AND를 취하고, 상태가 언록 상태이며 AND 회로(45)가 "H" 레벨의 논리 출력을 출력한다면 "H"레벨의 논리출력을 출력하며, 이는 언록 상태에 있을 때 하나의 동기 펄스를 놓쳤음을 나타낸다. OR 회로(55)는 AND 회로(53, 54) 중 어느 하나가 "H" 레벨을 출력할 때 "H" 레벨의 다음 추적정보(DN-HT)를 출력한다. 다음 추적정보(DN-HT)는 후술되는 상태 엔코더(56)에 입력된다. 다음 추적정보(DN-HT)가 발생될 때, 동기 검출기 회로(30)는 추적상태로 천이하고 추적상태를 나타내는 상태정보(DS-HT)를 출력한다. 이러한 식으로, 동기 검출기 회로(30)는 록상태에서, 동기화 바이트의 예상된 타이밍에서 소정 회수 혹은 그 이상으로 동기화 바이트가 검출되지 않았을 때, 혹은 언록 상태에서 예상된 타이밍에서 동기화 바이트가 검출되지 않았을 때, 동기화 바이트를 찾도록 추적상태로 다시 천이하도록 되어 있다.
전술한 바와 같이, 다음 언록 정보(DN-ULK), 다음 록정보(DN-LK), 및 다음 추적정보(DN-HT)는 소정의 타이밍 후에 상태 엔코더(56), 래치회로(57), 및 상태 디코더(58)를 통해 각각 상태정보(DS-ULK, DS-LK, DS-HT)로 변환된다.
(3) PID 룩업 테이블의 구성
도 12 및 도 13과 도 6을 참조하여 PID 룩업 테이블(16A 및 16B)을 기술한다. PID 룩업 테이블(16A 및 16B)은 서로 유사한 구성을 갖고 있으므로, PID 룩업 테이블(16A) 만을 기술하며, 이 설명은 도 16B에 똑같이 적용된다.
PID 룩업 테이블(16A)는 패킷 식별 정보(PID)에 따라 TS 패킷을 재배열하고 그룹으로 형성하는 주소정보를 제공하며 메모리(10)에 이 재배열된 TS 패킷을 저장한다. 주소정보 탐색은 TS 패킷이 입력 프로세서(15A)에 입력된 후에 시작되며, 다음 TS 패킷이 입력 프로세서(15A)에 도달하는 시간까지 완료해야 하며, 그래서 상기 다음 TS 패킷이 처리될 수 있다. 따라서, 고속동작이 요구된다. 이러한 이유로, PID 룩업 테이블(16A)은 탐색처리를 병렬로 수행하도록 주소탐색에 사용되는 복수의 테이블을 포함한다. 복수의 테이블로, 입력 프로세서(15A)에 의해 명시된 패킷 식별 정보(PID)에 관련된 주소정보 탐색을 고속으로 할 수 있다.
PID 룩업 테이블(16A)에 제공된 복수의 테이블 각각은 도 12의 메모리 맵에 도시한 바와 같이 구성된다. 구체적으로, 각각의 테이블(TB1 내지 TB4) 내의 주소정보는 이산 정보 패킷에 배열되며 각각의 패킷 식별 정보(PID)에 대해 저장된다. 패킷 식별 정보(PID) 값은 탐색 태그로서 각각의 정보 패킷의 헤드에 저장된다. 원하는 주소정보를 불러들이기 위해서 테이블(TB1 내지 TB4)를 탐색함에 있어, 탐색 태그를 찾아 원하는 패킷 식별 정보에 대응하는 주소정보가 저장된 정보 패킷을 찾는다. 일단 적합한 정보패킷이 발견되었으면, 정보패킷 내에 탐색 태그에 그리고 이에 이어 저장된 주소정보를 연속하여 읽어 이로부터 출력한다.
도 12에서, "PID VAL"은 탐색 태그로서 사용된 패킷 식별 정보(PID) 값을 나타내며, "W_prt"은 관련된 TS 패킷이 메모리(10)에 저장될 기입 주소를 나타내는 주소정보를 나타내며, "정보"는 TS 패킷과 함께 저장된 부가정보를 발생하는 주소정보를 나타낸다. 메모리(10)는 링 버퍼 방식으로 TS 패킷을 저장하므로 각각의 주소정보는 이 정보가 독출된 후 필요할 때 갱신된다.
PID 룩업 테이블(16A)로부터 정보를 불러들이기 위한 장치의 구체적인 구성을 도 13을 참조하여 설명한다. 도 13에 도시한 바와 같이, PID 룩업 테이블(16A)은 상기 언급한 주소정보를 저장한 테이블(TB1 내지 TB4)에 원하는 작업을 수행하기 위한 회로 구성요소로의 복수의 참조를 포함한다. 먼저, 입력 프로세서(15A)의 PID 검출기 회로(32)로부터 출력된 패킷 식별 정보(PID)는 래치회로(60)를 통해 각각의 비교기(61A 내지 61D)에 공급된다.
패킷 식별정보(PID)와 함께 PID 검출기 회로(32)로부터 출력된 탐색 시작 펄스(SSP)는 카운터(62) 및 미세 카운터(63)에 공급된다. 카운터(62 및 63)는 각각의 테이블(TB1 내지 TB4)에 액세스하는 위치를 발행하기 위해 제공된 것이며, 카운터(62)는 액세스 위치의 상위 비트를 발생하며, 미세 카운터(62)는 액세스 위치의 하위 비트를 발생한다. 카운터(62)의 출력만이 액세스 위치를 명시하는데 사용된다면, 위치는 테이블(TB1 내지 TB4) 내의 원하는 탐색 태그 간격으로 명시된다. 그러므로, 카운터(62)에 대한 카운트 간격이 테이블(TB1 내지 TB4) 내의 탐색 태그의 간격으로 설정될 때, 테이블(TB1 내지 TB4) 내의 탐색태그의 위치는 미세 카운트(63)의 출력을 포함하지 않으며, 단순히 카운트(62)의 출력을 사용하여 명시될 수 있다. 탐색 시작 펄스(SSP)를 수신하였을 때, 카운터(62)는 카운팅 동작을 시작하며, 그 카운트값(CNT1)을 주소 발생기(64)에 출력한다. 주소 발생기(64)는 카운터(62)의 카운트값(CNT1)에 의해 명시된 액세스 위치의 주소를 발생하며 각각의 테이블(TB1 내지 TB4)에 주소를 출력한다. 따라서, 테이블(TB1 내지 TB4)은 이들의 제1 탐색태그에 액세스되며, 각각의 테이블로부터 제1 탐색태그 내의 패킷 식별 정보(PID)값들은 각각 비교기(61A 내지 61D)에 출력된다.
비교기(61A 내지 61D) 각각은 각각의 테이블(TB1 내지 TB4)로부터 출력된 패킷 식별 정보(PID) 값과, 래치회로(60)를 통해 공급된 패킷 식별 정보(PID)값을 비교하고, 이들 값 중 어느 것도 일치하지 않으면 카운터(62)의 카운트를 1만큼 증분한다. 이 카운터 증분은 패킷 식별 정보(PID)를 저장하는 다음 탐색 태그가 각 테이블 내에 탐색되게 한다. 이 동작은 패킷 식별 정보(PID)의 2개의 값(하나는 래치회로(60)로부터, 또 하나는 테이블 중 하나로부터)이 일치할 때까지 반복된다. 패킷 식별 정보(PID)의 2개의 값이 일치하는 것으로 판정되면, 비교기는 원하는 PID 정보일치를 검출한 것이며 카운터(62)의 카운팅 동작을 중지한다. 미세 카운터(63)는 이어서 미세 카운팅 동작을 시작한다. 동시에 선택기(65)는 일치가 검출되었던 테이블을 선택한다. 미세 카운터(63)의 카운트 폭은 각각의 테이블(TB1 내지 TB4) 내의 정보 저장간격과 동일하므로 하나씩 미세 카운터(63)의 카운트를 진행시켜 앞으로 탐색태그에 저장된 주소정보를 순차적으로 읽는다. 따라서, 원하는 PID 정보에 관련된 정보가 출력된다. 읽은 주소정보는 선택기(65) 및 래치회로(66)를 통해 주소정보(SADS)로서 입력 프로세서(15A)의 형식 변환회로(31)에 출력된다.
테이블(TB1 내지 TB4)에 저장된 주소정보를 갱신해야 할 때, CPU(7)로부터 공급된 갱신정보(DUP-D)에 기초하여 각각의 테이블에 저장된 주소정보를 갱신하는 데이터 갱신회로(67)에 새로운 주소정보가 공급된다. 갱신된 주소정보는 스위치(68)를 통해 테이블(TB1 내지 TB4) 내에 이전에 저장된 주소정보에 대해 저장되고, 그럼으로써 주소정보가 갱신된다. 테이블(TB1 내지 TB4) 내에 저장된 주소정보의 초기값을 설정함에 있어, CPU(7)로부터 공급된 초기값(DINT)은 스위치(68)를 통해 테이블(TB1 내지 TB4)에 공급되며, 저장위치는 주소 발생기(64)를 통해 명시되며, 이에 의해서 상기 초기값(DINT)은 테이블(TB1 내지 TB4) 내의 원하는 위치에 넣어질 수 있다.
(4) 파서부의 구성
도 6 및 도 14를 참조하여 파서부(17)를 기술한다. 도 6에 도시한 바와 같이, 파서부(17)는 이음편집 조작될 비디오 데이터를 포함하는 TS 패킷을 분석하기 위해 메모리(10)을 액세스하고, 압축 엔코딩 및 패킷화할 동안 엔코드된 데이터에 부가된 여러 가지 코딩 파라미터를 추출한다. 추출될 파라미터 정보는 프리젠테이션 시간 스탬프(PES)와 같은 시간정보를 포함하는 PES 혹은 TS 파라미터, 디코드 시간 스탬프 DTS, PCR, PES 패킷의 길이, PES 헤더의 길이, 비트 속도, VBV 크기 비트속도 확장부, VBV 크기 확장부, 클로즈드 GOP, 시간 기준, 화상 코딩 형태, VBV 지연, 상위 제1 필드 제1, 반복 제1 필드 등을 포함한다.
입력 트랜스포트 스트림이 다중 프로그램 형태로 된 것일 때, 상이한 패킷 식별 정보(PID)를 갖는 데이터 스트림이 그에 혼합됨으로써, 이들 스트림 각각에 관련된 파라미터를 추출하기 위해서 복잡한 동작이 포함된다. 그러나, 각각의 TS 패킷이 입력 프로세서에 의한 패킷 식별 정보(PID)에 따라 이전에 재배열되어 저장되었기 때문에, 각각의 재배열된 스트림은 그에 관련된 파라미터 정보가 쉽게 추출될 수 있도록 분석될 수 있다.
일반적으로, 이음편집 조작이 행해질 수 있는 적어도 2개 이상의 비디오 데이터가 있다. 이러한 이유로, 파서부(17)는 적어도 2개 이상의 비디오 데이터 스트림에 대해 전술한 파라미터를 분석해야 한다. 파서부(17)는 이음편집 조작될 복수의 비디오 데이터 스트림을 시분할 처리로 분석하여 각각의 데이터 스트림에 대한 파라미터를 추출한다. 데이터 스트림이 시분할 처리로 분석될 때, 파서부(17)는 다른 스트림으로부터의 정보 분석으로 진행할 때, 그때까지 행해진 특정 데이터 스트림에 대한 분석동작 결과를 보유해야 하며, 이에 따라 추출된 파라미터의 병렬 수집을 유지한다. 이러한 동작을 위해서, 파서부(17)는 미완성된 분석결과를 저장하기 위한 상태 테이블(17A)을 포함한다. 시분할 멀티플렉스 처리에 기인하여 파서부(17)가 다음 데이터 스트림을 분석하려고 진행할 때, 그때까지 얻어진 분석결과는 상태 테이블에 저장된다.
파서부(17)의 구성을 도 14에 도시하였다. 단지 예로서, 이음편집 조작될 전체 스트림수가 N이고, 설명을 위해서 PID="1", "2", ..., "N"으로서 이들 스트림의 TS 패킷에 패킷 식별 정보(PID)가 부가된다고 가정한다. 파서부(17)는 분석결과를 저장하기 위해서 각각의 데이터 스트림에 대해(즉, 각각의 패킷 식별정보에 대해) 형성된 상태 테이블(17A)을 포함한다. 상태 테이블(17A)의 상이한 부분에의 액세스는 선택기(17B)에 의해 전환되므로, 원하는 스트림에 관련된 테이블의 부분이 상태 테이블(17A)에 액세스될 수 있게 된다.
먼저, 파서(17C)는 "1"로 설정된 패킷 식별정보(PID)를 가지며, 이음편집 조작될 TS 패킷 중 데이터(DTS1)를 메모리(10)로부터 읽는다. 선택기(17B)는 상태 테이블(17A)에 "1"로 설정된 패킷 식별 정보(PID)를 갖는 테이블(17A)의 부분에 파서(17C)를 접속하도록 제어된다. 파서(17C)는 상기 언급한 다양한 파라미터를 추출하기 위해서 TS 패킷의 데이터(DTS1)의 신택스를 분석한다. 다음 데이터 스트림이 분석될 시간에, 제1 데이터 스트림 수신부터 소정의 시간기간 경과후, 파서(17C)는 그때까지 얻어진 분석결과를, 선택기(17B)를 통해 "1"로 설정된 패킷 식별정보(PID)를 갖는 상태 테이블(17A)의 부분에 저장한다.
이어서, 파서(17C)는 "2"로 설정된 패킷 식별 정보(PID)를 갖는 상태 테이블(17A)의 부분을 파서(17C)에 접속하도록 선택기(17B)를 제어하다. 파서(17C)는 "2"로 설정된 패킷 식별 정보(PID)를 갖는 TS 패킷의 데이터(DTS1)를 메모리(10)로부터 읽고, "2"로 설정된 패킷 식별 정보(PID)를 갖는 데이터 스트림에 대해 상기 언급한 파라미터를 추출하기 위해서 데이터(DTS1)의 신택스를 분석한다. 이어서, 다음 데이터 스트림이 분석되어야 할 때, 파서(17C)는 지금까지 얻은 현재의 분석동작 결과를, 선택기(17B)를 통해 "2"로 설정된 패킷 식별정보(PID)를 갖는 상태 테이블(17A)에 저장한다. 이어서 분석될 각각의 데이터 스트림 도착에 대응하여, 매 소정의 시간에 유사한 방식으로 상기 기술한 처리를 수행함으로써, 파서(17C)는 시분할 멀티플렉싱 방식에 따라 이음편집 조작될 스트림을 분석한다.
결국, "1"로 설정된 패킷 식별 정보(PID)를 갖는 스트림이 다시 분석될 때, 파서(17C)는 이전의 분석결과를 추출하기 위해서 "1"로 설정된 패킷 식별결과(PID)를 갖는 테이블의 부분을 액세스하도록 선택기(17B)를 제어하고, 이어서 "1"로 설정된 패킷 식별정보(PID)를 갖는 다음 TS 패킷의 데이터(DTS1)를 메모리(10)로부터 읽어 분석이 이전에 중단되었던 지점으로부터 분석동작을 계속한다. 다음에, 다음 스트림이 분석될 시간에서, 파서(17C)는 지금까지 얻어진 분석동작 결과를, "1"로 설정된 패킷 식별정보(PID)를 갖는 테이블의 부분에 저장하고, 다음 데이터 스트림을 분석하도록 진행한다. 상기 기술된 처리를 반복함으로써, 파서(17C)는 시분할 형태로 이음편집 조작될 데이터 스트림을 분석한다. 이음편집 조작을 결국 완료하였을 때, 상태 테이블(17A)에 저장된 각각의 패킷 식별정보(PID)에 대한 분석결과는 버퍼 시뮬레이터부(18)로 보내진다.
(5) 데이터 링크회로 구성
도 6 및 도 15를 참조하여 데이터 링크회로(19)를 기술한다. 본 발명에 따라 구성된 이음편집 장치(1)에서, 버퍼 시뮬레이터(18)로부터 수신된 분석결과에 응답하여, CPU(7)는 이음편집조작이 수행될 이음점을 결정한다. CPU(7)은 또한 공 데이터 및/또는 스터핑 데이터가 이음점에 삽입되어야 하는지 여부를 결정한다. CPU(7)는 결정결과를 데이터 이음편집 명령으로서 데이터 링크회로(19)에 보낸다. 데이터 이음편집 명령을 수신하였을 때, 데이터 링크 회로(19)는 이음편집 조작될 스트림의 비디오 데이터에 대한 이음편집 조작을 수행한다.
공 데이터 및/또는 스터핑 데이터가 이음편집된 데이터 스트림의 링크점에 삽입되어야 하는지 여부에 대한 결정은 이음편집된 데이터 스트림 수신시 수신기/디코더측의 VBV 버퍼의 점유도에 기초하여 행해진다. 구체적으로, 이음편집조작은 이음편집된 스트림을 저장하는 VBV 버퍼의 언더플로를 야기할 것이며, 공 화상이 VBV 버퍼의 점유도를 증가시키기 위해서 삽입될 수 있다. 반대로, 이음편집 조작이 VBV 버퍼의 오버플로를 야기할 것이면, "0"값으로 구성된 스터핑 데이터를 VBV 버퍼의 점유도를 감소시키도록 삽입할 수 있다. 상기 언급된 도 7A 내지 7C에 도시한 예에서, VBV 버퍼는 이음편집 조작결과로서 언더플로할 수도 있기 때문에, 3개의 공 화상이 "n" 화상과 "m" 화상 사이에 삽입된다. 이들 공 화상의 삽입으로 이번에는 VBV 버퍼 내의 약간의 오버플로를 야기할 수 있다. 그러므로, 스터핑 데이터는 VBV 의 점유도를 요구된 수준으로 줄이도록 마지막 공 화상이 삽입된다.
도 19 및 도 20을 참조하여, 이음점에 삽입될 공 화상수 및 스터핑 데이터량을 결정하는 과정에 대해 더욱 완전하게 기술한다.
CPU(7)는 이음편집 조작에서, 이음점 전에 위치할 데이터 스트림의 마지막 화상 "m"과 이음점 다음에 위치할 데이터 스트림의 제1 화상 "n" 사이에 삽입될 공 화상수를 계산한다. 이러한 결정은 마지막 화상 "m"의 VBV 버퍼의 점유값 "V(m)", 제1 화상 "n"의 VBV 버퍼의 점유값 "V(n)" 및 화상 m을 엔코딩하는 과정에 의해 발생된 엔코딩 비트수 "G(m)"에 기초하여 행해진다. 이들 변수는 버퍼 시뮬레이터(18)로부터 얻어진다. 화상 n이 버퍼 점유도와 같을 때 버퍼 점유도가, 이음편집 조작이 전혀 일어나지 않았으며 화상 n이 표준처리 동안 디코드된 경우에 존재하게 되는 버퍼 점유도와 동일하게 되도록 결정된다. 이들 변수는 공 화상에 삽입될 스터핑 바이트수를 결정하는 데에도 사용된다. 따라서, 공화상 및 스터핑 바이트수는 이음점 다음에 위치한 데이터 스트림의 시작에 버퍼 점유도가 이음점 다움에 위치한 데이터 스트림의 실제 요구 및 예상된 버퍼 점유도와 일치하여 VBV 버퍼가 언더플로하거나 오버플로하지 않도록 선택된다.
도 19 및 도 20의 흐름도에 도시한 바와 같이, 단계 S1에서 t1시간에 디코드될 화상의 VBV 버퍼의 점유도는 식, V(t1) = V(m) - G(m) + R/30에 따라 결정되며, 여기서 V(t1)은 t1시간에서 VBV 버퍼의 점유도이며, V(m)은 화상 "m"에 대한 VBV 버퍼의 점유도이며, G(m)은 화상 "m"을 엔코딩하는 과정에 의해 발생된 엔코딩 비트수이며, R/30은 매 1/30초마다 화상이 출력됨을 나타내며, "R"은 데이터 스트림의 비트 속도이다. 도 19에서, V(t1)값이 결정된다. 근본적으로 V(t1)은 디코딩하기 위해 제거된 데이터 및 다음 화상에 대해 VBV 버퍼에 부가된 데이터 이전의 마지막 타이밍에서 VBV 버퍼의 값이다.
이어서, 질의 단계 ST2에서, t1시간(V(t1))에서 VBV 버퍼의 계산된 점유도는 t1시간에서 버퍼 점유도가 더 큰지 여부를 결정하기 위해서 화상 "n"에서 VBV 버퍼의 원하는 점유도와 비교된다. 질의가 부정응답이고, VBV 버퍼의 점유도가 크기 않다면, t1시간에서 출력된 화상은 단계 ST3에 도시한 바와 같이 공 화상이다. 단계 ST3에서, 카운터 "x"는 1만큼 증가되며, 과정은 단계 ST1로 복귀하며, 상기 언급한 계산은 t2시간, 및 필요할 때 그 다음 시간기간들에 대해 반복된다.
이 과정은 단계 ST2가 긍정응답이 될 때까지, 즉 현재 측정된 타이밍에서 VBV 버퍼의 점유도가 화상 "n"에서 VBV 버퍼의 요구된 점유도보다 클 때까지 계속되고 이어서 제어는 단계 ST5로 이어진다. 이것을 t4시간에서 이것을 도 19에 도시하였으며, 여기서 V(t4)는 V(n)보다 크다. 단계 ST5에서, 어떤 부가적인 공 화상도 필요하지 않은 것으로 결정되고, 출력되는 다음 화상은 화상 "n"이 될 것이다.
제어는 단계 ST6로 가서, 여기서 실제 VBV 점유도를 화상 "n"의 요구된 VBV 버퍼 점유도로 줄이는데 필요한 스터핑 바이트수가 결정된다. 이것은 제3 공 화상의 삽입은 점유도 값 V(t4)이 V(n)보다 크기 때문에 조만간 VBV 버퍼의 오버플로가 야기될 수 있기 때문에 필요하다. 필요한 스터핑 바이트수는 식 G(SF)=V(t4)-V(n)에 따라 결정된다. 간단히, 스터핑 바이트의 수(G(SF))는 VBV 화상 "n"의 요구된 점유도보다 큰 t4시간에서 VBV 버퍼의 점유도의 양과 같다. 이러한 결정후에, 단계 S7에서, 이들 스터핑 바이트는 화상 "n"이 입력되기 전에 VBV 버퍼에 부가되므로 원하는 VBV 버퍼 점유도가 달성된다. 이것을 바이트 G(SF)의 부가로서 도 19에 도시하였으며, 따라서 t4시간에서 VBV 버퍼의 점유도는 화상 "n"에 대한 요구된 점유도와 같다. 그후, 버퍼가 언더플로하거나 오버플로할 위험없이, 데이터 스트림의 다음 화상이 VBV에 입력되고 이로부터 디코드된다.
데이터 링크 회로(19)의 구체적인 구성을 도 15에 도시하였다. 데이터 링크 회로(19)는 먼저, CPU(7)로부터 공급된 데이터 이음편집 명령(DIST)을 명령 버퍼(70)에 입력한다. 데이터 이음편집 명령(DIST)은 이음편집 조작에 따라 이어질 데이터가 저장되는 메모리(10) 내의 위치에 관계된 정보, 삽입될 공 페이지의 량 및 스터핑 데이터에 대한 정보, 이음편집된 데이터가 저장되는 메모리(10) 내의 위치에 대한 정보 등을 포함한다.
명령 분석회로(71)는 명령버퍼(70) 내에 저장된 데이터 이음편집 명령(DIST)을 읽어 분석하여 이음편집 조작될 비디오 데이터에 대한 저장 위치 정보를 출력한다. 분석결과로서 얻어진 정보는 독출 주소 발생기(73)에 출력된다. 명령 분석회로(71)는 이음편집 조작후에 데이터가 저장될 위치에 대한 저장위치 정보를 기입 주소 발생기(74)에 출력하고, 이음편집 처리 과정의 내용을 나태는 정보를 제어회로(75)에 출력한다. 제어회로(75)는 데이터 링크 회로(19)의 전반적인 동작을 제어한다. 제어회로(75)는 명령 분석회로(71)로부터 이에 공급된 이음편집 처리과정의 내용에 따라 제어 데이터를 데이터 처리 회로(76) 및 선택기(77)에 보낸다. 데이터 처리 회로(76) 및 선택기(77)는 CPU(7)가 명령을 내린 바대로 데이터 이음편집 처리과정을 수행한다. 제어회로(75)는 독출 주소 발생기(73) 혹은 기입 주소 발생기(74)의 출력과 동시에 메모리(10)에 독출 모드 혹은 기입모드를 명시하는 독출/기입(W/R) 모드 정보를 보낸다.
독출 주소 발생기(73)는 이음편집 조작될 비디오 데이터에 대한 위치정보에 기초하여 메모리(10)에 비디오 데이터가 저장된 위치를 나타내는 주소정보를 발생하여, 이들 주소를 독출 주소(DADR1)로서 메모리(10)에 보낸다. 이음편집 조작될 비디오 데이터(DA 및 DB)는 제어회로(75)로부터 출력된 독출 주소(DADR1) 및 모드 정보(W/R)에 기초하여 메모리(10)로부터 읽혀진다. 비디오 데이터(DA 및 DB)를 메모리(10)로부터 읽었을 때, 관련된 TS 패킷과 함께 저장된 포인터 정보를 사용하여 TS 패킷 내의 소정의 위치로부터 원하는 비디오 데이터를 읽는다. 이러한 식으로 읽은 비디오 데이터(DA 및 DB)는 기본 스트림 데이터의 형태와 유사한 형태의 비디오 데이터를 포함한다. 메모리(10)로부터 읽은 이음편집 조작될 비디오 데이터(DA 및 DB)는 각각 데이터 버퍼(78, 79)에 입력된다. 공 발생기(20)에 의해 발생된 공 데이터(DBLK)는 데이터 버퍼(80)에 또한 입력된다.
선택기(77)는 제어회로(75)로부터 보내진 제어데이터에 기초하여 이음편집 조작에 의해 처리될 데이터를 선택하여 이 선택된 데이터를 데이터 버퍼(81)에 저장한다. 구체적으로, 선택기(77)는 이음편집 조작이 요구될 때 데이터 버퍼(78, 79)에 저장된 비디오 데이터(DA 및 DB)를 읽는다. 각각의 버퍼로부터 읽어낸 선택된 비디오 데이터는 데이터 버퍼(81)에 저장된다. 선택기(77)는 데이터 버퍼(80)에 저장된 공 데이터(DBLK)의 소정수의 시트(sheet)를 읽어 이 읽어낸 공 데이터(DBLK)를 역시 데이터 버퍼(81)에 저장한다. 마지막으로, 스터핑 발생기(21)에 의해 생성된 원하는 량의 스터핑 데이터(DSF)를 불러들여 데이터 버퍼(81)에 저장한다. 공 데이터 및 스터핑 데이터의 량은 전술한 바와 같이 결정된다.
데이터 처리회로(76)는 데이터 버퍼(81)에 저장된 비디오 데이터(DA 및 DB), 공 데이터(DBLK) 및 스터핑 데이터(DSF)를, 제어회로(75)로부터의 제어 데이터에 기초하여 읽어, 이들 데이터 부분을 함께 이음으로써 이음편집된 비디오 데이터 시퀀스를 생성하고 이것은 이어서 TS 패킷화된 이음편집된 비디오 데이터(DA+B)로 변환된다. TS 패킷화된 이음편집된 비디오 데이터(DA+B)는 다시 데이터 버퍼(81)에 저장된다. 결국, 이음편집된 비디오 데이터(DA+B)는 데이터 버퍼(81)로부터 읽혀지고 기입 주소 발생기(74)에 의해 발생된 기입 주소(DADW1) 및 기입 동작을 지시하는 모드 정보(W/R)와 함께 메모리(10)에 공급되며, 기입 주소(DADW1)에 의해 명시된 위치에 저장된다.
복수의 데이터 이음편집 명령(DIST)이 명령버퍼(70)에 공급될 때, 제어회로(75)는 독출 명령을 명령 버퍼(70)를 출력하여 각각의 다음의 데이터 조합명령을 한번에 한번 읽고, 각각의 데이터 이음편집 명령에 대해 유사한 방식으로 처리하도록 진행한다. 데이터 링크 회로(19)는 CPU(7)로부터 데이터 이음편집 명령(DIST)에 기초하여, 이음편집 조작될 비디오 데이터(DA 및 DB)를 메모리(10)로부터 읽고, 필요하다면 공 데이터(DBLK) 및 스터핑 데이터(DSF)를 불러들이고, 이들 데이터를 결합하여 메모리(10)에 다시 저장될 이음편집된 비디오 데이터(DA+B)를 생성한다.
(6) 공 데이터 발생방법
공 발생기(20)에서 공 데이터(DBLK)를 발생하는 방법을 도 6을 참조하여 기술한다. 공 발생기(20)는 프레임내 코드화된 화상에 대한 단지 DC값의 모든 매프로블록을 구성함으로써 공 데이터(DBLK)를 생성하도록 되어 있다. 또한, 프레임내 코드화된 화상에 이은 프레임간 예측 코드화된 화상에 대해서, 공 발생기(20)는 매크로블록과 기준 매크로블록간 차이값 및 움직임 벡터를 제로로 설정하거나 스킵된 매크로블록의 화상을 형성함으로써 공 데이터(DBLK)를 생성한다.
(7) 출력 프로세서의 구성
출력 프로세서(23)를 도 6 및 도 16을 참조하여 기술한다. 출력 프로세서(23)는 이음편집된 프로그램의 TS 패킷 및 이음편집된 프로그램과 함께 멀티플렉스될 다른 프로그램의 TS 패킷을 스케쥴러 회로(24)에 의해 생성된 스케쥴러 목록에 기초하여 메모리(10)로부터 읽어 출력함으로써 멀티플렉스된 트랜스포트 스트림(SOUT)을 생성한다.
이음편집되지 않은 프로그램의 TS 패킷은 이음편집 장치(1) 내에서 어떠한 처리로부터도 자유롭다. 이러한 TS 패킷은 이음편집 장치(1)에 의해 야기된 시스템 지연에 대응한 지연만이 된 이음편집 장치(1)로부터 출력될 수 있으므로 이들 TS 패킷은 이음편집 조작된 TS 패킷과 비교하여 적합한 타이밍에서 출력된다. 이러한 지연된 출력을 제공함에 있어서, TS 패킷이 이음편집 장치(1)에 입력되었던 시간을 안다면, TS 패킷은 시스템 지연에 따라 요구된 시간에서 출력될 수 있다. 따라서, 특정 TS 패킷에 대한 입력시간 후 시스템 지연이 일단 경과하였으면, 지연된 TS 패킷이 출력될 수 있으므로 지연된 출력을 실현한다. 이러한 목적을 위해서, 시스템 시간 클럭(STC)은 이음편집 장치(1)에 입력되었을 때 입력 프로세서(15A, 15B) 내의 TS 패킷 각각에 부가된다. 입력시간은 따라서 각각의 TS 패킷 내에 등재되어, 입력시간을 나타내는 시스템 시간 클럭(STC)의 값을 사용하여 스케쥴링 목록 내의 출력시간 정보를 결정하게 된다.
이러한 처리를 수행하는 출력 프로세서(23)의 구성을 도 16을 구체적으로 참조하여 기술한다. 도 16에 도시한 바와 같이, 출력 프로세서(23)에서, 스케쥴러 회로(24)로부터 수신된 스케쥴링 목록 데이터(DSLST)는 목록 버퍼(90)에 입력된다. 목록 버퍼(90)에 저장된 스케쥴링 목록은 출력될 각각의 TS 패킷에 대한 출력시간 정보를 명시하는 정보를 포함한다. 출력시간 정보는 TS 패킷의 입력시간을 나타내는 시스템 시간 클럭(STC)의 값으로 구성된다. 목록 버퍼(90)는 독출 포인터(91)에 의해 명시된 독출 동작에 응답하여 스케쥴링 목록을 읽어, 독출 목록 내의 엔트리 정보를 주소 발생기(92)로 보내고, 출력시간 정보(DTO)를 래치회로(93)를 통해 비교기(94)로 보낸다.
주소 발생기(92)는 이에 목록 버퍼(90)로부터 공급된 엔트리 정보에 의해 명시된 TS 패킷에 대한 독출 주소(DADR2)를 읽어, 독출 주소(DADR2)를 메모리(10)에 공급한다. 응답하여, 엔트리 정보에 의해 명시된 이음편집 장치(1)로부터 출력될 TS 패킷(DTS2)이 메모리(10)로부터 읽혀진다. 버퍼(95)는 TS 패킷(DTS2)을 수신하고 기입 카운터(96)에 의해 명시된 버퍼(95)의 영역에 TS 패킷(DTS2)을 기입한다.
지연 정정회로(98)에는 시스템 시간 클럭(STC)의 현재의 값이 넣어진다. 지연 정정회로(98)는 시스템 시간 클럭(STC) 값에서, 이음편집 장치(1)를 통해 신호의 전파결과로서 시스템 지연값을 감산하여 시간정보(DSTC)로서 비교기(94)로 출력되는 정정된 시스템 시간 클럭(STC)값을 도출한다.
비교기(94)는 지연 정정회로(98)로부터 출력된 시간정보(DSTC)가 래치회로(93)를 통해 공급된 TS 패킷의 출력시간정보(DTO)와 일치하는지 여부를 판단한다. 2개의 시간 정보가 일치하면, 독출 카운터(97)로 "H"레벨의 출력신호가 비교기(94)로부터 출력된다. 따라서, 정정된 시간 정보(DSTC)는 출력 시간정보(DTO)와 일치하는 것으로 판단한다. 이 경우, TS 패킷의 입력으로부터 지연된 시간이 도달된다.
독출 카운터(97)는 비교기(94)로부터 출력신호에 응답하여 버퍼(95)에 독출영역을 명시하기 위한 제어신호를 출력함으로써 정보가 독출되는 버퍼(95)의 영역을 명시한다. 결국, 제어신호에 응답하여 버퍼(95)가 TS 패킷을 읽을 때, 스케쥴링 목록에 의해 명시된 TS 패킷이 출력 프로세서(23)로부터 출력된다.
버퍼(95)가 독출동작을 완료한 때, 독출 카운터(97)는 독출동작의 완료를 독출 포인터(91)에 통보한다. 이 통보에 응답하여, 독출 포인터(91)는 다음 엔트리 정보 및 출력시간 정보(DTO)를 읽도록 목록 버퍼(90)에 명령을 내린다. 결국, 상기 기술한 처리는 스케쥴링 목록에 의해 명시된 연속한 TS 패킷을 순서대로 읽기 위해서 반복되고, 그럼으로써 이음편집된 프로그램의 TS 패킷 및 이음편집 조작되지 않은 다른 프로그램의 TS 패킷을 멀티플렉스한 트랜스포트 스트림(DSTC)을 출력한다.
(8) 이음편집 조작을 위한 처리과정
본 발명에 따라 이음편집 조작을 수행하는 처리과정을 도 17을 참조하여 기술한다. 도 17에 도시한 바와 같이, 과정은 단계 SP1에서 시작하며, 단계 SP2에서, 수신된 입력 트랜스포트 스트림(S10, S11)의 복수의 TS 패킷 각각은 입력 프로세서(15A, 15B)에 의해 패킷 식별 정보(PID)에 따라 재배열된다. 재배열된 TS 패킷은 각각의 패킷 식별정보(PID)에 따라 재배열된 형태로 메모리(10)에 저장된다. 이어서 처리는 단계 SP3로 진행한다. 단계 SP3에서, 이음편집 장치(1)의 파서부(17)는 호스트 컴퓨터(2)에 의해 명시된 바대로, 이음편집 조작될 비디오 데이터의 2개의 소스 스트림의 신택스를 분석한다. 다음 단계 SP4에서, 이음편집 장치(1)의 버퍼 시뮬레이터부(18)는 파서부(17)로부터 분석결과에 기초하여, 이음편집될 비디오 데이터가 입력되었을 때 VBV 버퍼 내에 발생되는 코드량을 분석한다.
상기 단계를 완료하였을 때, 이음편집 장치(1)는 단계 SP5 및 SP10로 동시에 진행하여, 각각의 처리를 병렬로 수행한다. 단계 SP5에서, CPU(7)는 버퍼 시뮬레이터(18)의 분석결과에 기초하여 이음편집될 소스 비디오 스트림에 대해 이음편집 처리를 어떻게 수행할 것인가를 결정하여 이음편집 명령을 발생한다. CPU(7)는 이음편집 명령에 기초하여, 함께 이음편집될 2개의 데이터 스트림간 이음점에 삽입될 필요한 수의 공 화상(DBLK)를 발생하도록 이번에는 공 발생기(20)를 제어한다. 다음 단계 SP6에서, 데이터 링크 회로(19)는 이음편집될 비디오 스트림(DA 및 DB)을 메모리(10)로부터 읽어, 적합할 때 공 화상(DBLK) 및 스터핑 비트(DSF)를 삽입하면서 비디오 데이터(DA 및 DB)를 잇고, 이음편집된 비디오 스트림(DA+B)를 생성한다. 이 결합된 비디오 데이터는 다시 TS 패킷으로 변환되어 메모리(10)에 저장된다. 다음 단계 SP7에서, 시간 스탬프 재발생기(22)는 시간 스탬프가 전부터 이음점 다음까지 연속하게 되도록, 이음점 다음에 위치한 TS 패킷 각각에 새로운 시간 스탬프를 부가한다.
단계 SP5-SP7이 수행되고 있을 동안, 단계 SP10에서, 스케쥴러 회로(24)는 이음편집 장치(1)로부터 출력되는 TS 패킷에 대한 출력 타이밍을 스케쥴링한다. 출력 스케쥴링을 나타내는 스케쥴링 목록이 생성된다. 이음편집된 비디오 스트림(DAB)의 TS 패킷을 단지 출력하기만 하는 대신에, 이음편집 장치(1)가 이음편집 조작되지 않은 다른 비디오 스트림의 TS 패킷을 멀티플렉스하여 출력하기 때문에, 출력될 모든 TS 패킷에 대한 출력 타이밍은 스케쥴링 목록 내에 정의된다.
단계 SP8에서, 출력 프로세서(23)는 목록된 순서로 메모리(10)로부터 스케쥴링 목록에 의해 명시된 TS 패킷을 읽고, 이 읽어낸 TS 패킷을 명시된 타이밍에서 출력한다. 스케쥴된 출력 타이밍은 스케쥴링 목록에 기초한다. 출력 트랜스포트 스트림(SOUT)이 생성되고, 이것은 이음편집된 비디오 스트림(DAB)의 TS 패킷, 및 이음편집 조작되지 않고 그에 멀티플렉스된 비디오 데이터의 TS 패킷을 포함한다.
다음 단계 SP9에서, PCR 재발생기(25)는 출력 프로세서(23)로부터 출력된 트랜스포트 스트림(SOUT)에 부가된 새로운 프로그램 클럭 기준(PCR)이 완전하게 연속하게 되도록 프로그램 클럭 기준(PCR) 값을 정정한다. 따라서, 트랜스포트 스트림(SOUT)이 생성되어 출력된다. 단계 SP9에서 처리가 종료된 후, 이음편집 장치(1)는 단계 SP1로 돌아가서 다음 이음편집 조작을 수행하거나 동작을 종료한다.
이음편집 장치(1)는 입력된 트랜스포트 스트림의 저장, 이음편집된 데이터 스트림의 분석, 트랜스포트된 데이터를 디코딩 및 재엔코딩하지 않고 실제 이음편집 조작의 수행, 출력된 TS 패킷에 대한 스케쥴링, 및 스케쥴링에 기초하여 TS 패킷을 출력하는 것을 포함하는 연속된 처리를 통해 이음편집 조작을 수행하도록 된 것이다.
도 18A 내지 18I는 이음편집 장치(1)의 여러 가지 기술된 구성요소에 의해 각각의 처리를 위한 타이밍도를 도시한 것이다. 앞에 언급한 흐름도에 도시한 바와 같이, 이음편집 장치(1)에서, 각각의 구성요소에 수행된 일련의 처리에 따라 TS 패킷은 이음편집 장치로부터 출력된다. 이러한 이유로, 이음편집 장치(1)는 도 18A 내지 도 18I에 도시한 바와 같은 시스템 지연을 발생한다. 도 18A 내지 도 18I에서, 유사한 그룹에 속하는 동일한 데이터는 동일 사선으로 표시하였다. 타이밍도로부터 알 수 있듯이, t10 시점에서 입력 프로세서(15A)(혹은 15B)에 의해 메모리(10)에 저장된 데이터 P는 t11 시점에서 이음편집 장치(1)로부터 출력되므로 시스템 지연 △t(=t11-t10)이 존재한다. 그러므로, 출력 프로세서(23)에서 지연 정정회로(98)는 이 시스템 지연 △t만큼 시스템 시간 클럭(STC)의 값을 상쇄한다. 따라서, 이음편집 조작된 TS 패킷, 및 이음편집 조작되지 않은 TS 패킷은 유사한 지연 후에 이음편집 장치(1)로부터 출력된다.
(9) 동작 및 효과
본 발명에 따라 상기 기술된 바와 같이 구성된 이음편집 장치(1)에서, 복수의 프로그램의 디지털 비디오 데이터가 멀티플렉스된 다중 프로그램 트랜스포트 스트림(S10, S11)은 입력 프로세서(15A, 15B)에 입력된다. 입력 프로세서(15A, 15B)는 패킷 식별정보(PID)에 따라 트랜스포트 스트림(S10, S11)으로부터 TS 패킷을 재배열하여 각각의 패킷 식별 정보(PID)에 따라 메모리(10)에 재배열된 TS 패킷을 저장하여 각각의 프로그램에 대한 TS 패킷을 재구성하여 그룹화 하도록 한다.
이음편집 조작을 실제로 수행함에 있어서, 파서부(17)는 이음편집 조작되지 않을 비디오 데이터의 TS 패킷을 읽고 압축 엔코딩 및 패킷화할 동안 TS 패킷에 부가된 다양한 신택스 파라미터를 분석한다. 버퍼 시뮬레이터부(18)는 분석결과를 수신하여, 이음편집되지 않은 데이터 스트림이 수신되었을 때 수신측의 VBV 버퍼가 어떻게 행동하게 되는지를 시뮬레이트한다.
CPU(7)는 버퍼 시뮬레이터부(18)에 의해 수행된 시뮬레이션 결과를 수신하여, VBV 버퍼가 오버플로하거나 언더플로되지 않으면서 이음편집될 데이터 스트림에 대해 어느 적합한 데이터 조합 처리가 수행되야 하는지를 결정하여, 그 결정결과를 이음편집 명령으로서 데이터 링크 회로(19)로 보낸다.
데이터 링크 회로(19)는 CPU(7)로부터 수신된 데이터 이음편집 명령에 기초하여 이음편집 조작될 스트림의 TS 패킷을 읽어, 적합할 때 공 페이지(DBLK) 및 스터핑 바이트(DSF)를 발생한다. 데이터 링크 회로(19)는 적합한 패킷 및 데이터를 이어 이음편집 조작을 수행하고, 이 이어진 데이터를 다시 메모리(10)에 저장되는 TS 패킷으로 다시 변환한다.
스케쥴러 회로(24)는 버퍼 시뮬레이터 회로(18)에 의해 수행된 분석결과 및 CPU(7)에 의해 행해진 데이터 조합에 대한 결정 내용에 기초하여 이음편집된 TS 패킷에 대한 출력 타이밍을 스케쥴링한다. 스케쥴러 회로는 이음조작 조작되지 않은 다른 스트림의 TS 패킷이 이음편집된 패킷에 멀티플렉스되어 함께 출력된다면, 이들에 대한 출력 타이밍을 스케쥴링한다.
출력 프로세서(23)는 메모리(10)로부터 TS 패킷을 읽어, 스케쥴러 회로(24)로부터 수신된 스케쥴링 목록에 기초하여 이음편집 장치(1)로부터 출력하고, 명시된 출력 타이밍에서 TS 패킷을 출력한다. 이에 따라, 이음편집된 TS 패킷 및 이음편집 조작되지 않은 다른 데이터 스트림의 TS 패킷을 멀티플렉스한 트랜스포트 스트림(SOUT)로 된다.
이음편집 장치(1)는 입력 트랜스포트 스트림(S10, S11)을 디멀티플렉스하여 분류하고 개개의 데이터 스트림을 메모리(10)에 저장한다. 그후, 메모리(10)는 이음편집 장치(1)의 각각의 구성요소에 의해 공통으로 액세스되어 스트림 분석, 이음편집 조작의 수행, 및 이음편집된 데이터 스트림의 출력을 수행하고, 그럼으로써 전송하기 위해 패킷화된 비디오 데이터에도 이음편집 조작을 쉽게 수행할 수 있게 한다.
또한, 이음편지 장치(1)에서, 트랜스포트 스트림(S10, S11)의 각각의 TS 패킷이 메모리(10)에 저장될 때, 포인터 정보는 패킷 내에 관련된 정보가 내포된 위치를 가리키도록 각각의 TS 패킷에 부가된다. 따라서, TS 패킷 내의 원하는 부분은 적합한 포인터 정보를 참조함으로써 쉽게 액세스될 수 있다. 그러므로 TS 패킷을 기본 스트림을 실제로 분해하여 디코딩할 필요없이 기본 스트림 형태인 것처럼 TS 패킷을 취급하는 것이 가능하다.
더욱이, 이음편집 장치(1)에서, 트랜스포트 스트림(S10, S11)이 메모리(10)에 저장될 때, 이의 입력시간은 트랜스포트 스트림에 부가된다. 그러므로, 트랜스포트 스트림(S10, S11)이 입력시간부터 본연의 시스템 지연과 동일한 지연된 타이밍에서 출력된다면, 이들은 VBV 버퍼의 출력을 재스케쥴링할 필요없이 VBV 버퍼에 이상이 없도록 하면서 적합하게 출력될 수 있다.
(10) 다른 실시예
전술한 실시예는 이음편집된 스트림의 TS 패킷이 다른 스트림의 TS 패킷에 멀티플렉스되고 멀티플렉스된 트랜스포트 스트림이 출력되는 경우에 대해 기술하였으나, 본 발명은 이것으로 한정되지 않는다. 대안으로, 이음편집된 스트림의 TS 패킷만이 출력될 수 있다.
또한, 전술한 실시예에서, 각 구성요소를 독립된 모듈로서 기술하였으나, 본 발명은 이러한 구성으로 제한되지 않으며, 구성요소 일부를 모아 단일 모듈 형성될 수 있다.
더욱이, 전술한 실시예에서, 단일 메모리(10)는 각각의 구성요소에서 처리시간을 없애기 위해서 버스(9)를 통해 각각의 구성요소에 의해 공통으로 액세스될 수 있다. 그러나, 본 발명은 이러한 구성으로 제한되지 않으며, 대안으로 각각의 회로블록에서 처리시간을 없애기 위해서 각각의 구성요소간에 선입선출(FIFO) 버퍼가 제공될 수 있다.
더욱이, 전술한 실시예에서, 입력 트랜스포트 스트림은 패킷 식별 정보(PID)에 따라 재배열되며 트랜스포트 스트림을 분류하여 재배열하도록 패킷 식별 정보(PID)에 따라 메모리(10)에 그룹으로 형성되어 저장될 수 있다. 본 발명은 이러한 분류방식으로 제한되지 않는다. 대안으로, 입력 트랜스포트 스트림은 이들의 수신된 그룹 혹은 순서로 메모리에 저장될 수 있으며, 패킷 식별 정보(PID)에 기초하여 포인터 정보에 따라 분류될 수 있다.
더욱이, 전술한 실시예에서, 입력된 트랜스포트 스트림이 디멀티플렉스되고, 각각의 스트림에 대한 데이터가 함께 저장될 때, 다양한 정보에 대한 저장위치를 나타내는 포인터 정보는 스트림이 가상 기본 스트림으로 분해되게 각각의 스트림에 부가된다. 그러나, 본 발명은 이러한 가상 분해로 제한되지 않는다. 대안으로, 각각의 스트림은 실제로는 기본 스트림으로 분해될 수 있다.
더욱이, 전술한 실시예는 PID 룩업 테이블(16A, 16B) 내의 4개의 테이블(TB1 내지 TB4)의 병렬사용에 대해 기술하였으나, 본 발명은 이러한 특정한 테이블 개수로 한정되지 않는다. 임의의 개수의 병렬 테이블이라도 사용될 수 있다. 더욱이, PID 룩업 테이블은 캐시 방식, 혹은 예로서 N-웨이 조합에 따라 직접 매핑으로 구성될 수 있다.
더욱이, 전술한 실시예는 입력시간이 스케쥴링 목록에 등재된 경우에 대해 기술하였으나, 본 발명은 스케쥴링 목록 내에 출력시간의 등재로 제한될 수 없다. 대안으로, 출력시간은 부가정보의 일부로서 각각의 TS 패킷에 등재될 수 있다.
상기 기술된 본 발명에 따라, 입력 트랜스포트 스트림 내의 각각의 엔코드된 비디오 데이터 스트림은 각각의 가상의 원 기본 스트림으로서 분해되어 저장수단에 저장된다. 복수의 기본 스트림 내에 이음 결합될 스트림을 위한 수신기의 VBV 버퍼에서 발생하게 될 코드량이 분석되고, 이음편집 처리될 스트림은 그 분석결과에 기초하여 함께 이어진다. 원하는 량의 데이터는 서로 이어질 2개의 데이터 스트림간 이음점에 삽입되어 이어진 비디오 데이터 스트림을 생성한다. 이음편집된 비디오 스트림은 이음편집된 비디오 데이터 스트림에 대해 발생될 코드량에 기초하여 결정된 출력 타이밍에 따라 출력된다. 그럼으로써 전송하기 위해 패킷화된 비디오 데이터라도 데이터 결합 처리를 쉽게 수행할 수 있다.
전술한 바로부터 명백한 것들 중에서 상기 제시된 목적이 효율적으로 얻어짐을 알 수 있고, 본 발명의 정신 및 범위로부터 벗어나지 않고 제시된 구성 및 상기 방법을 실행함에 있어 어떤 변경이 행해질 수도 있으므로, 첨부한 도면에 보인 모든 설명은 예시적인 것이며 한정의 의미로 해석되지 않을 것으로 의도된 것이다.
다음의 청구항은 여기 기술된 본 발명의 포괄적이며 특정한 특징, 및 문언적으로 볼 때 이들 간 범위 내에 있을 수 있을 본 발명의 범위에 대한 모든 서술문을 모두 포함하도록 된 것임을 알아야 한다.

Claims (32)

  1. 복수의 패킷화된, 엔코드된 비디오 데이터 스트림을 포함하는 트랜스포트 스트림을 수신하며, 상기 엔코드된 비디오 데이터 스트림들을 이어 이음편집된 비디오 데이터 스트림을 발생하는 비디오 이음편집 장치에 있어서,
    상기 트랜스포트 스트림 내의 상기 복수의 패킷화된, 엔코드된 비디오 데이터 스트림을, 패키화하기 전의 가상-기본 스트림으로 분해하고, 상기 분해된 가상-기본 스트림을 소정의 저장수단에 저장하는 입력 처리수단;
    이음편집 조작될 상기 2개의 데이터 스트림을 수신하였을 때 디코딩하여 발생하게 되는 것으로서, 상기 저장수단에 저장된 상기 기본 스트림 중 2개의 데이터 스트림의 코드화된 데이터량을 분석하는 분석수단;
    상기 이음편집 조작될 상기 데이터 스트림을 상기 저장수단으로부터 읽고, 상기 스트림들을 서로 잇고, 상기 분석수단에 의한 분석결과에 기초하여 이음점에 부가적인 요구된 데이터량을 삽입하여 이음편집된 데이터 스트림을 생성하고, 상기 이음편집된 비디오 데이터 스트림을 상기 저장수단에 저장하는 데이터 처리수단; 및
    상기 분석수단에 의해 결정된 상기 코드화된 비트량에 기초하여 상기 이음편집된 비디오 데이터 스트림에 대한 출력 타이밍을 결정하고, 상기 결정된 출력 타이밍에 기초하여 상기 저장수단으로부터 읽은 상기 이음편집된 비디오 데이터 스트림을 출력하는 출력 처리수단을 포함하는 비디오 이음편집 장치.
  2. 제 1 항에 있어서, 상기 입력 처리수단은 포인터 정보를 상기 엔코드된 비디오 데이터 스트림 각각에 부가하면서 패킷 식별 정보에 따라 상기 각각의 엔코드된 비디오 데이터 스트림을 재배열하며, 상기 각각의 엔코드된 비디오 데이터 스트림을 상기 가상-기본 스트림으로 분해하여 상기 저장수단에 상기 엔코드된 비디오 데이터를 저장하는 비디오 이음편집 장치.
  3. 제 2 항에 있어서, 상기 입력 처리수단은 상기 저장수단의 저장위치에 대응하는 상기 패킷 식별 정보에 따라 배열된 주소 정보를 갖는 복수의 테이블을 포함하며, 상기 비디오 이음편집 장치는 병렬로 상기 복수의 테이블을 참조하면서 입력 데이터 스트림의 패킷 식별 정보에 대응하는 주소 정보를 불러들여, 상기 패킷 식별 정보에 따라 상기 각각의 엔코드된 비디오 데이터 스트림을 재배열하고 상기 주소정보에 기초하여 상기 저장수단에 상기 재배열된 비디오 데이터 스트림을 저장하는 비디오 이음편집 장치.
  4. 제 1 항에 있어서, 상기 데이터 처리수단은 상기 이음편집된 데이터 스트림측을 수신하여 디코드할 디코드 내의 버퍼가 오버플로하거나 언더플로하지 않게, 상기 이음편집 조작된 상기 데이터 스트림 각각에 대한 상기 디코드에서 발생하게되는 데이터량에 기초하여, 상기 부가 데이터로서, 요구된 수의 공 화상 및 스터핑 비트를 삽입하는 비디오 이음편집 장치.
  5. 제 1 항에 있어서, 상기 분석수단은 시분할 방식으로 이음편집될 적어도 2개 이상의 비디오 데이터 스트림을 분석하는 비디오 이음편집 장치.
  6. 제 1 항에 있어서, 상기 출력 처리수단은 상기 이음편집된 비디오 데이터 스트림 내의 상기 이음점 전후에 시간 스탬프가 연속하도록 새로운 상기 시간 스탬프를 부가하는 시간 스탬프 부가수단을 더 포함하는 비디오 이음편집 장치.
  7. 제 1 항에 있어서, 상기 출력 처리수단은 상기 출력된 이음편집된 비디오 데이터 스트림 내의 프로그램 클럭 기준을 정정하는 프로그램 클럭 기준 정정수단을 더 포함하는 비디오 이음편집 장치.
  8. 제 7 항에 있어서, 상기 프로그램 클럭 기준 정정수단은 이음편집한 후의 상기 출력 타이밍과 데이터가 이음편집되지 않았을 경우에 사용하게 되는 출력 타이밍간 시간차에 기초하여 상기 프로그램 클럭 기준을 정정하는 비디오 이음편집 장치.
  9. 제 1 항에 있어서, 상기 입력 처리 수단은 상기 각각의 엔코드된 비디오 데이터 스트림의 각각의 패킷이 상기 엔코드된 데이터 스트림 각각에 관련되어 입력되었던 입력시간을 저장하는 비디오 이음편집 장치.
  10. 제 9 항에 있어서, 이음편집 조작되지 않은 상기 엔코드된 비디오 데이터 스트림은 상기 이음편집된 비디오 데이터 스트림과 함께 출력되며, 상기 출력 처리수단은 상기 이음편집 조작되지 않은 상기 엔코드된 비디오 데이터 스트림에 대한 출력 타이밍을 명시하며, 상기 출력 타이밍은 상기 입력시간에 관계되는 비디오 이음편집 장치.
  11. 복수의 패킷화된, 엔코드된 비디오 데이터 스트림을 포함하는 트랜스포트 스트림을 수신하며, 상기 엔코드된 비디오 데이터 스트림들을 이어 이음편집된 비디오 데이터 스트림을 발생하는 비디오 이음편집 방법에 있어서,
    상기 트랜스포트 스트림 내의 상기 복수의 패킷화된, 엔코드된 비디오 데이터 스트림을, 패키화하기 전의 가상-기본 스트림으로 분해하는 단계;
    상기 분해된 가상-기본 스트림을 저장하는 단계;
    이음편집 조작될 상기 2개의 데이터 스트림을 수신하였을 때 디코딩하여 발생하게 되는 것으로서, 상기 기본 스트림 중 2개의 데이터 스트림의 코드화된 데이터량을 분석하는 단계;
    상기 이음편집 조작될 상기 데이터 스트림을 읽는 단계;
    상기 데이터 스트림들을 서로 잇는 단계;
    상기 분석수단에 의한 분석결과에 기초하여 이음점에서 부가적인 요구된 데이터량을 삽입하여 이음편집된 데이터 스트림을 생성하는 단계;
    상기 이음편집된 비디오 데이터 스트림을 저장하는 단계;
    상기 결정된 상기 코드화된 비트량에 기초하여 상기 이음편집된 비디오 데이터 스트림에 대한 출력 타이밍을 결정하는 단계; 및
    상기 결정된 출력 타이밍에 기초하여 상기 이음편집된 비디오 데이터 스트림을 출력하는 단계를 포함하는 비디오 이음편집 방법.
  12. 제 11 항에 있어서, 상기 각각의 엔코드된 비디오 데이터 스트림은 포인터 정보를 상기 엔코드된 비디오 데이터 스트림 각각에 부가하면서 패킷 식별 정보에 따라 재배열되며, 상기 각각의 엔코드된 비디오 데이터 스트림은 상기 가상 기본 스트림으로 분해되어 저장되는 비디오 이음편집 방법.
  13. 제 12 항에 있어서, 상기 패킷 식별 정보에 따라 배열된 상기 엔코드된 비디오 데이터 스트림의 저장위치에 대응하는 주소 정보를 갖는 복수의 테이블을 제공하는 단계;
    병렬로 상기 복수의 테이블을 참조하면서 주소 정보를 불러들이는 단계;
    상기 패킷 식별 정보에 따라 상기 각각의 엔코드된 비디오 데이터 스트림을 재배열하는 단계; 및
    상기 주소정보에 기초하여 상기 재배열된 비디오 데이터 스트림을 저장하는 단계를 더 포함하는 비디오 이음편집 방법.
  14. 제 11 항에 있어서, 상기 이음편집된 데이터 스트림측을 수신하여 디코드할 디코드 내의 버퍼가 오버플로하거나 언더플로하지 않게, 상기 이음편집 조작된 상기 데이터 스트림 각각에 대한 상기 디코드에서 발생하게되는 데이터량에 기초하여, 요구된 수의 공 화상 및 스터핑 비트를 삽입하는 단계를 더 포함하는 비디오 이음편집 방법.
  15. 제 11 항에 있어서, 시분할 방식으로 이음편집될 적어도 2개 이상의 비디오 데이터 스트림을 분석하는 단계를 더 포함하는 비디오 이음편집 방법.
  16. 제 11 항에 있어서, 상기 이음편집된 비디오 데이터 스트림 내의 상기 이음점 전후에 시간 스탬프가 연속하도록 새로운 상기 시간 스탬프를 상기 이음편집된 비디오 데이터 스트림에 부가하는 단계를 더 포함하는 비디오 이음편집 방법.
  17. 제 11 항에 있어서, 상기 출력된 이음편집된 비디오 데이터 스트림 내의 프로그램 클럭 기준을 정정하는 단계를 더 포함하는 비디오 이음편집 방법.
  18. 제 17 항에 있어서, 상기 프로그램 클럭 기준 정정단계는 이음편집한 후의 상기 출력 타이밍과 데이터가 이음편집되지 않았을 경우에 사용하게 되는 출력 타이밍간 시간차에 기초하여 상기 프로그램 클럭 기준을 정정하는 비디오 이음편집 방법.
  19. 제 11 항에 있어서, 상기 각각의 엔코드된 비디오 데이터 스트림의 각각의 패킷이 상기 엔코드된 데이터 스트림 각각에 관련되어 입력되었던 입력시간을 저장하는 단계를 더 포함하는 비디오 이음편집 방법.
  20. 제 19 항에 있어서, 이음편집 조작되지 않은 상기 엔코드된 비디오 데이터 스트림은 상기 이음편집된 비디오 데이터 스트림과 함께 출력되며, 상기 출력 처리수단은 상기 이음편집 조작되지 않은 상기 엔코드된 비디오 데이터 스트림에 대한 출력 타이밍은 상기 입력시간에 따라 명시되는 비디오 이음편집 방법.
  21. 제1 코드화된 비디오 스트림 및 제2 코드화된 비디오 스트림을 함께 잇는 이음편집 장치에 있어서,
    상기 제1 코드화된 비디오 스트림의 신택스 및 상기 제2 코드화된 비디오 스트림의 신택스를 분석하는 파서수단;
    이음점에서 상기 제1 코드화된 비디오 스트림 및 상기 제2 코드화된 비디오 스트림을 이어 서로 이어진 비디오 스트림을 발생하는 이음편집 수단; 및
    상기 이음편집된 비디오 스트림을 저장하는 코딩 버퍼가 오버플로하거나 언더플로하지 않도록 상기 이음편집된 비디오 스트림에 상기 제1 코드화된 비디오 스트림과 상기 제2 코드화된 비디오 스트림 사이에 더미 비트를 삽입하기 위해서 이음편짐 명령에 기초하여, 상기 이음편집 수단을 제어하기 위해 상기 파서수단으로부터의 코맨드에 따라 상기 이음편집 수단에 공급되는 상기 이음편집 명령을 발생하는 제어수단을 포함하는 이음편집 장치.
  22. 제 21 항에 있어서, 상기 파서수단은 상기 파서수단으로부터의 결과에 기초하여 상기 제1 코드화된 스트림을 보유하는 코덱 버퍼의 비트 점유도값 및 상기 제2 코드화된 스트림을 보유하는 코덱 버퍼의 비트 점유도를 시뮬레이트하는 이음편집 장치.
  23. 제 22 항에 있어서, 상기 제어수단은 상기 이음편집된 비디오 데이터 스트림을 보유하는 상기 코덱 버퍼의 상기 비트 점유도값이 상기 제2 코드화된 스트림을 보유하는 상기 코덱 버퍼의 상기 비트 점유도값과 같도록 상기 이음편집 수단을 제어하는 이음편집 장치.
  24. 제 23 항에 있어서, 상기 더미 데이터는 공 화상 및 스터핑 비트 중 적어도 하나를 포함하는 이음편집 장치.
  25. 제 24 항에 있어서, 상기 제어수단은 상기 제1 스트림의 마지막 화상의 비트 점유도값 및 상기 제2 스트림의 제1 화상의 비트 점유도값에 기초하여 상기 공 화상의 수 및 상기 스터핑 비트의 량을 계산하는 이음편집 장치.
  26. 제 25 항에 있어서, 상기 이음편집 수단은 상기 이음편집된 비디오 스트림을 보유하는 상기 코덱 버퍼의 상기 비트 점유도값을 증가시키기 위해 상기 공 화상을 삽입하며, 상기 이음편집된 비디오 스트림을 보유하는 상기 코덱 버퍼의 상기 비트 점유도값을 감소시키기 위해 상기 스터핑 비트를 채워 넣는 이음편집 장치.
  27. 제 26 항에 있어서, 상기 제어수단은 상기 공 화상의 수가 결정된 후에 채워 넣어질 스터핑 비트량을 결정하는 이음편집 장치.
  28. 제 22 항에 있어서, 상기 제어수단은 상기 이음편집된 비디오 스트림을 보유하는 상기 코덱 버퍼의 상기 점유도값 변화가 상기 제2 코드화된 스트림을 보유하는 상기 코덱 버퍼의 상기 점유도값의 변화와 일치하도록 상기 이음편집 수단을 제어하는 이음편집 장치.
  29. 제 21 항에 있어서, 상기 제어수단은 상기 이음편집된 비디오 스트림 내의 상기 제2 코드화된 비디오 스트림의 상기 시간 스탬프가 상기 이음편집된 비디오 스트림 내의 상기 제1 코드화된 비디오 스트림의 시간 스탬프로부터 연속하도록 상기 이음편집된 비디오 스트림의 시간 스탬프를 정정하는 이음편집 장치.
  30. 제 21 항에 있어서, 상기 제1 코드화된 스트림 및 상기 제2 코드화된 스트림을 저장하기 위한 메모리 수단을 더 포함하며,
    상기 제어수단은 포인터 정보를 제1 및 제2 코드화된 스트림에 부가하며, 상기 포인터 정보는 상기 메모리 수단에 저장된 상기 제1 및 제2 코드화된 스트림의 코덱 파라미터의 메모리 주소를 나타내며, 상기 이음편집 명령은 상기 포인터 정보를 사용함으로써 상기 메모리 수단으로부터 읽은 상기 코덱 파라미터에 기초하여 발생되는 이음편집 장치.
  31. 제1 코드화된 비디오 스트림 및 제2 코드화된 비디오 스트림을 함께 잇는 이음편집 장치에 있어서,
    상기 제1 코드화된 비디오 스트림의 신택스 및 상기 제2 코드화된 비디오 스트림의 신택스를 분석하는 파서수단;
    이음점에서 상기 제1 코드화된 비디오 스트림 및 상기 제2 코드화된 비디오 스트림을 스위칭하여 서로 이어진 비디오 스트림을 발생하는 이음편집 수단;
    상기 제2 코드화된 비디오 스트림이 상기 제1 코드호된 비디오 스트림에 이어지지 않았다면 발생하게 되는 상기 제2 코드화된 비디오 스트림의 버퍼 점유도에, 상기 이음편집된 비디오 스트림 내의 상기 제2 코드화된 비디오 스트림을 보유하는 버퍼의 버퍼 점유도가 일치하도록 상기 이음편집된 비디오 스트림 내의 상기 제1 코드화된 비디오 스트림과 상기 제2 코드화된 비디오 시트림 사이에 다수의 더미 비트를 삽입하도록 상기 이음편집 수단을 제어하는 제어수단을 포함하는 이음편집 장치.
  32. 제1 코드화된 비디오 스트림 및 제2 코드화된 비디오 스트림을 함께 잇는 이음편집 장치에 있어서,
    상기 제1 코드화된 비디오 스트림의 신택스 및 상기 제2 코드화된 비디오 스트림의 신택스를 분석하는 파서수단;
    이음점에서 상기 제1 코드화된 비디오 스트림 및 상기 제2 코드화된 비디오 스트림을 스위칭하여 서로 이어진 비디오 스트림을 발생하는 이음편집 수단;
    상기 제2 코드화된 비디오 스트림이 상기 이음편집 조작되지 않았다면 상기 이음편집 장치에 공급된 원래의 제2 코드화된 비디오 스트림의 결과로서 나타나게 되는 버퍼 점유도의 변화에, 상기 이음편집된 비디오 스트림 내의 상기 제2 코드화된 비디오 스트림의 버퍼 점유도값 변화가 일치하도록 상기 이음편집 수단을 제어하는 제어수단을 포함하는 이음편집 장치.
KR1019990007662A 1998-03-09 1999-03-09 비디오 이음편집 장치 및 비디오 이음편집 방법 Withdrawn KR19990077703A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5712198A JPH11261958A (ja) 1998-03-09 1998-03-09 映像編集装置及び映像編集方法
JP98-057121 1998-03-09

Publications (1)

Publication Number Publication Date
KR19990077703A true KR19990077703A (ko) 1999-10-25

Family

ID=13046732

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990007662A Withdrawn KR19990077703A (ko) 1998-03-09 1999-03-09 비디오 이음편집 장치 및 비디오 이음편집 방법

Country Status (5)

Country Link
US (1) US20050259946A1 (ko)
EP (1) EP0942603A3 (ko)
JP (1) JPH11261958A (ko)
KR (1) KR19990077703A (ko)
CN (1) CN1236267A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100939718B1 (ko) * 2003-07-21 2010-02-01 엘지전자 주식회사 개인 비디오 녹화 시스템 및 녹화 프로그램 편집 방법
KR20160016027A (ko) 2014-08-01 2016-02-15 임강준 수동식 다이어트용 허리운동기구

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11109114B2 (en) 2001-04-18 2021-08-31 Grass Valley Canada Advertisement management method, system, and computer program product
KR100327412B1 (ko) * 1999-08-02 2002-03-13 서평원 에러 정정을 위한 영상 부호화 및 복호화 방법
JP4389365B2 (ja) * 1999-09-29 2009-12-24 ソニー株式会社 トランスポートストリーム記録装置および方法、トランスポートストリーム再生装置および方法、並びにプログラム記録媒体
US7793076B1 (en) * 1999-12-17 2010-09-07 Intel Corporation Digital signals processor having a plurality of independent dedicated processors
KR100779410B1 (ko) * 2000-01-10 2007-11-26 코닌클리케 필립스 일렉트로닉스 엔.브이. Ｍｐｅｇ 시퀀스의 시작에서 시스템 시간 클럭을 설정하는 방법
GB2358539A (en) * 2000-01-21 2001-07-25 Sony Uk Ltd Data processing method which separates parameter data from coded data
US6988238B1 (en) * 2000-01-24 2006-01-17 Ati Technologies, Inc. Method and system for handling errors and a system for receiving packet stream data
US8284845B1 (en) 2000-01-24 2012-10-09 Ati Technologies Ulc Method and system for handling data
US6785336B1 (en) 2000-01-24 2004-08-31 Ati Technologies, Inc. Method and system for retrieving adaptation field data associated with a transport packet
US6778533B1 (en) 2000-01-24 2004-08-17 Ati Technologies, Inc. Method and system for accessing packetized elementary stream data
US6763390B1 (en) 2000-01-24 2004-07-13 Ati Technologies, Inc. Method and system for receiving and framing packetized data
US6885680B1 (en) 2000-01-24 2005-04-26 Ati International Srl Method for synchronizing to a data stream
US6804266B1 (en) 2000-01-24 2004-10-12 Ati Technologies, Inc. Method and apparatus for handling private data from transport stream packets
US7366961B1 (en) 2000-01-24 2008-04-29 Ati Technologies, Inc. Method and system for handling errors
JP4734690B2 (ja) * 2000-04-28 2011-07-27 ソニー株式会社 信号送出方法及び信号送出装置
US7113546B1 (en) 2000-05-02 2006-09-26 Ati Technologies, Inc. System for handling compressed video data and method thereof
US7095945B1 (en) 2000-11-06 2006-08-22 Ati Technologies, Inc. System for digital time shifting and method thereof
KR100470025B1 (ko) * 2001-06-15 2005-02-04 엘지전자 주식회사 디지털 데이터 스트림 기록장치 및 방법과, 그에 따른기록매체
JP2003230092A (ja) * 2002-02-04 2003-08-15 Sony Corp 情報処理装置および方法、プログラム格納媒体、並びにプログラム
JP3736504B2 (ja) * 2002-07-08 2006-01-18 ソニー株式会社 画像データ処理装置及び方法
JP4162629B2 (ja) * 2004-06-01 2008-10-08 三洋電機株式会社 デコーダ装置
WO2006022221A1 (ja) * 2004-08-25 2006-03-02 Sony Corporation 情報処理装置および情報処理方法、記録媒体、並びに、プログラム
KR100678277B1 (ko) * 2004-11-30 2007-02-02 삼성전자주식회사 멀티미디어 데이터 송수신 시스템에서 지연 시간에 대한측정값을 제공하는 지연 시간 측정 장치와 그 방법
KR100789365B1 (ko) * 2004-12-10 2007-12-28 한국전자통신연구원 지상파 디엠비 신호의 스플라이싱 장치 및 그 방법
JP4882269B2 (ja) * 2005-04-22 2012-02-22 ソニー株式会社 多重化装置および多重化方法、プログラム、並びに記録媒体
US7764717B1 (en) * 2005-05-06 2010-07-27 Oracle America, Inc. Rapid datarate estimation for a data stream multiplexer
JP4421537B2 (ja) 2005-09-14 2010-02-24 株式会社東芝 ストリーム生成装置
JP4634290B2 (ja) * 2005-11-29 2011-02-16 富士通株式会社 伝送装置
US20070248318A1 (en) * 2006-03-31 2007-10-25 Rodgers Stephane W System and method for flexible mapping of AV vs record channels in a programmable transport demultiplexer/PVR engine
JP4852384B2 (ja) * 2006-09-28 2012-01-11 Ｎｅｃパーソナルコンピュータ株式会社 トランスポートストリーム補正装置
US8155207B2 (en) * 2008-01-09 2012-04-10 Cisco Technology, Inc. Processing and managing pictures at the concatenation of two video streams
US8718388B2 (en) 2007-12-11 2014-05-06 Cisco Technology, Inc. Video processing with tiered interdependencies of pictures
US8542727B2 (en) * 2007-12-31 2013-09-24 Intel Corporation Systems and apparatuses for performing CABAC parallel encoding and decoding
US8886022B2 (en) 2008-06-12 2014-11-11 Cisco Technology, Inc. Picture interdependencies signals in context of MMCO to assist stream manipulation
US8971402B2 (en) 2008-06-17 2015-03-03 Cisco Technology, Inc. Processing of impaired and incomplete multi-latticed video streams
JP5169728B2 (ja) * 2008-10-23 2013-03-27 富士通株式会社 広告挿入ｖｏｄ配信方法及びｖｏｄサーバ
JP5152402B2 (ja) * 2009-02-27 2013-02-27 富士通株式会社 動画像符号化装置、動画像符号化方法及び動画像符号化用コンピュータプログラム
US8949883B2 (en) 2009-05-12 2015-02-03 Cisco Technology, Inc. Signalling buffer characteristics for splicing operations of video streams
US8437266B2 (en) * 2009-08-26 2013-05-07 Avaya Inc. Flow through call control
US20110317034A1 (en) * 2010-06-28 2011-12-29 Athreya Madhu S Image signal processor multiplexing
CN102595253B (zh) * 2011-01-11 2017-03-22 中兴通讯股份有限公司 一种传输流平滑拼接的方法和系统
WO2012140839A1 (ja) * 2011-04-11 2012-10-18 パナソニック株式会社 ストリーム生成装置およびストリーム生成方法
CN102843522B (zh) * 2011-06-24 2015-12-09 北京彩讯科技股份有限公司 基于pcie的视频拼接处理卡、其控制系统及控制方法
CN102629371A (zh) * 2012-02-22 2012-08-08 中国科学院光电技术研究所 基于实时盲图像复原技术的视频像质改善系统
JP6094126B2 (ja) * 2012-10-01 2017-03-15 富士通株式会社 動画像復号装置
TWI488502B (zh) * 2012-12-06 2015-06-11 Acer Inc 視訊編修方法與視訊編修裝置
US20150256601A1 (en) * 2014-03-10 2015-09-10 Palo Alto Research Center Incorporated System and method for efficient content caching in a streaming storage
US11146611B2 (en) 2017-03-23 2021-10-12 Huawei Technologies Co., Ltd. Lip synchronization of audio and video signals for broadcast transmission
CN108833945B (zh) * 2018-06-29 2021-12-17 井冈山电器有限公司 一种使用单通道dma同时传输多路ts流的方法及装置
CN110798731A (zh) * 2019-11-15 2020-02-14 北京字节跳动网络技术有限公司 视频数据的处理方法、装置、电子设备及计算机可读介质
CN110753259B (zh) * 2019-11-15 2022-01-25 北京字节跳动网络技术有限公司 视频数据的处理方法、装置、电子设备及计算机可读介质
CN113708890B (zh) * 2021-08-10 2024-03-26 深圳市华星光电半导体显示技术有限公司 数据编码方法、数据解码方法、存储介质及计算机设备
CN115237369B (zh) * 2022-09-23 2022-12-13 成都博宇利华科技有限公司 一种高精度信息戳标记方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07212766A (ja) * 1994-01-18 1995-08-11 Matsushita Electric Ind Co Ltd 動画像圧縮データ切り換え装置
US5534944A (en) * 1994-07-15 1996-07-09 Matsushita Electric Corporation Of America Method of splicing MPEG encoded video
GB9424436D0 (en) * 1994-12-02 1995-01-18 Philips Electronics Video editing buffer management
US5623424A (en) * 1995-05-08 1997-04-22 Kabushiki Kaisha Toshiba Rate-controlled digital video editing method and system which controls bit allocation of a video encoder by varying quantization levels
US6137834A (en) * 1996-05-29 2000-10-24 Sarnoff Corporation Method and apparatus for splicing compressed information streams
US5917830A (en) * 1996-10-18 1999-06-29 General Instrument Corporation Splicing compressed packetized digital video streams
US6038000A (en) * 1997-05-28 2000-03-14 Sarnoff Corporation Information stream syntax for indicating the presence of a splice point
JPH10285529A (ja) * 1997-04-04 1998-10-23 Sony Corp 画像編集装置および画像編集方法
US6101195A (en) * 1997-05-28 2000-08-08 Sarnoff Corporation Timing correction method and apparatus
US6301428B1 (en) * 1997-12-09 2001-10-09 Lsi Logic Corporation Compressed video editor with transition buffer matcher
CN1253017C (zh) * 1997-12-15 2006-04-19 松下电器产业株式会社 用于把视频目标记录在光盘上的记录设备及其方法
US6414998B1 (en) * 1998-01-27 2002-07-02 Sony Corporation Method and apparatus for inserting an image material
US6414988B1 (en) * 1999-05-12 2002-07-02 Qualcomm Incorporated Amplitude and phase estimation method in a wireless communication system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100939718B1 (ko) * 2003-07-21 2010-02-01 엘지전자 주식회사 개인 비디오 녹화 시스템 및 녹화 프로그램 편집 방법
US8498516B2 (en) 2003-07-21 2013-07-30 Lg Electronics Inc. Personal video recorder and control method thereof for combining first and second video streams
KR20160016027A (ko) 2014-08-01 2016-02-15 임강준 수동식 다이어트용 허리운동기구

Also Published As

Publication number Publication date
EP0942603A3 (en) 2002-05-08
US20050259946A1 (en) 2005-11-24
EP0942603A2 (en) 1999-09-15
CN1236267A (zh) 1999-11-24
JPH11261958A (ja) 1999-09-24

Similar Documents

Publication Publication Date Title
KR19990077703A (ko) 비디오 이음편집 장치 및 비디오 이음편집 방법
KR100538135B1 (ko) 정보 스트림 프레임 동기 방법 및 장치
US7697575B2 (en) Remultiplexing apparatus and method based on reallocated decoding time
KR100226528B1 (ko) 다중화 압축화상/음성데이타의 복호장치
EP0798932B1 (en) MPEG-2 transport decoder
US6785289B1 (en) Method and apparatus for aligning sub-stream splice points in an information stream
US6181712B1 (en) Method and device for transmitting data packets
US7292610B2 (en) Multiplexed data producing apparatus, encoded data reproducing apparatus, clock conversion apparatus, encoded data recording medium, encoded data transmission medium, multiplexed data producing method, encoded data reproducing method, and clock conversion method
US6449352B1 (en) Packet generating method, data multiplexing method using the same, and apparatus for coding and decoding of the transmission data
US20020041628A1 (en) Method and apparatus for splicing
EP0936816B1 (en) Video clock and framing signal extraction
US6577813B1 (en) Transmitting system and transmitting apparatus
US20030185238A1 (en) System for maintaining original delivery times in transport packets and method thereof
JP2001517040A (ja) 圧縮ビデオプログラムのシームレススプライシング
Macinnis The MPEG systems coding specification
US20020031330A1 (en) Storage and reproduction system, transport stream storage method, and transport stream reproduction method
CN1838773B (zh) 通过分析缓冲分组中的时标进行视频同步的装置和方法
JPH11205789A (ja) Ｍｐｅｇ２トランスポートストリーム伝送レート変換装 置
KR19980027646A (ko) 타임스탬프 보상을 이용한 비디오와 오디오 동기 방법 및 이를 이용한 mpeg-2 인코더 장치
JPH10126371A (ja) 多重化装置及び多重化方法
US6970514B1 (en) Signal processing device, signal processing method, decoding device, decoding method and recording medium
JPH11262002A (ja) データ解析装置及びデータ解析方法
JP2000134259A (ja) 伝送方法及び伝送装置
JPH08186822A (ja) 画像復号装置
Lu et al. Mechanisms of MPEG stream synchronization

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19990309

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid