KR20000042665A - 칩 사이즈 패키지 및 그의 제조 방법 - Google Patents
칩 사이즈 패키지 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR20000042665A KR20000042665A KR1019980058916A KR19980058916A KR20000042665A KR 20000042665 A KR20000042665 A KR 20000042665A KR 1019980058916 A KR1019980058916 A KR 1019980058916A KR 19980058916 A KR19980058916 A KR 19980058916A KR 20000042665 A KR20000042665 A KR 20000042665A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- diffusion barrier
- barrier layer
- pattern film
- land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
- H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Dicing (AREA)
Abstract
Description
Claims (4)
- 패드를 갖는 반도체 칩;금속 패턴으로 연결된 스위치 랜드와 확산 방지층을 갖는 구조로 이루어져, 상기 반도체 칩에 부착된 패턴 필름;상기 패턴 필름의 스위치 랜드와 반도체 칩의 패드를 연결하는 금속 와이어;상기 패턴 필름의 확산 방지층에 마운트된 솔더 범프;상기 솔더 범프 상에 형성된 볼 랜드;상기 볼 랜드가 노출되도록, 전체 구조 상부를 몰딩하는 봉지제; 및상기 봉지제에서 노출된 볼 랜드에 마운트된 솔더 볼을 포함하는 것을 특징으로 하는 칩 사이즈 패키지.
- 제 1 항에 있어서, 상기 반도체 칩의 패드는 양측을 따라 배치되고, 상기 패턴 필름의 스위치 랜드도 양측을 따라 배치되며, 상기 확산 방지층은 패턴 필름의 중앙에 배치된 것을 특징으로 하는 칩 사이즈 패키지.
- 제 1 항에 있어서, 상기 반도체 칩의 패드는 중앙을 따라 배치되고, 상기 패턴 필름의 중앙에는 와이어 본딩이 가능하도록 길게 개구부가 형성되고, 상기 개구부 양측으로 상기 스위치 랜드들이 배치되며, 상기 확산 방지층은 패턴 필름의 양측에 배치된 것을 특징으로 하는 칩 사이즈 패키지.
- 금속 패턴으로 연결된 스위치 랜드와 확산 방지층을 갖는 패턴 필름을 복수개의 반도체 칩이 구성된 웨이퍼에 부착하는 단계;상기 스위치 랜드와 반도체 칩의 패드를 금속 와이어로 연결하는 단계;상기 웨이퍼를 스크라이브 라인을 따라 절단하여 개개의 반도체 칩으로 분리하는 단계;베이스 프레임에 상기 패턴 필름의 확산 방지층 위치와 대응되는 위치마다 볼 랜드를 배치하고, 상기 각 볼 랜드에 솔더 범프를 마운트한 후, 상기 반도체 칩을 베이스 프레임에 포개서, 상기 확산 방지층과 솔더 범프 및 볼 랜드를 접합하는 단계;상기 반도체 칩과 베이스 프레임 사이 부분을 봉지제로 몰딩하고, 베이스 프레임에서 반도체 칩을 분리하는 단계; 및상기 봉지제에서 노출된 볼 랜드에 솔더 볼을 마운트하는 단계를 포함하는 것을 특징으로 하는 칩 사이즈 패키지 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980058916A KR20000042665A (ko) | 1998-12-26 | 1998-12-26 | 칩 사이즈 패키지 및 그의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980058916A KR20000042665A (ko) | 1998-12-26 | 1998-12-26 | 칩 사이즈 패키지 및 그의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000042665A true KR20000042665A (ko) | 2000-07-15 |
Family
ID=19565918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980058916A Ceased KR20000042665A (ko) | 1998-12-26 | 1998-12-26 | 칩 사이즈 패키지 및 그의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000042665A (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100429856B1 (ko) * | 2001-11-15 | 2004-05-03 | 페어차일드코리아반도체 주식회사 | 스터드 범프가 있는 웨이퍼 레벨 칩 스케일 패키지 및 그 제조 방법 |
| KR100830348B1 (ko) * | 2001-11-15 | 2008-05-20 | 페어차일드코리아반도체 주식회사 | 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법 |
| KR100881024B1 (ko) * | 2007-08-10 | 2009-02-05 | 에스티에스반도체통신 주식회사 | 고주파 특성을 개선하는 칩 스케일 패키지 및 그 제조방법 |
| US9142498B2 (en) | 2012-07-31 | 2015-09-22 | Samsung Electronics Co., Ltd. | Semiconductor devices having stacked solder bumps with intervening metal layers to provide electrical interconnections |
-
1998
- 1998-12-26 KR KR1019980058916A patent/KR20000042665A/ko not_active Ceased
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100429856B1 (ko) * | 2001-11-15 | 2004-05-03 | 페어차일드코리아반도체 주식회사 | 스터드 범프가 있는 웨이퍼 레벨 칩 스케일 패키지 및 그 제조 방법 |
| KR100830348B1 (ko) * | 2001-11-15 | 2008-05-20 | 페어차일드코리아반도체 주식회사 | 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법 |
| KR100881024B1 (ko) * | 2007-08-10 | 2009-02-05 | 에스티에스반도체통신 주식회사 | 고주파 특성을 개선하는 칩 스케일 패키지 및 그 제조방법 |
| US9142498B2 (en) | 2012-07-31 | 2015-09-22 | Samsung Electronics Co., Ltd. | Semiconductor devices having stacked solder bumps with intervening metal layers to provide electrical interconnections |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6818976B2 (en) | Bumped chip carrier package using lead frame | |
| KR100470386B1 (ko) | 멀티-칩패키지 | |
| KR100475619B1 (ko) | 배선 기판, 반도체 장치 및 배선 기판의 제조 방법 | |
| JP4400898B2 (ja) | チップサイズパッケージ及びその製造方法 | |
| US6232666B1 (en) | Interconnect for packaging semiconductor dice and fabricating BGA packages | |
| US6541848B2 (en) | Semiconductor device including stud bumps as external connection terminals | |
| US6740980B2 (en) | Semiconductor device | |
| US6924173B2 (en) | Semiconductor device and method for the fabrication thereof | |
| USRE46618E1 (en) | Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices | |
| KR100345166B1 (ko) | 웨이퍼 레벨 스택 패키지 및 그의 제조 방법 | |
| US20050054187A1 (en) | Method for forming ball pads of BGA substrate | |
| US20040089946A1 (en) | Chip size semiconductor package structure | |
| US20020003308A1 (en) | Semiconductor chip package and method for fabricating the same | |
| US7518211B2 (en) | Chip and package structure | |
| US6380062B1 (en) | Method of fabricating semiconductor package having metal peg leads and connected by trace lines | |
| KR100431307B1 (ko) | 캐패시터 내장형 칩 사이즈 패키지 및 그의 제조방법 | |
| US6730539B2 (en) | Method of manufacturing semiconductor device package | |
| KR20000042665A (ko) | 칩 사이즈 패키지 및 그의 제조 방법 | |
| JPH11186439A (ja) | 半導体パッケージ用基板及びその製造方法 | |
| US20070108609A1 (en) | Bumped chip carrier package using lead frame and method for manufacturing the same | |
| US20010000156A1 (en) | Package board structure and manufacturing method thereof | |
| US20050181538A1 (en) | Semiconductor device for wire-bonding and flip-chip bonding package and manufacturing method thereof | |
| KR100596764B1 (ko) | 웨이퍼 레벨 패키지 및 그의 제조방법 | |
| KR20000002808A (ko) | 볼 그리드 어레이 패키지 및 그의 제조방법 | |
| KR100247641B1 (ko) | 적층형 볼 그리드 어레이 패키지 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| T11-X000 | Administrative time limit extension requested |
St.27 status event code: U-3-3-T10-T11-oth-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
St.27 status event code: N-2-6-B10-B15-exm-PE0601 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-2-2-P10-P22-nap-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-2-2-P10-P22-nap-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-2-2-P10-P22-nap-X000 |