KR20000051177A - 하나의 라인 메모리를 이용한 리어 미러 구현 회로 및 그 방법 - Google Patents

하나의 라인 메모리를 이용한 리어 미러 구현 회로 및 그 방법 Download PDF

Info

Publication number
KR20000051177A
KR20000051177A KR1019990001467A KR19990001467A KR20000051177A KR 20000051177 A KR20000051177 A KR 20000051177A KR 1019990001467 A KR1019990001467 A KR 1019990001467A KR 19990001467 A KR19990001467 A KR 19990001467A KR 20000051177 A KR20000051177 A KR 20000051177A
Authority
KR
South Korea
Prior art keywords
line
address
counter value
image data
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1019990001467A
Other languages
English (en)
Inventor
김효주
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990001467A priority Critical patent/KR20000051177A/ko
Publication of KR20000051177A publication Critical patent/KR20000051177A/ko
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/74—Circuits for processing colour signals for obtaining special effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Studio Circuits (AREA)

Abstract

하나의 라인 메모리를 이용한 리어 미러 구현 회로 및 그 방법이 공개된다. 본 발명에 의한 하나의 라인 메모리를 이용한 리어 미러 구현 회로는 반전된 유효 영상신호에 응답하여 초기화되고, 유효 영상신호에 응답하여 클럭신호를 상향 카운팅하고, 상향 카운팅한 결과를 제1어드레스로서 발생하는 업 카운터, 반전된 유효 영상신호에 응답하여 초기화되고, 유효 영상신호에 응답하여 클럭신호를 소정의 초기값에서부터 하향 카운팅하고, 하향 카운팅한 결과를 제2어드레스로서 발생하는 다운 카운터, 제1어드레스와 제2어드레스를 각각 입력하고, 라인 신호에 응답하여 제1어드레스 또는 제2어드레스를 선택적으로 출력하는 어드레스 선택기 및 독출 신호에 응답하여 어드레스 선택기에서 출력되는 어드레스에 기록된 이전 라인의 영상 데이터를 독출하고, 기입 신호에 응답하여 어드레스 선택기에서 출력되는 어드레스에 외부로부터 입력되는 현재 라인의 영상 데이터를 기입하는 라인 메모리를 구비하는 것을 특징으로 하고, 업 카운터와 다운 카운터를 이용하여 상향 어드레스와 하향 어드레스를 각각 발생하고, 클럭신호를 독출 및 기입 인에이블 신호로 이용하여 라인 메모리에 기억된 이전 라인의 영상데이터를 독출한 다음 현재 입력되는 라인의 영상 데이터를 기입함으로써 하나의 라인 메모리를 이용하는 간단한 회로구성을 통해 리어 미러 기능을 수행할 수 있는 효과가 있다.

Description

하나의 라인 메모리를 이용한 리어 미러 구현 회로 및 그 방법{Circuit and method for effecting rear mirror by using one line memory}
본 발명은 특수 영상 신호 처리에 관한 것으로, 특히, 하나의 라인 메모리와 간단한 회로 구성을 통하여 리어 미러 기능을 구현할 수 있는 하나의 라인 메모리를 이용한 리어 미러 구현 회로 및 그 방법에 관한 것이다.
일반적으로, 리어 미러(rear mirror) 기능은 화면의 좌우 순서를 서로 바꾸는 영상 신호 처리의 특수 효과의 일종으로, 캠코더의 부가적인 특수효과로 제공하기도 한다. 또한, 대형 차량의 차량 후방 시야각을 확보하기 위해 차량 후면에 부착된 감시 카메라로 촬영되는 영상 신호를 리어 미러 기능을 이용하여 반전 시켜줌으로써 운전자가 차량 후방을 룸 미러(room mirror)를 이용하여 관찰하는 것과 동일한 효과를 가져오게 한다. 이러한 리어 미러 기능은 라인 메모리와 라인 메모리를 제어하는 메모리 제어 회로에 의해 구현이 가능하다.
도 1(a) 및 (b)는 특수 영상 처기 기능인 리어 미러 기능을 설명하기 위한 도면으로, 도 1(a)는 원래 촬영된 영상 화면을 나타내고, 도 1(b)는 리어 미러 기능에 의한 영상 화면을 나타내는 도면이다.
도 1(a) 및 (b)를 참조하면, 도 1(b)는 리어 미러 기능에 의해 도 1(a)에 도시된 바와 같이 원래 촬영된 영상 화면의 좌우가 서로 바뀌어 화면에 표시됨을 알 수 있다.
이제, 종래 기술에 의한 리어 미러 구현 회로를 첨부한 도면들을 참조하여 다음과 같이 설명한다.
도 2는 종래 기술에 의한 리어 미러 구현 회로를 설명하기 위한 개략적인 블록도로서, 독출 어드레스 발생부(10), 기입 어드레스 발생부(12), 제1 및 제2선택기(14 및 16)와 제1 및 제2라인 메모리(20 및 22)를 포함한다.
도 2를 참조하면, 독출 어드레스 발생부(10)는 클럭신호(CLK)를 하향 카운팅하여 독출 어드레스(RD_ADD)를 발생하고, 기입 어드레스 발생부(12)는 클럭신호(CLK)를 상향 카운팅하여 기입 어드레스(WR_ADD)를 발생한다. 제1선택기(14)는 독출 어드레스(RD_ADD)와 기입 어드레스(WR_ADD)를 입력하고, 라인 신호(L_ID)에 응답하여 독출 어드레스(RD_ADD) 또는 기입 어드레스(WR_ADD)를 선택적으로 출력한다. 또한, 제2선택기(16)는 기입 어드레스(WR_ADD)와 독출 어드레스(RD_ADD)를 입력하고, 라인 신호(L_ID)에 응답하여 기입 어드레스(WR_ADD) 또는 독출 어드레스(RD_ADD)를 선택적으로 출력한다.
이때, 라인 신호(L_ID)에 응답하여 제1선택기(14)가 기입 어드레스(WR_ADD)를 선택적으로 출력하면, 라인 신호(L_ID)에 응답하여 제2선택기(16)는 독출 어드레스(RD_ADD)를 선택적으로 출력한다. 여기서, 라인 신호(L_ID)는 현재 입력되는 라인이 짝수 번째 라인인가 또는 홀수 번째 라인인가에 따라 토글(toggle)되는 신호이다.
제1라인 메모리(20)는 독출/기입 인에이블 신호(R/W EN)에 응답하여, 제1선택기(14)에서 출력되는 독출 어드레스(RD_ADD)에 기입된 이전 라인의 영상 데이터를 독출하여 제1데이터 버스(24)을 통해 독출하고, 제1선택기(14)에서 출력되는 기입 어드레스(WR_ADD)에 제1데이터 버스(24)를 통해 입력되는 현재 라인의 영상 데이터를 기입한다. 또한, 제2라인 메모리(20)는 독출/기입 인에이블 신호(R/W EN)에 응답하여, 제2선택기(16)에서 출력되는 독출 어드레스(RD_ADD)에 기입된 이전 라인의 영상 데이터를 독출하여 제2데이터 버스(26)을 통해 독출하고, 제2선택기(16)에서 출력되는 기입 어드레스(WR_ADD)에 제2데이터 버스(26)를 통해 입력되는 현재 라인의 영상 데이터를 기입한다.
이때, 제1라인 메모리(20)가 독출/기입 인에이블 신호(R/W EN)에 응답하여 이전 라인의 영상 데이터를 독출하고 있으면, 제2라인 메모리(22)는 독출/기입 인에이블 신호(R/W EN)에 응답하여 현재 라인의 영상 데이터를 기입한다. 즉, 현재 입력되는 라인이 홀수 번째 라인이면, 라인 신호(L_ID)에 의해 제1라인 메모리(20)는 현재 입력되는 라인의 영상 데이터를 기입하고, 제2라인 메모리(22)는 기입된 이전 라인의 영상 데이터를 독출한다. 반면, 현재 입력되는 라인이 짝수 번째 라인이면, 라인 신호(L_ID)에 의해 제2라인 메모리(22)가 현재 입력되는 라인의 영상 데이터를 기입하고, 제1라인 메모리(20)는 기입된 이전 라인의 영상 데이터를 독출한다.
도 3a 및 도 3b는 도 2에 도시된 장치가 리어 미러 기능을 수행시 제1 및 제2라인 메모리(18 및 20)의 기입/독출 동작을 설명하기 위한 도면으로, 도 3a는 첫 번째 라인의 영상 데이터가 입력될 때의 동작을 보이고, 도 3b는 두 번째 라인의 영상 데이터가 입력될 때의 동작을 보인다.
도 3a 및 도 3b를 참조하면, 먼저, 홀수 번째 라인인 첫 번째 라인의 영상 데이터가 입력된다면, 라인 신호(L_ID)에 의해 제1라인 메모리(20)는 제1데이터 버스(24)를 통해 입력되는 도 3a의 (ㄱ)에 도시된 바와 같은 첫 번째 라인의 영상 데이터(D1t, D2t, …, DNt)를 도 3a의 (ㄴ)에 도시된 기입 어드레스(1, 2, …, N)에 순차적으로 기입한다. 그리고, 제2라인 메모리(22)는 라인 신호(L_ID)에 의해 도 3a의 (ㄷ)에 도시된 독출 어드레스(N, N-1, …, 1)에 기입된 이전 라인의 영상데이터(X)를 제2데이터 버스(26)를 통해 독출한다. 이때, 제1라인 메모리(20)가 첫번째 라인의 영상데이터를 기입하고 있으므로, 이전 라인 메모리는 유효하지 않은 영상데이터이다. 따라서, 제2라인 메모리(22)는 유효하지 않은 영상 데이터(X)를 독출한다.
이제, 짝수 번째 라인인 두 번째 라인의 영상 데이터가 입력된다면, 제2라인 메모리(22)는 라인 신호(L_ID)에 의해 제2데이터 버스(26)를 통해 입력되는 도 3b의 (ㄱ)에 도시된 바와 같은 두 번째 라인의 영상 데이터(D1t+1, D2t+1, …, DNt+1)를 도 3b의 (ㄴ)에 도시된 기입 어드레스(1, 2, …, N)에 순차적으로 기입한다. 그리고, 제1라인 메모리(20)는 라인 신호(L_ID)에 의해 도 3b의 (ㄷ)에 도시된 독출 어드레스(N, N-1, …, 1)에 기입된 이전 라인(첫 번째 라인)의 영상 데이터(DNt…, D2t, D1t)를 제1데이터 버스(24)를 통해 독출한다. 즉, 제1 및 제2라인 메모리(20 및 22)에 기입한 어드레스 순서와 반대되는 어드레스 순서로 기입된 영상 데이터를 독출함으로써, 영상의 좌우 순서를 바꾸는 리어 미러 기능을 구현할 수 있다.
이와 같이, 종래에는 두 개의 제1 및 제2라인 메모리(20 및 22)들을 이용하고, 상향되는 기입 어드레스(RD_ADD)와 하향되는 독출 어드레스(WR_ADD)에 의해 제1 및 제2라인 메모리(20 및 22)에 기입/독출 동작을 반복함으로써 리어 미러 기능을 수행할 수 있었다. 즉, 리어 미로 기능을 구현하기 위해 두 개의 메모리를 이용함으로써, 비용이 증가하고 회로가 복잡해지는 문제점이 발생한다.
본 발명이 이루고자 하는 기술적 과제는 하나의 라인 메모리를 이용하여 리어 미러 기능을 구현할 수 있는 리어 미로 구현 회로를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 하나의 라인 메모리를 이용하여 리어 미러 기능을 구현할 수 있는 리어 미러 구현 방법을 제공하는 데 있다.
도 1(a) 및 (b)는 특수 영상 처기 기능인 리어 미러 기능을 설명하기 위한 도면이다.
도 2는 종래 기술에 의한 리어 미러 구현 회로를 설명하기 위한 개략적인 블록도이다.
도 3a 및 도 3b는 도 2에 도시된 장치가 리어 미러 기능을 수행시 제1 및 제2라인 메모리의 기입/독출 동작을 설명하기 위한 도면이다.
도 4는 본 발명에 의한 하나의 라인 메모리를 이용한 리어 미러 구현 회로이다.
도 5(a)~(d)는 도 4에 도시된 회로를 구성하는 구성 요소들의 입/출력 파형도들이다.
도 6(a) 및 (b)는 도 4에 도시된 라인 메모리가 리어 미러 기능을 수행시 영상 데이터의 독출 및 기입 동작을 설명하기 위한 도면이다.
도 7은 본 발명에 의한 하나의 라인 메모리를 이용한 리어 미러 기능을 수행하는 방법을 설명하기 위한 플로우 챠트이다.
상기 과제를 이루기 위해, 본 발명에 의한 하나의 라인 메모리를 이용한 리어 미러 구현 회로는 반전된 유효 영상신호에 응답하여 초기화되고, 유효 영상신호에 응답하여 클럭신호를 상향 카운팅하고, 상향 카운팅한 결과를 제1어드레스로서 발생하는 업 카운터, 반전된 유효 영상신호에 응답하여 초기화되고, 유효 영상신호에 응답하여 클럭신호를 소정의 초기값에서부터 하향 카운팅하고, 하향 카운팅한 결과를 제2어드레스로서 발생하는 다운 카운터, 제1어드레스와 제2어드레스를 각각 입력하고, 라인 신호에 응답하여 제1어드레스 또는 제2어드레스를 선택적으로 출력하는 어드레스 선택기 및 독출 신호에 응답하여 어드레스 선택기에서 출력되는 어드레스에 기록된 이전 라인의 영상 데이터를 독출하고, 기입 신호에 응답하여 어드레스 선택기에서 출력되는 어드레스에 외부로부터 입력되는 현재 라인의 영상 데이터를 기입하는 라인 메모리를 구비하는 것을 특징으로 한다.
상기 다른 과제를 이루기 위해, 본 발명에 의한 하나의 라인 메모리를 이용한 리어 미러 기능 구현 방법은 라인 메모리로 입력되는 영상 데이터가 홀수 번째 라인인가를 판단하는 (a)단계, (a)단계에서 홀수 번째 라인이라고 판단되면, 카운터 값을 0으로 초기화하고 카운터 값을 하나씩 증가시키면서 어드레스를 발생하며, 라인 메모리는 어드레스에 기입된 이전 라인의 영상 데이터를 독출한 다음 어드레스에 현재 라인의 영상 데이터를 기입하는 (b)단계, 카운터 값이 N(여기서, N은 한 라인의 수평 화소수)인가를 판단하여, 카운터 값이 N이 아니라면 (b)단계로 진행하는 (c)단계, (a)단계에서 홀수 번째 라인이 아니라면 카운터 값을 (N+1)로 초기화하고 카운터 값을 하나씩 감소시키면서 어드레스를 발생하며, 라인 메모리는 어드레스에 기입된 이전 라인의 영상 데이터를 독출한 다음 어드레스에 현재 라인의 영상 데이터를 기입하는 (d)단계, 카운터 값이 1인가를 판단하여, 카운터 값이 1이 아니라면 (d)단계로 진행하는 (e)단계, (c)단계에서 카운터 값이 N이라고 판단되거나 또는 (e)단계에서 카운터 값이 1이라고 판단되면 다음 라인의 영상 신호를 받아들이는 (f)단계 및 리어 미러 기능을 계속 수행할 것인 가를 판단하여, 리어 미러 기능을 계속 수행하려면 (a)단계로 진행하는 (g)단계로 이루어지는 것을 특징으로 한다.
이제, 본 발명에 의한 하나의 라인 메모리를 이용한 리어 미러 구현 회로 및 그 방법을 첨부한 도면들을 참조하여 다음과 같이 설명한다.
도 4는 본 발명에 의한 하나의 라인 메모리를 이용한 리어 미러 구현 회로이다. 본 발명에 의한 리어 미러 구현 회로는 업 카운터(50), 다운 카운터(52), 어드레스 선택기(54) 및 라인 메모리(56)를 포함한다.
도 5(a)~(d)는 도 4에 도시된 회로를 구성하는 구성 요소들의 입/출력 파형도 들로서, 도 5(a)는 라인 신호(L_ID)를 나타내고, 도 5(b)는 유효 영상신호를 나타내고, 도 5(c)는 어드레스 선택기(54)에서 출력되는 어드레스를 나타내고, 도 5(d)는 클럭 신호(CLK)를 각각 나타낸다.
도 4 및 도 5(a)~(d)를 참조하면, 업 카운터(50)는 도 5(c)에 도시된 유효 영상신호(CBLK)가 '저'논리레벨이면 0(영)으로 초기화되고, 도 5(c)에 도시된 바와 같이 '고'논리레벨의 유효 영상신호(CBLK)에 응답하여 도 5(d)에 도시된 클럭 신호(CLK)를 상향 카운팅하여 제1어드레스(ADD1)를 발생한다. 이때, 유효 영상신호(CBLK)는 한 라인에서 유효 영상의 영역을 나타내는 신호이다. 즉, 유효 영상신호(CBLK)가 '고'논리레벨이면 이 때 발생되는 영상신호는 유효하고, '저'논리레벨이면 이 때 발생되는 영상신호는 유효하지 않음을 나타낸다.
다운 카운터(52)는 도 5(c)에 도시된 유효 영상신호(CBLK)가 '저'논리레벨이면 (N+1)(여기서, N은 한 라인의 수평화소 개수임)으로 초기화되고, 도 5(c)에 도시된 바와 같이 '고'논리레벨의 유효 영상신호(CBLK)에 응답하여 도 5(d)에 도시된 클럭 신호(CK)를 하향 카운팅하여 제2어드레스(ADD2)를 발생한다.
어드레스 선택기(54)는 업 카운터(50)에서 발생되는 제1어드레스(ADD1)와 다운 카운터(52)에서 발생되는 제2어드레스(ADD2)를 각각 입력하고, 도 5(a)에 도시된 라인 신호(L_ID)에 응답하여 제1어드레스(ADD1) 또는 제2어드레스(ADD2)를 선택적으로 출력한다. 여기서, 라인 신호(L_ID)는 데이터 버스(58)로 현재 입력되는 영상신호의 라인이 홀수 번째 라인인가 또는 짝수 번째 라인인 가를 나타내는 신호로서, 도 5(a)에 도시된 바와 같이 홀수 번째 라인이면 라인 신호(L_ID)가 '고'논리레벨을 갖고, 짝수 번째 라인이면 '저'논리레벨을 갖는다.
라인 메모리(56)는 독출 신호(RD)에 응답하여 어드레스 선택기(54)에서 출력되는 도 5(c)에 도시된 어드레스에 기록된 이전 라인의 영상 데이터를 독출하고, 기입 신호(WT)에 응답하여 어드레스 선택기(54)에서 출력되는 어드레스에 데이터 버스(58)로부터 입력되는 현재 라인의 영상 데이터를 기입한다. 이때, 라인 메모리의 독출 및 기입 신호(RE 및 WE)는 클럭 신호(CLK)를 이용할 수 있다. 즉, 도 5(d)에 도시된 클럭 신호(CLK)가 '고'논리레벨이면 독출 신호(RD)가 인에이블되어 기록된 이전 라인의 영상 데이터를 독출하고, 클럭 신호(CLK)가 '저'논리레벨이면 기입 신호(WT)가 인에이블되어 데이터 버스(58)로 입력되는 현재 라인의 영상 데이터를 기입한다.
도 6(a) 및 (b)는 도 4에 도시된 라인 메모리(56)가 리어 미러 기능을 수행시 영상 데이터의 독출 및 기입 동작을 설명하기 위한 도면으로, 도 6(a)는 데이터 버스(58)로 첫 번째 라인의 영상 데이터가 입력될 때의 동작을 보이고, 도 6(b)는 데이터 버스(58)로 두 번째 라인의 영상 데이터가 입력될 때의 동작을 보인다.
먼저, 도 6(a)를 참조하면, 데이터 버스(58)로 첫 번째 라인의 영상 데이터가 입력되면, 홀수 번째 라인이 입력되므로 라인 신호(L_ID)는 '고'논리레벨을 갖는다. '고'논리레벨의 라인 신호(L_ID)에 의해 어드레스 선택기(54)는 업 카운터(50)에 의해 1부터 N까지 상향되는 제1어드레스(ADD1)를 독출/기입 어드레스로서 발생한다. 즉, 라인 메모리(56)는 상향되는 제1어드레스(ADD1)에 기록된 이전 라인의 영상 데이터를 먼저 독출한 다음 현재 입력되는 영상 데이터를 기입한다. 그러나, 데이터 버스(58)로 첫 번째 라인의 영상 데이터가 입력되는 경우, 이 전 라인에 대한 유효한 정보가 없으므로 독출되는 데이터는 유효하지 않은 데이터 'X'가 출력된다.
예컨대, 도 5(c)에 도시된 바와 같이 업 카운터(50)가 '1'을 카운트하면, 라인 메모리(56)는 도 5(d)에 도시된 클럭 신호(CLK)가 '고'논리레벨일 때, 데이터 버스(58)을 통해 어드레스 '1'에 기입된 영상 데이터(X)를 먼저 독출한다. 그 다음 어드레스 '1'에 데이터 버스(58)를 통해 입력되는 첫 번째 라인의 제1영상 데이터(D1t)를 기입한다. 또한, 업 카운터(50)가 '2'를 카운트하면, 라인 메모리(56)는 도 5(d)에 도시된 클럭 신호(CLK)가 '고'논리레벨일 때, 데이터 버스(58)를 통해 어드레스 '2'에 기입된 영상 데이터(X)를 먼저 독출한다. 그 다음 어드레스 '2'에 데이터 버스(58)를 통해 입력되는 첫 번째 라인의 제2영상 데이터(D2t)를 기입한다. 이와 같이, 업 카운터(50)에서 발생되는 제1어드레스(ADD1)에 상응하여 데이터 버스(58)로 입력되는 첫 번째 라인의 영상 데이터를 라인 메모리(56)에 기입한다.
그 다음, 데이터 버스(58)로 두 번째 라인의 영상 데이터가 입력되면, 짝수 번째 라인이 입력되므로 라인 신호(L_ID)는 '저'논리레벨을 갖는다. '저'논리레벨의 라인 신호(L_ID)에 의해 어드레스 선택기(54)는 다운 카운터(50)에 의해 N부터 1까지 하향되는 제2어드레스(ADD2)를 독출/기입 어드레스로서 발생한다. 즉, 라인 메모리(56)는 하향되는 제2어드레스(ADD2)에 기록된 이 전 라인(첫 번째 라인)의 영상 데이터를 먼저 독출한 다음 현재 입력되는 라인(두 번째 라인)의 영상 데이터를 기입한다.
예컨대, 도 5(c)에 도시된 바와 같이 다운 카운터(50)가 'N'을 카운트하면, 라인 메모리(56)는 도 5(d)에 도시된 클럭 신호(CLK)가 '고'논리레벨일 때, 데이터 버스(58)을 통해 어드레스 'N'에 기입된 첫 번째 라인의 영상 데이터(DNt)를 먼저 독출한다. 그 다음 클럭 신호(CLK)가 '저'논리레벨이 되면, 어드레스 'N'에 데이터 버스(58)를 통해 입력되는 두 번째 라인의 제1영상 데이터(D1t+1)를 기입한다. 또한, 다운 카운터(50)가 '(N-1)'을 카운트하면, 라인 메모리(56)는 도 5(d)에 도시된 클럭 신호(CLK)가 '고'논리레벨일 때, 데이터 버스(58)을 통해 어드레스 '(N-1)'에 기입된 첫 번째 라인의 영상 데이터(DN-1t)를 먼저 독출한다. 그 다음 클럭 신호(CLK)가 '저'논리레벨이 되면 어드레스 '(N-1)'에 데이터 버스(58)를 통해 입력되는 두 번째 라인의 제2영상 데이터(D2t+1)를 기입한다.
도시하지는 않았지만, 데이터 버스(58)로 세 번째 라인의 영상 데이터가 입력되면, 홀수 번째 라인이 입력되므로 라인 신호(L_ID)는 '고'논리레벨을 갖는다. '고'논리레벨의 라인 신호(L_ID)에 의해 어드레스 선택기(54)는 업 카운터(50)에 의해 상향되는 제1어드레스(ADD1)를 독출/기입 어드레스로서 발생한다. 즉, 라인 메모리(56)는 하향되는 제1어드레스(ADD1)에 기록된 이 전 라인(두 번째 라인)의 영상 데이터를 먼저 독출한 다음 현재 입력되는 라인(세 번째 라인)의 영상 데이터를 기입한다.
예컨대, 도 5(c)에 도시된 바와 같이 업 카운터(50)가 '1'을 카운트하면, 라인 메모리(56)는 도 5(d)에 도시된 클럭 신호(CLK)가 '고'논리레벨일 때, 데이터 버스(58)을 통해 어드레스 '1'에 기입된 두 번째 라인의 영상 데이터(DNt+1)를 먼저 독출한다. 그 다음 클럭 신호(CLK)가 '저'논리레벨이 되면, 어드레스 '1'에 데이터 버스(58)를 통해 입력되는 세 번째 라인의 제1영상 데이터(D1t+2)를 기입한다. 또한, 업 카운터(50)가 '(2)'를 카운트하면, 라인 메모리(56)는 도 5(d)에 도시된 클럭 신호(CK)가 '고'논리레벨일 때, 데이터 버스(58)을 통해 어드레스 '(2)'에 기입된 이 전 라인(두 번째 라인)의 영상 데이터(DN-1t+1)를 먼저 독출한다. 그 다음 클럭 신호(CLK)가 '저'논리레벨이 되면 어드레스 '(N-1)'에 데이터 버스(58)를 통해 입력되는 현재 라인(세 번째 라인)의 제2영상 데이터(D2t-1)를 기입한다.
이와 같이, 데이터 버스(58)로 입력되는 현재 라인이 홀수 번째 라인인가 또는 짝수 번째 라인인가에 따라 업 카운터(50) 또는 다운 카운터(52)에서 발생되는 제1어드레스(ADD1) 또는 제2어드레스(ADD2)에 기입된 이 전 라인의 영상 데이터를 먼저 독출한 다음, 현재 입력되는 라인의 영상 데이터를 기입함으로써, 하나의 라인 메모리로 리어 미러 기능을 수행할 수 있게된다.
도 7은 본 발명에 의한 하나의 라인 메모리를 이용한 리어 미러 기능을 수행하는 방법을 설명하기 위한 플로우 챠트로서, 현재 입력되는 라인이 홀수 번째 라인인 가를 판단하여, 카운터 값을 업/다운 카운팅하면서 독출/기입 어드레스를 발생하는 단계들(제100~145단계), 카운터 값이 N 또는 1에 도달하면 라인 번호(L_ID)를 하나 증가하여 독출/기입 어드레스를 발생하는 단계들을 반복 진행하는 단계들(제125 및 제150~160단계)로 이루어진다.
도 7을 참조하여 하나의 라인 메모리를 이용하여 리어 미러 기능을 수행하는 방법은 먼저 현재 입력되는 영상신호의 라인(L_ID)이 홀수 번째 라인인가를 판단한다(제100단계). 제100단계에서, 입력되는 영상신호의 라인(L_ID)이 홀수 번째 라인이면 카운터 값(CNT)을 0으로 초기화한 다음(제105단계), 카운터 값(CNT)을 하나 증가시킨다(제110단계). 제110단계 후에, 현재의 카운터 값(CNT)을 독출 어드레스로 하여, 라인 메모리(56)에 기입된 이전 라인의 영상 데이터를 데이터 버스(58)를 통해 독출한다(제115단계). 제115단계 후에, 현재의 카운터 값(CNT)을 기입 어드레스로 하여, 데이터 버스(58)를 통행 현재 입력되는 라인의 영상 데이터를 기입한다(제120단계). 제120단계 후에, 카운터 값(CNT)이 N에 도달하였는가를 판단하여 아직 카운터 값(CNT)이 N에 도달하지 않았으면 제110단계로 진행한다(제125단계). 여기서, N은 한 라인의 수평화소 개수로서, 제120단계는 한 라인에서 발생되는 영상 데이터를 라인 메모리(56)에 모두 독출/기입하였는가를 판단하는 단계이다.
반면, 제100단계에서 현재 입력되는 영상신호의 라인(L_ID)이 짝수 번째 라인이라면, 카운터 값(CNT)을 (N+1)로 초기화한 다음(제130단계), 카운터 값(CNT)을 하나 감소시킨다(제135단계). 제135단계 후에, 현재의 카운터 값(CNT)을 독출 어드레스로 하여, 라인 메모리(56)에 기입된 이전 라인의 영상 데이터를 데이터 버스(58)를 통해 독출한다(제140단계). 제140단계 후에, 현재의 카운터 값(CNT)을 기입 어드레스로 하여, 데이터 버스(58)를 통해 입력되는 현재 라인의 영상 데이터를 기입한다(제145단계). 제145단계 후에, 카운터 값(CNT)이 '1'에 도달하였는가를 판단하여 아직 카운터 값(CNT)이 '1'에 도달하지 않았으면 제135단계로 진행한다(제150단계). 이때, 제150단계는 한 라인에서 발생되는 영상 데이터를 라인 메모리(56)에 모두 독출/기입하였는가를 판단하는 단계이다.
한편, 제125단계에서 카운터 값(CNT)이 'N'에 도달하였거나 또는 제150단계에서 카운터 값(CNT)이 '1'에 도달하였으면, 다음 라인(L_ID+1)의 영상 데이터를 받아들이고(제155단계), 리어 미러 기능을 계속 수행하려면 제100단계로 진행하여(제160단계) 이상에서 설명한 단계들을 반복 수행함으로써, 리어 미러 기능을 수행한다.
상술한 바와 같이, 본 발명에 의한 하나의 라인 메모리를 이용한 리어 미러 구현 회로 및 그 방법은 업 카운터와 다운 카운터를 이용하여 상향 어드레스와 하향 어드레스를 각각 발생하고, 클럭신호를 독출 및 기입 인에이블 신호로 이용하여 라인 메모리에 기억된 이전 라인의 영상데이터를 독출한 다음 현재 입력되는 라인의 영상 데이터를 기입함으로써 하나의 라인 메모리를 이용하는 간단한 회로구성을 통해 리어 미러 기능을 수행할 수 있는 효과가 있다.

Claims (6)

  1. 반전된 유효 영상신호에 응답하여 초기화되고, 유효 영상신호에 응답하여 클럭신호를 상향 카운팅하고, 상향 카운팅한 결과를 제1어드레스로서 발생하는 업 카운터;
    상기 반전된 유효 영상신호에 응답하여 초기화되고, 상기 유효 영상신호에 응답하여 상기 클럭신호를 소정의 초기값에서부터 하향 카운팅하고, 하향 카운팅한결과를 제2어드레스로서 발생하는 다운 카운터;
    상기 제1어드레스와 상기 제2어드레스를 각각 입력하고, 라인 신호에 응답하여 상기 제1어드레스 또는 상기 제2어드레스를 선택적으로 출력하는 어드레스 선택기; 및
    독출 신호에 응답하여 상기 어드레스 선택기에서 출력되는 어드레스에 기록된 이전 라인의 영상 데이터를 독출하고, 기입 신호에 응답하여 상기 어드레스 선택기에서 출력되는 어드레스에 외부로부터 입력되는 현재 라인의 영상 데이터를 기입하는 라인 메모리를 구비하는 것을 특징으로 하는 하나의 라인 메모리를 이용한 리어 미러 구현 회로.
  2. 제1항에 있어서, 상기 다운 카운터의 상기 소정의 초기값은 한 라인의 수평화소수인 것을 특징으로 하는 하나의 라인 메모리를 이용한 리어 미러 구현 회로.
  3. 제1항에 있어서, 상기 라인 메모리는 상기 클럭신호가 제1논리레벨이면 상기 독출 신호가 인에이블되어 기록된 영상 데이터를 독출하고, 상기 클럭신호가 상기 제1논리레벨과 상보적인 제2논리레벨이면 상기 기입 신호가 인에이블되어 입력되는 영상 데이터를 기입하는 것을 특징으로 하는 하나의 라인 메모리를 이용한 리어 미로 구현 회로.
  4. 하나의 라인 메모리를 이용하여 리어 미러 기능을 구현하는 방법에 있어서,
    (a)상기 라인 메모리로 입력되는 영상 데이터가 홀수 번째 라인인가를 판단하는 단계;
    (b)상기 (a)단계에서 홀수 번째 라인이라고 판단되면, 카운터 값을 0으로 초기화하고 상기 카운터 값을 하나씩 증가시키면서 어드레스를 발생하며, 상기 라인 메모리는 상기 어드레스에 기입된 이전 라인의 영상 데이터를 독출한 다음 상기 어드레스에 현재 라인의 영상 데이터를 기입하는 단계;
    (c)상기 카운터 값이 N(여기서, N은 한 라인의 수평 화소수)인가를 판단하여, 상기 카운터 값이 N이 아니라면 상기 (b)단계로 진행하는 단계;
    (d)상기 (a)단계에서 홀수 번째 라인이 아니라면 상기 카운터 값을 (N+1)로 초기화하고 상기 카운터 값을 하나씩 감소시키면서 상기 어드레스를 발생하며, 상기 라인 메모리는 상기 어드레스에 기입된 이전 라인의 영상 데이터를 독출한 다음 상기 어드레스에 현재 라인의 영상 데이터를 기입하는 단계;
    (e)상기 카운터 값이 1인가를 판단하여, 상기 카운터 값이 1이 아니라면 상기 (d)단계로 진행하는 단계;
    (f)상기 (c)단계에서 상기 카운터 값이 N이라고 판단되거나 또는 상기 (e)단계에서 상기 카운터 값이 1이라고 판단되면 다음 라인의 영상 신호를 받아들이는 단계; 및
    (g)상기 리어 미러 기능을 계속 수행할 것인 가를 판단하여, 상기 리어 미러 기능을 계속 수행하려면 상기 (a)단계로 진행하는 단계로 이루어지는 것을 특징으로 하는 하나의 라인 메모리를 이용하여 리어 미러 기능을 구현하는 방법.
  5. 제4항에 있어서, 상기 (b) 및 (c)단계들은
    (h)상기 카운터 값을 0으로 초기화하는 단계;
    (i)상기 카운터 값을 하나 증가시키는 단계;
    (j)제1논리레벨의 클럭신호에 응답하여 상기 카운터 값을 독출 어드레스로하여 상기 라인 메모리에 기입된 이전 라인의 영상 데이터를 독출하는 단계; 및
    (j)상기 제1논리레벨과 상보적인 제2논리레벨의 클럭신호에 응답하여 상기 카운터 값을 기입 어드레스로 하여 상기 라인 메모리에 현재 라인의 영상 데이터를 기입하는 단계; 및
    (k)상기 카운터 값이 N인가를 판단하여 상기 카운터 값이 N이 아니라면 상기 (i)단계로 진행하고, 상기 카운터 값이 N이라면 상기 (f)단계로 진행하는 단계로 이루어지는 것을 특징으로 하는 하나의 라인 메모리를 이용하여 리어 미러 기능을 구현하는 방법.
  6. 제4항에 있어서, 상기 (d)단계는
    (l)상기 카운터 값을 (N+1)로 초기화하는 단계;
    (m)상기 카운터 값을 하나 감소시키는 단계;
    (n)제1논리레벨의 클럭신호에 응답하여 상기 카운터 값을 독출 어드레스로하여 상기 라인 메모리에 기입된 이전 라인의 영상 데이터를 독출하는 단계; 및
    (o)상기 제2논리레벨의 클럭신호에 응답하여 상기 카운터 값을 기입 어드레스로 하여 상기 라인 메모리에 현재 라인의 영상 데이터를 기입하는 단계; 및
    (p)상기 카운터 값이 1인가를 판단하여 상기 카운터 값이 1이 아니라면 상기 (m)단계로 진행하고, 상기 카운터 값이 1이라면 상기 (f)단계로 진행하는 단계로 이루어지는 것을 특징으로 하는 하나의 라인 메모리를 이용하여 리어 미러 기능을 구현하는 방법.
KR1019990001467A 1999-01-19 1999-01-19 하나의 라인 메모리를 이용한 리어 미러 구현 회로 및 그 방법 Ceased KR20000051177A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990001467A KR20000051177A (ko) 1999-01-19 1999-01-19 하나의 라인 메모리를 이용한 리어 미러 구현 회로 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990001467A KR20000051177A (ko) 1999-01-19 1999-01-19 하나의 라인 메모리를 이용한 리어 미러 구현 회로 및 그 방법

Publications (1)

Publication Number Publication Date
KR20000051177A true KR20000051177A (ko) 2000-08-16

Family

ID=19571746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990001467A Ceased KR20000051177A (ko) 1999-01-19 1999-01-19 하나의 라인 메모리를 이용한 리어 미러 구현 회로 및 그 방법

Country Status (1)

Country Link
KR (1) KR20000051177A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0785261A (ja) * 1993-09-13 1995-03-31 Fuji Xerox Co Ltd 鏡像処理装置
KR960030681A (ko) * 1995-01-28 1996-08-17 구자홍 광폭티브이용 화면두배주사 및 화면종횡비 변환장치
JPH10191185A (ja) * 1996-12-20 1998-07-21 Canon Inc 画像信号処理装置
KR19980082981A (ko) * 1997-05-10 1998-12-05 김영환 라인메모리를 이용한 녹화 방지장치 및 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0785261A (ja) * 1993-09-13 1995-03-31 Fuji Xerox Co Ltd 鏡像処理装置
KR960030681A (ko) * 1995-01-28 1996-08-17 구자홍 광폭티브이용 화면두배주사 및 화면종횡비 변환장치
JPH10191185A (ja) * 1996-12-20 1998-07-21 Canon Inc 画像信号処理装置
KR19980082981A (ko) * 1997-05-10 1998-12-05 김영환 라인메모리를 이용한 녹화 방지장치 및 방법

Similar Documents

Publication Publication Date Title
US5424995A (en) Static random access memory allowing reading angle rotation
KR100339258B1 (ko) Ｆｉｆｏ메모리장치 및 그 제어방법
US7103702B2 (en) Memory device
KR970064171A (ko) 영상 반전 장치
KR20000051177A (ko) 하나의 라인 메모리를 이용한 리어 미러 구현 회로 및 그 방법
KR100386045B1 (ko) 영상신호처리회로
KR100539636B1 (ko) 디지탈 카메라
JP3646839B2 (ja) デジタルオシロスコープ
JPS5851269B2 (ja) デイスプレイ装置
KR930008059B1 (ko) 프로그래머블 적응적 데이타 스캔회로
JP2007135118A (ja) 信号発生装置
JP2839768B2 (ja) 画像回転回路
JPH02135880A (ja) 撮像装置
KR100683383B1 (ko) 내부 메모리를 줄인 디지털 방송 수신 시스템의 비디오디스플레이 프로세서
KR100328376B1 (ko) 표시제어회로
JPH06326921A (ja) 画像メモリー装置
JPS6085681A (ja) 画像情報処理システム
JPS5983454A (ja) フオ−ムパタ−ン発生装置
JPH0432592B2 (ko)
JPH11164265A (ja) 信号変換回路
JPH11205731A (ja) ディジタルカメラ
JPH0775016A (ja) 映像表示装置
JPS6064384A (ja) パタ−ン表示方法
JPH05244529A (ja) ライン配列補正装置
KR19990075063A (ko) 국부영상확대장치 및 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19990119

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20031027

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19990119

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20051110

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20060424

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20051110

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I