KR20000073612A - 클럭지연 보상장치 - Google Patents

클럭지연 보상장치 Download PDF

Info

Publication number
KR20000073612A
KR20000073612A KR1019990017017A KR19990017017A KR20000073612A KR 20000073612 A KR20000073612 A KR 20000073612A KR 1019990017017 A KR1019990017017 A KR 1019990017017A KR 19990017017 A KR19990017017 A KR 19990017017A KR 20000073612 A KR20000073612 A KR 20000073612A
Authority
KR
South Korea
Prior art keywords
clock
buffer
data
signal
start signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019990017017A
Other languages
English (en)
Other versions
KR100321981B1 (ko
Inventor
조희창
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990017017A priority Critical patent/KR100321981B1/ko
Publication of KR20000073612A publication Critical patent/KR20000073612A/ko
Application granted granted Critical
Publication of KR100321981B1 publication Critical patent/KR100321981B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0091—Transmitter details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야
클럭지연 보상장치에 관한 기술이다.
나. 발명이 해결하고자 하는 기술적 과제
고속 스위치에서 서로 다른 클럭을 사용하는 스위치 접속장치에서 소모전류를 줄이며, 클럭지연을 보상하는 클럭지연 보상장치를 제공한다.
다. 발명의 해결방법의 요지
본 발명은 고속 스위칭 시스템의 스위치 접속장치의 클럭지연 보상장치로서, 가입자 접속부로부터 수신되는 데이터를 수신하여 버퍼로 데이터와 수신클럭을 출력하며 저전압 차동시그널 소자로 이루어진 수신부와, 상기 수신클럭을 반전하여 출력하는 제1반전기와, 기준클럭을 발생하여 출력하는 기준클럭 발생부와, 상기 기준클럭 발생부로부터 출력되는 기준클럭을 반전하여 출력하는 제2반전기와, 기준 셀 시작신호를 발생하여 출력하는 기준 셀 시작신호 발생부와, 상기 제1반전기의 클럭과 상기 수신부의 데이터와 상기 제2반전기의 클럭을 수신하며 데이터의 저장량에 따른 상태신호를 출력하고 데이터의 기록 및 독취시 선입선출에 의해 기록하고 독취하는 버퍼와, 상기 수신부로부터 수신되는 데이터 중 셀 시작신호와, 수신클럭과, 기준클럭과 기준 셀 시작신호로부터 기록신호 및 독취신호를 상기 버퍼로 출력하는 버퍼 제어부와, 상기 수신부와 연결되는 가입자 접속부가 저전압 차동시그널 소자를 사용함을 특징으로 한다.
라. 발명의 중요한 용도
고속 스위치를 사용하는 스위치 접속장치에 사용된다.

Description

클럭지연 보상장치{APPARATUS FOR RECOMPENSING DELAY OF CLOCK}
본 발명은 클럭 지연 보상장치에 관한 것으로, 특히 비동기 전송모드(ATM: Asynchronous Transfer Mode) 교환기에서 셀의 송수신시 스위칭 장치와 인터페이스되는 장치에서 클록 지연을 보상하는 장치에 관한 것이다.
통상적으로 교환 시스템의 종류로는 기계식 교환 시스템과, 반전자식 교환 시스템 및 전전자식 교환 시스템으로 구분된다. 그리고 장래에 보급될 비동기 전송모드 교환 시스템에 대한 연구가 활발히 이루어지고 있다. 비동기 전송모드 교환 시스템은 송수신되는 데이터가 매우 고속이므로 스위치의 속도가 빨라야 하며 인터페이스되는 장치도 데이터를 고속으로 송수신할 수 있어야 한다. 이때 스위치와 인터페이스되는 장치는 가입자로부터 수신되는 데이터를 스위치로 송신하기 위한 클럭과 스위치로부터 수신되는 데이터를 가입자로 송신하기 위한 클럭이 서로 다른 경우가 있다. 이와 같이 서로 다른 클럭을 사용할 경우 클럭의 지연에 의해 송수신되는 데이터가 유실될 수 있으며, 데이터의 유실은 교환 시스템의 신뢰도를 저하시키며, 서비스의 질을 저하시키는 문제로 발전하게 된다. 그러므로 모든 통신장치에서는 기준 클록에 맞추어 데이터를 송수신하게 된다. 그런데 서로 상이한 클럭을 사용할 경우 데이터가 유실되지 않게 하기 위해 많은 클럭 지연회로들이 개발되어 있으며, 또한 현재에도 많은 연구가 진행중이다.
한편 전자기기에서 사용되는 장치들은 대체로 소모 전류를 줄이기 위해 저전압 소자들을 이용하여 설계하려는 연구가 활발이 진행되고 있다. 이러한 연구에 힘입어 개발된 저전압 차동시그널(Low Voltage Differential Signal:이하 LVDS라 칭함) 소자가 있다. 그런데 LVDS는 노트북과 같은 소형 컴퓨터 등에만 극히 제한적으로 사용되고 있을 뿐 교환 시스템과 같은 장치에는 아직 사용되지 못하고 있다. 그러므로 비동기 전송모드 교환 시스템의 스위치 접속장치에서 클럭의 지연을 보상하는 장치는 아직까지 개발되지 않았으며, 이와 같은 장치가 제공되지 않았고 더욱이 LVDS를 이용한 클럭의 지연을 보상하는 장치는 제공되지 못하고 있다.
따라서 본 발명의 목적은 비동기 전송모드 교환 시스템의 스위치 접속장치에서 서로 다른 클럭을 사용할 경우 클럭간의 오차를 보상하기 위한 클럭지연 보상장치를 제공함에 있다.
본 발명의 다른 목적은 비동기 전송모드 교환 시스템의 클록 지연 보상장치에 LVDS를 사용하여 소모전력을 줄일 수 있는 클록 지연 보상장치를 제공함에 있다.
도 1은 본 발명의 바람직한 실시예에 따른 클록 지연 보상장치의 블록 구성도,
도 2는 본 발명의 바람직한 버퍼에서 클럭지연을 보상하기 위한 장치의 상세한 블록 구성도,
도 3은 본 발명에 따라 버퍼에 데이터 기록시 각 신호의 타이밍도,
도 4는 본 발명에 따라 버퍼에 기록된 데이터 독취시 각 신호의 타이밍도.
상기한 목적들을 달성하기 위한 본 발명은 고속 스위칭 시스템의 스위치 접속장치의 클럭지연 보상장치로서, 가입자 접속부로부터 수신되는 데이터를 수신하여 버퍼로 데이터와 수신클럭을 출력하며 저전압 차동시그널 소자로 이루어진 수신부와, 상기 수신클럭을 반전하여 출력하는 제1반전기와, 기준클럭을 발생하여 출력하는 기준클럭 발생부와, 상기 기준클럭 발생부로부터 출력되는 기준클럭을 반전하여 출력하는 제2반전기와, 기준 셀 시작신호를 발생하여 출력하는 기준 셀 시작신호 발생부와, 상기 제1반전기의 클럭과 상기 수신부의 데이터와 상기 제2반전기의 클럭을 수신하며 데이터의 저장량에 따른 상태신호를 출력하고 데이터의 기록 및 독취시 선입선출에 의해 기록하고 독취하는 버퍼와, 상기 수신부로부터 수신되는 데이터 중 셀 시작신호와, 수신클럭과, 기준클럭과 기준 셀 시작신호로부터 기록신호 및 독취신호를 상기 버퍼로 출력하는 버퍼 제어부와, 상기 수신부와 연결되는 가입자 접속부가 저전압 차동시그널 소자를 사용함을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 1은 본 발명의 바람직한 실시예에 따라 비동기 전송모드 교환 시스템의 스위치부에 적용된 클럭 지연 보상장치의 블록 구성도이다. 이하에서 스위치 입출력 접속부(10)와 스위치부(20)의 구성 및 동작을 살펴본다. 송수신 접속부(14)는 다수의 가입자와 연결되며, 가입자로부터 데이터를 수신하여 제1송신부(11)로 출력하며, 제1수신부(12)로부터 수신된 데이터를 해당 가입자로 송신한다. 클럭 분배기(13)는 제1수신부로부터 수신된 클럭을 복원하여 제1송신부(11)와 송수신 접속부(14)로 출력한다. 제1송신부(11)는 송수신 접속부(14)로부터 수신된 데이터를 클럭 분배기(13)로부터 수신된 클럭에 동기되어 스위치부(20)로 송신한다. 또한 제1수신부(12)는 스위치부(20)로부터 수신된 데이터를 송수신 접속부(14)로 출력한다. 또한 제1송신부(11)와 제1수신부(12)는 본 발명에 따라 LVDS를 사용한다.
스위치 접속부(20)의 제2수신부(21)와 제2송신부(22) 또한 본 발명에 따라 LVDS를 사용하며, 제2수신부(21)는 제1송신부(11)로부터 수신된 데이터를 클럭과 데이터로 분리하여 버퍼(23)에 저장한다. 버퍼(23)는 선입선출의 버퍼를 사용하며, 버퍼 제어부(24)의 제어에 의해 데이터를 기록하거나 기록된 데이터를 스위치 송수신부(25)로 출력한다. 클럭 생성부(30)는 송신을 위한 클럭과 버퍼(23)에 기록 또는 읽기 위한 클럭을 제공한다. 스위치 송수신부(25)는 버퍼로부터 수신된 데이터를 비동기 전송모드 교환 시스템의 스위치로 송신하기 위한 형태로 변환하여 스위치로 송신하며, 스위치로부터 수신된 데이터를 제2송신부(22)에서 처리 가능한 데이터로 변환하여 출력한다. 버퍼 제어부(24)는 클럭 생성부(30)로부터 수신되는 클럭에 동기되어 버퍼(23)를 제어한다.
도 2는 본 발명의 바람직한 버퍼에서 클럭지연을 보상하기 위한 장치의 상세한 블록 구성도이다. 제2수신부(21)는 제1송신부(11)로부터 수신된 데이터를 제1데이터 라인을 통해 버퍼(23)로 출력하며, 수신클럭(Rclk)을 버퍼 제어부(24)와 제1반전기(41)로 출력한다. 제1반전기(41)는 제2수신부(21)로부터 수신되는 수신클럭을 반전하여 버퍼(41)로 출력한다. 또한 제2수신부(21)로부터 제1데이터 라인을 통해 출력되는 수신 셀시작 신호(RxSOC)를 버퍼 제어부(24)로 출력한다. 버퍼(23)는 버퍼 제어부(24)로부터 기록신호(WEN)신호를 수신할 경우 제1데이터 라인을 통해 수신되는 데이터를 수신하여 기록하며, 읽기신호(REN)신호 수신시 제2데이터 라인을 통해 기록된 데이터의 순서에 맞추어 데이터를 스위치 송수신부(25)로 출력한다. 버퍼(23)는 기록된 데이터가 없는 경우 엠티 플레그 신호(EF)와 버퍼의 모든 기록 영역에 데이터가 기록된 경우 풀 플레그 신호(FF)를 버퍼 제어부(24)로 출력한다. 이하에서 풀 플레그 신호와 엠티 플레그 신호를 총칭하여 버퍼상태 신호라 칭한다. 셀 시작신호(SOC) 발생부(31)는 버퍼 제어부(24)와 스위치 송수신부(25)로 셀시작신호(SOC)를 출력한다. 클럭 생성부(32)는 버퍼 제어부(24)와 스위치 송수신부(25)와 제2반전기(42)로 기준클럭 신호(Refclk)를 출력한다. 그러면 제2반전기(42)는 수신된 기준클럭 신호를 반전하여 버퍼(23)로 출력한다.
도 3은 본 발명에 따라 버퍼에 데이터 기록시 각 신호의 타이밍도이다. 이하 도 2 내지 도 3을 참조하여 버퍼에 데이터 기록시 따라 클럭지연을 보상하기 위한 과정을 상세히 설명한다. 기준클럭 발생부(32)는 도 3에 도시한 바와 같은 기준클럭신호(Refclk)를 버퍼 제어부(24)와 스위치 송수신부(25)와 제2반전기(42)로 계속적으로 출력하며, 제2반전기(42)는 도 3에 도시한 바와 같이 반전하여 버퍼(23)로 출력한다. 그리고 셀 시작신호 발생부(31)는 스위치로부터 스위치 송수신부(25)로 셀 데이터가 수신될 경우 기준 셀 시작신호(기준 SOC)를 출력한다. 반면에 송신할 셀의 시작을 알리는 셀 시작신호(SOC)는 제2수신기(24)로부터 제1데이터 라인을 통해 버퍼 제어부(24)로 출력된다. 셀 시작신호(SOC)와 기준 셀 시작신호(기준 SOC)는 기준클럭의 한주기 동안 하이상태로 유지된다.
셀 시작신호가 소정의 시점에 하이로 천이하고 기준클럭의 한주기 후인 a시점에 로우로 천이할 경우 제2수신부(21)는 제1데이터 라인을 통해 버퍼(23)로 데이터를 한주기 단위로 출력한다. 그러면 버퍼 제어부(24)는 a시점에 버퍼(23)로 기록신호(WEN)를 출력한다. 버퍼(23)는 제2반전기(42)에 의해 반전 클럭신호에 의해 기록 또는 읽기가 되므로 b시점에 버퍼(23)에 데이터가 기록된다. 이와 같이 제1데이터 라인을 통해 수신되는 데이터는 c시점, d시점, …, e시점, f시점, g시점 등에서 데이터가 버퍼(23)에 기록된다.
도 4는 본 발명에 따라 버퍼에 기록된 데이터 독취시 각 신호의 타이밍도이다. 이하 도 2 내지 도 3을 참조하여 상기 도 3의 과정에 의해 기록된 데이터의 데이터 독취 과정을 상세히 설명한다. 기준클럭신호(Refclk)는 클럭 발생기(32)로부터 계속적으로 출력되며, 반전기(42)는 기준클럭신호를 반전하여 버퍼(23)로 출력한다. 그러면 버퍼(23)는 반전클럭에 동기되어 데이터를 출력한다. 셀 시작신호 발생부(31)는 셀의 송신시점에 기준 셀 시작신호(기준 SOC)를 출력한다. 그러면 버퍼 제어부(24)는 버퍼(23)로부터 수신되는 버퍼상태 신호를 검사한다. 버퍼 제어부(24)는 a시점에서 기준 셀 시작신호를 수신할 경우 버퍼(23)에 기록된 데이터가 없으므로 b시점이 되어도 읽기 시작신호(REN)를 출력하지 않는다. 그런데 c시점에 버퍼상태 신호가 버퍼(23)에 읽을 데이터가 있을 경우 이를 확인하게 된다. 그리고 버퍼 제어부(24)는 d시점에 기준 셀 시작신호가 수신될 경우 버퍼(23)로 읽기신호(REN)를 출력한다. 그러면 f시점부터 제2데이터 라인을 통해 스위치 송수신부(25)로 데이터가 독취되어 출력된다. 이때 데이터의 독취 클럭은 반전클럭이 된다. 이와 같은 과정을 통해 데이터를 서로 다른 클럭을 사용하는 시스템에서 상호간에 사용되는 클럭에 맞추어 데이터를 출력할 수 있게 된다.
상술한 바와 같이 비동기 전송모드 교환 시스템의 가입자가 송신할 데이터와 가입자로 수신되는 가입자 접속부간 서로 다른 클럭을 사용할 경우 버퍼를 이용하여 데이터의 클럭의 지연을 보상할 수 있으며, 저전압 소자를 이용함으로써 소비 전력을 낮출 수 있는 잇점이 있다.

Claims (3)

  1. 고속 스위칭 시스템의 스위치 접속장치의 클럭지연 보상장치에 있어서,
    가입자 접속부로부터 수신되는 데이터를 수신하여 버퍼로 데이터와 수신클럭을 출력하는 수신부와,
    상기 수신클럭을 반전하여 출력하는 제1반전기와,
    기준클럭을 발생하여 출력하는 기준클럭 발생부와,
    상기 기준클럭 발생부로부터 출력되는 기준클럭을 반전하여 출력하는 제2반전기와,
    기준 셀 시작신호를 발생하여 출력하는 기준 셀 시작신호 발생부와,
    상기 제1반전기의 클럭과 상기 수신부의 데이터와 상기 제2반전기의 클럭을 수신하며 데이터의 저장량에 따른 상태신호를 출력하고 데이터의 기록 및 독취시 선입선출에 의해 기록하고 독취하는 버퍼와,
    상기 수신부로부터 수신되는 데이터 중 셀 시작신호와, 수신클럭과, 기준클럭과 기준 셀 시작신호로부터 기록신호 및 독취신호를 상기 버퍼로 출력하는 버퍼 제어부로 구성됨을 특징으로 하는 클럭지연 보상장치.
  2. 제1항에 있어서, 상기 수신부가,
    저전압 차동시그널 소자를 사용함을 특징으로 하는 클럭지연 보상장치.
  3. 제2항에 있어서,
    상기 수신부와 연결되는 가입자 접속부가 저전압 차동시그널 소자를 사용함을 특징으로 하는 클럭지연 보상장치.
KR1019990017017A 1999-05-12 1999-05-12 클럭지연 보상장치 Expired - Fee Related KR100321981B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990017017A KR100321981B1 (ko) 1999-05-12 1999-05-12 클럭지연 보상장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990017017A KR100321981B1 (ko) 1999-05-12 1999-05-12 클럭지연 보상장치

Publications (2)

Publication Number Publication Date
KR20000073612A true KR20000073612A (ko) 2000-12-05
KR100321981B1 KR100321981B1 (ko) 2002-02-04

Family

ID=19585087

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990017017A Expired - Fee Related KR100321981B1 (ko) 1999-05-12 1999-05-12 클럭지연 보상장치

Country Status (1)

Country Link
KR (1) KR100321981B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101649288B1 (ko) 2016-06-27 2016-08-18 주식회사 엔빌드 놀이터용 조형물 시공 방법
KR101649312B1 (ko) 2016-04-08 2016-08-18 주식회사 엔빌드 놀이터용 조형물
CN114003543A (zh) * 2021-10-29 2022-02-01 西安微电子技术研究所 一种高速串行总线时钟补偿方法及系统

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100053401A (ko) * 2008-11-12 2010-05-20 주식회사 테라칩스 통신 클럭 또는 통신 데이터의 보상방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960007673B1 (ko) * 1992-12-29 1996-06-08 조백제 클럭 복원 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101649312B1 (ko) 2016-04-08 2016-08-18 주식회사 엔빌드 놀이터용 조형물
KR101649288B1 (ko) 2016-06-27 2016-08-18 주식회사 엔빌드 놀이터용 조형물 시공 방법
CN114003543A (zh) * 2021-10-29 2022-02-01 西安微电子技术研究所 一种高速串行总线时钟补偿方法及系统
CN114003543B (zh) * 2021-10-29 2023-07-07 西安微电子技术研究所 一种高速串行总线时钟补偿方法及系统

Also Published As

Publication number Publication date
KR100321981B1 (ko) 2002-02-04

Similar Documents

Publication Publication Date Title
EP0525221A1 (en) Quasi-synchronous information transfer and phase alignment means for enabling same
US6249875B1 (en) Interface circuit using plurality of synchronizers for synchronizing respective control signals over a multi-clock environment
WO1999048235A1 (en) System and method for multiplexing serial links
CN207718357U (zh) 一种fifo存储器
KR100321981B1 (ko) 클럭지연 보상장치
US6438143B1 (en) Image packet communications system
US7248663B2 (en) Apparatus and method for transforming data transmission speed
EP2075707B1 (en) Method for transmitting audio streams and audio stream transmitting system thereof
CN100470530C (zh) 通过时分复用数据总线互连彼此通信的印刷电路板的装置
US7107474B2 (en) Data transfer unit and method
KR100453349B1 (ko) 서로 다른 물리계층의 데이터 정합 장치 및 방법
CN118535514B (zh) 高速口安全收发fc数据的系统与方法
CN114584661B (zh) 一种适用于回波抵消设备的异常处理方法及装置
CN114564441B (zh) 片上系统、数据处理方法及计算机设备
KR100313933B1 (ko) 데이터전송제어장치
KR0175446B1 (ko) 송신 유토피아 장치
KR100234335B1 (ko) 앰팩(mpeg) 데이터의 전송장치
KR100208280B1 (ko) 선입선출 제어부를 갖는 데이터 전송 장치
KR100416799B1 (ko) 슬래이브 모드 소자간 유토피아 인터페이스방법
JP2923891B2 (ja) 連続セル受信情報転送方法および連続セル受信情報転送システム
KR900007547Y1 (ko) 시리얼 피포를 이용한 독립동기 방식 구성회로
JPH03265239A (ja) クロック乗換え回路
KR100210754B1 (ko) Lancam을 이용한 양방향 vpi/vci 변환회로
KR100258071B1 (ko) 4 채널을 다중화하기 위한 유티오피아이에이 인터페이스용 읽기제어 신호 발생회로
KR20000039673A (ko) 유토피아 인터페이스에 적합한 동기 및 비동기 버퍼 제어 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20100113

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20100113

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000