KR20000076706A

KR20000076706A - 라그랑제 다항식 보간법을 이용한 채널 왜곡의 보상 방법및 시스템

Info

Publication number: KR20000076706A
Application number: KR1020000008474A
Authority: KR
Inventors: 로버트케이밍 키유
Original assignee: 루센트 테크놀러지스 인크
Priority date: 1999-02-22
Filing date: 2000-02-22
Publication date: 2000-12-26
Also published as: BR0000847A; EP1032168A2; JP2000253080A; AU1639800A; CN1265544A; CA2298273A1

Abstract

디지털 이동 무선 전송에 있어, 전송 채널의 왜곡을 측정하고 수정하는 새로운 방법이 제공된다. 공지된 파일롯 심볼들이 데이터 스트림에 삽입된다. 수신기에서, 파일롯 심볼들의 공지된 값들의 왜곡은 채널 왜곡을 나타낸다. 공지된 파일롯 심볼들의 수신된 값들의 라그랑제 보간은 파일롯 심볼들내의 채널 왜곡을 추정하는데 이용된다.

Description

라그랑제 다항식 보간법을 이용한 채널 왜곡의 보상 방법 및 시스템{Method and system for compensation of channel distortion using lagrange polynomial interpolation}

발명의 분야

본 발명은 디지털 신호 처리에 관한 것으로, 보다 구체적으로는 디지털 이동 무선 전송에서의 채널 왜곡을 보상하는 것에 관한 것이다.

발명의 배경

디지털 이동 무선 통신은 전송 채널의 왜곡에 의해 장애가 일어난다. 이동중의 전송기나 수신기로 인한 도플러 효과 및 반사로 인한 전파(propagation)의 다중 경로들은 상기 왜곡의 2가지 주요 원인이다. 이 왜곡의 보상은 DS-CDMA(Direct Sequence Code Division Multiple Access) 시스템에서 특히 중요하다. 정확한 채널 왜곡 보상은 DS-CDMA 시스템이 비간섭성 지연 폐쇄 트래킹 모드에 비해 여러 장점들을 갖는 간섭성 DLL(delay-locked tracking loop) 모드에서 동작할 수 있게 한다. 간섭성 DLL 동작 모드는 비간섭성 DLL 모드에 비하여 3dB 만큼 더 배경 노이즈를 감소시키며, 동일한 BER(Bit Error Rate)에 대해서는 보다 더 적은 전송 파워 출력을 필요로 한다.

디지털 이동 무선 채널에서의 왜곡은 채널 이득의 진폭 및 위상 변동으로서 주로 나타난다. 채널 이득이 정확히 추정될 수 있는 경우에, 채널 왜곡에 대한 양호한 보상이 달성될 수 있다. 채널 이득의 양호한 추정을 얻는 한가지 방법은 데이터 스트림내의 규칙적 간격마다의 주지의 심볼들을 삽입하는 것에 기초한 것이다. 이들 심볼들이 수신기에서 복원되는 경우에, 시간 변동 채널 이득에 의해 야기되는 그들의 주지된 값들의 소정의 편차가 얻어진다. 이들 편차로부터, 채널 이득이 추정될 수 있다. 주지의 심볼들의 그러한 삽입 및 복원에 대해 각종 방법들이 공지되어 있지만, 모두 제약이 있다. 예컨대, 그러한 한가지 추정 방법은 한 번에 겨우 몇 개의 심볼만을 이용하고 있는데, 이는 노이즈에 대해 약점이 되게 한다. 또다른 방법의 예는 추정 공식의 고정된 세트를 결정하기 위해 실험적인 방법을 이용한다. 이들 고정된 추정 공식은 실제 채널에서의 동작 동안에 존재하는 변동 조건들에 적합하지 못하다.

발명의 개요

본 발명은 데이터 스트림내로의 주지된 파일롯 심볼들의 주기적 삽입에 기초하여 디지털 이동 무선 전송 시스템에서의 진폭 및 위상의 급속한 변동에 대해 효과적으로 추정하고 보상하는 방법을 제공한다. 다수의 연속 심볼들이 삽입되고 연속 수신된 값들이 랜덤 노이즈를 극복하기 위하여 평균화된다. 이들 평균화된 값들은 복합적인 랜덤 채널 이득의 샘플들을 제공한다. 이들 샘플들은 라그랑제 다항식 방법에 의한 보간에 이용되어 각각의 채널 데이터 심볼에 의한 결과인 진폭 및 위상 분포의 값들이 얻어진다.

도 1은 통상적인 DS-CDMA 수신기의 블록도.

도 2는 QPSK(quadrature phase shift keying) 변조를 도시한 도면.

도 3은 각 블록의 개시시에 삽입된 파일롯 심볼들을 갖는 블록들로 분할된 데이터 스트림의 블록도.

도 4는 기본적인 채널 추정 및 보상 처리기를 도시한 도면.

도 5는 WMSA(weighted multi-slot averaging) 방법을 이용한 채널 추정 및 보상 처리기를 도시한 도면.

도 6은 본 발명의 방법에 따른 채널 추정 및 보상 처리기를 도시한 도면.

〈도면의 주요 부분에 대한 부호의 설명〉

100 : 안테나 102 : RF 수신기/복조기

104 : 필터 106 : 채널추정 및 보상처리기

108 : RAKE 컴바인더 110 : 디코더

402, 410 : 아날로그 대 디지털 샘플 회로

406 : 블록 동기화 모듈 408 : 심볼 동기화 모듈

411, 414, 416, 418 : 복소 승산기 412, 512 : 지연 라인

424 : 인버터 520 : 복소 가산기

534 : 복소 평균화 모듈

상세한 설명

본 발명은 데이터가 디지털 모드에서 전송되는 무선 통신 시스템에서의 향상된 채널 이득 결정 방법에 관한 것이다. 이하에서는, DS-CDMA 무선 시스템에 기초한 양호한 실시예에 대하여 본 발명의 방법의 응용에 대해 기술한다. 그러나, 본 발명의 방법이 각종 디지털 무선 시스템들에 응용될 수 있다는 것은 당업자들에게는 명백할 것이다.

도 1은 기존 기술의 통상적인 DS-CDMA 수신 시스템의 블록도이다. 안테나(100)는 확산 스펙트럼 RF(radio frequency) 신호를 수신한다. 통상적인 캐리어 주파수는 2GHz로서 통상적인 5MHz의 대역폭을 갖는다. RF 수신기/복조기(102)가 캐리어 주파수로부터 다운 변환된다. 그 결과는 통상 32kbps(kilobits per second)로 엔고드된 데이터 스트림에 의해 변조되고, 통상 4.096Mbps(megachips per second)로 확산 신호에 의해 재변조되는 아날로그 기저대역 신호이다. ("칩(chip)"이란 확산 신호의 1 싸이클 시간에 대한 표준 용어이다). 매치된 필터(104)는 확산 신호의 위상과의 상호 관계에 의해 확산 신호를 제거한다. 남아있는 아날로그 기저대역 신호는 채널 추정 및 보상 처리기(106)에 의해 처리도어 엔코드된 데이터를 추정한다.

안테나(100)에서 수신된 RF 신호는 일반적으로 소스 전송의 다중 영상의 중첩을 포함하고-상이한 지연의 전파의 상이한 경로를 표현함- 필터(104) 및 보상 처리기(106)의 많은 예들이 전파의 여러 최강 경로들 각각으로부터 엔코드된 데이터 스트림의 추정치를 추출하는데 이용된다. RAKE 컴바인더(108)는 최초 엔코드된 데이터의 보다 높은 신뢰도로 컴바인된 추정치를 생성하도록 상기 추정치들을 선형적으로 컴바인한다. 마지막으로, 디코더(110)는 최초 데이터 전송을 추출한다.

채널 추정 및 보상 처리기(106)의 입력에서의 신호는 채널을 통한 전파 및 랜덤 노이즈에 의해 왜곡된 변조된 기저대역 신호이다. 데이터 변조는 어떤 임의의 주지된 방법을 토대로 하겠지만, 본 발명의 실시예의 설명을 위해서 QPSK(quadrature phase shift keying)인 것으로 간주하며, 그것은 4가지 상태 심볼들의 시퀀스로서 데이터 스트림을 나타낸다.

도 2는 4개의 QPSK 심볼 상태들을 도시한다. 동위상(in-phase) 기저대역 캐리어 신호(I200)는 +1 상태 또는 -1 상태로 설정되고, -1 상태는 +1 상태로부터 180도 떨어져 있는 상태이다. 이와 유사하게, 사분 기저대역 캐리어 신호(Q202)는 +1 상태 또는 -1 상태로 설정되고, -1 상태는 +1 상태로부터 180도 떨어져 있는 상태이다. I 및 Q 신호들은 컴바인되어서, 도 2에 도시된 4가지 상태들(204, 206, 208, 210)을 갖는 2차원 신호를 생성한다.

수학적 설명을 단순하게 하기 위하여, QPSK 변조의 신호들과 같은 2차원 신호들의 타임 시퀀스는 시간의 복소 함수로서 나타내어질 수 있다. 복소 시간 함수 z(t)를 최초 전송된 QPSK 변조 기저대역 신호로 한다. 그리고 채널 추정 및 보상 처리기(106)의 입력에서의 신호는 다음의 식 1과 같다.

u(t) = c(t)z(t) + n(t) [식 1]

상기 식 1에서 c(t)는 복소 시간 변동 채널 이득이고. n(t)는 랜덤 노이즈이다. c(t)의 양호한 추정치(이하에서는 c'(t)로 표기한다)를 계산할 수 있고 n(t)가 평균화에 의해 무의미한 값으로 감소되거나 무시할 정도록 작은 경우에, z(t)의 양호한 추정치는 다음의 식 2와 같다.

z'(t) = u(t) / c'(t) [식 2]

식 2는 c'(t)에 대해 해를 구하도록 다시 쓸 수 있고 따라서 소정 시점에서의 채널 왜곡의 적절한 값이 수신된 신호 및 그 시점에서의 원래 신호의 값들로부터 계산될 수 있다. 값들 p를 갖는 주지의 파일롯 심볼들이 특정 시점에서 원래 신호에 삽입되는 경우에 원래 신호는 그 시점에서 공지되고 그 시점에서의 채널 왜곡의 값은 그 시점에서의 구신 신호의 값 및 원래 파일롯 신호 값으로부터 계산될 수 있다. "채널 추정"은 파일롯 신호 점들에서의 채널 함수의 샘플 값들의 보간으로서 도출된다.

도 3은 M 개 심볼 각각의 순차적인 연속 블록들로 분할된 데이터 스트림(302)을 도시한다. 각 블록의 전송의 주기는 T_B이다. 각 블록의 개시시에 하나 이상의 주지의 파일롯 심볼들이 데이터 스트림(302)에 삽입된다.

도 4는 Sampei 및 Sunaga의 방법(S. Sampei 및 T. Sunaga에 의한 "Rayleigh Fading Compensation for QAM in Land Mobile Radio Communications", IEEE Transactions on Vehicular Technology, Vol.42, No.2, 1993년 5월 2일, 137-147면)에 따른 삽입된 파일롯 심볼들을 이용하는 채널 추정 및 보상 처리기를 도시하고 있다. 입력된 아날로그 기저대역 신호 u(t)(400)는 심볼 동기화 모듈(408) 및 블록 동기화 모듈(406)에 제공되어 처리된다. 심볼 및 블록 동기화 모듈의 출력은 아날로그 대 디지털 샘플 회로(402)(스위치형 심볼의 전용)를 제어하는 파일롯 심볼 샘플 클록(404)을 생성하도록 처리되고, 상기 회로(402)는 파일롯 심볼 신호들의 디지털 값들이 복소 승산기(411)로 전송되도록 동작한다. 복소 승산기(411)의 출력은 특정 파일롯 심볼의 시간에서 채널 이득의 추정치를 나타낸다.

심볼 동기화 모듈(408)은 각 심볼 시간에서 입력 기저대역 신호 u(t)(400)의 디지털 값들이 지연 라인(426)에 저장되도록 동작하는 아날로그 대 디지털 샘플 회로(410)(스위치형 심볼 전용)를 제어한다.

이제 도 3 및 도 4를 함께 고려하여, 도 3의 데이터 스트림(302)에서 임의로 선택된 블록 0의 심볼들에 대한 채널 이득의 추정 방법에 대해 기술한다. 도 3의 시간 프레임(300)을 참조하면, 심볼 샘플 시간은 k 번째 블록에서의 m 번째 심볼의 샘플 시간이다.

t_k,m= NT_B+ (m/N)T_B[식 3]

블록 0에서의 심볼들에 대한 채널 이득 추정치들을 계산하기 위하여, 파일롯 심볼들은 t_-1,0, t_1,0, t_1,0에서 샘플된다. 즉, 각 블록의 개시시에 하나의 파일롯 심볼이 존재하며, 블록 -1, 0, 1로부터의 심볼들이 채널 추정에 이용된다. 각각의 입력 파일롯 심볼 샘플 u(t_k,0)에 대해, 복소 승산기(411)는, p_k를 데이터 블록 k의 개시시의 파일롯 심볼의 주지의 값으로 하는 경우에 다음의 식 4를 계산한다.

c'(t_k,0) = u(t_k,0)/P_k= c(t_k,0) + n(t_k,0)/P_k[식 4]

이들 채널 이득 추정치들은 지연 라인(412)에 저장된다.

복소 승산기들(414, 416, 418)은 적절한 가중 계수들 a_-1(m), a₀(m), a₁(m)과 지연 라인(412)에서의 채널 이득 추정치들을 승산하는데 이용되고, 그 승산 결과는 복소 가산기(420)에서 합산된다. [계수들 a의 값들은 공지된 방법들에 따라 경험적으로 결정된다.] 그러므로, 그 결과로 얻어진 합(422)(가산기(420)의 출력에서)은 다음의 식 5에서와 같이 T_s를 심볼 주기라 규정하는 경우에 대수적으로 표현된다.

c'(t_0,m) = c'(t_0,0+ mT_s) = c'(t_0,0+ (m/N)T_B)

= a_-1(m)c'(t_-1,0) + a₀(m)c'(t_0,0) + a₁(m)c'(t_1,0) [식 5]

상기 식 5는 지연 라인(412)에 저장된 파일롯 심볼 샘플 시간들에서 채널 이득의 추정된 값들에 기초하여 임의로 선택된 블록 0에서의 m 번째 심볼의 심볼 샘플 시간에서 추정된 채널 이득의 값의 제 2 차 가우시안 보간을 구성한다.

결과로 얻은 합(422)의 역은 복소 승산 인버터(424)에 의해 계산된다. 기저대역 심볼 샘플(428)은 지연 라인(426)에서 발생되고, 상기 지연 라인에서 지연은 동일한 샘플 시간에서의 추정된 채널 이득의 계산과 상기 기저대역 심볼 샘플을 동기시키도록 확립된다. 복소 승산기(430)는 인버터(424)의 출력을 심볼 샘플(428)과 승산하여 상기 식 2에 따라 원래 데이터 심볼(432)의 추정치를 발생시킨다.

전술한 채널 추정의 방법은 데이터 블록 당 하나의 파일롯 심볼만을 삽입하고 3개의 데이터 블록들로부터만 파일롯 심볼들을 이용하기 때문에, 상기 방법은 노이즈에 의한 방해에 대해 매우 취약하다.

도 5에서는, WMSA(weighted multi-slot averaging)로서 공지되어 있는 Andoh, Sawahashi, Adachi의 방법(H. Andoh, M. Sawahashi, F. Adachi에 의한 "Channel Estimation Using Time Multiplexed Pilot Symbols for Coherent Rake Combining for DS-CDMAS Mobile Radio"(IEEE, PIMRC'97, 핀란드, 헬싱키, 1997년 9월 1-4일)를 참조한다)에 따른 삽입 파일롯 심볼들을 이용하는 채널 추정 및 보상 처리기가 도시되어 있다. 상기 방법에 의하면, 입력 아날로그 기저대역 신호 u(t)(500)은 심볼 동기화 모듈(408) 및 블록 동기화 모듈(406)에 의해 처리된다. 심볼 및 블록 동기화 모듈들의 출력들은 파일롯 심볼 신호들의 디지털 값들이 복소 승산기(511)에 전송되게 하도록 아날로그 대 디지털 샘플 회로(402)(스위치형 심볼 전용)를 제어하는 파일롯 심볼 샘플 클록(504)을 생성하도록 처리된다. 복소 승산기(511)의 출력은 특정 파일롯 심볼의 시간에서 채널 이득의 추정치를 나타낸다.

심볼 동기화 모듈(408)은 또한 각각의 파일롯 심볼 시간에서 입력 기저대역 신호 u(t)(500)의 디지털 값들이 지연 라인(526)에 저장되게 되도록 동작하는 아날로그 대 디지털 샘플 회로(410)을 제어한다.

도 3을 다시 참조하면, 데이터 스트림(302)에서 임의로 선택된 블록 0의 심볼들에 대한 채널 이득의 추정이 도 5의 채널 추정 및 보상 처리기를 이용한 WMSA 방법에 대해 기술된다. 도 3 및 상기 식 3에 의해 규정된 바와 같이, 심볼 샘플 시간은 k 번째 블록에서 m 번째 심볼의 샘플 시간이다. 파일롯 심볼들은 k = -2, -1, 0, 1, 2, 3 및 m = 0, 1, 2, 3 인 경우에 t_k,m에서 샘플된다. 즉, 각 블록의 개시시에 4개의 파일롯 심볼들이 존재한다. 그리고 블록들 -2, -1, 0, 1, 2, 3 으로부터의 심볼들은 채널 추정에 대해 이용된다. 각각의 입력 파일롯 심볼 샘플 u(t_k,m)에 대해, 복소 승산기(511)가 다음의 식 6을 계산한다.

c'(t_k,m) = u(t_k,m)/P_k,m= c(t_k,m) + n(t_k,m)/P_k,m[식 6]

이 때, k = -2, -1, 0, 1, 2, 3, m = 0, 1, 2, 3이고, P_k,m은 블록 k에서 위치 m에서의 파일롯 심볼의 공지된 값이다. 이들 채널 이득 추정치들은 지연 라인(512)에 저장된다.

복소 평균화 모듈(534)은 지연 라인(512)에 저장되는 각 블록의 개시시에 4개의 연속 파일롯 심볼들과 연관된 4개의 채널 이득 추정치들을 평균화하는데 이용된다. 이 평균화는 식 4의 노이즈 항과 연관된 에러를 최소화한다. 물론 노이즈항 에러는 그러한 평균화를 이용하지 않는 도 4와 관련하여 기술된 방법에 대해 더 크다.

복소 승산기들(514, 515, 516, 517, 518, 519)은 적절한 가중 계수들 a_-2, a_-1, a₀, a₁, a₂, a₃에 평균화 모듈들(534)의 출력을 승산하는데 이용되고, 그 승산 결과들은 복소 가산기(520)에서 합산된다. 그러므로, 그 결과적인 합산(522)(가산기(520)에서의 출력에서)은 다음의 식 7과 같이 대수적으로 나타내어진다.

c'(t_0,0) = c'(t_0,m) =[식 7]

상기 식으로부터, 채널 이득 추정치 c'(t_0,0)가 m의 값과는 상관없이 블록 0의 모든 심볼 샘플 시간들을 위해 이용됨을 알 수 있다. 또한, a 계수들이 m과 무관함을 유의한다. WMSA 방법의 경우에, 이들 계수들은 실제 채널 조건들의 특정 세트에 대한 최상의 기능을 달성하도록 실험중에 그 계수들을 조정함으로써 경험적으로 도출된다. 그러나, 이들 계수들은 실제 동작 동안에 일정하게 유지된다. 즉, 계수들은 변화하는 조건들에 대해 역학적으로 조정되지 않는다.

그 결과로 얻은 합(522)의 역은 복소 승산 인버터(424)에 의해 계산된다. 기저대역 심볼 샘플(528)은 동일한 샘플 시간에서 추정된 채널 이득의 연산과 기저대역 심볼 샘플을 동기화하기 위하여 지연이 확립되는 지연 라인(526)에 의해 발생된다. 복소 승산기(430)는 식(2)에 따른 원래 데이터 심볼(532)의 추정치를 발생시키도록 심볼 샘플(528)과 인버터(424)의 출력을 승산한다.

간략히 설명하자면, 채널 이득을 추정하는 상기 WMSA 방법은 제 1 방법보다 더 양호한 잡음 허용 오차를 갖는데, 그 이유는 연속적인 파일롯 심볼들의 평균화에 기인하는 것이지만, 그것은 보간을 위한 상태적인 공식을 이용하며 변화하는 채널 조건들에 역학적으로 조절되지 않는다.

이하에서는, 본 발명의 방법에 따라 삽입된 파일롯 심볼들에 기초하여 채널 이득을 결정하는 방법의 채용에 대해 도 6에 도시된 채널 추정 및 보상 처리기와 연관하여 기술한다. 입력 기저대역 신호 u(t)(500)은 심볼 동기화 모듈(408) 및 블록 동기화 모듈(406)에 의해 처리된다. 심볼 및 블록 타이밍 모듈들의 출력들은 파일롯 심볼 신호들의 디지털 값들이 복소 승산기(511)에 전송되게 되도록 아날로그 대 디지털 샘플 회로(402)(스위치형 심볼 전용)를 제어하는 파일롯 심볼 샘플 클록(504)를 생성하도록 처리된다. 복소 승산기(511)의 출력은 특정 채널 심볼의 시간에서 채널 이득의 추정치를 나타낸다. 상기 추정치는 지연 라인(512)에 전송된다.

심볼 동기화 모듈(408)은 또한 각각의 파일롯 심볼 시간에서 입력 기저대역 신호 u(t)(500)의 디지털 값들이 지연 라인(526)에 저장되게 되도록 동작하는 아날로그 대 디지털 샘플 회로(410)(스위치형 심볼 전용)를 제어한다.

이제 도 3의 데이터 스트림(302)에서 임의로 선택된 블록 0에서의 심볼들에 대해 본 발명의 방법에 따른 채널 이득의 추정이 도 6의 채널 추정 및 보상 처리기의 기능적 요소들과 관련하여 기술된다. 도 3에 도시되고 상기 식 3에 의해 규정된 바와 같은 심볼 샘플 시간은 k 번째 블록에서의 m 번째 심볼의 샘플 시간이다. 파일롯 심볼들은 k = -2, -1, 0, 1, 2, 3 및 m = 0, 1, 2, 3 인 경우에 t_k,m에서 샘플된다. 즉, 각 블록의 개시시에 4개의 파일롯 심볼들이 존재한다. 그리고 블록들 -2, -1, 0, 1, 2, 3 으로부터의 심볼들은 채널 추정을 위해 이용된다. 각각의 입력 파일롯 심볼 샘플 u(t_k,m)에 대하여, 채널 이득 추정치들은 복소 승산기(511)에 의해 식 6에 따라 계산된다.

복소 평균화 모듈(534)들은 지연 라인(512)에서 저장되는 각각의 블록의 개시시에 4개의 연속적인 파일롯 심볼들과 관련된 4개의 채널 이득 추정치들을 평균화하는데 이용된다. 이 평균화는 식 4의 노이즈 항과 연관된 에러를 최소화하도록 동작한다. 마찬가지로, 블록당 4개 이상의 심볼을 사용하는 것은 노이즈 에러의 훨씬 더 양호한 소거에 영향을 미침을 이해한다. 따라서, 본 발명의 방법의 양호한 실시예는 블록 당 4개 심볼의 사용에 기초하고 있지만, 본 방법은 또한 훨씬 더 많은 수의 심볼들의 이용을 고려한다.

복소 승산기들(614, 615, 616, 617, 618, 619)은 적절한 가중 계수들 a_-2(m), a_-1(m), a₀(m), a₁(m), a₂(m), a₃(m)과 평균화 모듈(534)의 출력들을 승산하는데 이용되고, 승산 결과들은 복소 가산기(520)에서 합산된다. 그러므로, 그 최종 합(622)(가산기(520)의 출력에서)은 다음의 식 8과 같이 대수적으로 나타내어진다.

c'(t_0,m) = c'(t_0,0+ mT_s) = c'(t_0,0+ (m/N)T_B)

=[식 8]

a 계수들은 다음의 식들로서 결정된다(q = m/N).

[식 9]

[식 10]

[식 11]

[식 12]

[식 13]

[식 14]

상기 식 8 내지 식 14는 지연 라인(512)에 저장된 파일롯 심볼 샘플 시간에서 채널 이득의 추정된 값들로부터 블록 0에서의 소정 심볼의 심볼 샘플 시간에서 추정된 채널 이득의 값의 제 5 차(6 점) 라그랑제 다항식 보간을 형성한다. 본 발명의 방법에 따르면, 그러한 보간은 블록 0에 집중된 대응하는 r 개 블록들을 이용하고, 각 블록의 개시시에 소정 수(P〈N)의 파일롯 심볼들을 이용하여 임의의 차수 (r-1)의 라그랑제 보간에 의해 이루어질 수 있다.

그 결과로 얻은 채널 이득 추정치는 다음의 식 15와 같다.

c'(t_0,m) = c'(t_0,0+ mT_s) = c'(t_0,0+ (m/N)T_B)

=[식 15]

상기 식 15에서, 우수 r에 대해 -0.5(r-2)≤k≤0.5r 이고, 기수 r에 대해 -0.5(r-1)≤k≤0.5(r-1) 이다.

이런 일반적인 경우에, a 계수들은 다음과 같이 결정된다(q = m/N).

우수 r에 대해서는 :

[식 16]

기수 r에 대해서는 :

[식 17]

도 6의 채널 추정 및 보상 처리기를 다시 참조하면, 결과로 생긴 합(622)의 역은 복소 승산 인버터(424)에 의해 계산된다. 기저대역 심볼 샘플(528)은 동일한 샘플 시간에서 추정된 채널 이득의 계산과 기저대역 심볼 샘플을 동기화하도록 지연이 확립되는 경우에 지연 라인(526)에 의해 발생된다. 복소 승산기(430)는 상기 식 2에 따라서 원래 데이터 심볼(632)의 추정치를 발생하도록 심볼 샘플(528)과 인버터(424)의 출력을 승산한다.

결론

데이터 블록 당 하나 이상의 연속 파일롯 심볼들에 대해 동작하고 파일롯 심볼들 간의 추정된 채널 이득의 라그랑제 보간을 포함하는 채널 추정 방법에 대해 기술하였다. 이런 보간의 파라미터들은 변화하는 채널 조건들에 대해 역학적으로 조정된다.

본 발명의 방법 및 그 방법의 응용예들에 대해 상세히 기술하였지만, 다양한 변형예, 수정예, 대체예들이 첨부된 특허청구범위에 의해 규정된 본 발명의 범위 및 의도내에서 실시 가능함을 유의한다.

Claims

복수의 데이터 블록들을 갖는 데이터 신호를 복원하는 방법으로서, 각각의 상기 데이터 블록은 복수의 코드화된 데이터 비트들 및 복수의 공지된 파일롯 비트들을을 포함하는 상기 데이터 신호 복원 방법에 있어서,

상기 공지된 파일롯 비트들에 대해 수신된 데이터 신호의 비교에 기초하여 상기 수신된 데이터 신호에서의 채널 왜곡의 양을 추정하는 단계와,

채널 왜곡의 가중된 추정치를 제공하기 위하여 상기 추정된 채널 왜곡에 대해 라그랑제 다항식 보간을 적용하는 단계와,

상기 채널 왜곡을 보상하기 위하여 상기 데이터 블록들 각각에 대해 채널 왜곡의 상기 가중된 추정치를 적용하는 단계를 포함하는 데이터 신호 복원 방법.
제 1 항에 있어서, 상기 채널 왜곡 추정 단계는 상기 복수의 수신된 파일롯 비트들의 진폭이나 위상 정보로부터 상기 채널 왜곡을 추정하는 단계를 포함하는 데이터 신호 복원 방법.
제 2 항에 있어서, 상기 채널 왜곡의 추정은 상기 데이터 블록들에서 상기 복수의 수신된 파일롯 비트들의 평균 위상값 및 평균 진폭값을 계산함으로써 이루어지는 데이터 신호 복원 방법.
제 1 항에 있어서, 상기 채널 왜곡의 추정은 상기 데이터 블록들에서 상기 복수의 수신된 파일롯 비트들의 평균 진폭을 계산함으로써 이루어지는 데이터 신호 복원 방법.
제 2 항에 있어서, 상기 채널 왜곡의 추정은 상기 데이터 블록들에서 상기 복수의 수신된 파일롯 비트들의 평균 위상을 계산함으로써 이루어지는 데이터 신호 복원 방법.
제 1 항에 있어서, 상기 라그랑제 다항식 보간 적용 단계는 R 개의 데이터 블록들의 상기 채널 왜곡의 추정에 대해 (R-1)차의 라그랑제 다항식 보간을 적용하는 단계를 포함하는 데이터 신호 복원 방법.
제 6 항에 있어서, 상기 라그랑제 다항식 보간의 가중 계수들은 명세서의 식 16 및 식 17에 의해 표현되는 데이터 신호 복원 방법.
복수의 데이터 블록들로 이루어진 데이터 스트림을 수신하기 위한 수신 시스템으로서, 상기 데이터 블록들은 복수의 코드화된 데이터 비트들 및 복수의 공지된 파일롯 비트들을을 포함하는 상기 수신 시스템에 있어서,

라그랑제 다항식 보간 가중 인수 알고리즘을 이용하여 채널 왜곡 파라미터를 결정하도록 동작하는 왜곡 보상 수단과,

상기 채널 왜곡 파라미터로부터 채널 왜곡의 추정치를 결정하고 상기 채널 왜곡 추정치를 상기 복수의 데이터 블록들에 인가하는 단계를 포함하는 수신 시스템.
관련 데이터 블록들에서의 채널 왜곡의 추정치인 상기 복수의 파일롯 비트들의 신호 파라미터들의 일부를 저장하고, 미리 결정된 시간 증분만큼 시간 지연된 상기 복수의 데이터 블록들중 적어도 하나를 저장하기 위한 저장 수단과,

상기 저장 수단에 저장된 채널 왜곡의 각각의 상기 추정치를 정규화하기 위한 수단, 및 각각의 상기 채널 왜곡의 정규화된 추정치에 대해 상기 라그랑제 다항식 보간 계산된 가중 인수들을 인가하기 위한 수단과,

채널 왜곡의 상기 가중 정규화된 추정치 각각을 합산하기 위한 수단으로서, 상기 합산치가 채널 왜곡의 추정치인, 상기 합산 수단과,

상기 저장되고 지연된 데이터 블록에 상기 채널 왜곡의 추정치를 인가하기 위한 수단을 더 포함하는 제 8 항의 채널 추정 및 보상 처리기.
제 9 항에 있어서, 상기 신호 파라미터들은 상기 복수의 수신된 파일롯 비트들의 측정된 진폭 및 위상 값들의 대수 함수로서 결정되는 채널 추정 및 보상 처리기.
제 9 항에 있어서, 상기 신호 파라미터들은 상기 복수의 수신된 파일롯 비트들의 측정된 진폭 값들의 대수 함수로서 결정되는 채널 추정 및 보상 처리기.
제 9 항에 있어서, 상기 신호 파라미터들은 상기 복수의 파일롯 비트들의 측정된 위상 값들의 대수 함수로서 결정되는 채널 추정 및 보상 처리기.
제 9 항에 있어서, 상기 저장 수단에 저장된 상기 신호 파라미터들은 상기 데이터 블록들의 미리 결정된 수 R에 대응하는 채널 추정 및 보상 처리기.
제 13 항에 있어서, 상기 미리 결정된 지연 시간 증분은 R이 우수인 경우에는 제 1 값, R이 기수인 경우에는 제 2 값인 채널 추정 및 보상 처리기.
제 14 항에 있어서, 상기 미리 결정된 지연 시간 증분의 상기 제 1 값은 (R/2+1)의 정수 값이고 상기 미리 결정된 지연 시간 증분의 상기 제 2 값은 (R/2)의 정수 값인 채널 추정 및 보상 처리기.
제 13 항에 있어서, 상기 라그랑제 다항식 보간 가중 인수들은 (R-1)차의 라그랑제 다항식 보간을 이용하여 계산되는 채널 추정 및 보상 처리기.
제 14 항에 있어서, 상기 가중 인수들은 명세서의 식 16 및 식 17로 표현되는 채널 추정 및 보상 처리기.