KR20010028126A - 교환기의 프로세서 보드별 크로스 이중화 장치 - Google Patents

교환기의 프로세서 보드별 크로스 이중화 장치 Download PDF

Info

Publication number
KR20010028126A
KR20010028126A KR1019990040195A KR19990040195A KR20010028126A KR 20010028126 A KR20010028126 A KR 20010028126A KR 1019990040195 A KR1019990040195 A KR 1019990040195A KR 19990040195 A KR19990040195 A KR 19990040195A KR 20010028126 A KR20010028126 A KR 20010028126A
Authority
KR
South Korea
Prior art keywords
unit
processor
redundancy
mps
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019990040195A
Other languages
English (en)
Other versions
KR100388965B1 (ko
Inventor
김봉섭
Original Assignee
서평원
엘지정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신 주식회사 filed Critical 서평원
Priority to KR10-1999-0040195A priority Critical patent/KR100388965B1/ko
Publication of KR20010028126A publication Critical patent/KR20010028126A/ko
Application granted granted Critical
Publication of KR100388965B1 publication Critical patent/KR100388965B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored program
    • H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored program using multi-processor systems
    • H04Q3/54558—Redundancy, stand-by
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/18—Electrical details
    • H04Q1/20—Testing circuits or apparatus; Circuits or apparatus for detecting, indicating, or signalling faults or troubles
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/166—Prevention of faults
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/167—Redundancy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Hardware Redundancy (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 교환기의 프로세서 보드의 크로스 이중화 장치를 제공하기 위한 것으로, 이러한 본 발명은 액티브와 스탠바이의 이중화로 구성된 메인프로세서, IPC부, 입출력정합부, 저장정합부를 구비한 교환기에 있어서, 상기 액티브와 스탠바이 측의 메인프로세서, IPC부, 입출력정합부, 저장정합부를 각각 상호 연결시켜주는 제1 및 제2 MPS 버스와; 상기 제1 및 제2 MPS 버스와 각각 연결되어, 상기 제1 및 제2 MPS 버스를 통해 상기 액티브와 스탠바이 측의 각 프로세서들을 제어하고 상태 관리를 수행하여 크로스 이중화가 가능하도록 하는 이중화 제어부로 구성하여, 교환기의 프로세서가 보드별로 크로스 이중화함으로써 시스템의 안정성을 향상시킬 수 있게 되는 것이다.

Description

교환기의 프로세서 보드별 크로스 이중화 장치 {Apparatus for cross duplication of each processor board in exchange}
본 발명은 교환기의 이중화 장치에 관한 것으로, 특히 교환기의 프로세서가 보드별로 크로스 이중화하여 시스템의 안정성을 향상시키기에 적당하도록 한 교환기의 프로세서 보드별 크로스 이중화 장치에 관한 것이다.
일반적으로 교환기는 시스템의 안정적인 동작을 위하여 액티브와 스탠바이의 이중화로 동작되도록 구성되어 있다.
도1은 종래 교환기의 이중화 장치의 블록구성도이다.
이에 도시된 바와 같이, 교환기의 운용자 정합이나 운용 및 유지보수 등을 담당하는 액티브/스탠바이 메인프로세서(1)(2)와; 상기 교환기의 통신 정합을 담당하는 액티브/스탠바이 IPC부(3)(4)와; 상기 교환기의 입출력 동작을 담당하는 액티브/스탠바이 입출력정합부(5)(6)와; 상기 교환기의 디스크 장치와 인터페이스를 수행하여 대용량의 데이터 저장을 담당하는 액티브/스탠바이 저장정합부(7)(8)와; 상기 액티브 측의 메인프로세서(1), IPC부(3), 입출력정합부(5), 저장정합부(7)를 상호 연결시켜주는 제1 MPS(Main Processor System) 버스(9)와; 상기 스탠바이 측의 메인프로세서(2), IPC부(4), 입출력정합부(6), 저장정합부(8)를 상호 연결시켜주는 제2 MPS 버스(10)로 구성된다.
여기서 MPS 버스는 이중화를 위하여 A 사이드의 제1 MPS 버스(9)로 B 사이드의 제2 MPS 버스(10)로 구성되고, MPS 버스가 제공하는 주요 기능은 다음과 같다.
즉, 각 보드 간의 데이터 전송 기능, 각 보드의 인터럽트 요구 기능과 메인프로세서(1)(2)의 응답기능, 전원 및 각 PBA(Print Board Assembly)의 기능 이상 경보 전달 기능이 그것이다.
그리고 액티브 메인프로세서(1)와 스탠바이 메인프로세서(2) 간에는 D, S, C 채널이 있어서, 프로세서 유니트 내의 이중화된 모듈의 데이터 항상성 유지 및 제어 정보의 교환을 수행한다.
그래서 D 채널은 32 비트의 병렬 데이터 전송이 가능하며, 상태 모듈의 메모리를 액세스할 수 있다. 그리고 이중화된 모듈 사이의 데이터 항상성을 유지하는데 사용된다.
또한 S 채널은 비동기식 직렬 데이터 전송이 가능하다. 그리고 이중화된 모듈 사이의 상태 및 제어 정보 교환에 사용된다.
더불어 C 채널은 8 비트의 병렬 데이터 전송이 가능하며, 이중화된 모듈 사이의 상태 및 제어 정보 교환에 사용된다.
그래서 종래의 장치는 액티브 메인프로세서(1)는 상대편의 스탠바이 메인프로세서(2)와 D, S, C 채널을 통해 프로세서 유니트 내의 이중화된 모듈의 데이터 항상성 유지 및 제어 정보를 교환한다. 그리고 동일 사이드의 IPC부(3)(4), 입출력정합부(5)(6), 저장정합부(7)(8)는 MPS-버스(9)(10)와 각각 정합하여 각 보드간의 데이터 전송, 인터럽트 요구 기능과 메인 프로세서의 응답 기능, 전원 및 각 PBA의 기능 이상 경보 전달 기능 등을 수행하도록 되어 있다.
그러나 종래의 장치는 동일한 사이드 내에서 메인 프로세서를 비롯한 모든 보드들이 MPS-버스로 정합을 하는데, MPS-버스가 A, B 사이드로 완전히 분리된 구조를 가지고 있으므로 보드들 중에서 한 종류의 보드만 다운되더라도 그 다운된 보드가 속한 사이드 전체의 기능이 마비가 되므로 한 쪽 사이드 전체가 다운되게 된다. 예를 들어 A 사이드의 메인프로세서(1)가 다운되고 B 사이드의 IPC 부(4)가 다운될 경우 프로세서 유니트 전체가 이중 다운되는 치명적인 현상이 발생하는 문제점이 있었다.
이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 교환기의 프로세서가 보드별로 크로스 이중화하여 시스템의 안정성을 향상시킬 수 있는 교환기의 프로세서 보드별 크로스 이중화 장치를 제공하는 데 있다.
도1은 종래 교환기의 이중화 장치의 블록구성도이고,
도2는 본 발명에 의한 교환기의 프로세서 보드별 크로스 이중화 장치의 블록구성도이며,
도3은 도2에서 이중화 제어부의 상세블록도이고,
도4는 도2에 의한 액티브 측의 다운시 이중화 제어를 보인 블록구성도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
1, 2 : 메인 프로세서 3, 4 : IPC부
5, 6 : 입출력 정합부 7, 8 : 저장 정합부
9, 10, 21, 22 : MPS 버스 30 : 이중화 제어부
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 교환기의 프로세서 보드별 크로스 이중화 장치는,
액티브와 스탠바이의 이중화로 구성된 메인프로세서, IPC부, 입출력정합부, 저장정합부를 구비한 교환기에 있어서, 상기 액티브와 스탠바이 측의 메인프로세서, IPC부, 입출력정합부, 저장정합부를 각각 상호 연결시켜주는 제1 및 제2 MPS 버스와; 상기 제1 및 제2 MPS 버스와 각각 연결되어, 상기 제1 및 제2 MPS 버스를 통해 상기 액티브와 스탠바이 측의 각 프로세서들을 제어하고 상태 관리를 수행하여 크로스 이중화가 가능하도록 하는 이중화 제어부로 이루어짐을 그 기술적 구성상의 특징으로 한다.
이하, 상기와 같은 본 발명 교환기의 프로세서 보드별 크로스 이중화 장치의 기술적 사상에 따른 일실시예를 설명하면 다음과 같다.
도2는 본 발명에 의한 교환기의 프로세서 보드별 크로스 이중화 장치의 블록구성도이다.
이에 도시된 바와 같이, 교환기의 운용자 정합이나 운용 및 유지보수 등을 담당하는 액티브/스탠바이 메인프로세서(1)(2)와; 상기 교환기의 통신 정합을 담당하는 액티브/스탠바이 IPC부(3)(4)와; 상기 교환기의 입출력 동작을 담당하는 액티브/스탠바이 입출력정합부(5)(6)와; 상기 교환기의 디스크 장치와 인터페이스를 수행하여 대용량의 데이터 저장을 담당하는 액티브/스탠바이 저장정합부(7)(8)와; 상기 액티브와 스탠바이 측의 메인프로세서(1)(2), IPC부(3)(4), 입출력정합부(5)(6), 저장정합부(7)(8)를 각각 상호 연결시켜주는 제1 및 제2 MPS 버스(21)(22)와; 상기 제1 및 제2 MPS 버스(21)(22)와 각각 연결되어, 상기 제1 및 제2 MPS 버스(21)(22)를 통해 상기 액티브와 스탠바이 측의 각 프로세서들을 제어하고 상태 관리를 수행하여 크로스 이중화가 가능하도록 하는 이중화 제어부(30)로 구성된다.
상기에서 이중화 제어부는, 도3에 도시된 바와 같이, 상기 제1 및 제2 MPS 버스(21)(22)를 통해 인터럽트를 입력받아 상기 프로세서들 중에서 장애가 발생한 보드를 검출하는 장애검출부(31)와; 상기 장애검출부(31)에서 발생한 장애를 분류하고, 분류된 장애에 대해 적절한 조치를 취하고 사용자 인터페이스를 통해 조치결과를 사용자에게 통보하는 장애관리부(32)와; 상기 장애관리부(32)에서 장애에 대한 조치결과를 입력받아 장애가 발생한 해당 프로세서를 반대쪽 사이드의 프로세서로 절체하여 반대쪽 사이드의 해당 프로세서가 운용되도록 제어하는 상태제어부(33)로 구성된다.
상기에서 장애관리부(32)는 장애를 임계장애, 주요장애, 부수장애로 분류하여, 상기 장애가 주요장애이거나 부수장애이면 장애에 적절한 회복루틴이 수행되도록 제어하고, 상기 장애가 임계장애이면 상기 상태제어부(33)에 이중화 절체를 요구한다.
이와 같이 구성된 본 발명에 의한 교환기의 프로세서 보드별 크로스 이중화 장치의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
먼저 본 발명은 도2에서와 같이 종래의 MPS 버스가 A, B 사이드로 완전히 독립된 이중화 구조를 A, B 사이드에 걸쳐 확대 연결하여 적용하고, MPS 버스를 통한 제어 및 상태 관리를 수행할 수 있는 이중화 제어부(30)를 두어 MPS 버스를 통해 모든 보드들의 정보가 이중화 제어부(30)에서 갱신된다.
그러므로 1개의 어느 보드가 다운되면 D, S, C 채널 및 MPS 버스를 통해 반대 사이드의 보드가 액티브 상태를 유지하게 된다.
여기서 이중화 제어부(30)는 각각의 프로세서 보드(1 ~ 8)별로 실장되도록 구현할 수도 있고, 아니면 전체 보드를 관리하도록 백 보드나 메인 프로세서(1)(2)에만 실장되도록 구현할 수도 있다.
그래서 이중화 운용시 발생하는 장애는 대부분 하드웨어와 관련된 인터럽트로 나타나며, 이는 시스템 운용시 하드웨어 장애에 의한 인터럽트, 각종 보드의 자체 테스트 수행 실패시 발생시키는 인터럽트 등으로 나누어 진다.
어느 보드의 장애로 인해 인터럽트가 발생하면 장애검출부(31)에 의해 장애가 감지되고, 이것은 장애관리부(32)에 의해 임계장애(Critical Fault), 주요장애(Major Fault), 부수장애(Minor Fault)로 분류된다. 그러면 장애관리부(32)는 주요장애와 부수장애에 대해서는 적절한 회복루틴을 요구하며, 임계장애에 대해서는 이중화 절체를 요구하고 하드웨어 교체 등 적절한 조치를 취할 수 있게 한다.
이러한 모든 과정은 상태제어부(33)의 상태관리 기능에서 이중화 상태 관리 정보를 액세스 하게 되며, 회복된 결과는 즉각 이중화 상태 정보에 반영되게 된다.
또한 이러한 장애 정보는 운용자에게 장애메시지의 형태로 통보되고, 추후 장애갱신 및 통계 정보 수집 등의 목적으로 계속 모아지고 관리된다.
여기서 이중화 제어부(30)는 MPS 버스로 모든 보드들과 연동되어 있어서, 상태제어부(33)는 각 보드별 상태 관리 및 장애 발생시 사이드 전체가 아닌 1개의 장애보드만 절체하여 반대 사이드를 운용할 수 있도록 한다.
이러한 크로스 이중화 절체 과정을 도4에 도시된 액티브 측의 다운시 이중화 제어를 보인 블록구성도를 참조하여 설명하면 다음과 같다.
먼저 도4에서 초기 상태는 A 사이드가 액티브이고, B 사이드가 스탠바이라고 가정하자.
그러면 A 사이드의 IPC 부(3)가 다운되면, MPS 버스를 통해 이중화 제어부(30)에 전달되고, 이중화 제어부(30)의 상태제어부(33)에서는 IPC 부(3)의 액티브를 MPS 버스를 통해 B 사이드로 절체시킨다. 이때 A 사이드의 메인프로세서(1)는 액티브를 유지하고 있다.
그리고 B 사이드의 IPC 부(4)가 다운되면 마찬가지로 이중화 제어부(30)의 장애검출부(31)에서 이를 감지하고 상태제어부(33)에서는 이 상태를 갱신하게 되며, A 사이드의 메인프로세서(1)와 B 사이드의 IPC부(4)가 액티브로서의 역할을 계속 수행하게 된다.
이처럼 본 발명은 교환기의 프로세서가 보드별로 크로스 이중화하게 되는 것이다.
이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.
이상에서 살펴본 바와 같이, 본 발명에 의한 교환기의 프로세서 보드별 크로스 이중화 장치는 제어, 운용/유지보수, 상태관리 등 매우 중요한 역할을 담당하는 프로세서의 이중화 개념을 종래의 장치보다 더욱 견고하게 설계하여 프로세서가 오동작하거나 이중 다운이 되는 현상을 미연에 방지함으로써 시스템의 안정성을 향상시킬 수 있는 효과가 있게 된다.

Claims (3)

  1. 액티브와 스탠바이의 이중화로 구성된 메인프로세서, IPC부, 입출력정합부, 저장정합부를 구비한 교환기에 있어서,
    상기 액티브와 스탠바이 측의 메인프로세서, IPC부, 입출력정합부, 저장정합부를 각각 상호 연결시켜주는 제1 및 제2 MPS 버스와;
    상기 제1 및 제2 MPS 버스와 각각 연결되어, 상기 제1 및 제2 MPS 버스를 통해 상기 액티브와 스탠바이 측의 각 프로세서들을 제어하고 상태 관리를 수행하여 크로스 이중화가 가능하도록 하는 이중화 제어부로 구성된 것을 특징으로 하는 교환기의 프로세서 보드별 크로스 이중화 장치.
  2. 제1항에 있어서, 상기 이중화 제어부는,
    상기 제1 및 제2 MPS 버스를 통해 인터럽트를 입력받아 상기 프로세서들 중에서 장애가 발생한 보드를 검출하는 장애검출부와;
    상기 장애검출부에서 발생한 장애를 분류하고, 분류된 장애에 대해 적절한 조치를 취하고 사용자 인터페이스를 통해 조치결과를 사용자에게 통보하는 장애관리부와;
    상기 장애관리부에서 장애에 대한 조치결과를 입력받아 장애가 발생한 해당 프로세서를 반대쪽 사이드의 프로세서로 절체하여 반대쪽 사이드의 해당 프로세서가 운용되도록 제어하는 상태제어부로 구성된 것을 특징으로 하는 교환기의 프로세서 보드별 크로스 이중화 장치.
  3. 제2항에 있어서, 상기 장애관리부는,
    장애를 임계장애, 주요장애, 부수장애로 분류하여, 상기 장애가 주요장애이거나 부수장애이면 장애에 적절한 회복루틴이 수행되도록 제어하고, 상기 장애가 임계장애이면 상기 상태제어부에 이중화 절체를 요구하는 것을 특징으로 하는 교환기의 프로세서 보드별 크로스 이중화 장치.
KR10-1999-0040195A 1999-09-17 1999-09-17 교환기의 프로세서 보드별 크로스 이중화 장치 Expired - Fee Related KR100388965B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0040195A KR100388965B1 (ko) 1999-09-17 1999-09-17 교환기의 프로세서 보드별 크로스 이중화 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0040195A KR100388965B1 (ko) 1999-09-17 1999-09-17 교환기의 프로세서 보드별 크로스 이중화 장치

Publications (2)

Publication Number Publication Date
KR20010028126A true KR20010028126A (ko) 2001-04-06
KR100388965B1 KR100388965B1 (ko) 2003-06-25

Family

ID=19612111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0040195A Expired - Fee Related KR100388965B1 (ko) 1999-09-17 1999-09-17 교환기의 프로세서 보드별 크로스 이중화 장치

Country Status (1)

Country Link
KR (1) KR100388965B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100453348B1 (ko) * 2001-09-04 2004-10-15 엘지전자 주식회사 아이피씨 시스템의 이중화 장치
KR100813392B1 (ko) * 2006-06-28 2008-03-12 주식회사 케이티 전전자교환기에서의 ⅰｐｃ 경로 장애 관리 방법과 그기록매체

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100453348B1 (ko) * 2001-09-04 2004-10-15 엘지전자 주식회사 아이피씨 시스템의 이중화 장치
KR100813392B1 (ko) * 2006-06-28 2008-03-12 주식회사 케이티 전전자교환기에서의 ⅰｐｃ 경로 장애 관리 방법과 그기록매체

Also Published As

Publication number Publication date
KR100388965B1 (ko) 2003-06-25

Similar Documents

Publication Publication Date Title
CN111880999B (zh) 用于高密度刀片服务器的高可用监控管理装置及冗余切换方法
CN101488101A (zh) Cpci冗余备份系统
CN101212287A (zh) 基于端口的冗余备份的方法
CN111628944B (zh) 交换机及交换机系统
KR100388965B1 (ko) 교환기의 프로세서 보드별 크로스 이중화 장치
JP2001344125A (ja) ２重化ノードシステム
KR20000033935A (ko) 이중화된 교환시스템의 이더넷 통신 장애에대한 대처 방법
CN109684136A (zh) 一种灵活配置主控的通信架构系统
KR950010490B1 (ko) 전전자 교환 시스템에서의 제어시스템의 이중화 운용 방법
KR100440588B1 (ko) 계층적 구조를 지원하는 직렬 버스형 형상 인식 및 경보장치
KR0135539B1 (ko) 전전자 교환기의 경보시스템
KR970006946B1 (ko) 신호 중계 교환기에서 고장허용 구조를 갖는 경보장치 및 그 제어방법
KR100291033B1 (ko) 네트웍 시스템의 클락 이중화 관리 장치 및방법
JP3085239B2 (ja) 基本処理装置の二重化方式
JPH06197112A (ja) 管理システム
CN115529222B (zh) 一种基于级联交换机的双冗余网卡切换装置
KR100260089B1 (ko) 전전자 교환기의 알람 제어 장치
KR20000039890A (ko) 교환 시스템의 장애 복구장치 및 방법
JPH11103302A (ja) ファブリック障害検出方式
JP2000295236A (ja) Ａｔｍ伝送装置
JP2606144B2 (ja) 二重化装置
JP3107104B2 (ja) 待機冗長方式
CN116302697A (zh) 一种全接口冗余的高可靠计算机系统
KR930006861B1 (ko) 전전자 교환기의 입출력 포트장애 처리방법.
KR100255802B1 (ko) 대용량 통신처리 시스템의 고속스위칭 패브릭

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R19-X000 Request for party data change rejected

St.27 status event code: A-3-3-R10-R19-oth-X000

N231 Notification of change of applicant
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20090529

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20100613

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20100613

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301