KR20010090944A - 델타형 화소 구조의 플라즈마 디스플레이 패널의 구동방법및 구동장치 - Google Patents

델타형 화소 구조의 플라즈마 디스플레이 패널의 구동방법및 구동장치 Download PDF

Info

Publication number
KR20010090944A
KR20010090944A KR1020000018465A KR20000018465A KR20010090944A KR 20010090944 A KR20010090944 A KR 20010090944A KR 1020000018465 A KR1020000018465 A KR 1020000018465A KR 20000018465 A KR20000018465 A KR 20000018465A KR 20010090944 A KR20010090944 A KR 20010090944A
Authority
KR
South Korea
Prior art keywords
electrodes
electrode
front substrate
adjacent
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020000018465A
Other languages
English (en)
Inventor
김봉출
Original Assignee
김영남
오리온전기 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영남, 오리온전기 주식회사 filed Critical 김영남
Priority to KR1020000018465A priority Critical patent/KR20010090944A/ko
Publication of KR20010090944A publication Critical patent/KR20010090944A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
    • E05B47/00—Operating or controlling locks or other fastening devices by electric or magnetic means
    • E05B47/0001—Operating or controlling locks or other fastening devices by electric or magnetic means with electric actuators; Constructional features thereof
    • E05B47/0002—Operating or controlling locks or other fastening devices by electric or magnetic means with electric actuators; Constructional features thereof with electromagnets
    • E05B47/0003—Operating or controlling locks or other fastening devices by electric or magnetic means with electric actuators; Constructional features thereof with electromagnets having a movable core
    • E05B47/0005—Operating or controlling locks or other fastening devices by electric or magnetic means with electric actuators; Constructional features thereof with electromagnets having a movable core said core being rotary movable
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
    • E05B9/00—Lock casings or latch-mechanism casings ; Fastening locks or fasteners or parts thereof to the wing
    • E05B9/02—Casings of latch-bolt or deadbolt locks

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 델타형 화소구조의 교류형 플라즈마 디스플레이 패널에 있어서, 구동회로를 단순화시킬 수 있는 델타형 화소 구조의 플라즈마 디스플레이 패널의 페어스캔구동방법 및 장치를 제공한다.
그 페어스캔구동방법은, 하나의 필드를 복수의 서브필드로 분할하고, 서브필드들 각각은 특정수의 유지방전펄스들을 할당하고, 각 서브필드들의 점등의 조합에 의해 원하는 계조 표시를 구현하며; 복수의 서브필드들 각각은 모든 셀(R,G,B)들의 방전조건을 균일하게 하는 리셋기간, 입력되는 신호에 따라 표시해야 할 셀(R,G,B)들을 지정하기 위한 어드레스 기간, 및 표시전극을 덮고 있는 유전체상의 벽전하와 중첩하여 유지방전을 실행할 수 있는 유지방전펄스를 해당 서브필드에 할당된 특정수 만큼 표시지정된 셀들에 인가하는 유지방전기간을 포함하며; 상기 어드레스 기간에 있어서 어드레스전극들(R,G,B)에 입력 데이터신호에 따라 신호펄스를 인가하고, 동시에 서로 전기적으로 접속된 상기 Y전극 쌍들(Y1,Y2; Y3,Y4;…)에 동일 위상의 스캔 펄스들을 순차적으로 인가하므로써 동시에 2개의 Y전극에 관련된 셀들을 어드레싱하는 것을 특징으로 한다.

Description

델타형 화소 구조의 플라즈마 디스플레이 패널의 구동방법 및 구동장치{method of driving a plasma display panel having delta type elements and the driving device}
본 발명은, 델타형 화소 구조의 플라즈마 디스플레이 패널의 페어스캔구동방법 및 구동장치에 관한 것으로, 더 상세하게는 델타형 화소 구조의 교류형 플라즈마 디스플레이 패널에 있어서, 구동회로를 단순화시킬 수 있는 델타형 화소 구조의 플라즈마 디스플레이 패널의 페어스캔구동방법 및 구동장치에 관한 것이다.
도 1 및 도 2에는 플라즈마 디스플레이 패널의 구성을 설명하기 위한 개략부분 평면도 및 단면도가 도시되며, 도 1 및 도 2에 도시된 바와 같이, 그 플라즈마 디스플레이 패널은, X전극(3)과 Y전극(4)으로 형성된 전면 전극군이 전면기판(1)에 형성되며, 그 위에 유전층(6)이 형성된다. 또한, 상기 전면기판(1)의 대향측 후면기판(2)에는 어드레스전극(5)이 형성되고, 그 위에 유전층(7)이 형성되며, 격벽(8)사이에 형광층(9)이 형성된다.
이와 같이 구성되는 플라즈마 디스플레이 패널의 구동방법은, 도 3에 도시된 바와 같이, 계조 표시를 위해 하나의 필드를, 예를들면 제1 내지 제8서브필드로 분할하고, 각 서브필드는 리셋기간, 어드레스기간, 유지기간으로 구성되며, 또한, 각 서브필드는 특정의 유지기간이 설정되고, 이러한 각 서브필드의 조합에 의해 영상화면의 계조가 표시되어진다.
각 서브필드의 리셋기간은 도 3에 도시된 바와 같이, 공통 접속된 X전극에 전면기입펄스(Vw)를 인가하여 모든 셀을 전면기입방전시킨다. 이와 같은 전면기입방전에 의해 X전극과 Y전극을 덮고 있는 유전체층상에 벽전하가 축적되고, 즉 X전극상에는 -전하가, Y전극상에는 +전하가 축적된다. 다음에 선택적으로 서서히 증가하는 프라이밍 소거펄스를 인가하여, 셀의 불균일화 의해 벽전하가 완전히 소거되지 않은 셀들을 추가로 방전시켜 완전히 모든 셀들을 초기화한다. 이와같은 초기화 과정은 1필드를 복수의 서브필드로 나누어 계조를 표현할 때에, 각 서브필드마다 포함할 수도 있고, 하나의 서브필드에만 인가하여 배경휘도를 낮추어 콘트라스트를 향상시킬 수 있다.
일반적으로, 1 필드를 복수의 서브필드 예를 들면 8개의 서브필드로 분할하여 계조를 표현할 경우, 콘트라스트비는 각 서브필드에 유지펄스를 전혀 인가하지 않은 상태와 각 서브필드에 할당된 유지펄스를 모든 표시한 상태의 비율로서 결정된다. 따라서, 콘트라스트비는 1필드의 최저 휘도와 최고 휘도 비율로 결정되므로, 최저 휘도 즉, 배경휘도를 낮추어 콘트라스트를 높일 수 있다.
상기 리셋기간 다음, 어드레스 기간에는 입력되는 신호에 따라 표시해야할 셀들을 지정하기 위해 어드레스 전극(5)들에 데이터펄스를 인가함과 동시에 Y전극들(4)에 하나의 스캔펄스를 순차적으로 인가한다. 결과적으로 데이터 펄스가 인가된 어드레스전극과 스캔펄스가 인가된 Y전극(4) 상호가 어드레스 방전이 발생하여 유전체층상에 벽전하가 생성된다.
상기 어드레스 기간 다음, 유지방전기간에는 X전극(3)과 Y전극(4) 간에 교류 유지펄스를 인가하여 상기 어드레스 기간에 벽전하가 축적된 셀에서는 유지펄스와 벽전하가 중첩하여 충분한 유지방전을 실행하고, 벽전하가 축적되지 않은 셀은 단지 유지방전 펄스만으로 유지방전이 일어나지 않는다. 이와같은 기능을 교류형 면방전 플라즈마 표시패널의 메모리기능이라 한다.
종래의 플라즈마 디스플레이 패널은 단순 매트릭스 방식, 즉 서로 교차하는 어드레스전극과 스캔전극의 교차점에 셀을 형성하는 구조로 되어있다. 도4에 도시한 바와 같이, 스트라이프형 셀 구조는 격벽이 스트라이프 또는 격자형태의 격벽을 가지며, RGB 각 셀들이 수직 및 수평으로 인접하고 있다. 이러한 구조의 플라즈마 표시패널에 대한 어드레스 기간에는 Y전극들 각각에 대해 다른 타이밍의 스캔펄스를 하나씩 순차적으로 인가해야만 한다. 즉, 2개 이상의 수직으로 인접하는 Y전극들에 스캔펄스를 동시에 인가는 것은 2개 이상의 Y전극에 대한 셀들을 개별로 분리하여 어드레싱할 수 없는 것을 의미한다. 따라서, 각 Y전극들에는 각각 고가의 스캔IC들이 필요하다. 예를 들면, 480라인의 스캔라인(Y전극)을 갖는 플라즈마 표시패널은 480개의 스캔IC가 필요하기 때문에, 플라즈마 표시패널을 제조단가를 낮추기에 그 구동 특성상 한계가 있다.
최근, 도6에 도시된 바와 같이, 단위 셀면적을 확대하기 위한 목적으로 새로운 구조, 6각형 모양의 단위셀을 교열로 배열하는 구조가 제안되었다(IDW '99). 이 구조는 6각형 모양의 셀이 델타형으로 배열되어 1개의 화소를 이루며, 각 6각형 셀은 수평적으로는 연속하게 인접하고 수직으로는 좌우측으로 어긋난 배열을 나타내고 있다. 이러한 델타형 화소(R,G,B) 구조의 플라즈마 표시패널에서 각 스캔전극들(Y1, Y2, Y3, ...)에는 상술한 스트라이프 형태의 셀 구조를 갖는 플라즈마 표시패널과 마찬가지로 개별로 스캔IC들이 연결하여 어드레시 구동을 수행하는 방식을 이용한다. 결과적으로, 개별 셀의 단위면적을 확대하는 구조로서는 유용하나 구동에 필요한 스캔IC는 종래의 방법과 동일하기 때문에 제조단가를 나추기는 어려운 문제가 있다.
따라서, 본 발명은 이러한 문제를 해결하기 위한 것으로, 델타형 화소 구조의 교류형 플라즈마 디스플레이 패널에 있어서, 구동회로를 단순화시킬 수 있는 델타형 화소 구조의 플라즈마 디스플레이 패널의 페어스캔구동방법 및 구동장치를 제공하는 데에 그 목적이 있다.
도 1은 일반적인 플라즈마 디스플레이 패널의 구성을 설명하기 위한 개략일부평면도,
도 2는 일반적인 플라즈마 디스플레이 패널의 구성을 설명하기 위한 개략부분단면도,
도 3는 종래의 플라즈마 디스플레이 패널의 구동방법을 설명하기 위한 펄스 파형도,
도4는 종래의 스트라이프형 화소 구조의 플라즈마 디스플레이 패널의 구조를 설명하는 개략일부평면도,
도 5는 델타형 화소 구조의 플라즈마 디스플레이 패널의 구조를 설명하는 개략일부평면도,
도 6는 본 발명의 일실시예에 따른 페어스캔구동방법을 위한 델타형 화소 구조의 플라즈마 디스플레이 패널의 개략일부평면도,
도 7은 본 발명의 일실시예에 따른 델타형 화소 구조의 플라즈마 디스플레이 패널의 페어스캔구동방법을 도시한 파형도,
도 8은 본 발명의 다른 실시예에 따른 페어스캔구동방법을 위한 델타형 화소 구조의 플라즈마 디스플레이 패널의 개략일부평면도,
도 9은 본 발명의 또다른 실시예에 따른 델타형 화소 구조의 플라즈마 디스플레이 패널의 페어스캔구동방법을 도시한 파형도,
도 10은 본 발명의 또다른 실시예에 따른 따른 페어스캔구동방법을 위한 델타형 화소 구조의 플라즈마 디스플레이 패널의 개략일부평면도,
<도면의 주요 부분에 대한 부호 설명>
1: 전면기판 2: 후면기판
3: X전극 3',4': 버스전극
3",4": 블랙매트릭스 4: Y전극
5: 어드레스전극 7: 유전체층
8: 격벽 9: 형광층
18: 6각형 격벽 R,G,B: 셀
이러한 목적을 달성하기 위해 본 발명의 일실시예에 따른 델타형 화소 구조의 플라즈마 디스플레이 패널의 페어스캔구동방법은, 전면기판의 한 면에 형성되는 X전극들과 Y전극들로 구성되는 복수의 전극들, 하나의 X전극과 인접하는 하나의 Y전극으로 이루어지는 복수의 표시전극 쌍들, 상기 전면기판의 복수 표시전극 쌍들과 교차하도록 전면기판의 대향측 후면기판의 한 면에 형성되는 복수의 어드레스전극들, 상기 전면기판과 후면기판 사이에서 인접하는 방전 셀들을 구획하는 격벽들, 상기 전면기판상의 표시전극 쌍들과 후면기판상의 어드레스 전극들의 교차점들중에서 방전셀을 구성하는 제1교차점들과 이 제1교차점들에 인접하는 방전셀을 구성하지 않는 제2교차점들, 및 상기 격벽들 사이에 형성되는 형광체층을 포함하는 플라즈마 표시 패널의 구동방법에 있어서, 하나의 필드를 복수의 서브필드로 분할하고, 서브필드들 각각은 특정수의 유지방전펄스들을 할당하고, 상기 각 서브필드들의 점등의 조합에 의해 원하는 계조 표시를 구현하며; 상기 복수의 서브필드들 각각은 모든 셀들의 방전조건을 균일하게 하는 리셋기간, 입력되는 신호에 따라 표시해야 할 셀들을 지정하기 위한 어드레스 기간, 및 표시전극을 덮고 있는 유전체상의 벽전하와 중첩하여 유지방전을 실행할 수 있는 유지방전펄스를 해당 서브필드에 할당된 특정수 만큼 표시지정된 셀들에 인가하는 유지방전기간을 포함하며; 상기 Y전극들중 인접하는 2개의 Y전극들을 쌍으로 각각 전기적으로 접속하여, 어드레스 기간에 전기적으로 접속된 2개의 Y전극 쌍에 스캔펄스를 인가하는 것을 특징으로 한다.
상기 각 어드레스전극들은 2분할되어, 동시에 상부 2개 Y전극과 하부 2개 Y전극에 스캔펄스를 인가하므로써 스캔시간을 단축하고 그 구동회로를 더욱 단순화시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 6에는 본 발명의 일실시예에 따른 페어스캔구동방법을 위한 델타형 화소 구조의 플라즈마 디스플레이 패널이 개략일부평면도로서 도시되고, 도 7에는 본 발명의 일실시예에 따른 델타형 화소 구조의 플라즈마 디스플레이 패널의 페어스캔구동방법을 위한 파형도가 도시된다.
도 6 및 도 8에서도 도 5에서와 같은 구조의 6각형셀을 형성하는 격벽(18)과 6각형 셀 내에 형광체층(9)이 형성된다. 전면기판(1)의 한 면에 형성되는 X전극(3)들과 Y전극(4)들로 구성되는 복수의 표시전극군들(3,4), 및 그 표시전극군들(3,4)과 교차하도록 전면기판(1)의 대향측 후면기판(2)의 한 면에 형성되는 복수의 어드레스전극(5)들을 포함하여 형성된다. 또한, 상기 전면기판(1)상의 표시전극군들(3,4)과 후면기판(2)상의 어드레스 전극(5)들의 교차점들이 형성되며, 도6 및 도8에 도시한 바와 같이 이들 교차점들은 방전셀을 구성하는 제1교차점(R,G,B)과 이 제1교차점에 인접하여 방전셀을 형성하지 않는 제2교차점들로 구성된다. 즉 어드레스 전극들(A1, A2, A3, ...) 연장방향인 수직방향으로 제1교차점과 제2교차점이 교대로 형성된다. 결과적으로, 델타형을 이루는 3개의 6각형 셀 R,G,B가 하나의 화소를 구성한다.
제6도를 참조하여 구동방법을 설명하면 다음과 같다. 일반적으로, 계조표현을 위해서는 한 프레임을 복수의 서브필드로 구분하고, 각 서브필드는 특정수의 유지방전 펄스를 할당하고, 각 서브필드의 점등을 조합하여 계조를 표현한다. 상기 복수의 서브필드들 각각은 모든 셀들의 방전조건을 균일하게 하기 위해 도7에서와 같이 350V이상의 높은 전면기입전압을 X전극에 인가하는 리셋기간, 입력되는 신호에 따라 표시해야 할 셀들을 지정하기 위해 데이터전극(A1,A2,A3...)에 데이터 전압을 인가함과 동시에 Y전극들에 스캔펄스를 인가하는 어드레스 기간, 및 표시전극을 덮고 있는 유전체상의 벽전하와 중첩하여 유지방전을 실행하기 위해 유지방전펄스를 해당 서브필드에 할당된 특정수 만큼 X전극과 Y전극들에 교번으로 인가하는 유지방전기간을 포함한다. 상기 리셋동작 에서 공통접속된 X전극들에는 유지방전 구동회로(10)에 의해 행해진다. 상기 어드레스 동작에서 데이터 전압을 인가하기 위해 어드레스 전극들(A1,A2,A3...)에 접속된 데이터 구동회로(20)에 의해 이루어지며, 데이터전압과 동시에 인가하는 스캔전압을 인가하기 위해 스캔전극들에 접속된 스캔-유지방전 구동회로(30)에 의해 행해진다. 상기 유지방전동작은 공통접속된 유지방전 구동회로(10)와 스캔-유지방전 구동회로(30)에 의해 행해진다.
이와 같이, 본 발명의 델타형 화소 구조의 플라즈마 디스플레이 패널의 구동방법에서, 제6도 및 제8도에 도시한 바와 같이 인접하는 2개의 Y전극들(Y1,Y2;Y3,Y4;...)은 전기적으로 접속되며, 입력신호에 따라 표시해야할 셀들을 지정하기 위한 어드레스 기간에 동시에 2개 스캔라인에 스캔펄스를 인가할 수 있다. 동시에 2개 스캔라인(Y,Y2)에 스캔펄스를 인가하여도 상하 2개스캔라인(Y1,Y2)에 상하 인접하는 제1교차점과 제2교차점중 1개의 교차점은 항상 방전셀을 구성하지 않으므로 동시에 지정될 수 없기 때문에, 각 셀들이 개별로 제어될 수 있다.
이하, 구체적으로 본 발명의 구동방법을 제제7도 및 제9도를 참조하여 설명하면 다음과 같다.
본 발명에 있어서도, 종래와 같이, 하나의 필드를 복수의 서브필드로 분할하고, 서브필드들 각각은 특정수의 유지방전펄스들을 할당하고, 상기 각 서브필드들의 점등의 조합에 의해 원하는 계조 표시를 구현한다. 또한, 도 7 및 도 9에서 각 서브필드들은, 모든 셀(R,G,B)들의 방전조건을 균일하게 하는 리셋기간, 입력되는 신호에 따라 표시해야 할 셀(R,G,B)들을 지정하기 위한 어드레스 기간, 및 표시전극을 덮고 있는 유전체상의 벽전하와 중첩하여 유지방전을 실행할 수 있는 유지방전펄스를 해당 서브필드에 할당된 특정수 만큼 표시지정된 셀들에 인가하는 유지방전기간을 포함한다.
이와 같은 구동방식에 있어서, 도 7에 도시된 바와 같이 상기 어드레스 기간에 공통으로 접속된 Y전극쌍(Y1,Y2)에 동일 타이밍으로 스캔 펄스가 동시에 인가되고, 도시하지 않았지만 각각의 어드레스 전극들에는 개별로 입력 신호에 따른 데이터 펄스들이 동시 인가된다. 따라서, 한번에 2개 Y전극들에 대한 어드레싱이 가능하며, 순차적으로 Y전극 쌍들에 대해 어드레싱을 수행하므로써, 1필드 또는 1서브필드에 대한 어드레싱을 완료할 수 있다.
이와 같이 Y전극 쌍들(Y1,Y2; Y3,Y4;…)이 동시에 스캔되도록 구성함으로써 Y전극(Y1,Y2,Y3…)을 구동하기 위한 구동회로를 절반으로 감소시킬 수 있게 된다.
도 8에는 본 발명의 다른 실시예에 따른 페어스캔구동방법을 위한 델타형 화소 구조의 플라즈마 디스플레이 패널이 개략일부평면도로서 도시되고, 도 9에는 본 발명의 다른 실시예에 따른 델타형 화소 구조의 플라즈마 디스플레이 패널의 페어스캔구동방법의 파형도가 도시된다.
도 8에서는 X전극(3)들과 스캔전극(Y전극(4))들이 한쌍씩 XX-YY형태로 인접하게 배치되며, 이러한 전극 구조에 있어서도 본 발명을 적용할 수 있도록 도시된 바와 같이 구성될 수 있다. 이러한 구성은 인접하는 Y전극 쌍 사이에 X전극이 없기 때문에, 인접하는 Y전극쌍을 전기적으로 접속하기 용이한 장점을 가지고 있다.
도 9 및 도10에서는, 상술한 한쌍의 Y전극(Y1,Y2; Y3,Y4;…)을 이루는 한쌍씩의 셀(R,G,B)들은, 각 어드레스전극(5)상의 셀(R,G,B)들을 상부와 하부로 절반씩 분할되고, 그 분할된 상하로 어드레스전극(5)도 분할된다.
이와 같이 상하로 분할된 상부의 어드레스전극(5)와 하부의 어드레스전극(5')상의 Y전극(Y1,Y2,Y3…Yn+1,Yn+2,Yn+3…)들도 상하로 분할되며, 상부의 Y전극 쌍들(Y1,Y2; Y3,Y4;…)들과 하부의 Y전극 쌍들(Yn+1,Yn+2; Yn+3,Yn+4;…)을 4개 단위로 전기적으로 접속하고, 구동시 각각 동일한 스캔 펄스가 동시에 인가되도록 구성된다. 결과적으로, 4개의 Y전극들을 동시 스캔할 수 있기 때문에, 구동회로가1/4로 감소되고, 스캔시간도 상당히 감소시킬 수 있다.
이상에서 설명한 본 발명의 실시예에 의하면, 고효율을 달성하기 위한 델타형 화소 구조의 플라즈마 디스플레이 패널에서 종래 구동 방식보다 1/2, 또는 1/4 만큼 스캔 IC 수를 감소킬 수 있으며, 결과적으로 스캔 시간도 종래 구동 방식보다 1/2, 또는 1/4 만큼 줄일 수 있는 효과가 있다.

Claims (5)

  1. 전면기판(1)의 한 면에 형성되는 X전극들(3)과 Y전극들(4)로 구성되는 복수의 전극들, 하나의 X전극(3)과 인접하는 하나의 Y전극(4)으로 이루어지는 복수의 표시전극 쌍들, 상기 전면기판의 복수 표시전극 쌍들과 교차하도록 전면기판의 대향측 후면기판의 한 면에 형성되는 복수의 어드레스전극들(5), 상기 전면기판과 후면기판 사이에서 인접하는 방전 셀들을 구획하는 격벽들, 상기 전면기판(1)상의 표시전극 쌍들과 후면기판(2)상의 어드레스 전극들(5)의 교차점들중에서 방전셀을 구성하는 제1교차점들과 이 제1교차점들에 인접하는 방전셀을 구성하지 않는 제2교차점들, 및 상기 격벽들 사이에 형성되는 형광체층을 포함하는 플라즈마 표시 패널의 구동방법에 있어서,
    하나의 필드를 복수의 서브필드로 분할하고, 서브필드들 각각은 특정수의 유지방전펄스들을 할당하고, 상기 각 서브필드들의 점등의 조합에 의해 원하는 계조 표시를 구현하며;
    상기 복수의 서브필드들 각각은 모든 셀들의 방전조건을 균일하게 하는 리셋기간, 입력되는 신호에 따라 표시해야 할 셀들을 지정하기 위한 어드레스 기간, 및 표시전극을 덮고 있는 유전체상의 벽전하와 중첩하여 유지방전을 실행할 수 있는 유지방전펄스를 해당 서브필드에 할당된 특정수 만큼 표시지정된 셀들에 인가하는 유지방전기간을 포함하며;
    상기 Y전극들중 인접하는 2개의 Y전극을 쌍으로 하여 각각 전기적으로 접속하고, 상기 어드레스 기간에 전기적으로 접속된 각 Y전극 쌍에 동일 스캔펄스를 동시에 인가하는 것을 특징으로 하는 플라즈마 표시 패널의 구동방법.
  2. 제 1 항에 있어서, 상기 전면기판(1)에 형성되는 X전극(X1,X2,X3,...)과 Y전극(Y1,Y2,Y3,...)이 X1, Y1, Y2, X2, X3, Y3, Y4,...순서로 배열되고, 서로 인접하는 Y전극쌍(Y1,Y2;Y3,Y4,...)들에서 쌍을 이루는 2개의 Y전극에 동시에 스캔펄스를 인가 하는 것을 특징으로 하는 플라즈마 표시 패널의 구동방법.
  3. 전면기판(1)의 한 면에 형성되는 X전극들(3)과 Y전극들(4)로 구성되는 복수의 전극들, 하나의 X전극(3)과 인접하는 하나의 Y전극(4)으로 이루어지는 복수의 표시전극 쌍들, 상기 전면기판의 복수 표시전극 쌍들과 교차하도록 전면기판의 대향측 후면기판의 한 면에 형성되는 복수의 어드레스전극들(5), 상기 전면기판과 후면기판 사이에서 인접하는 방전 셀들을 구획하는 격벽들, 상기 전면기판(1)상의 표시전극 쌍들과 후면기판(2)상의 어드레스 전극들(5)의 교차점들중에서 방전셀을 구성하는 제1교차점들과 이 제1교차점들에 인접하는 방전셀을 구성하지 않는 제2교차점들, 및 상기 격벽들 사이에 형성되는 형광체층을 포함하는 플라즈마 표시 패널의 구동방법에 있어서,
    하나의 필드를 복수의 서브필드로 분할하고, 서브필드들 각각은 특정수의 유지방전펄스들을 할당하고, 상기 각 서브필드들의 점등의 조합에 의해 원하는 계조 표시를 구현하며;
    상기 복수의 서브필드들 각각은 모든 셀들의 방전조건을 균일하게 하는 리셋기간, 입력되는 신호에 따라 표시해야 할 셀들을 지정하기 위한 어드레스 기간, 및 표시전극을 덮고 있는 유전체상의 벽전하와 중첩하여 유지방전을 실행할 수 있는 유지방전펄스를 해당 서브필드에 할당된 특정수 만큼 표시지정된 셀들에 인가하는 유지방전기간을 포함하며;
    상기 어드레스전극들 각각은 2분할하고, 상기 Y전극들중 인접하는 2개의 Y전극을 쌍으로 하여 각각 전기적으로 접속하고, 상기 전기적으로 접속된 Y전극 쌍들중 상기 2분할된 어드레스 전극들중 한쪽 어드레스 전극들과 교차하는 Y전극쌍과 다른쪽 어드레스 전극들과 교차하는 Y전극쌍을 상호 전기적으로 접속하는 방법으로 모든 Y전극들을 4개 단위로 접속하고, 상기 어드레스 기간에 전기적으로 접속된 상기 2개의 Y전극 쌍들에 동일 스캔펄스를 동시에 인가하는 것을 특징으로 하는 플라즈마 표시 패널의 구동방법.
  4. 전면기판(1)의 한 면에 형성되는 X전극들(3)과 Y전극들(4)로 구성되는 복수의 전극들, 하나의 X전극(3)과 인접하는 하나의 Y전극(4)으로 이루어지는 복수의 표시전극 쌍들, 상기 전면기판의 복수 표시전극 쌍들과 교차하도록 전면기판의 대향측 후면기판의 한 면에 형성되는 복수의 어드레스전극들(5), 상기 전면기판과 후면기판 사이에서 인접하는 방전 셀들을 구획하는 격벽들, 상기 전면기판(1)상의 표시전극 쌍들과 후면기판(2)상의 어드레스 전극들(5)의 교차점들중에서 방전셀을 구성하는 제1교차점들과 이 제1교차점들에 인접하는 방전셀을 구성하지 않는 제2교차점들, 및 상기 격벽들 사이에 형성되는 형광체층을 포함하는 플라즈마 표시 패널의 구동장치에 있어서,
    상기 Y전극들중 인접하는 2개의 Y전극을 쌍으로 하여 각각 전기적으로 접속하고, 상기 전기적으로 접속된 각 Y전극 쌍에 연결된 스캔IC들을 포함하는 스캔-유지구동수단(30);
    입력된 데이터신호를 인가하기 위해 상기 어드레스 전극들에 연결된 데이터전극 구동 수단(20); 및
    모든 X전극들을 공통으로 접속하고, 공통접속된 X전극들에 연결되어 유지방전펄스를 인가하는 유지방전 구동수단(10)을 포함하는 것을 특징으로 하는 플라즈마 표시 패널의 구동장치.
  5. 전면기판(1)의 한 면에 형성되는 X전극들(3)과 Y전극들(4)로 구성되는 복수의 전극들, 하나의 X전극(3)과 인접하는 하나의 Y전극(4)으로 이루어지는 복수의 표시전극 쌍들, 상기 전면기판의 복수 표시전극 쌍들과 교차하도록 전면기판의 대향측 후면기판의 한 면에 형성되는 복수의 어드레스전극들(5), 상기 전면기판과 후면기판 사이에서 인접하는 방전 셀들을 구획하는 격벽들, 상기 전면기판(1)상의 표시전극 쌍들과 후면기판(2)상의 어드레스 전극들(5)의 교차점들중에서 방전셀을 구성하는 제1교차점들과 이 제1교차점들에 인접하는 방전셀을 구성하지 않는 제2교차점들, 및 상기 격벽들 사이에 형성되는 형광체층을 포함하는 플라즈마 표시 패널의 구동장치에 있어서,
    상기 어드레스 전극들을 2분할하고, 분할된 상기 어드레스 전극들에 각각 연결되어 입력된 데이터신호를 인가하는 데이터전극 구동 수단(20);
    상기 Y전극들중 인접하는 2개의 Y전극을 쌍으로 하여 각각 전기적으로 접속하고, 상기 2분할된 어드레스 전극들중 한쪽과 교차하는 하나의 Y전극쌍과 상기 다른 어드레스 전극과 교차하는 하나의 Y전극쌍을 포함하여 4개의 Y전극들을 단위로 하여 모든 Y전극들을 접속하고, 상기 4개 단위로 전기적으로 접속된 Y전극 쌍에 연결된 복수의 스캔IC들을 포함하는 스캔-유지방전 구동수단(30); 및
    모든 X전극들을 공통으로 접속하고, 공통접속된 X전극들에 연결되어 유지방전펄스를 인가하는 유지방전 구동수단(10)을 포함하는 것을 특징으로 하는 플라즈마 표시 패널의 구동장치.
KR1020000018465A 2000-04-08 2000-04-08 델타형 화소 구조의 플라즈마 디스플레이 패널의 구동방법및 구동장치 Withdrawn KR20010090944A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000018465A KR20010090944A (ko) 2000-04-08 2000-04-08 델타형 화소 구조의 플라즈마 디스플레이 패널의 구동방법및 구동장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000018465A KR20010090944A (ko) 2000-04-08 2000-04-08 델타형 화소 구조의 플라즈마 디스플레이 패널의 구동방법및 구동장치

Publications (1)

Publication Number Publication Date
KR20010090944A true KR20010090944A (ko) 2001-10-22

Family

ID=19662829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000018465A Withdrawn KR20010090944A (ko) 2000-04-08 2000-04-08 델타형 화소 구조의 플라즈마 디스플레이 패널의 구동방법및 구동장치

Country Status (1)

Country Link
KR (1) KR20010090944A (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100433232B1 (ko) * 2002-02-09 2004-05-27 엘지전자 주식회사 플라즈마 디스플레이 패널의 어드레스 분산방법 및 장치
KR20040068416A (ko) * 2003-01-25 2004-07-31 엘지전자 주식회사 고속구동을 위한 플라즈마 디스플레이 패널 및 그 구동 방법
KR100482322B1 (ko) * 2001-12-28 2005-04-13 엘지전자 주식회사 플라즈마 디스플레이 패널의 고속 스캐닝 방법 및 장치
KR100693019B1 (ko) * 2000-12-08 2007-03-12 후지츠 히다찌 플라즈마 디스플레이 리미티드 플라스마 디스플레이 패널 및 그 구동 방법
KR100705285B1 (ko) 2005-08-12 2007-04-10 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100726985B1 (ko) * 2005-10-13 2007-06-14 엘지전자 주식회사 플라즈마 디스플레이 장치
US7576492B2 (en) 2004-04-07 2009-08-18 Samsung Sdi Co., Ltd. Plasma display panel with reduced capacitance between address electrodes
KR101054346B1 (ko) * 2004-03-26 2011-08-04 삼성전자주식회사 유기 전계 발광 표시소자의 보조전극 형성방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100693019B1 (ko) * 2000-12-08 2007-03-12 후지츠 히다찌 플라즈마 디스플레이 리미티드 플라스마 디스플레이 패널 및 그 구동 방법
KR100482322B1 (ko) * 2001-12-28 2005-04-13 엘지전자 주식회사 플라즈마 디스플레이 패널의 고속 스캐닝 방법 및 장치
KR100433232B1 (ko) * 2002-02-09 2004-05-27 엘지전자 주식회사 플라즈마 디스플레이 패널의 어드레스 분산방법 및 장치
KR20040068416A (ko) * 2003-01-25 2004-07-31 엘지전자 주식회사 고속구동을 위한 플라즈마 디스플레이 패널 및 그 구동 방법
KR101054346B1 (ko) * 2004-03-26 2011-08-04 삼성전자주식회사 유기 전계 발광 표시소자의 보조전극 형성방법
US7576492B2 (en) 2004-04-07 2009-08-18 Samsung Sdi Co., Ltd. Plasma display panel with reduced capacitance between address electrodes
KR100705285B1 (ko) 2005-08-12 2007-04-10 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100726985B1 (ko) * 2005-10-13 2007-06-14 엘지전자 주식회사 플라즈마 디스플레이 장치

Similar Documents

Publication Publication Date Title
US6160529A (en) Method of driving plasma display panel, and display apparatus using the same
CN100394532C (zh) 等离子体显示设备
KR100657384B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20000007601A (ko) 플라즈마 디스플레이 패널 구동방법 및 장치
KR100337882B1 (ko) 플라즈마 표시 패널의 구동방법
KR100489445B1 (ko) 플라즈마 표시 패널의 구동방법
KR20040064213A (ko) 플라즈마 디스플레이 패널에서의 수직 방향 누화 억제
KR100693966B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
KR100284341B1 (ko) Ａｃ형 플라즈마 표시 패널의 구동 방법
KR20040046264A (ko) 어드레스기간과 유지기간의 혼합 방식으로 동작하는패널구동방법 및 그 장치
KR20010090944A (ko) 델타형 화소 구조의 플라즈마 디스플레이 패널의 구동방법및 구동장치
KR100358696B1 (ko) 교류형 플라즈마 디스플레이 패널의 구동 방법
KR20020059737A (ko) 지속 전극을 갖는 디스플레이 패널
KR20010046350A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100468412B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 방법
KR100564300B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100316022B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100502352B1 (ko) 어드레스기간과 유지기간의 혼합 방식으로 동작하는패널구동방법 및 그 장치
JP4165628B2 (ja) プラズマディスプレイパネル
KR20010090945A (ko) 플라즈마 디스플레이 패널의 순환방전에 의한 구동방법
KR100329047B1 (ko) 플라즈마디스플레이패널및그의구동방법
KR100482341B1 (ko) 플라즈마 디스플레이 패널의 구동장치
JP3436223B2 (ja) プラズマディスプレイ装置及びその駆動方法
KR100313112B1 (ko) 플라즈마 표시 패널의 구동 방법
KR100349925B1 (ko) 플라즈마 표시패널의 구동방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20000408

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid