KR20010098505A - 촬상 시스템 - Google Patents

촬상 시스템 Download PDF

Info

Publication number
KR20010098505A
KR20010098505A KR1020010019188A KR20010019188A KR20010098505A KR 20010098505 A KR20010098505 A KR 20010098505A KR 1020010019188 A KR1020010019188 A KR 1020010019188A KR 20010019188 A KR20010019188 A KR 20010019188A KR 20010098505 A KR20010098505 A KR 20010098505A
Authority
KR
South Korea
Prior art keywords
insulating film
layer
photoelectric conversion
semiconductor substrate
imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020010019188A
Other languages
English (en)
Inventor
이노우에이꾸꼬
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR20010098505A publication Critical patent/KR20010098505A/ko
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/016—Manufacture or treatment of image sensors covered by group H10F39/12 of thin-film-based image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8057—Optical shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 가급적 높은 촬상 특성을 얻음과 함께 고집적화 및 고속 동작을 가능하게 한다.
본 발명은 반도체 기판(3)의 촬상 영역(81)에 매트릭스형으로 배열된 광전 변환층(8a)을 갖는 MOS형 센서와, 촬상 영역을 제외한 반도체 기판의 영역에 형성되어 상기 MOS형 센서를 구동하는 구동 회로 및 MOS형 센서의 출력 신호를 처리하는 신호 처리 회로를 갖는 주변 회로부와, 광전 변환층에 화상 신호를 집광하기 위해서 광전 변환층 상에 제1 절연층을 통해 형성된 마이크로 렌즈를 구비하고, 제1 절연막 표면으로부터 반도체 기판까지의 거리가 제2 절연막 표면으로부터 반도체 기판까지의 거리보다도 짧아지도록 구성되어 있다.

Description

촬상 시스템{IMAGE PICKUP SYSTEM}
본 발명은 고체 촬상 장치를 갖는 촬상 시스템에 관한 것이다.
최근, MOS형 고체 촬상 소자는 저전압, 단일 전원, 저비용이라는 이점이 있어, 주목받고 있는 소자이다.
이 MOS형 고체 촬상 소자를 갖는 고체 촬상 장치는, 고체 촬상 장치의 출력 신호를 처리하는 신호 처리 회로가 MOS형 트랜지스터로 구성되기 때문에 제조 공정을 공통화하는 것이 가능해져 상기 신호 처리 회로와 동일 기판 상에 형성할 수 있다. 예를 들면, 도 15에 도시한 바와 같이 MOS형 고체 촬상 장치를 갖는 촬상 시스템으로서 비디오 카메라(60)를 예를 들면, 이 비디오 카메라(60)는 촬상 소자인 MOS형 센서(61)와, 전압 신호의 레벨을 조정하는 자동 게인 제어 회로(62)[이하,AGC 회로(62)라고도 함]와, 전압 신호를 클램프하는 클램프 회로(63: 이하, CLP 회로라고도 함)와, 아날로그 신호를 디지털 신호로 변환하는 AD 변환 회로(64)와, 클럭 펄스를 발생하여 촬상 시스템(60)의 타이밍의 제어를 행하는 타이밍 제어 회로(65)와, 상기 클럭 펄스에 동기하고 MOS형 센서(61)를 구동 제어하기 위한 타이밍 신호 및 구동 제어 신호를 발생하는 타이밍 제너레이터/시그널 제너레이터 회로(66)[이하, TG/SG 회로(66)라고도 함]와, AD 변환 회로의 출력인 디지털 신호를 처리하는 DSP 회로(67)와, DSP 회로(67)의 출력을 인코드하는 인코드 회로(68)와, 인코드된 신호를 출력하는 출력 회로(69)와, 출력 회로(69)의 출력을 아날로그 신호로 변환하는 DA 변환 회로(70)를 구비하고 있다.
MOS형 센서(61)에 의해 광전 변환된 화상 전압 신호는 AGC 회로(62)에 의해 레벨이 조정된 후, CLP 회로(63)에 의해 클램프되어 AD 변환 회로(64)로 보내진다. 그리고 상기 화상 전압 신호는 AD 변환 회로(64)에 의해서 1샘플 값이 예를 들면 8 비트로 이루어지는 디지털 화상 신호로 변환되어 DSP 회로(67)로 보내진다. DSP 회로(67)는 예를 들면, 색 분리 회로, 클램프 회로, 감마 보정 회로, 화이트 보정 회로, 흑 보정 회로, 이일회로(二一回路), 색 밸런스 회로 등으로 이루어져 있으며, 공급된 디지털 화상 신호에 대하여 필요한 신호 처리를 행한다. 그리고 DSP 회로(67)에 의해 처리된 신호는 인코더 회로(68)로 보내진다. 인코더 회로(68)에 있어서는 수신된 화상 신호를 디코드하여 휘도 신호와 색차 신호로 변환한다. MOS형 센서(61)는 TG/SG 회로(66)로부터 보내져오는 타이밍 신호 및 구동 제어 신호에 의해 타이밍이 제어된다. 그 후, 디코드된 화상 신호는 출력 회로(69)를 통해 DA변환 회로(70)로 공급되고 아날로그 비디오 신호로 변환되어 외부로 출력된다.
상술의 촬상 시스템에 있어서는 화상 광 신호를 신호 전하로 변환하는 기능을 갖고 있는 것은 MOS형 센서(61)의 촬상 영역 뿐이며, 이 MOS형 센서(61) 이외의 회로는 고집적화나 속도 특성이 중시된다. 고집적화나 속도 특성의 개선을 도모하기 위해서는 다층화를 행하는 것이 필요하게 된다.
한편, 광을 취급하는 MOS형 센서(61)의 촬상 영역에 있어서는 일반적으로 촬상 시스템의 상부에 광을 집광하기 위한 마이크로 렌즈가 형성되어 이 마이크로 렌즈로부터 반도체 기판 상에 형성된 광전 변환을 행하는 광전 변환 영역까지 거리가 상기 마이크로 렌즈의 초점 거리에 일치하는지의 여부가 문제가 된다. 즉, MOS형 센서(61) 주변의 신호 처리 회로가 고집적화나 속도 특성의 개선를 위해 다층화되더라도 상기 광전 변환 영역은 마이크로 렌즈로부터의 거리가 마이크로 렌즈의 초점 거리에 대체로 일치해야 한다. 또한 광전 변환 영역에서 차광층이 되는 Al 배선은 반도체 기판에 가까운 쪽이 차광 등에 의한 난반사의 입사 방지로 된다.
종래의 MOS형 고체 촬상 장치를 포함하는 촬상 시스템에 있어서는 촬상 특성을 중시하기 때문에, 촬상 영역의 주변 회로를 다층화하지 않는다. 이 때문에, 주변 회로의 집적화와 고속화를 실현할 수 없다는 문제점이 생긴다.
또한, 주변 회로의 동작의 고속화를 행하는 경우, 또는 설계를 쉽게 하기 위해서 동일 기판 상에 형성되는 회로(MOS형 센서도 포함함)를 다층 배선에 의해 형성하는 경우에는 광전 변환 영역으로의 집광 실현은 곤란해져서 촬상 특성의 열화를 야기하는 문제가 발생된다.
이들 문제점을 도 16 및 도 17을 참조하여 설명한다.
도 16은 도 15에 도시한 촬상 시스템을 절단선 X-X'로 절단했을 때의 단면도이다. 이 도 16에 도시한 촬상 시스템은 촬상 특성을 중시한 구성으로 되어 있다. 이 촬상 시스템은 MOS형 센서(61)가 형성되는 반도체 기판(23)의 촬상 영역(81)에는 화상 광 신호(40)를 화상 전기 신호로 변환하는 광전 변환층(27a)과 확산층(27b)이 형성되어 있다. 이 광전 변환층(27a)과 확산층(27b) 사이의 반도체 기판(23) 상에는 게이트 절연막을 통해 게이트 전극(25a)이 형성되어 있다. 게이트 전극(25a)과, 광전 변환층(27a)과, 확산층(27b)에 의해 MOS형 센서(61)가 구성된다. 또, 광전 변환층(8a)은 촬상 영역(81)에 있어서 매트릭스형으로 배열되어 있다. 확산층(27b)은 층간 절연막(31)에 설치된 컨택트를 통해 제1 Al 배선(28)에 접속되어 있다. 따라서, 광전 변환층(27a)으로 변환된 화상 전기 신호는 게이트(25a)에 의해서 확산층(27b) 및 상기 컨택트를 통해 제1 Al 배선(28)으로 보내진다.
또한, 광전 변환층(27a)을 제외한 촬상 영역(81)에는 Al으로 이루어지는 차광막(29a)이 형성되어 있다. 그리고, 광전 변환층(27a)의 바로 위인 층간 절연막(31) 상의 영역에는 화상 광 신호(40)를 집광하기 위한 마이크로 렌즈(32)가 설치된 구성으로 되어 있다.
한편, 절연물로 이루어지는 소자 분리 영역(24)에 의해서 촬상 영역(81)과 소자 분리된 주변 회로 영역(82)의 반도체 기판(23) 상에는 상기 회로를 구성하는MOS 트랜지스터가 형성되어 있다. 이들 MOS 트랜지스터는 반도체 기판(23)에 형성된 확산층으로 이루어지는 소스 영역 및 드레인 영역(26)과, 이들 소스 영역(26)과 드레인 영역(26) 사이에 반도체 기판(23) 상에 게이트 절연막을 통해 형성된 게이트 전극(25)을 구비하고 있다. 그리고 소스 영역 및 드레인 영역(26) 중 한 쪽은 층간 절연막(31)에 설치된 컨택트를 통해 제1 Al 배선(28)에 접속되어 있다. 또한, 이 제1 Al 배선(28)에는 층간 절연막에 설치된 컨택트를 통해 제2 Al 배선(29)에 접속된 구성으로 되어 있다. 또 제2 Al 배선(29)과 차광막(29a)은 동일층을 구성하고 있다.
이 도 16에 도시한 촬상 시스템에 있어서는 마이크로 렌즈(32)에 의해서 집광된 화상 광 신호(40)가 광전 변환층(27a)에서 결상하기 쉽도록 촬상 영역(81) 및 주변 회로 영역(82)에서 2층 배선 구조로 하고, 또한 제2 Al 배선(29) 및 차광막(29a)의 막 두께를 얇게 하여 광전 변환층(27a)으로부터 마이크로 렌즈(32)까지의 거리를 짧게 함으로써 상기 거리를 마이크로 렌즈(32)의 초점 거리에 대체로 일치하도록 구성하고 있다. 이 때문에, 주변 회로 영역(82)에 형성된 회로의 고집적화 및 고속화의 저하가 발생한다.
이 고집적화 및 고속화의 저하를 방지하기 위해서 주변 회로 영역(82)에 형성되는 회로를 제1 내지 제3 Al 배선(28, 29, 30)을 갖는 3층 배선 구조로 함과 함께, 제2 Al 배선(29) 및 동일층이 되는 Al의 차광막(29a) 및 제3 Al 배선(30)의 막 두께를 두껍게 한 구성의 촬상 시스템을 도 17에 나타낸다. 그러나, 이 도 17에 도시한 촬상 시스템에 있어서는 광전 변환층(27a)으로부터 마이크로 렌즈(32)까지의 거리가 마이크로 렌즈(32)의 초점 거리보다 길어져, 화상 광 신호(40)가 광전 변환층(27a)에서 결상하는 것이 어렵게 되어 촬상 특성이 열화한다.
본 발명은 상술한 문제점을 해결하기 위해 제안된 것으로, 가급적 양호한 촬상 특성을 얻을 수 있음과 함께 고집적화 및 고속 동작이 가능한 촬상 시스템을 제공하는 것을 목적으로 한다.
도 1은 본 발명에 따른 촬상 시스템의 제1 실시예의 구성을 나타내는 단면도.
도 2는 본 발명의 제1 실시예의 촬상 시스템의 제조 공정을 나타내는 단면도.
도 3은 본 발명의 제1 실시예의 촬상 시스템의 제조 공정을 나타내는 단면도.
도 4는 본 발명의 제1 실시예의 촬상 시스템의 제조 공정을 나타내는 단면도.
도 5는 본 발명의 제1 실시예의 촬상 시스템의 제조 공정을 나타내는 단면도.
도 6은 본 발명의 제1 실시예의 촬상 시스템의 제조 공정을 나타내는 단면도.
도 7은 본 발명에 따른 촬상 시스템의 제2 실시예의 구성을 나타내는 단면도.
도 8은 본 발명에 따른 촬상 시스템의 제3 실시예의 구성을 나타내는 단면도.
도 9는 본 발명의 제3 실시예의 제조 공정을 나타내는 단면도.
도 10은 본 발명의 제3 실시예의 제조 공정을 나타내는 단면도.
도 11은 본 발명의 제3 실시예의 제조 공정을 나타내는 단면도.
도 12는 본 발명의 제3 실시예의 제조 공정을 나타내는 단면도.
도 13은 본 발명의 제3 실시예의 제조 공정을 나타내는 단면도.
도 14는 본 발명의 제3 실시예의 제조 공정을 나타내는 단면도.
도 15는 촬상 시스템의 일 구체예의 구성을 나타내는 평면도.
도 16은 종래의 촬상 시스템의 구성을 나타내는 단면도.
도 17은 종래의 촬상 시스템의 구성을 나타내는 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
3 : 반도체 기판
4 : 소자 분리 영역
5 : 게이트 절연막
6, 6a : 게이트 전극
7 : 소스 및 드레인 영역
8a : 광전 변환층
8b : 확산층
9 : 평탄화 절연막
11 : 제1 배선층
12 : 평탄화 절연막
14 : 제2 배선층
14a : 차광막
15 : 평탄화 절연막
17 : 제3 배선층
18 : 절연막
20 : 마이크로 렌즈
81 : 촬상 영역
82 : 주변 회로 영역
본 발명에 따른 촬상 시스템은 반도체 기판의 촬상 영역에 매트릭스형으로 배열된 광전 변환층을 갖는 MOS형 센서와, 상기 촬상 영역을 제외한 상기 반도체 기판의 영역에 형성되어 상기 MOS형 센서를 구동하는 구동 회로 및 상기 MOS형 센서의 출력 신호를 처리하는 신호 처리 회로를 갖는 주변 회로부와, 상기 광전 변환층에 화상 신호를 집광하기 위해서 상기 광전 변환층 상에 제1 절연막을 통해 형성된 마이크로 렌즈를 구비하고, 상기 제1 절연막 표면으로부터 상기 반도체 기판까지의 거리가 상기 제2 절연막 표면으로부터 상기 반도체 기판까지의 거리보다도 짧아지도록 구성되어 있는 것을 특징으로 한다.
또한 상기 주변 회로부는 적어도 제1 내지 제3 배선층을 갖고, 이들 배선층이 절연막을 통해 적층된 다층 배선 구조인 것이 바람직한다.
또한 상기 촬상 영역에는 상기 제2 배선층과 동일층이 되는 차광층이 형성되어 있는 것이 바람직하다.
또한 상기 차광층은 상기 제2 배선층보다 얇은 막 두께를 갖고 있는 것이 바람직하다.
또한 상기 마이크로 렌즈로부터 광전 변환층까지의 거리는 상기 마이크로 렌즈의 초점 거리에 대체로 일치하는 것이 바람직하다.
이하, 본 발명의 실시예를 도면을 참조하여 설명한다.
〈제1 실시예〉
본 발명에 따른 촬상 시스템의 제1 실시예를 도 1 내지 도 6을 참조하여 설명한다. 도 1은 본 실시예의 촬상 시스템의 구성을 나타내는 단면도이며, 도 2 내지 도 6은 본 실시예의 촬상 시스템의 제조 공정을 나타내는 단면도이다.
본 실시예인 촬상 시스템은 MOS형 센서와, 그 주변 회로가 동일 칩 상에 형성된 구성으로 되어 있다. 즉, 도 1에 도시한 바와 같이 MOS형 센서가 형성되는 반도체 기판(3)의 촬상 영역(81)에는 화상 광 신호를 화상 전기 신호로 변환하는 광전 변환층(8a)과 확산층(8b)이 형성되어 있다. 이 광전 변환층(8a)과 확산층(8b) 사이의 반도체 기판 상에는 게이트 절연막(5)을 통해 게이트 전극(6a)이 형성되어 있다. 이 게이트 전극(6a)과, 광전 변환층(8a)과, 확산층(8b)에 의해 MOS형 센서가 구성된다. 또, 광전 변환층(8a)은 촬상 영역(81)에 있어서 매트릭스형으로 배열되어 있다.
한편, 상기 촬상 영역(81)은 소자 분리된 주변 회로 영역(82)의 반도체 기판(3) 상에는 주변 회로를 구성하는 MOS 트랜지스터가 형성되어 있다. 또, 주변 회로는 예를 들면, 도 15 내지 도 16에서 설명한 주변 회로와 동일한 구성으로 되어 있다. 이들 MOS 트랜지스터는 반도체 기판(3)에 형성된 확산층으로 이루어지는 소스 영역 및 드레인 영역(7)과, 이들 소스 영역 및 드레인 영역(7) 사이의 반도체기판(3) 상에 게이트 절연막(5)을 통해 형성된 게이트 전극(6)을 구비하고 있다. 또한, 상기 게이트 전극(6, 6a), 소스 및 드레인 영역(7) 및 확산층(8a, 8b)은 표면이 평탄화된 절연막(9)에 의해 덮여 있다. 이 평탄화 절연막(9) 표면 상에는 예를 들면, Al으로 이루어지는 제1 배선층(11)이 형성되어 있다. 이들 제1 배선층(11)은 주변 회로 영역(82)에 있어서는 소스 및 드레인 영역(7) 중 한 쪽 영역과 절연막(9) 내에 설치된 컨택트를 통해 접속되고, 촬상 영역(81)에 있어서는 절연막(9) 내에 설치된 컨택트를 통해 확산층(8b)에 접속된 구성으로 되어 있다.
이들 제1 배선층(11)은 표면이 평탄화된 절연막(12)에 의해 덮여 있다. 그리고 이 절연막(12) 표면에는 촬상 영역(81)에 있어서 예를 들면, Al으로부터 차광막(14a, 14a)이 형성되고, 주변 회로 영역(82)에 있어서 예를 들면, Al으로 이루어지는 제2 배선층(14)이 형성되어 있다. 또, 이들 차광막(14a) 및 제2 배선층(14)은 막 두께가 예를 들면, 500㎚ 이하의 막 두께로 형성된다. 그리고 제2 배선층(14)은 절연막(12)에 설치된 컨택트를 통해 제1 배선층(11)에 접속된 구성으로 되어 있다.
이들 제2 배선층(14) 및 차광막(14a)은 표면이 평탄화된 절연막(15)에 의해 덮여 있다. 그리고 절연막(15) 표면에는 주변 회로 영역(82)에 있어서 예를 들면 Al으로 이루어지는 제3 배선층(17)이 형성된 구성으로 되어 있다. 이 제3 배선층(17)은 절연막(15) 내에 설치된 컨택트를 통해 제2 배선층(14)에 접속된 구성으로 되어 있다. 또한, 이 제3 배선층(17)을 덮도록 기판 전면에 절연막(18)이 형성되어 있다. 이 절연막(18) 표면은 촬상 영역(81)에 있어서 평탄화되어 있다.촬상 영역(81)의 평탄화된 절연막(18) 상에는 화상 광 신호가 광전 변환층(8a)에 집광하도록 마이크로 렌즈(20)가 설치된 구성으로 되어 있다.
이상 설명한 바와 같이 본 실시예에 따르면, 마이크로 렌즈(20)가 형성되는 촬상 영역(81)의 절연막(18) 표면은 평탄화함으로써 주변 회로 영역(82)의 절연막(18) 표면보다 낮아지도록 구성되어 있기 때문에 마이크로 렌즈에 입사한 화상 광 신호를 광전 변환층(8a)에 집광하기 쉬워 양호한 촬상 특성을 얻을 수 있다. 또한 주변 회로 영역(82)은 3층 이상의 배선 구조로 하는 것이 가능해져, 주변 회로의 고집적화 및 고속화를 실현할 수 있다. 또한, Al으로 이루어지는 제2 배선층(14) 및 차광막(14a)을 얇게 형성하고 있기 때문에 Al의 결정 성장에 따르는 힐록(hillock)을 억제할 수 있다.
다음으로 본 실시예의 촬상 시스템의 제조 방법을 도 2 내지 도 6을 참조하여 설명한다.
우선, 예를 들면 실리콘으로 이루어지는 반도체 기판(3)에 절연막으로 이루어지는 소자 분리 영역(4)을 형성하여, 촬상 영역(81)과 주변 회로 영역(82)을 소자 분리함과 함께 각 영역 내의 소자를 소자 분리한다(도 2 참조). 그 후, 촬상 영역(81) 및 주변 회로 영역(82)의 반도체 기판 상에 게이트 절연막(5)을 형성한다(도 2 참조). 계속해서 게이트 절연막(5) 상의 원하는 위치에 게이트 전극(6, 6a)을 형성한다(도 2 참조). 계속해서 도 2에 도시한 바와 같이 이온 주입 등에 의해 소스 및 드레인 영역(7) 및 확산층(8a, 8b)을 형성한다.
다음으로 기판 전면에 절연막을 피착한 후, CMP(Chemical MechanicalPolishing)를 이용하여 그 표면을 평탄화하고 평탄화 절연막(9)을 형성한다(도 3 참조). 계속해서 리소그래피 기술을 이용하여 소스 및 드레인 영역(7)의 한 쪽 및 확산층(8b)으로 각각 통하는 컨택트홀(10)을 절연막(9) 내에 형성한 후, 예를 들면 스퍼터링법을 이용하여 이들 컨택트홀(10)을 매립하도록 Al을 기판 전면에 피착하여 패터닝함으로써 제1 배선층(11)을 형성한다(도 3 참조).
다음으로 도 4에 도시한 바와 같이 기판 전면에 절연막을 피착한 후, CMP를 이용하여 그 표면을 평탄화하고 평탄화 절연막(12)을 형성한다. 계속해서 리소그래피 기술을 이용하여 주변 회로 영역의 절연막(12) 내에, 제1 배선층(11)으로 통하는 컨택트홀(13)을 형성한 후, 이들 컨택트홀(13)을 매립하도록 Al을 기판 전면에 피착하여 패터닝함으로써 제2 배선층(14)을 형성함과 함께 촬상 영역(81)의 절연막(12) 상에 차광막(14a)을 형성한다(도 4 참조).
다음으로 기판 전면에 절연막을 피착한 후, CMP를 이용하여 그 표면을 평탄화하고 평탄화 절연막(15)을 형성한다(도 5 참조). 계속해서 리소그래피 기술을 이용하여 주변 회로 영역의 절연막(15) 내에, 제2 배선층(14)으로 통하는 컨택트홀(16)을 형성한 후, 이들 컨택트홀(16)을 매립하도록 Al을 기판 전면에 피착하여 패터닝함으로써 제3 배선층(17)을 형성한다(도 5 참조).
다음으로 기판 전면에 예를 들면 BPSG(Boron Phospharus Silicate Glass)막(18)을 피착한다. 그러면, 촬상 영역(81) 상의 BPSG막(18)은 평탄화됨과 함께 주변 회로 영역(82)의 BPSG막(18)보다도 높이가 낮아진다(도 6 참조). 계속해서 촬상 영역(81)에 색 필터(도시하지 않음) 및 마이크로 렌즈(20)를 형성한다.또한 색 필터는 도시하지 않지만, 저층의 촬상 영역(81)과 고층의 주변 회로 영역(82) 사이에 충분한 거리를 확보하는 것이 가능해지기 때문에 색 필터에 의한 색 얼룩은 생기지 않는다.
〈제2 실시예〉
다음으로 본 발명에 따른 촬상 시스템의 제2 실시예의 구성을 도 7에 나타낸다. 이 제2 실시예의 촬상 시스템은 도 1에 도시한 제1 실시예의 촬상 시스템에 있어서 주변 회로 영역(82)의 제2 배선층(14)을 배선(141) 및 배선(142)으로 이루어지는 2층 구조로 하고, 제1 실시예에 비하여 두껍게 한 구성으로 되어 있다. 또, 배선(141)과 차광막(14a)은 동일층이 되도록 구성되어 있다.
이와 같이 본 실시예에 있어서는 주변 회로 영역(82)의 제2 배선층(14)을 제1 실시예의 경우에 비하여 후막화(厚膜化)하고 있기 때문에 보다 고속 동작을 행하게 할 수 있다. 또, 이 제2 실시예의 촬상 시스템도 제1 실시예의 경우와 마찬가지로 양호한 촬상 특성을 얻을 수 있는 것은 물론이다.
〈제3 실시예〉
다음으로 본 발명에 따른 촬상 시스템의 제3 실시예를 도 8 내지 도 14를 참조하여 설명한다. 도 8은 본 실시예의 촬상 시스템의 구성을 나타내는 단면도이며, 도 9 내지 도 14는 본 실시예의 촬상 시스템의 제조 공정을 나타내는 공정 단면도이다.
본 실시예의 촬상 시스템은 도 7에 도시한 제2 실시예의 촬상 시스템에 있어서 촬상 영역(81)의 절연막(18)을 제거함과 함께 평탄화 절연막(15)을 얇게 한 구성으로 되어 있다. 그리고 얇게 한 평탄화 절연막(15) 상에 컬러 필터(도면에 미도시) 및 마이크로 렌즈(20)가 형성되어 있다.
또, 본 실시예에 있어서는 최상층의 절연막(18)은 평탄화되어 있다. 이 제3 실시예의 촬상 시스템은 제2 실시예에 비하여 광전 변환층(8a)으로부터 마이크로 렌즈(20)까지의 거리를 원하는 거리로 할 수 있어, 주변 회로의 동작의 고속성을 손상시키지 않고 촬상 특성을 더욱 향상시킬 수 있다. 또한 주변 회로 영역(82)은 3층 배선 구조로 하고 있기 때문에 고집적화가 가능해진다.
또 본 실시예는 제2 실시예의 촬상 영역(81)의 절연막(18)을 제거함과 함께 평탄화 절연막(15)을 박막화하였지만, 제1 실시예의 촬상 영역(81)의 절연막(18)을 제거함과 함께 평탄화 절연막(15)을 박막화하도록 구성하여도 좋다.
다음으로 제3 실시예의 촬상 시스템 제조 방법을 도 9 내지 도 14를 참조하여 설명한다.
우선 예를 들면 실리콘으로 이루어지는 반도체 기판(3)에 절연막으로 이루어지는 소자 분리 영역(4)을 형성하여, 촬상 영역(81)과 주변 회로 영역(82)을 소자 분리함과 함께 각 영역 내의 소자를 소자 분리한다(도 9 참조). 그 후, 촬상 영역(81) 및 주변 회로 영역(82)의 반도체 기판 상에 게이트 절연막(5) 상의 원하는 위치에 게이트 전극(6, 6a)을 형성한다(도 9 참조). 계속해서 도 9에 도시한 바와 같이 이온 주입 등에 의해 소스 및 드레인 영역(7) 및 확산층(8a, 8b)을 형성한다.
다음으로 기판 전면에 절연막을 피착한 후, CMP를 이용하여 그 표면을 평탄화하고 평탄화 절연막(9)을 형성한다(도 10 참조). 계속해서 리소그래피 기술을 이용하여 소스 및 드레인 영역(7)의 한쪽 및 확산층(8b)으로 통하는 컨택트홀(10)을 절연막(9) 내에 형성한 후, 예를 들면 스퍼터링법을 이용하여 이들 컨택트홀(10)을 매립하도록 Al을 기판 전면에 피착하여 패터닝함으로써 제1 배선층(11)을 형성한다(도 10 참조).
다음으로 도 11에 도시한 바와 같이 기판 전면에 절연막을 피착한 후, CMP를 이용하여 그 표면을 평탄화하고 평탄화 절연막(12)을 형성한다. 계속해서 리소그래피 기술을 이용하여 주변 회로 영역의 절연막(12) 내에 제1 배선층(11)으로 통하는 컨택트홀(13)을 형성한 후, 이들 컨택트홀(13)을 매립하도록 Al을 기판 전면에 피착하여 패터닝함으로써 제2 배선층(14)을 형성함과 함께 촬상 영역(81)의 절연막(12) 상에 차광막(14a)을 형성한다(도 11 참조). 그 후, 배선(141) 상에 Al으로 이루어지는 배선(142)을 형성하여 제2 배선(14)으로 한다(도 11 참조).
다음으로 기판 전면에 절연막을 피착한 후, CMP를 이용하여 그 표면을 평탄화하고 평탄화 절연막(15)을 형성한다(도 12 참조). 계속해서 리소그래피 기술을 이용하여 주변 회로 영역의 절연막(15) 내에, 제2 배선층(14)으로 통하는 컨택트홀(16)을 형성한 후, 이들 컨택트홀(16)을 매립하도록 Al을 기판 전면에 피착하여, 패터닝함으로써 제3 배선층(17)을 형성한다(도 12 참조). 다음으로 기판 전면에 절연막(18)을 피착한 후, CMP를 이용하여 그 표면을 평탄화하고 평탄화 절연막(18)을 형성한다(도 13 참조). 계속해서 리소그래피 기술을 이용하여 촬상 영역(81)에 개공을 갖는 레지스트 패턴(도시하지 않음)을 형성하고, 이 레지스트 패턴을 마스크로 하여 촬상 영역(81)의 절연막(18)을 제거한다(도 13 참조). 이 때, 절연막(15)을 차광막(14a)이 노출되지 않도록 에치백해도 좋다. 이에 따라 촬상 영역(81)에 개구(19)가 형성된다(도 14 참조).
다음으로 상기한 레지스트 패턴을 제거한 후, 개구(19)의 바닥의 소정 장소에 색 필터(도시하지 않음) 및 마이크로 렌즈(20)를 형성하여 도 8에 도시한 제3 실시예인 촬상 시스템을 완성한다.
또, 제1 내지 제3 실시예에 있어서 주변 회로 영역(82)은 3층 배선 구조이지만 4층 이상의 다층 배선 구조이더라도 좋다.
이상 진술한 바와 같이 본 발명에 따르면, 가급적 양호한 촬상 특성을 얻을 수 있음과 함께 고집적화 및 고속 동작이 가능해진다.

Claims (5)

  1. 촬상 시스템에 있어서,
    반도체 기판의 촬상 영역에 매트릭스형으로 배열된 광전 변환층을 갖는 MOS형 센서와,
    상기 촬상 영역을 제외한 상기 반도체 기판의 영역에 형성되고, 상기 MOS형 센서를 구동하는 구동 회로 및 상기 MOS형 센서의 출력 신호를 처리하는 신호 처리 회로를 갖는 주변 회로부와,
    상기 광전 변환층에 화상 신호를 집광하기 위해서 상기 광전 변환층 상에 제1 절연막을 통해 형성된 마이크로 렌즈
    를 포함하고, 상기 제1 절연막 표면으로부터 상기 반도체 기판까지의 거리가 상기 제2 절연막 표면으로부터 상기 반도체 기판까지의 거리보다도 짧아지도록 구성되어 있는 것을 특징으로 하는 촬상 시스템.
  2. 제1항에 있어서,
    상기 주변 회로부는 적어도 제1 내지 제3 배선층을 갖고, 이들 배선층이 절연막을 통해 적층된 다층 배선 구조인 것을 특징으로 하는 촬상 시스템.
  3. 제2항에 있어서,
    상기 촬상 영역에는 상기 제2 배선층과 동일층이 되는 차광층이 형성되어 있는 것을 특징으로 하는 촬상 시스템.
  4. 제3항에 있어서,
    상기 차광층은 상기 제2 배선층보다 얇은 막 두께를 갖고 있는 것을 특징으로 하는 촬상 시스템.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 마이크로 렌즈로부터 광전 변환층까지의 거리는 상기 마이크로 렌즈의 초점 거리에 대체로 일치하는 것을 특징으로 하는 촬상 시스템.
KR1020010019188A 2000-04-12 2001-04-11 촬상 시스템 Ceased KR20010098505A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000110915A JP2001298175A (ja) 2000-04-12 2000-04-12 撮像システム
JP2000-110915 2000-04-12

Publications (1)

Publication Number Publication Date
KR20010098505A true KR20010098505A (ko) 2001-11-08

Family

ID=18623345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010019188A Ceased KR20010098505A (ko) 2000-04-12 2001-04-11 촬상 시스템

Country Status (4)

Country Link
US (1) US6987537B2 (ko)
JP (1) JP2001298175A (ko)
KR (1) KR20010098505A (ko)
TW (1) TW490850B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587141B1 (ko) * 2004-07-30 2006-06-08 매그나칩 반도체 유한회사 시모스 이미지센서 및 그의 제조방법
KR100739999B1 (ko) * 2006-11-02 2007-07-16 매그나칩 반도체 유한회사 시모스 이미지센서 및 그 제조방법
US7439095B2 (en) 2005-08-03 2008-10-21 Dongbu Electronics, Co., Ltd. CMOS image sensor and method for fabricating the same

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252338A (ja) * 2000-12-18 2002-09-06 Canon Inc 撮像装置及び撮像システム
JP4147861B2 (ja) * 2002-08-06 2008-09-10 ソニー株式会社 固体撮像素子の製造方法
JP2004071931A (ja) * 2002-08-08 2004-03-04 Sony Corp 固体撮像素子及びその製造方法
JP2004172335A (ja) * 2002-11-20 2004-06-17 Sony Corp 固体撮像装置
US7294818B2 (en) * 2004-08-24 2007-11-13 Canon Kabushiki Kaisha Solid state image pickup device and image pickup system comprising it
JP4277216B2 (ja) * 2005-01-13 2009-06-10 ソニー株式会社 撮像装置及び撮像結果の処理方法
KR100807214B1 (ko) * 2005-02-14 2008-03-03 삼성전자주식회사 향상된 감도를 갖는 이미지 센서 및 그 제조 방법
JP4621048B2 (ja) * 2005-03-25 2011-01-26 富士通セミコンダクター株式会社 固体撮像素子
JP2006310825A (ja) * 2005-03-30 2006-11-09 Fuji Photo Film Co Ltd 固体撮像素子およびその製造方法
JP2006294773A (ja) * 2005-04-08 2006-10-26 Sony Corp 固体撮像素子及び固体撮像素子の製造方法
JP2006344656A (ja) * 2005-06-07 2006-12-21 Fujifilm Holdings Corp 固体撮像素子及びその製造方法
JP2007081401A (ja) * 2005-09-12 2007-03-29 Magnachip Semiconductor Ltd 光干渉を減少させたイメージセンサ
JP2007149893A (ja) * 2005-11-25 2007-06-14 Matsushita Electric Ind Co Ltd 固体撮像装置の製造方法、固体撮像装置及びカメラ
KR100781545B1 (ko) * 2006-08-11 2007-12-03 삼성전자주식회사 감도가 향상된 이미지 센서 및 그의 제조방법
JP2008053286A (ja) * 2006-08-22 2008-03-06 Matsushita Electric Ind Co Ltd 撮像装置チップセット及び画像ピックアップシステム
US7781781B2 (en) * 2006-11-17 2010-08-24 International Business Machines Corporation CMOS imager array with recessed dielectric
JP5198471B2 (ja) * 2007-02-08 2013-05-15 エルジー・ケム・リミテッド アルカリ現像可能樹脂、その製造方法、および前記アルカリ現像可能樹脂を含む感光性樹脂組成物
JP5159120B2 (ja) * 2007-02-23 2013-03-06 キヤノン株式会社 光電変換装置およびその製造方法
JP4110192B1 (ja) 2007-02-23 2008-07-02 キヤノン株式会社 光電変換装置及び光電変換装置を用いた撮像システム
JP4799522B2 (ja) * 2007-10-12 2011-10-26 株式会社東芝 撮像装置
JP2009130220A (ja) * 2007-11-26 2009-06-11 Sharp Corp 固体撮像装置およびその製造方法
US20090189233A1 (en) * 2008-01-25 2009-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Cmos image sensor and method for manufacturing same
JP5288823B2 (ja) * 2008-02-18 2013-09-11 キヤノン株式会社 光電変換装置、及び光電変換装置の製造方法
JP5513872B2 (ja) * 2009-12-18 2014-06-04 株式会社東芝 固体撮像装置
JP2012049431A (ja) * 2010-08-30 2012-03-08 Sony Corp 固体撮像装置および電子機器
JP5296772B2 (ja) * 2010-12-24 2013-09-25 パナソニック株式会社 固体撮像装置及びその製造方法
CN116107527A (zh) 2021-11-10 2023-05-12 财团法人工业技术研究院 信息显示方法及其处理装置与信息显示系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200088A (ja) * 1997-01-14 1998-07-31 Sony Corp 固体撮像素子及びその製造方法
KR19990054300A (ko) * 1997-12-26 1999-07-15 구본준 고체촬상소자
KR19990069025A (ko) * 1998-02-04 1999-09-06 구본준 고체촬상소자의 제조방법
KR20010047339A (ko) * 1999-11-19 2001-06-15 박종섭 산화막 마이크로렌즈를 갖는 이미지센서의 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3403062B2 (ja) * 1998-03-31 2003-05-06 株式会社東芝 固体撮像装置
JP2000150846A (ja) 1998-11-12 2000-05-30 Olympus Optical Co Ltd 固体撮像装置及びその製造方法
US6861686B2 (en) * 2003-01-16 2005-03-01 Samsung Electronics Co., Ltd. Structure of a CMOS image sensor and method for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200088A (ja) * 1997-01-14 1998-07-31 Sony Corp 固体撮像素子及びその製造方法
KR19990054300A (ko) * 1997-12-26 1999-07-15 구본준 고체촬상소자
KR19990069025A (ko) * 1998-02-04 1999-09-06 구본준 고체촬상소자의 제조방법
KR20010047339A (ko) * 1999-11-19 2001-06-15 박종섭 산화막 마이크로렌즈를 갖는 이미지센서의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587141B1 (ko) * 2004-07-30 2006-06-08 매그나칩 반도체 유한회사 시모스 이미지센서 및 그의 제조방법
US7439095B2 (en) 2005-08-03 2008-10-21 Dongbu Electronics, Co., Ltd. CMOS image sensor and method for fabricating the same
KR100739999B1 (ko) * 2006-11-02 2007-07-16 매그나칩 반도체 유한회사 시모스 이미지센서 및 그 제조방법

Also Published As

Publication number Publication date
JP2001298175A (ja) 2001-10-26
US20010030703A1 (en) 2001-10-18
US6987537B2 (en) 2006-01-17
TW490850B (en) 2002-06-11

Similar Documents

Publication Publication Date Title
JP2001298175A (ja) 撮像システム
JP4799522B2 (ja) 撮像装置
KR101770077B1 (ko) 반도체 장치와 그 제조 방법, 및 전자 기기
US7683451B2 (en) CMOS image sensors with light shielding patterns
KR100687102B1 (ko) 이미지 센서 및 그 제조 방법.
US7265402B2 (en) Solid-state image sensor including a microlens
TWI871680B (zh) 攝像裝置及電子機器
JP3571909B2 (ja) 固体撮像装置及びその製造方法
US8426238B2 (en) Solid-state image pickup device, method for manufacturing the same, and electronic apparatus
US7642613B2 (en) CMOS image sensor and method for fabricating the same
US20110186917A1 (en) Solid-state imaging device, manufacturing method thereof, electronic apparatus, and semiconductor device
US7632730B2 (en) CMOS image sensor and method for manufacturing the same
KR100731128B1 (ko) 씨모스 이미지 센서의 제조방법
JP4270105B2 (ja) 固体撮像素子
JP2011003738A (ja) 固体撮像装置及びその製造方法
JP4153426B2 (ja) 集積イメージセンサを製造するための方法
JP2007173258A (ja) 固体撮像装置およびその製造方法、並びにカメラ
US20090166692A1 (en) Cmos image sensor and method for manufacturing the same
US7405097B2 (en) CMOS image sensor and method for manufacturing the same
KR20060011410A (ko) 포커싱을 개선한 시모스 이미지센서 및 그 제조방법
KR100913326B1 (ko) 이미지 센서 및 그의 제조 방법
KR20100064555A (ko) 이미지센서 및 그 제조 방법
KR100729735B1 (ko) 이미지 센서의 제조방법
JP2020129672A (ja) 固体撮像装置及び電子機器
KR100729736B1 (ko) 이미지 센서 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

St.27 status event code: A-3-3-V10-V11-apl-PJ0201

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PB0901 Examination by re-examination before a trial

St.27 status event code: A-6-3-E10-E12-rex-PB0901

B601 Maintenance of original decision after re-examination before a trial
PB0601 Maintenance of original decision after re-examination before a trial

St.27 status event code: N-3-6-B10-B17-rex-PB0601

J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20040721

Effective date: 20051129

PJ1301 Trial decision

St.27 status event code: A-3-3-V10-V15-crt-PJ1301

Decision date: 20051129

Appeal event data comment text: Appeal Kind Category : Appeal against decision to decline refusal, Appeal Ground Text : 2001 19188

Appeal request date: 20040721

Appellate body name: Patent Examination Board

Decision authority category: Office appeal board

Decision identifier: 2004101003217

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

R18 Changes to party contact information recorded

Free format text: ST27 STATUS EVENT CODE: A-3-3-R10-R18-OTH-X000 (AS PROVIDED BY THE NATIONAL OFFICE)

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000