KR20020002007A - 반도체 소자의 콘택홀 형성방법 - Google Patents

Abstract

본 발명은 반도체 소자의 콘택홀 형성방법에 관한 것으로, 콘택홀 형성 후 상기 콘택홀의 측벽과 반도체기판의 접합영역과 소자분리절연막의 계면에 절연막 스페이서를 형성함으로써 콘택영역이 반도체기판의 활성영역보다 낮은 부분에 형성되는 것을 방지하여 접합누설전류 특성을 향상시켜 소자의 동작특성 및 신뢰성을 향상시키는 기술에 관한 것이다.

Description

반도체 소자의 콘택홀 형성방법{A method for forming a contact hole of a semiconductor device}

본 발명은 반도체 소자의 콘택홀 형성방법에 관한 것으로, 특히 콘택홀 형성 시 반도체기판의 접합영역과의 미스얼라인(misalignment)에 의해 소자분리절연막이 손실되어 콘택영역이 상기 활성영역보다 낮게 형성되는 것을 방지하는 반도체소자의 콘택홀 형성방법에 관한 것이다.

일반적으로, 반도체 소자에서 상하의 도전배선을 연결하는 콘택홀은 자체의 크기와 주변 배선과의 간격이 감소되고, 콘택홀의 지름과 깊이의 비인 에스팩트비(aspect ratio)는 증가한다.

따라서, 다층의 도전배선을 구비하는 고집적 반도체소자에서는 콘택을 형성하기 위하여 제조 공정에서의 마스크들간의 정확하고 엄격한 정렬이 요구되어 공정여유도가 감소된다.

상기 콘택홀은 간격 유지를 위하여 마스크 정렬시의 미스얼라인먼트 여유(misalignment tolerance), 노광 공정 시의 렌즈 왜곡(lens distortion), 마스크 제작 및 사진식각 공정시의 임계크기 변화(critical dimension variation), 마스크간의 정합(registration)등과 같은 요인들을 고려하여 마스크를 형성한다.

또한, 콘택홀 형성 시 리소그래피(Lithography) 공정의 한계를 극복하기 위하여 자기 정렬 콘택홀(self aligned contact : 이하 SAC라 칭함) 형성 기술이 개발되었다.

이하, 첨부된 도면을 참고로 하여 종래기술에 따른 반도체소자의 콘택홀 형성방법을 설명한다.

도 1 은 종래기술에 따른 반도체소자의 콘택홀 형성방법의 문제점을 도시한 단면도이다.

먼저, 반도체기판(10)에서 소자분리영역으로 예정되는 부분에 소자분리절연막(11)을 형성하고, 활성영역 상에 게이트절연막패턴(12)과 게이트전극(13)을 형성한다.

다음, 상기 게이트전극(13)의 양측 반도체기판(10)에 불순물이온을 주입하여 소오스/드레인영역으로 되는 접합영역(14)을 형성한다.

그 다음, 전체표면 상부에 금속배선 콘택으로 예정되는 부분을 노출시키는 콘택홀이 구비된 층간절연막(15)을 형성하고, 상기 콘택홀을 통하여 상기 접합영역(14)에 접속되는 금속배선(16)을 형성한다.

여기서, 상기 콘택홀을 형성하기 위한 식각공정 시 미스얼라인먼트에 의해 상기 접합영역(14)에서 벗어난 소자분리절연막(11)이 식각되고, 특히 ⓧ부분과 같이 접합영역(14)과 금속배선(16)이 만나는 부분이 활성영역 표면보다 더 깊게 들어가서 접합누설전류를 증가시키고, 그로 인하여 활성영역을 줄이기 위해 활성영역과 소자분리영역 사이의 간격을 줄이거나 없애는 경우 심각한 문제점이 발생한다.

도 2a 내지 도 2f 는 상기 문제점을 해결하기 위한 반도체소자의 콘택홀 형성방법을 도시한 단면도이다.

먼저, 반도체기판(20) 상부에 상기와 같은 방법으로 소자분리절연막(21), 게이트절연막(22), 게이트전극(23) 및 접합영역(24)을 형성하고, 전체표면 상부에 질화막을 소정 두께 형성하여 식각방지막(25)을 형성한다. (도 2a, 도 2b 참조)

다음, 상기 식각방지막(25) 상부에 산화막으로 층간절연막(26)을 형성한다. (도 2c 참조)

그 다음, 상기 접합영역(24)에서 콘택으로 예정되는 부분을 노출시키는 콘택마스크를 식각마스크로 상기 층간절연막(25)을 식각하여 콘택홀(27)을 형성한다. (도 2d 참조)

다음, 상기 콘택홀(27) 저부에 노출되는 식각방지막(25)을 제거한다. (도 2e 참조)

그 다음, 상기 콘택홀(27)을 통하여 상기 접합영역(24)에 접속되는 금속배선(28)을 형성한다. (도 2f 참조)

상기와 같은 종래 기술에 따르면 콘택홀 형성 시 층간절연막을 형성하기 전에 식각방지막을 형성하여 소자분리절연막이 식각되는 것을 방지하여 콘택이 깊게 형성되는 것을 방지할 수는 있지만, 2번의 식각공정에 의해 콘택홀을 형성해야 하는 번거로움이 있고, 소자분리절연막이 손실되는 것을 방지할 수 있으나, 상기 소자분리절연막이 활성영역보다 낮게 형성되는 경우 활성영역과 소자분리절연막의 경계면인 ⓨ부분에서 콘택이 활성영역보다 낮게 형성되어 소자의 리프레쉬 특성을 저하시키는 문제점이 있다.

본 발명은 상기한 문제점을 해결하기 위한 것으로 반도체기판에 소자분리절연막을 형성하고, 반도체기판의 활성영역에 게이트전극과 소오스/드레인 접합영역을 형성한 다음, 전체표면 상부에 층간절연막을 형성하고, 상기 접합영역에서 콘택으로 예정되는 부분을 노출시키는 콘택마스크를 식각마스크로 상기 층간절연막을 식각하여 콘택홀을 형성한 후 상기 콘택홀의 측벽 및 상기 콘택홀을 형성하기 위한 식각공정으로 노출되는 접합영역의 측벽에 절연막 스페이서를 형성함으로써 접합누설전류 특성을 개선하여 소자의 동작 특성 및 신뢰성을 향상시키는 반도체 소자의 콘택홀 형성방법을 제공하는데 그 목적이 있다.

도 1 은 종래기술에 따른 반도체소자의 콘택홀 형성방법의 문제점을 도시한 단면도.

도 2a 내지 도 2f 는 종래기술에 따른 문제점을 해결하기 위한 반도체소자의 제조방법을 도시한 단면도.

도 3a 내지 도 3e 는 본 발명에 따른 반도체소자의 콘택홀 형성방법을 도시한 단면도.

< 도면의 주요부분에 대한 부호의 설명>

10, 20, 30 : 반도체 기판 11, 21, 31 : 소자분리절연막

12, 22, 32 : 게이트절연막 패턴 13, 23, 33 : 게이트전극

14, 24, 34 : 접합영역 15, 26, 35 : 층간절연막

16, 28, 38 : 금속배선 25 : 식각방지막

27, 36 : 콘택홀 37a : 절연막

37b : 절연막 스페이서

상기 목적을 달성하기 위해 본 발명에 따른 반도체 소자의 콘택홀 형성방법은,

반도체기판에서 소자분리영역으로 예정되는 부분에 소자분리절연막을 형성하고, 상기 반도체기판의 활성영역에 게이트절연막을 형성하는 공정과,

상기 게이트절연막 상부에 게이트전극을 형성하고, 상기 게이트전극의 양측 반도체기판에 불순물이온을 주입하여 소오스/드레인 접합영역을 형성하는 공정과,

전체표면 상부에 층간절연막을 형성하는 공정과,

상기 접합영역에서 콘택으로 예정되는 부분을 노출시키는 콘택마스크를 식각마스크로 상기 층간절연막을 식각하여 콘택홀을 형성하는 공정과,

전체표면 상부에 소정 두께의 절연막을 형성하는 공정과,

상기 절연막을 전면식각하여 상기 콘택홀의 측벽에 절연막 스페이서를 형성하되, 미스얼라인이 발생되어 상기 소자분리절연막이 식각되어 상기 접합영역과 단차가 발생한 경우 상기 소자분리절연막과 접합영역의 경계면에도 절연막 스페이서를 형성하는 공정을 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 콘택홀 형성방법에 대하여 상세히 설명을 하기로 한다.

도 3a 내지 도 3e 는 본 발명에 따른 반도체소자의 콘택홀 형성방법을 도시한 단면도이다.

먼저, 반도체기판(30)에서 소자분리영역으로 예정되는 부분에 소자분리절연막(31)을 형성한다.

다음, 상기 반도체기판(30)의 활성영역에 게이트절연막(도시 안됨) 및 게이트전극용 도전층(도시 안됨)을 형성하고, 게이트전극 마스크를 식각마스크로 상기 게이트전극용 도전층 및 게이트절연막을 식각하여 게이트전극(33)과 게이트절연막패턴(32)을 형성한다.

그 다음, 상기 게이트전극(33)의 양측 반도체기판(30)에 불순물이온을 주입하여 소오스/드레인 접합영역(34)을 형성한다.

다음, 전체표면 상부에 층간절연막(35)을 형성한다. (도 3a 참조)

그 다음, 상기 접합영역(34)에서 콘택으로 예정되는 부분을 노출시키는 콘택마스크(도시 안됨)를 식각마스크로 상기 층간절연막(35)을 식각하여 콘택홀(36)을 형성한다. 이때, 미스얼라인이 발생한 경우 상기 소자분리절연막(31)이 식각되어 상기 소자분리절연막(31)과 접합영역(34) 간에 단차가 발생하고, 그로 인하여 접합영역(34)이 노출된다. (도 3b 참조)

다음, 전체표면 상부에 상기 소자분리절연막(31)과 식각선택비차이를 갖는 절연막(37a)을 소정 두께 형성한다. 이때, 상기 절연막(37a)은 질화막으로 형성한다. (도 3c 참조)

그 다음, 상기 절연막(37a)을 건식식각방법으로 전면식각하여 상기 콘택홀(36)의 측벽 및 상기 소자분리절연막(31)과 접합영역(34)의 경계면인 단차부분에 절연막 스페이서(37b)를 형성한다. (도 3d 참조)

다음, 전체표면 상부에 금속층(도시 안됨)을 형성하고, 금속배선 마스크를 식각마스크로 상기 금속층을 식각하여 상기 콘택홀(36)을 통하여 상기 접합영역(34)에접속되는 금속배선(38)을 형성한다. (도 3e 참조)

한편, 도 3f 는 콘택홀(36)을 형성하고 형성되는 절연막을 소자분리절연막(31)과 식각선택비 차이를 갖지 않는 산화막으로 형성한 경우를 도시한 것으로서, 절연막 스페이서(37b) 형성 시 소자분리절연막(31)이 ⓩ부분과 같이 다량 제거되더라도, 후속공정으로 형성되는 금속배선(38)의 콘택부분이 반도체기판(30)의 활성영역보다 낮게 형성되는 것을 방지할 수 있다.

상기한 바와 같이 본 발명에 따르면, 콘택홀 형성 후 상기 콘택홀의 측벽과 반도체기판의 접합영역과 소자분리절연막의 계면에 절연막 스페이서를 형성함으로써 콘택영역이 반도체기판의 활성영역보다 낮은 부분에 형성되는 것을 방지하여 접합누설전류 특성을 개선하여 소자의 동작 특성 및 신뢰성을 향상시키는 이점이 있다.

Claims (3)

1. 반도체기판에서 소자분리영역으로 예정되는 부분에 소자분리절연막을 형성하고, 상기 반도체기판의 활성영역에 게이트절연막을 형성하는 공정과,

   상기 게이트절연막 상부에 게이트전극을 형성하고, 상기 게이트전극의 양측 반도체기판에 불순물이온을 주입하여 소오스/드레인 접합영역을 형성하는 공정과,

   전체표면 상부에 층간절연막을 형성하는 공정과,

   상기 접합영역에서 콘택으로 예정되는 부분을 노출시키는 콘택마스크를 식각마스크로 상기 층간절연막을 식각하여 콘택홀을 형성하는 공정과,

   전체표면 상부에 소정 두께의 절연막을 형성하는 공정과,

   상기 절연막을 전면식각하여 상기 콘택홀의 측벽에 절연막 스페이서를 형성하되, 미스얼라인이 발생되어 상기 소자분리절연막이 식각되어 상기 접합영역과 단차가 발생한 경우 상기 소자분리절연막과 접합영역의 경계면에도 절연막 스페이서를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
2. 제 1 항에 있어서,

   상기 절연막은 상기 소자분리절연막과 식각선택비 차이를 갖는 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
3. 제 1 항에 있어서,

   상기 절연막은 상기 소자분리절연막과 식각선택비 차이를 갖지 않는 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.