KR20020002700A - 금속 배선 형성 방법 - Google Patents
금속 배선 형성 방법 Download PDFInfo
- Publication number
- KR20020002700A KR20020002700A KR1020000036952A KR20000036952A KR20020002700A KR 20020002700 A KR20020002700 A KR 20020002700A KR 1020000036952 A KR1020000036952 A KR 1020000036952A KR 20000036952 A KR20000036952 A KR 20000036952A KR 20020002700 A KR20020002700 A KR 20020002700A
- Authority
- KR
- South Korea
- Prior art keywords
- metal wiring
- contact hole
- forming
- layer
- lower portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/082—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts the openings being tapered via holes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 감광막 패턴(Pattern)을 마스크로 제 1 차 식각된 층간 절연막을 상기 측벽에 폴리머(Polymer)가 발생된 감광막 패턴을 마스크로 제 2 차 식각하여 그 하부부위가 포지티브 슬로프(Positive slope)의 식각 형상을 갖는 금속 배선 콘택홀을 형성하므로 금속 배선 형성 공정 시 상기 금속 배선 콘택홀 하부부위의 보이드(Void) 발생을 방지하기 위한 금속 배선 형성 방법에 관한 것이다.
본 발명의 금속 배선 형성 방법은 감광막 패턴을 마스크로 제 1 차 식각된 층간 절연막을 상기 측벽에 폴리머가 발생된 감광막 패턴을 마스크로 제 2 차 식각하여 그 하부부위가 포지티브 슬로프의 식각 형상을 갖는 금속 배선 콘택홀을 형성하므로, 상기 금속 배선 콘택홀 하부부위에도 베리어(Barrier)층이 형성되어 금속 배선 형성층인 알루미늄층의 형성 공정 시 상기 금속 배선 콘택홀 하부부위의 보이드 발생을 방지하므로 금속 배선의 신뢰성을 향상시키는 특징이 있다.
Description
본 발명은 금속 배선 형성 방법에 관한 것으로, 특히 하부부위가 포지티브 슬로프(Positive slope)의 식각 형상을 갖는 금속 배선 콘택홀을 형성하여 금속 배선의 신뢰성을 향상시키는 금속 배선 형성 방법에 관한 것이다.
종래의 금속 배선 형성 방법은 도 1a에서와 같이, 반도체 기판(11)상에 제 1비피에스지(Boron Phosphrus Silicate Glass : BPSG)층(12), 아이피오(Inter Poly Oxide : IPO)층(13) 및 제 2 BPSG층(14)을 순차적으로 형성한다.
도 1b에서와 같이, 상기 제 2 BPSG층(14)상에 감광막(15)을 도포하고, 상기 감광막(15)을 금속 배선 콘택홀 형성될 부위에서만 제거되도록 선택적으로 노광 및 현상한다.
도 1c에서와 같이, 상기 선택적으로 노광 및 현상된 감광막(15)을 마스크로 상기 제 2 BPSG층(14), IPO층(13), BPSG층(12) 및 반도체 기판(11)을 선택 식각하여 금속 배선 콘택홀(16)을 형성한 후, 상기 감광막(15)을 제거한다.
여기서, 상기 금속 배선 콘택홀(16)의 하부부위가 네가티브(Negative) 슬로프의 식각 형상(A)을 갖는다.
도 1d에서와 같이, 상기 금속 배선 콘택홀(16)을 포함한 전면에 베리어(Barrier)층으로 티타늄(Ti)(17)층과 TiN층(18)을 순차적으로 형성한다.
그리고, 상기 TiN층(18)상에 알루미늄(Al)층(19)을 형성한다.
그러나 종래의 금속 배선 형성 방법은 금속 배선 콘택홀의 하부부위가 네가티브 슬로프의 식각 형상을 갖기 때문에 상기 금속 배선 콘택홀 하부부위에 베리어층이 형성되지 않아 금속 배선 형성층인 알루미늄층이 상기 금속 배선 콘택홀 하부부위까지 매립되지 않아 상기 금속 배선 콘택홀 하부부위에 보이드(Void)가 발생되므로 금속 배선의 신뢰성을 저하시키는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 감광막 패턴을 마스크로 제 1 차 식각된 층간 절연막을 상기 측벽에 폴리머(Polymer)가 발생된 감광막 패턴을 마스크로 제 2 차 식각하여 그 하부부위가 포지티브 슬로프의 식각 형상을 갖는 금속 배선 콘택홀을 형성하므로 금속 배선 형성층인 알루미늄층의 형성 공정 시 상기 금속 배선 콘택홀 하부부위의 보이드 발생을 방지하는 금속 배선 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d의 종래의 금속 배선 형성 방법을 나타낸 공정 단면도
도 2a 내지 도 2e는 본 발명의 실시 예에 따른 금속 배선 형성 방법을 나타낸 공정 단면도
< 도면의 주요부분에 대한 부호의 설명 >
31 : 반도체 기판 32 : 제 1 BPSG층
33 : IPO층 34 : 제 2 BPSG층
35 : 감광막 36 : 금속 배선 트렌치
37 : 폴리머 측벽 38 : 금속 배선 콘택홀
39 : Ti층 40 : TiN층
본 발명의 금속 배선 형성 방법은 기판상에 제 1, 제 2, 제 3 절연막을 순차적으로 형성하는 단계, 상기 제 3 절연막상에 금속 배선 트렌치가 형성될 부위에서만 제거된 감광막 패턴을 형성하는 단계, 상기 감광막 패턴을 마스크로 상기 제 3 절연막과 제 2 절연막을 선택 식각하여 금속 배선 트렌치를 형성하는 단계, 상기 감광막 패턴 측면에 폴리머 측벽을 형성하는 단계, 상기 감광막과 폴리머 측벽을 마스크로 상기 제 1 절연막을 선택 식각하여 그 하부부위가 포지티브 슬로프의 식각 형상을 갖는 금속 배선 콘택홀을 형성하는 단계 및 상기 감광막과 폴리머 측벽을 제거하고, 상기 금속 배선 콘택홀을 포함한 전면에 베리어층을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 금속 배선 형성 방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2a 내지 도 2e는 본 발명의 실시 예에 따른 금속 배선 형성 방법을 나타낸 공정 단면도이다.
본 발명의 실시 예에 따른 금속 배선 형성 방법은 도 2a에서와 같이, 반도체기판(31)상에 제 1 비피에스지(Boron Phosphrus Silicate Glass : BPSG)층(32), 아이피오(Inter Poly Oxide : IPO)층(33) 및 제 2 BPSG층(34)을 순차적으로 형성한다.
도 2b에서와 같이, 상기 제 2 BPSG층(34)상에 감광막(35)을 도포하고, 상기 감광막(35)을 금속 배선 트렌치가 형성될 부위에서만 제거되도록 선택적으로 노광 및 현상한다.
그리고, 상기 선택적으로 노광 및 현상된 감광막(35)을 마스크로 상기 제 2 BPSG층(34)과 IPO층(33)을 선택 식각하여 금속 배선 트렌치(36)를 형성한다.
도 2c에서와 같이, 상기 감광막(35) 측면에 300 ∼ 500Å 두께의 폴리머 측벽(37)을 형성한다.
도 2d에서와 같이, 상기 감광막(35)과 폴리머 측벽(37)을 마스크로 상기 제 1 BPSG층(32)을 선택 식각하여 그 하부부위가 포지티브 슬로프의 식각 형상(B)을 갖는 금속 배선 콘택홀(38)을 형성한다.
도 2e에서와 같이, 상기 감광막(35)과 폴리머 측벽(37)을 제거하고, 상기 금속 배선 콘택홀(38)을 포함한 전면에 베리어(Barrier)층으로 티타늄(Ti)(39)층과 TiN층(40)을 순차적으로 형성한다.
본 발명의 금속 배선 형성 방법은 감광막 패턴을 마스크로 1차 식각된 층간 절연막을 상기 측벽에 폴리머가 발생된 감광막 패턴을 마스크로 제 2 차 식각하여 그 하부부위가 포지티브 슬로프의 식각 형상을 갖는 금속 배선 콘택홀을 형성하므로, 상기 금속 배선 콘택홀 하부부위에도 베리어층이 형성되어 금속 배선 형성층인 알루미늄층의 형성 공정 시 상기 금속 배선 콘택홀 하부부위의 보이드 발생을 방지하므로 금속 배선의 신뢰성을 향상시키는 효과가 있다.
Claims (2)
- 기판상에 제 1, 제 2, 제 3 절연막을 순차적으로 형성하는 단계;상기 제 3 절연막상에 금속 배선 트렌치가 형성될 부위에서만 제거된 감광막 패턴을 형성하는 단계;상기 감광막 패턴을 마스크로 상기 제 3 절연막과 제 2 절연막을 선택 식각하여 금속 배선 트렌치를 형성하는 단계;상기 감광막 패턴 측면에 폴리머 측벽을 형성하는 단계;상기 감광막과 폴리머 측벽을 마스크로 상기 제 1 절연막을 선택 식각하여 그 하부부위가 포지티브 슬로프의 식각 형상을 갖는 금속 배선 콘택홀을 형성하는 단계;상기 감광막과 폴리머 측벽을 제거하고, 상기 금속 배선 콘택홀을 포함한 전면에 베리어층을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 폴리머 측벽을 300 ∼ 500Å 두께로 형성함을 특징으로 하는 금속 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036952A KR20020002700A (ko) | 2000-06-30 | 2000-06-30 | 금속 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036952A KR20020002700A (ko) | 2000-06-30 | 2000-06-30 | 금속 배선 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020002700A true KR20020002700A (ko) | 2002-01-10 |
Family
ID=19675241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000036952A Withdrawn KR20020002700A (ko) | 2000-06-30 | 2000-06-30 | 금속 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020002700A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103311284A (zh) * | 2013-06-06 | 2013-09-18 | 苏州晶湛半导体有限公司 | 半导体器件及其制作方法 |
-
2000
- 2000-06-30 KR KR1020000036952A patent/KR20020002700A/ko not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103311284A (zh) * | 2013-06-06 | 2013-09-18 | 苏州晶湛半导体有限公司 | 半导体器件及其制作方法 |
| US9640624B2 (en) | 2013-06-06 | 2017-05-02 | Enkris Semiconductor, Inc. | Semiconductor device and manufacturing method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100350811B1 (ko) | 반도체 장치의 금속 비아 콘택 및 그 형성방법 | |
| KR20020002700A (ko) | 금속 배선 형성 방법 | |
| KR20030058523A (ko) | 듀얼 다마신공정에 의한 다층 금속배선의 형성 방법 | |
| KR100571409B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| KR100271660B1 (ko) | 반도체소자의 층간절연막 형성방법 | |
| KR100268515B1 (ko) | 접촉구형성방법 | |
| KR100278274B1 (ko) | 반도체장치의스택콘택형성방법 | |
| KR100390996B1 (ko) | 금속 배선 형성 방법 | |
| KR100284302B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100395907B1 (ko) | 반도체소자의 배선 형성방법 | |
| KR100458078B1 (ko) | 반도체장치의금속배선형성방법 | |
| KR100447970B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20010048964A (ko) | 다마슨 공정을 이용한 반도체 소자의 구리 배선층 형성방법 | |
| KR100309474B1 (ko) | 금속배선 형성방법 | |
| KR100393970B1 (ko) | 반도체 소자의 금속 콘택 형성방법 | |
| KR100456421B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20000056260A (ko) | 반도체 장치의 콘택 형성 방법 | |
| KR100552835B1 (ko) | 반도체소자의 금속 플러그 형성방법 | |
| KR100304967B1 (ko) | 반도체소자의 배선 및 그의 형성방법 | |
| KR100421280B1 (ko) | 반도체 소자의 다층 금속 배선 형성 방법 | |
| KR100271402B1 (ko) | 반도체소자의접촉구형성방법 | |
| KR20030002530A (ko) | 금속 배선 형성 방법 | |
| JP2001284353A (ja) | 半導体装置の製造方法 | |
| KR20000042855A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20040057698A (ko) | 반도체소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| PC1203 | Withdrawal of no request for examination |
St.27 status event code: N-1-6-B10-B12-nap-PC1203 |
|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid | ||
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-2-2-P10-P22-nap-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-2-2-P10-P22-nap-X000 |