KR20020009316A - 박형 반도체 패키지의 제조 방법 - Google Patents

박형 반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR20020009316A
KR20020009316A KR1020000043059A KR20000043059A KR20020009316A KR 20020009316 A KR20020009316 A KR 20020009316A KR 1020000043059 A KR1020000043059 A KR 1020000043059A KR 20000043059 A KR20000043059 A KR 20000043059A KR 20020009316 A KR20020009316 A KR 20020009316A
Authority
KR
South Korea
Prior art keywords
substrate
manufacturing
semiconductor package
gold wire
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020000043059A
Other languages
English (en)
Inventor
리시에완
Original Assignee
듀흐 마리 에스.
오리엔트 세미컨덕터 일렉트로닉스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 듀흐 마리 에스., 오리엔트 세미컨덕터 일렉트로닉스 리미티드 filed Critical 듀흐 마리 에스.
Priority to KR1020000043059A priority Critical patent/KR20020009316A/ko
Publication of KR20020009316A publication Critical patent/KR20020009316A/ko
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/43—Layouts of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/04—Manufacture or treatment of leadframes
    • H10W70/042—Etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07502—Connecting or disconnecting of bond wires using an auxiliary member
    • H10W72/07504—Connecting or disconnecting of bond wires using an auxiliary member the auxiliary member being temporary, e.g. a sacrificial coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07511—Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5434—Dispositions of bond wires the connected ends being on auxiliary connecting means on bond pads, e.g. on other bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/142—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations exposing the passive side of the semiconductor body

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

박형 반도체 패키지(thin type semiconductor)를 제조하는 방법은, 기판을 준비하고, 기판의 상부에 다이(die)를 부착하며, 기판 위에 있는 알루미늄 패드 (pad)와 다이와의 사이를 금선(gold wire)로 접합하며, 칩, 금선 및 리드(lead) 프레임의 상부를 합성 수지로 몰딩(molding)하며, 그리고 회로 레이아웃 (layout)만이 남도록 기판을 에칭하는 단계들을 포함하고, 그것에 의해 초박형 반도체 패키지가 특정 사양의 리드 프레임을 사용하지 않고 종래 방법보다 빠른 속도로 얻어진다.

Description

박형 반도체 패키지의 제조 방법{A Method of Manufacturing Thin Type Semiconductor Packages}
반도체 패키징 기술은 급속도로 발전하고 이들 추세는 다중다리(mutiple leg), 향상된 집적 및 경량화이다. 휴대 용이성, 평면 디스플레이 (planar display), 손바닥형 기기(palm type apparatuse), 이동 전화 등의 최근의 지배적인 경향으로 인해, 제작자들이 박형 반도체 패키지의 설계 및 개발 방법에 애를 쓰고 있다. 현재, 플랫(flat) 패키지보다 더 얇은 박형 반도체 패키지의 제조 방법은 돌출부(protuberance)를 실장하기 위한 그루브(groove)를 포함하는 박형 리드 프레임 C7025번을 주로 사용하고 있다. 도 1a- 1e에 도시된 것처럼, 종래의 박형 반도체 패키지의 제조 방법은 :
a. 리드 프레임 1의 적당한 위치에 칩 14를 접합하는 단계(도 1a 참조) ;
b. 리드 프레임 1의 상부에 있는 리세스(recess) 11내에 범프(bump) 12를 접합하는 단계(도 1b 참조) ;
c. 범프 12 및 칩 14 사이를 금선 13으로 연결하는 단계(도 1c 참조) ;
d. 칩 14, 금선 13 및 리드 프레임 1의 상부를 합성 수지 15로 감싸는 단계(도 1d 참조) ;
e. 회로 레이아웃만을 남기기 위해 부분 16을 에칭하는 단계 ; 및
f. 요구에 맞게 패키지를 자르는 단계를 포함한다.
그러나, 박형 반도체를 제조하는 상술한 방법은 다음의 결점으로 인해 어려움을 겪고 있다.
1. 상술한 방법은 특허된 특정 사양의 리드 프레임을 사용해야하고, 이로 인해 제조자가 리드 프레임에 대해 많은 비용을 부담해야한다.
2. 범프와 칩 사이에 금선을 연결하기 전에 리드 프레임의 리세스 내에 범프를 접합할 필요가 있고 그로 인해 추가적인 작업이 요구된다.
3. 리드 프레임의 한계로 인해, 패키지의 두께를 더 줄이는 것이 불가능하다.
그러므로, 본 발명의 목적은 위에 언급된 결점을 피하거나 줄일 수 있는 박형 반도체 패키지를 제조하는 향상된 방법을 제공하는 것이다.
본 발명의 주목적은 박형 반도체 패키지의 제조 방법을 제공하는 것이고, 거기서 기판은 제조자에 의해 쉽게 제조될 수 있으며 기판의 재료 및 두께는 필요에 따라 변경될 수 있다.
본 발명의 다른 목적은 단지 한 번의 접합 단계를 포함하는 초박형 반도체 패키지의 제조 방법을 제공하는 것이다.
도 1a, 1b, 1c, 1d, 및 1e는 종래의 박형 반도체 패키지의 제조 방법을 나타낸다 ;
도 2a, 2b, 2c, 및 2d는 본 발명에 따른 박형 반도체 패키지의 제조 방법을 나타낸다.
본 발명은 기판을 준비하는 단계, 기판의 상부에 다이(die)를 부착하는 단계, 기판 위에 있는 알루미늄 패드와 다이와의 사이를 금선(gold wire)으로 접합하는 단계, 칩, 금선 및 리드 프레임의 상부를 합성 수지로 몰딩하는 단계, 및 회로 레이아웃만을 남기기 위하여 기판을 에칭하는 단계를 포함하고, 그것에 의해서 초박형 반도체 패키지가 얻어진다.
도 1a-1d에 도시된 것처럼, 본 발명에 따른 박형 반도체 패키지의 제조 방법은 :
a. 기판 2 위에 다이 23을 부착하는 단계(도 2a 참조) ;
b. 기판 2 위에 있는 알루미늄 패드 21 및 다이 14 사이를 금선 22로 접합하는 단계(도 2b 참조) ;
c. 다이 23, 금선 22 및 기판 2를 합성 수지 24로 몰딩하는 단계(도 2c 참조) ;
d. 회로 레이아웃만을 남기기 위하여 기판 2를 에칭하는 단계(도 2d 단계) ;및
e. 패키지를 요구에 맞게 자르는 단계를 포함한다.
본 발명은 상술한 결점을 피하거나 줄일 수 있는 향상된 박형 반도체 패키지의 제조 방법을 제공하고, 또한 단지 한 번의 접합 단계만을 포함하는 초박형 반도체 패키지의 제조 방법을 제공한다.

Claims (1)

  1. a. 기판 위에 다이(die)를 부착하고 ;
    b. 상기 기판 위에 있는 알루미늄 패드 및 상기 다이 사이를 금선(gold wire)로 접합하며(도 2b 참조) ;
    c. 합성 수지로 상기 칩, 상기 금선 및 상기 기판을 몰딩하며 ;
    d. 상기 기판의 회로 레이아웃만이 남도록 상기 기판을 에칭하며 ;
    e. 패키지를 요구에 맞게 자르는
    박형 반도체 패키지의 제조 방법.
KR1020000043059A 2000-07-26 2000-07-26 박형 반도체 패키지의 제조 방법 Ceased KR20020009316A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000043059A KR20020009316A (ko) 2000-07-26 2000-07-26 박형 반도체 패키지의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000043059A KR20020009316A (ko) 2000-07-26 2000-07-26 박형 반도체 패키지의 제조 방법

Publications (1)

Publication Number Publication Date
KR20020009316A true KR20020009316A (ko) 2002-02-01

Family

ID=37478022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000043059A Ceased KR20020009316A (ko) 2000-07-26 2000-07-26 박형 반도체 패키지의 제조 방법

Country Status (1)

Country Link
KR (1) KR20020009316A (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09252014A (ja) * 1996-03-15 1997-09-22 Nissan Motor Co Ltd 半導体素子の製造方法
JPH11121646A (ja) * 1997-10-14 1999-04-30 Hitachi Cable Ltd 半導体パッケ−ジおよびその製造方法
JPH11195733A (ja) * 1997-10-28 1999-07-21 Seiko Epson Corp 半導体装置の製造方法、半導体装置用導電性板および半導体装置
JP2000012758A (ja) * 1998-06-26 2000-01-14 Matsushita Electron Corp リードフレームおよびそれを用いた樹脂封止型半導体装置およびその製造方法
JP2000077596A (ja) * 1998-09-02 2000-03-14 Matsushita Electronics Industry Corp リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
KR20000074351A (ko) * 1999-05-20 2000-12-15 마이클 디. 오브라이언 반도체패키지 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09252014A (ja) * 1996-03-15 1997-09-22 Nissan Motor Co Ltd 半導体素子の製造方法
JPH11121646A (ja) * 1997-10-14 1999-04-30 Hitachi Cable Ltd 半導体パッケ−ジおよびその製造方法
JPH11195733A (ja) * 1997-10-28 1999-07-21 Seiko Epson Corp 半導体装置の製造方法、半導体装置用導電性板および半導体装置
JP2000012758A (ja) * 1998-06-26 2000-01-14 Matsushita Electron Corp リードフレームおよびそれを用いた樹脂封止型半導体装置およびその製造方法
JP2000077596A (ja) * 1998-09-02 2000-03-14 Matsushita Electronics Industry Corp リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
KR20000074351A (ko) * 1999-05-20 2000-12-15 마이클 디. 오브라이언 반도체패키지 및 그 제조방법

Similar Documents

Publication Publication Date Title
KR101805114B1 (ko) 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법
CN1322584C (zh) 无引线型半导体封装及其制造方法
US11031356B2 (en) Semiconductor package structure for improving die warpage and manufacturing method thereof
TWI455213B (zh) 無外引腳封裝結構及其製作方法
TWI490988B (zh) 半導體封裝結構
US20190206772A1 (en) Multi-die integrated circuit packages and methods of manufacturing the same
TW200947668A (en) Stacked type chip package structure
TW202131479A (zh) 半導體封裝體及包含半導體封裝體之裝置
CN107369654A (zh) 封装结构以及晶片加工方法
US6847102B2 (en) Low profile semiconductor device having improved heat dissipation
US10211132B2 (en) Packaged semiconductor device having multi-level leadframes configured as modules
US11276615B2 (en) Semiconductor device package with a cap to selectively exclude contact with mold compound
US20080224284A1 (en) Chip package structure
US7888781B2 (en) Micro-layered lead frame semiconductor packages
CN107342276A (zh) 半导体器件及相应方法
CN112185903A (zh) 电子封装件及其制法
US20080185698A1 (en) Semiconductor package structure and carrier structure
US10916485B2 (en) Molded wafer level packaging
KR20020009316A (ko) 박형 반도체 패키지의 제조 방법
JP2005327967A (ja) 半導体装置
US20180025965A1 (en) WFCQFN (Very-Very Thin Flip Chip Quad Flat No Lead) with Embedded Component on Leadframe and Method Therefor
TWI603440B (zh) 半導體散熱片裝置及使用該散熱片的封裝結構
JP2009206343A (ja) リードフレーム、これを用いた半導体装置およびその製造方法
CN101752322A (zh) 芯片封装结构及其制造方法
KR20020001151A (ko) 리드를 이용한 칩 스케일 패키지의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000