JPH09252014A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JPH09252014A
JPH09252014A JP5932896A JP5932896A JPH09252014A JP H09252014 A JPH09252014 A JP H09252014A JP 5932896 A JP5932896 A JP 5932896A JP 5932896 A JP5932896 A JP 5932896A JP H09252014 A JPH09252014 A JP H09252014A
Authority
JP
Japan
Prior art keywords
semiconductor element
metal foil
wire
manufacturing
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5932896A
Other languages
English (en)
Inventor
Toshihiro Kimura
俊広 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP5932896A priority Critical patent/JPH09252014A/ja
Publication of JPH09252014A publication Critical patent/JPH09252014A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07502—Connecting or disconnecting of bond wires using an auxiliary member
    • H10W72/07504—Connecting or disconnecting of bond wires using an auxiliary member the auxiliary member being temporary, e.g. a sacrificial coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】チップ実装並みの高密度実装が可能であり、製
造工数もかからず、品種の切り換えが容易で、多品種生
産に好適な半導体素子の製造方法を提供すること。 【解決手段】金属板上に半導体素子を固着し、該金属板
と該半導体素子とをワイヤによって電気的に結線した
後、封止樹脂で上記半導体素子を封止し、上記ワイヤで
結線した上記金属板の直下の裏面を電極として基板等と
電気的に接続できるようにした半導体素子の製造におい
て、基材上に金属箔を貼り付け、所定部分を残すように
該金属箔のエッチングを行った後、該金属箔上に半導体
素子を固着し、該金属箔と該半導体素子とをワイヤによ
って結線した後に該半導体素子を封止樹脂によって封止
し、上記基材上から分離しパッケージしてなることを特
徴とする半導体素子の製造方法

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体素子の製造方法に
係り、特に、チップ実装並みの高密度実装が可能な半導
体素子の製造方法に関する。
【０００２】
【従来の技術】半導体素子の従来の実装方法としては、
例えば図７に示すような方法がある。すなわち、まず、
半導体素子１を接着剤３によってリードフレーム(図示
せず)の一部であるダイパッド２上に接合し、半導体素
子１の電極(図示せず)とリードフレームの一部であるイ
ンナーリード４との間を電気的に接続するためにワイヤ
５によって結線する。(以下、インナーリード＋ダイパ
ッド＋アウターリード(後出)をもってリードフレームと
総称する)。さらに、半導体素子１及びワイヤ５等を外
部環境から保護する目的で、封止樹脂６によって封止す
る。最終的には、封止樹脂から引き出されるリードフレ
ーム(図示せず)の一部であるアウターリード７によって
外部基板等との電気的接続が可能な構造としてある。な
お、図７に示すパッケージ構造は、一般によく用いられ
る表面実装パッケージ(SOP タイプ、QFPタイプ)で、樹
脂封止パッケージの中でも比較的高密度実装が可能なタ
イプのものである。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の半導体素子の製造方法においては、リード
フレームを用いてアウターリードを封止樹脂の周囲に引
き出して基板と接続する構造となっていること、リード
フレームを用いたインナーリード部にワイヤボンディン
グし、インナーリードが封止樹脂の周辺にアウターリー
ドとして引き出される構造となっているため、(1) 実装
面積が大きくなり、高密度実装ができないこと、(2) リ
ードフレームの金型が高価であるため、多品種少量生産
の場合、リードフレームも高価となること、(3) アウタ
ーリードを切断、成形する必要があり、工数を要し、さ
らに、切断、成形の金型も必要となること、などの問題
点があった。
【０００４】本発明の目的は、上記従来技術の有してい
た課題を解決して、チップ実装並みの高密度実装が可能
であり、製造工数もかからず、品種の切り換えが容易
で、多品種生産に好適な半導体素子の製造方法を提供す
ることにある。
【０００５】
【課題を解決するための手段】上記目的は、金属板上に
半導体素子を固着し、該金属板と該半導体素子とをワイ
ヤによって電気的に結線した後、封止樹脂で上記半導体
素子を封止し、上記ワイヤで結線した上記金属板の直下
の裏面を電極として基板等と電気的に接続できるように
した半導体素子の製造において、基材上に金属箔を貼り
付け、所定部分を残すように該金属箔のエッチングを行
った後、該金属箔上に半導体素子を固着し、該金属箔と
該半導体素子とをワイヤによって結線した後に該半導体
素子を封止樹脂によって封止し、上記基材上から分離し
パッケージしてなる半導体素子の製造方法とすることに
よって達成することができる。
【０００６】
【発明の実施の形態】以下、本発明の方法について、実
施の形態の例によって具体的に説明する。
【０００７】
【実施の形態１】まず、本発明方法によって作製した半
導体素子の構成について説明すると、図１に示したよう
に、半導体素子１は接着剤３によって金属箔８上に接合
されている。また、半導体素子１の電極(図示せず)と金
属箔８とを電気的に接続するために、ワイヤ５で結線さ
れている。さらに、半導体素子１及びワイヤ５等を外部
環境から保護するように封止樹脂６で封止されている。
また、金属箔８の下面は封止樹脂６で成形された表面に
露出する構成となっている。
【０００８】次に、本発明方法の実施の手順について図
２によって説明する。まず、基材９に金属箔８を貼り付
ける(a)。次に、金属箔８を所定のパターンにエッチン
グする(b)。次に、接着剤３を用いて半導体素子１を金
属箔８の所定の位置にダイボンディングし、さらに、ワ
イヤ５によって半導体素子１と金属箔８との電気的接続
を行う(c)。次に、金型10を用いて、封止樹脂でトラン
スファモールドを行う(d)。最後に、成形された封止樹
脂を基材９から分離することによって、半導体素子１を
パッケージとして完成する。ここで、基材９について
は、金属箔８及び封止樹脂６との密着力が低く、容易に
分離が可能な状態にある必要がある(例えば、基材９と
して、テフロン材料、シリコーン材料あるいはテフロン
コーティングした金属を使用する)。ただし、密着力が
余り弱すぎると、(b) の金属箔のエッチングの際に剥離
を生じるなどの問題が発生する。
【０００９】ここで、従来技術における基板への実装の
方法について図８によって簡単に説明を加えると、アウ
ターリード７ははんだ13を介して基板11上の配線12に電
気的に接続される。また、アウターリード７は封止樹脂
６から導き出されており、さらに、樹脂内部でワイヤ５
を介して半導体素子１と電気的に接続される構造となっ
ているために、実装面積が大きくなっている。また、ア
ウターリードを切断、成形する必要があるため、製造工
程が複雑で、工数もかかることになる。
【００１０】これに対して、本発明の方法の場合、図３
に示すように、半導体素子１は接着剤３によって金属箔
８に固着され、半導体素子１と金属箔８とはワイヤ５で
電気的に接続される。さらに、金属箔８は基板11上に形
成されている配線12と直下ではんだ13によって電気的に
接続される。このような構造となっているため、従来技
術の場合と比べ、実装面積を著しく小さくすることがで
きる。また、リードフレームを使用しないため、リード
の切断や成形といった作業は発生しない。さらに、適用
品種を変換する場合、金属箔をエッチングするマスク１
枚を換えることによって対応することができ、従来技術
の場合のようにリードフレーム材料の変更やリード成形
金型の変更等を必要とせず、安価にしかも迅速に対応す
ることができる。これらのことから、自動車用半導体の
ように多品種少量生産を要する場合に好適な構成という
ことができる。また、エッチングの手法を用いているた
め、微細加工が容易であり、加工形状の自由度も高い。
【００１１】
【実施の形態２】本発明の他の実施の形態について、図
４によって説明する。実施の形態１と大きく異なる点
は、実施の形態１の場合金属箔の表面のみが露出してい
る構成となっているが、本例の場合は金属箔８が封止樹
脂６から露出していることであり、露出部分が大きくな
っているために、はんだ付け強度とはんだ付けの作業性
が向上する。
【００１２】製造の手順は図５に示す通りで、まず、接
着剤を用いて半導体素子１を金属箔８上の所定の位置に
接続し、さらに、金属箔の所定の位置にワイヤ５でボン
ディングを行う(a)。次に、金型10を用いて、半導体素
子１及びワイヤ５を樹脂封止する(b)(c)。なお、封止樹
脂６による封止は、図に示した金型10を用いるトランス
ファモールド法によるだけでなく、ポッティング法(デ
ィスペンス法)あるいはキャスティング法によっても良
い。最後に、金属箔８をエッチングして、所定部分のみ
を残す。
【００１３】
【実施の形態３】図６によって説明する。本例は、複数
の半導体素子１を内蔵する場合の基板11上への実装搭載
方法の例を示す。まず、内部構造的には、２個の半導体
素子１が接着剤３等によって金属箔８上に接続され、さ
らに、ワイヤ５によって金属箔８と電気的に接続されて
いる。また、半導体素子１同士の接続は、同じ金属箔８
にワイヤ５をボンディングすることによって結線してい
る。また、基板11上の配線12との接続は、はんだ13を介
して行われる。なお、図６では複数の半導体素子１を搭
載した例を示したが、チップ抵抗やチップコンデンサ等
の受動部品を金属箔８と接続し、封止樹脂６内に封止す
ることも容易に行うことができる。このように、本発明
によれば、マルチチップモジュール構造も容易に実現す
ることができる。
【００１４】
【発明の効果】以上述べてきたように、半導体素子の製
造方法を本発明の製造方法とすることによって、従来技
術の有していた課題を解決して、チップ実装並みの高密
度実装が可能であり、製造工数もかからず、品種の切り
換えが容易で、多品種生産に好適な半導体素子の製造方
法を提供することができた。すなわち、薄い金属箔上に
半導体素子を搭載して、ワイヤによって半導体素子と金
属箔とを電気的に結線し、さらにワイヤボンドされた直
下の金属箔の裏面を電極として基板上の配線部とはんだ
等を介して電気的に接続する構造とすることによって、
パッケージされている構造であってもベアチップ実装並
みの高密度実装が可能となること、リードフレーム材
料、リード成形用金型を使用しないため、製造コストが
安価となり、また、工程が簡単になるため製造工数もか
からないこと、多品種少量生産に適しており、品種の切
り換えが容易であることなどの効果を得ることができ
る。
【図面の簡単な説明】
【図１】本発明の方法による実装構造の一例を示す断面
図。
【図２】本発明の方法による製造の手順を示す図。
【図３】本発明の方法による実装構造を基板上に搭載し
た場合の構成を示す図。
【図４】本発明方法の他の実施の形態を示す図。
【図５】図４の実施の形態の製造の手順を示す図。
【図６】本発明方法のさらに他の実施の形態(複数の半
導体素子を搭載した場合)の構成を示す図。
【図７】従来の半導体素子の実装構造を示す図。
【図８】従来の実装構造を基板上に搭載した場合の構成
を示す図。
【符号の説明】
１…半導体素子、２…ダイパッド、３…接着剤、４…イ
ンナーリード、５…ワイヤ、６…封止樹脂、７…アウタ
ーリード、８…金属箔、９…基材、10…金型、11…基
板、12…配線、13…はんだ。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】金属板上に半導体素子を固着し、該金属板
    と該半導体素子とをワイヤによって電気的に結線した
    後、封止樹脂で上記半導体素子を封止し、上記ワイヤで
    結線した上記金属板の直下の裏面を電極として基板等と
    電気的に接続できるようにした半導体素子の製造におい
    て、基材上に金属箔を貼り付け、所定部分を残すように
    該金属箔のエッチングを行った後、該金属箔上に半導体
    素子を固着し、該金属箔と該半導体素子とをワイヤによ
    って結線した後に該半導体素子を封止樹脂によって封止
    し、上記基材上から分離しパッケージとして完成するこ
    とを特徴とする半導体素子の製造方法。
  2. 【請求項２】上記金属箔の所定の位置に上記半導体素子
    を固着し、該半導体素子をワイヤによって該金属箔の所
    定の位置に結線した後に封止樹脂によって封止し、上記
    金属箔をエッチングして所定の部分を残すことによりパ
    ッケージとして完成することを特徴とする請求項１記載
    の半導体素子の製造方法。
JP5932896A 1996-03-15 1996-03-15 半導体素子の製造方法 Pending JPH09252014A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5932896A JPH09252014A (ja) 1996-03-15 1996-03-15 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5932896A JPH09252014A (ja) 1996-03-15 1996-03-15 半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JPH09252014A true JPH09252014A (ja) 1997-09-22

Family

ID=13110176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5932896A Pending JPH09252014A (ja) 1996-03-15 1996-03-15 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPH09252014A (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121646A (ja) * 1997-10-14 1999-04-30 Hitachi Cable Ltd 半導体パッケ−ジおよびその製造方法
JPH11195733A (ja) * 1997-10-28 1999-07-21 Seiko Epson Corp 半導体装置の製造方法、半導体装置用導電性板および半導体装置
KR20020009316A (ko) * 2000-07-26 2002-02-01 듀흐 마리 에스. 박형 반도체 패키지의 제조 방법
US6498392B2 (en) 2000-01-24 2002-12-24 Nec Corporation Semiconductor devices having different package sizes made by using common parts
US6858473B2 (en) 2002-07-26 2005-02-22 Nitto Denko Corporation Method for manufacturing semiconductor device, adhesive sheet for use therein and semiconductor device
EP1591465A1 (en) * 2004-04-30 2005-11-02 Nitto Denko Corporation Epoxy resin composition for semiconductor encapsulation, semiconductor device using the same, and process for producing semiconductor device
KR100558269B1 (ko) * 2002-11-23 2006-03-10 이규한 금속 칩 스케일 반도체패키지 및 그 제조방법
US7064011B2 (en) * 2003-02-21 2006-06-20 Dai Nippon Printing Co., Ltd. Semiconductor device fabricating apparatus and semiconductor device fabricating method
US7115989B2 (en) 2003-08-26 2006-10-03 Nitto Denko Corporation Adhesive sheet for producing a semiconductor device
US7132755B2 (en) 2003-12-19 2006-11-07 Nitto Denko Corporation Adhesive film for manufacturing semiconductor device
CN100466237C (zh) * 2004-07-15 2009-03-04 大日本印刷株式会社 半导体装置与半导体装置制造用基板及该基板的制造方法
WO2009148768A3 (en) * 2008-06-04 2010-03-04 National Semiconductor Corporation Foil based semiconductor package
US7836586B2 (en) 2008-08-21 2010-11-23 National Semiconductor Corporation Thin foil semiconductor package
US7880091B2 (en) 2006-05-22 2011-02-01 Hitachi Cable, Ltd. Electronic device substrate, electronic device and methods for making same
US7943427B2 (en) 2004-07-15 2011-05-17 Dai Nippon Printing Co., Ltd. Semiconductor device, substrate for producing semiconductor device and method of producing them
US8101864B2 (en) 2005-03-17 2012-01-24 Hitachi Cable, Ltd. Electronic device substrate and its fabrication method, and electronic device and its fabrication method
US8101470B2 (en) 2009-09-30 2012-01-24 National Semiconductor Corporation Foil based semiconductor package
US8377267B2 (en) 2009-09-30 2013-02-19 National Semiconductor Corporation Foil plating for semiconductor packaging
JP2013229542A (ja) * 2012-03-27 2013-11-07 Shinko Electric Ind Co Ltd リードフレーム、半導体装置及びリードフレームの製造方法

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121646A (ja) * 1997-10-14 1999-04-30 Hitachi Cable Ltd 半導体パッケ−ジおよびその製造方法
JPH11195733A (ja) * 1997-10-28 1999-07-21 Seiko Epson Corp 半導体装置の製造方法、半導体装置用導電性板および半導体装置
US6498392B2 (en) 2000-01-24 2002-12-24 Nec Corporation Semiconductor devices having different package sizes made by using common parts
KR100399560B1 (ko) * 2000-01-24 2003-09-26 엔이씨 일렉트로닉스 코포레이션 공통부품들을 사용하여 만든 다른 패키지크기들을 갖는반도체장치들
US6855577B2 (en) 2000-01-24 2005-02-15 Nec Electronics Corporation Semiconductor devices having different package sizes made by using common parts
KR20020009316A (ko) * 2000-07-26 2002-02-01 듀흐 마리 에스. 박형 반도체 패키지의 제조 방법
US7235888B2 (en) 2002-07-26 2007-06-26 Nitto Denko Corporation Method for manufacturing semiconductor device, adhesive sheet for use therein and semiconductor device
US6858473B2 (en) 2002-07-26 2005-02-22 Nitto Denko Corporation Method for manufacturing semiconductor device, adhesive sheet for use therein and semiconductor device
KR100558269B1 (ko) * 2002-11-23 2006-03-10 이규한 금속 칩 스케일 반도체패키지 및 그 제조방법
US7064011B2 (en) * 2003-02-21 2006-06-20 Dai Nippon Printing Co., Ltd. Semiconductor device fabricating apparatus and semiconductor device fabricating method
US7365441B2 (en) 2003-02-21 2008-04-29 Dai Nippon Printing Co., Ltd. Semiconductor device fabricating apparatus and semiconductor device fabricating method
US7115989B2 (en) 2003-08-26 2006-10-03 Nitto Denko Corporation Adhesive sheet for producing a semiconductor device
US7132755B2 (en) 2003-12-19 2006-11-07 Nitto Denko Corporation Adhesive film for manufacturing semiconductor device
US7262514B2 (en) 2004-04-30 2007-08-28 Nitto Denko Corporation Epoxy resin composition for semiconductor encapsulation, semiconductor device using the same, and process for producing semiconductor device
EP1591465A1 (en) * 2004-04-30 2005-11-02 Nitto Denko Corporation Epoxy resin composition for semiconductor encapsulation, semiconductor device using the same, and process for producing semiconductor device
CN100466237C (zh) * 2004-07-15 2009-03-04 大日本印刷株式会社 半导体装置与半导体装置制造用基板及该基板的制造方法
US8525351B2 (en) 2004-07-15 2013-09-03 Dai Nippon Printing Co., Ltd. Semiconductor device, substrate for producing semiconductor device and method of producing them
US7943427B2 (en) 2004-07-15 2011-05-17 Dai Nippon Printing Co., Ltd. Semiconductor device, substrate for producing semiconductor device and method of producing them
US8018044B2 (en) 2004-07-15 2011-09-13 Dai Nippon Printing Co., Ltd. Semiconductor device, substrate for producing semiconductor device and method of producing them
US8101864B2 (en) 2005-03-17 2012-01-24 Hitachi Cable, Ltd. Electronic device substrate and its fabrication method, and electronic device and its fabrication method
US8230591B2 (en) 2005-03-17 2012-07-31 Hitachi Cable, Ltd. Method for fabricating an electronic device substrate
US7880091B2 (en) 2006-05-22 2011-02-01 Hitachi Cable, Ltd. Electronic device substrate, electronic device and methods for making same
US8230588B2 (en) 2006-05-22 2012-07-31 Hitachi Cable, Ltd. Method of making an electronic device and electronic device substrate
WO2009148768A3 (en) * 2008-06-04 2010-03-04 National Semiconductor Corporation Foil based semiconductor package
JP2011523213A (ja) * 2008-06-04 2011-08-04 ナショナル セミコンダクタ コーポレイション 薄箔を基礎とした半導体パッケージ
CN102057485A (zh) * 2008-06-04 2011-05-11 国家半导体公司 基于薄片的半导体封装
US8375577B2 (en) 2008-06-04 2013-02-19 National Semiconductor Corporation Method of making foil based semiconductor package
US8341828B2 (en) 2008-08-21 2013-01-01 National Semiconductor Corporation Thin foil semiconductor package
US7836586B2 (en) 2008-08-21 2010-11-23 National Semiconductor Corporation Thin foil semiconductor package
US8101470B2 (en) 2009-09-30 2012-01-24 National Semiconductor Corporation Foil based semiconductor package
US8377267B2 (en) 2009-09-30 2013-02-19 National Semiconductor Corporation Foil plating for semiconductor packaging
JP2013229542A (ja) * 2012-03-27 2013-11-07 Shinko Electric Ind Co Ltd リードフレーム、半導体装置及びリードフレームの製造方法

Similar Documents

Publication Publication Date Title
CN102420217B (zh) 多芯片半导体封装体及其组装
US5696033A (en) Method for packaging a semiconductor die
US7714453B2 (en) Interconnect structure and formation for package stacking of molded plastic area array package
KR970002140B1 (ko) 반도체 소자, 패키지 방법, 및 리드테이프
JPH09252014A (ja) 半導体素子の製造方法
JPH1168006A (ja) リードフレーム及びこれを用いた半導体装置及びこれらの製造方法
US20240347441A1 (en) Semiconductor device package with thermal pad
US5393705A (en) Molded semiconductor device using intermediate lead pattern on film carrier formed from lattice pattern commonly available for devices and process of fabrication thereof
US7579680B2 (en) Packaging system for semiconductor devices
JPH11297917A (ja) 半導体装置及びその製造方法
WO2004100255A1 (en) Method of making a low profile packaged semiconductor device
JP4311294B2 (ja) 電子装置およびその製造方法
KR200159861Y1 (ko) 반도체 패키지
US8211748B2 (en) Systems and methods for low profile die package
JPH0714967A (ja) リードフレーム
JPH0553310B2 (ja)
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置
JPH11111910A (ja) マルチチップマウント半導体装置及びその製造方法
KR200155169Y1 (ko) 반도체 패키지 디바이스
KR100402107B1 (ko) 솝 와이어 본딩방법
JPH098171A (ja) 半導体パッケージ
KR19980050049U (ko) 반도체 패키지
KR20020065735A (ko) 반도체 패키지 및 그 제조방법
KR20020065733A (ko) 반도체 패키지 및 그 제조방법
JPH0677359A (ja) 樹脂封止型半導体装置及びその製造方法