KR20020009794A - Blind via hole을 갖는 다층인쇄회로기판의제조방법 - Google Patents

Blind via hole을 갖는 다층인쇄회로기판의제조방법 Download PDF

Info

Publication number
KR20020009794A
KR20020009794A KR1020000043270A KR20000043270A KR20020009794A KR 20020009794 A KR20020009794 A KR 20020009794A KR 1020000043270 A KR1020000043270 A KR 1020000043270A KR 20000043270 A KR20000043270 A KR 20000043270A KR 20020009794 A KR20020009794 A KR 20020009794A
Authority
KR
South Korea
Prior art keywords
printed circuit
rcc
stacked
substrate
blind via
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020000043270A
Other languages
English (en)
Inventor
김흥규
Original Assignee
이형도
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이형도, 삼성전기주식회사 filed Critical 이형도
Priority to KR1020000043270A priority Critical patent/KR20020009794A/ko
Publication of KR20020009794A publication Critical patent/KR20020009794A/ko
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Blind via hole을 갖는 다층인쇄회로기판의 제조방법이 제공된다.
본 발명의 다층인쇄회로기판 제조방법은, 그 양측이 동박이 적층된 동박적층판(CCL)상에 통상의 사진식각공정을 통하여 제 1 인쇄회로패턴을 형성하는 단계; 그 일측면에 레진이 부착된 동박(RCC)을 상기 패턴이 형성된 기판에 1차 적층시키고 이를 가압,가열하는 단계; 상기 RCC가 1차 적층된 기판에 통상의 사진식각공정으로 제 2 인쇄회로패턴을 형성한 후, RCC를 2차로 적층시켜 가열,가압하는 단계; 상기 RCC가 2차 적층된 기판 소정의 위치에 야그 레이저를 조사하여 2차 적층된 RCC를 제거하고, 연속하여 노출된 1차 적층된 RCC의 동박부는 통상의 사진식각공정으로 제거하고 레진부는 CO2레이저를 조사하여 제거하므로써 Blind via hole을 형성하는 단계; 및 상기 Blind via hole이 형성된 기판에 무전해 및 전해동도금한 후 제 3 인쇄회로패턴을 형성하므로써 제 1-2-3 인쇄회로패턴을 전기적으로 연결하는 단계;를 포함하여 구성된다.

Description

Blind via hole을 갖는 다층인쇄회로기판의 제조방법{A method for manufacturing a multilayer printed circuit board having Blind via hole}
본 발명은 다층인쇄회로기판의 제조방법에 관한 것으로, 보다 상세하게는 층간정렬 불일치에 따른 층간도금하자를 방지함으로써 제품수율 뿐만 아니라 제품신뢰성을 제고할 수 있는 Blind via hole 형성이 가능한 다층인쇄회로기판의 제조방법에 관한 것이다.
전자부품 및 부품내장기술의 발달과 더불어 회로도체를 중첩시키는 기술이 다층인쇄회기판이 제조된 이래, 최근들어 다층인쇄회로기판의 고밀도화에 대한 연구가 활발하게 진행되고 있다.
그 중에서도 그 제조공정이 비교적 간단할 뿐만 아니라 기판의 층간회로를 연결하는 비어홀(via hole)형성이 용이하고, 극소경의 비어홀의 형성이 가능하여 그에 따라 제조되는 기판의 고정밀화와 미세화등이 용이한 빌드업에 의한 인쇄회로기판제조방법이 늘리 이용되고 있다.
상기 빌드업에 의한 인쇄회로기판에서 층간회로의 전기적 접속을 위하여 레이저나 자외선을 이용한 노광공정등을 통하여 홀(hole)을 형성하는데, 이러한 홀중 3층이상의 층간회로를 연결할 수 있는 홀을 다층 Blind via hole이라 한다.
Blind via hole을 갖는 종래의 빌드업 다층인쇄회로기판의 제조공정이 도 1에 나타나 있다.
즉, 도 1(a)에 나타난 바와 같이, 먼저 그 양측에 동박이 적층된 동박적층판 (copper clad laminate: CCL)(10)상에 통상의 사진식각(photoetching)공정을 통하여 제 1 인쇄회로패턴(11)을 형성한다. 그리고 도 1(b)에 나타난 바와 같이, 상기 제 1인쇄회로패턴(11)이 형성된 기판에 그 일측에 절연레진이 부착된 동박(resin coated dopper:RCC)(13)을 1차 적치시키고 이를 가압.가열한다.
상기 절연레진이 부착된 동박(13)이 적층된 기판에는 도 1(c)에 나타난 바와 같이 다시 통상의 사진식각공정을 통하여 제 2 인쇄회로패턴(15)을 형성한후 RCC(17)을 2차 적치시키고 가압.가열된다. 이때, 종래의 공정에서는 제 2인쇄회로패턴을 형성할때 Blind via hole이 형성될 부분을 미리 고려하여 이 부분의 동박(15')도 같이 제거하였다.
그런 연후, 도 1(d)와 같이, 상기 RCC가 2차적층된 기판소정의 위치에 레이저를 조사하여 Blind via hole(19)을 형성하고, 도 1(e)와 같이 이러한 Blind via hole이 형성된 기판에 무전해 및 전해동도금한후 제 3인쇄회로패턴(21)을 형성함으로써 제 1-2-3 인쇄회로패턴을 전기적으로 연결할 수 있는 빌드업 다층인쇄회로기판을 제조하였다.
그러나, 상술한 종래의 방법에 있어서는, RCC를 가압,가열하는 공정에서 각 층의 기판이 30㎛범위내에서 좌우로 이동될 수 있을 뿐만 아니라 가공상 오류때문에 제 1-2-3층간 층간정렬이 맞지 않을 수 있다는 문제가 있었다.
즉, 도 2에 나타난 바와 같이, 1,2,3층 회로의 층간 정렬이 일치하는 경우에는 도 2(a)와 같이 층간도금에 큰 문제가 없지만, 도 2(b)와 같이 층간정렬이 일치하지 않아 2층회로와 3층회로간의 홀폭이 좁아질 경우에는 도금두께가 정상적인 홀보다 얇아져서 제품신뢰성에 문제가 발생하고, 아울러 도금이 되지 않는 경우도 발생하여 전체적으로 제품수율이 떨어진다는 문제가 있는 것이다.
따라서, 본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 기판의 제조에 있어서 회로의 층간 정렬 불일치를 방지할 수 있는 Blind via hole의 형성이 가능하게 되어 제품의 신뢰성 및 수율을 제고할 수 있는 빌드업 다층인쇄회로기판의 제조방법을 제공함을 그 목적으로 한다.
도 1은 종래의 Blind via hole을 갖는 기판의 제조공정을 나타내는 제조공정도
도 2는 종래의 공정에서 얻어지는 Blind via hole 그림으로,
도 2(a)는 층간정렬이 맞아 정상적으로 형성되는 Blind via hole을,
도 2(b)는 층간정렬이 맞지 않아 층간도금에 하자가 있는 Blind via hole 을 나타내는 그림
도 3은 본 발명에 따른 Blind via hole을 갖는 다층인쇄회로기판의 제조공정도
도 4는 본 발명법에 따라 형성된 Blind via hole을 나타내는 사진
상기 목적을 달성하기 위한 본 발명은, 그 양측이 동박이 적층된 동박적층판(CCL)상에 통상의 사진식각공정을 통하여 제 1 인쇄회로패턴을 형성하는 단계; 그 일측면에 레진이 부착된 동박(RCC)을 상기 패턴이 형성된 기판에 1차 적층시키고 이를 가압,가열하는 단계; 상기 RCC가 1차 적층된 기판에 통상의 사진식각공정으로 제 2 인쇄회로패턴을 형성한 후, RCC를 2차로 적층시켜 가열,가압하는 단계; 상기 RCC가 2차 적층된 기판 소정의 위치에 야그 레이저를 조사하여 2차 적층된 RCC를 제거하고, 연속하여 노출된 1차 적층된 RCC의 동박부는 통상의 사진식각공정으로 제거하고 레진부는 CO2레이저를 조사하여 제거하므로써 Blind via hole을 형성하는 단계; 및 상기 Blind via hole이 형성된 기판에 무전해 및 전해동도금한 후 제 3 인쇄회로패턴을 형성하므로써 제 1-2-3 인쇄회로패턴을 전기적으로 연결하는 단계;를 포함하여 구성되는 다층인쇄회로기판의 제조방법에 관한 것이다.
이하, 첨부도면을 참조하여 본 발명을 설명한다.
본 발명은 빌드업 다층인쇄회로기판의 제조에 있어서, 제1-2-3 인쇄회로패턴을 신뢰성있게 전기적으로 연결할 수 있는 Blind via hole을 형성함을 그 특징으로한다. 상세하게 설명하면, 제 1-2-3 인쇄회로패턴을 전기적으로 연결하는 Blind via hole를 형성함에 있어서, 종래에는 해당부분의 제 2 인쇄회로패턴을 사전에 제거한 후, 적층된 RCC를 각각 레이저로 제거하는 방법을 택하였으나, 본 발명에서는 상기 제 2인쇄회로패턴을 사전에 제거함이 없이 RCC ⇒ 회로패턴⇒RCC순으로 순차적으로 제거하여 Blind via hole을 형성함으로써 신뢰성있는 기판의 제조가 가능한 것이다.
본 발명의 다층인쇄회로기판 제조공정이 도 3에 나타나 있으며, 편의상 기판의 일측면만을 도시하고 있다.
먼저, 도 3(a)와 같이, 그 양면에 동박이 적층된 동박적층판(CCL:30)상에 통상의 사진식각공정을 통하여 도 3(b)와 같은 제 1인쇄회로패턴(31)을 형성한다.
그리고 도 3(c)와 같이 상기 제 1인쇄회로패턴이 형성된 기판에는 그 일측에 레진이 부착된 동박(RCC: 33)을 1차 적층시켜 가압,가열한다. 본 발명에서 사용되는 RCC(33)는 FR-4가 부착된 동박이나 폴리이미드(Polyimide) 또는 순수 레진시안네이트 에스테르, 아라메이드, PTFE가 부착된 동박을 사용할 수 있다.
보다 바람직한 RCC는 에폭시계 절연레진이 동박에 코팅된 것이다.
다음으로, 도 3(d)와 같이 상기 RCC가 1차 적층된 기판에 통상의 사진식각공정으로 제 2인쇄회로패턴(35)을 형성한다. 종래에는 이때, Blind via hole이 형성될 부분의 패턴을 미리 화학적에칭으로 제거하였으나 본 발명에서는 이러한 제거공정을 요하지 않는다.
그리고, 도 3(e)와 같이 상기 제 2인쇄회로패턴(35)이 형성된 기판에 RCC(37)을 2차로 적층하여 가열,가압하고, 이후 Blind via hole(39)을 형성한다.
본 발명에 따른 구체적인 Blind via hole(39) 제조공정이 도 3(f~h)에 나타나 있다.
상세하게 설명하면, 도 3(f)에 나타난 바와 같이, 본 발명에서는 먼저 Blind via hole을 형성함에 있어 2차 적층된 RCC(37)를 제거한다. 이러한 2차적층된 RCC를 제거함에는 동박과 레진을 동시에 가공할 수 있는 야그 레이저를 사용할 수 있다. 또다르게는 2차적층된 RCC중 동박부는 통상의 에칭법으로 제거하고 레진부는 CO2레이저를 이용하여 제거할 수도 있다.
상기와 같이, 2차 적층된 RCC(37)가 제거되면 2차 인쇄회로패턴(35)을 이루고 있는 1차 적층된 RCC(33)의 동박부가 노출되는데, 본 발명에서는 도 3(g)와 같이 노출된 상기 동박부를 제거함에 통상의 사진식각공정을 이용함을 그 특징으로 한다.
즉, 본 발명에서는 상기 2차적층된 RCC를 제거함에는 야그레이저를 이용할 수 있지만, 1차 적층된 RCC를 제거함에는 야그레이저를 이용하지 않고 동박부는 통상의 사진식각공정을 이용하여 제거하고 레진부는 도 3(h)와 같이 CO2레이저를 이용하여 제거함이 바람직하다. 왜냐하면, 1차 적층된 RCC를 제거할때도 야그레이저를이용하면, 화학적 에칭법으로 동박을 제거하는 경우에 비하여 공정에 많은 시간에 소요되어 생산성이 현저히 저하되기 때문이다.
상기와 같이, 2차 및 1차 적층된 RCC가 순차적으로 제거 되면 Blind via hole(39)이 형성된다. 그리고, 이러한 Blind via hole이 형성된 기판에 무전해 및 전해동도금을 행한 후 제 3인쇄회로패턴(41)을 형성하면, 도 3(i)에 나타난 바와 같이 Blind via hole을 이용하여 제1-2-3인쇄회로패턴을 신뢰성있게 전기적으로 연결할 수 있는 것이다.
상술한 바와 같이, 본 발명에서는 Blind via hole을 형성함에 있어서 RCC, 패턴 그리고 RCC순으로 순차적으로 제거함을 그 특징으로 하는데, 이에 따라 기판의 가압, 가열과 같은 제조공정으로 야기되는 각 적층판의 좌우미세이동에 제한없이 신뢰성있게 제1-2-3 인쇄회로패턴을 전기적으로 연결하는 Blind via hole을 갖는 다층인쇄회로기판을 제조할 수 있는 것이다.
이하, 실시예를 통하여 본 발명을 상세히 설명한다
(실시예)
제 3도에 나타난 바와 같이, 그 양면에 동박이 부착된 CCL(30)에 통상의 사진식각공으로 제 1인쇄회로패턴(31)을 형성하였다. 이후, 그 일측에 레진이 부착된 동박(RCC:33)을 1차로 적층한 후 이를 30kg/cm2의 압력과 180℃이상의 온도로 가압, 가열하였다.
그리고, 상기 RCC가 1차 적층된 기판상에 통상의 사진식각공정으로 제 2인쇄회로패턴(35)을 형성한후, RCC(37)를 2차로 기판상에 적층시켰으며, 이때의 적층조건은 RCC를 1차 적층한 경우와 같다.
다음으로, 상기와 같이 RCC가 2차 적층된 기판상에 야그레이저를 이용하여 2차적층된 RCC를 제거하였으며, 연후 통상의 사진식각공정을 통하여 노출된 1차 적층된 RCC의 동박부를 제거하였다. 이때 야그레이저의 작업조건은 주파수 12hHZ, 출력 1.0~1.5W, 레이저빔 이동속도 50mm/sec, 스파이널 회전수 5회로 하였다.
상기와 같이 1차적층된 RCC의 동박부를 제거한후 1.4W의 출력을 갖는 CO2레이저를 이용하여 1차 적층된 RCC의 레진부를 제거하여 직경 150㎛정도의 Blind via hole(39)을 형성하고, 이러한 Blind via hole(39)이 형성된 기판에 무전해 및 전해동도금을 행하여 약 13㎛ 두께의 도금층을 형성하였다.
그리고 상기 도금층이 형성된 기판에 감광성 건식필름을 도포하고 노광, 형상등의 공정을 거쳐 제 3인쇄회로패턴을 형성함으로써 제 1-2-3인쇄회로패턴을 전기적으로 연결하는 Blind via hole을 갖는 다층인쇄회로기판을 제조하였으며, 그 사진을 도 4에 나타내었다.
도 4로부터 알 수 있는 바와 같이, 본 발명법으로 Blind via hole을 가공할 경우 그 공정이 간단할 뿐만 아니라 기판의 층간 접촉 신뢰성은 매우 우수함을 알 수 있다.
상술한 바와 같이, 본 발명은 RCC, 패턴 그리고 RCC를 순차적으로 제거하는방식으로 Blind via hole을 형성함으로써 층간정렬 불일치에 따른 홀경축소를 방지하여 홀경 축소현상을 막을 수 있고, 이에 따라 도금신뢰성 및 수율이 높은 다층인쇄회로기판 제조방법을 제공함에 유용한 효과가 있다.

Claims (2)

  1. 그 양측이 동박이 적층된 동박적층판(CCL)상에 통상의 사진식각공정을 통하여 제 1 인쇄회로패턴을 형성하는 단계;
    그 일측면에 레진이 부착된 동박(RCC)을 상기 패턴이 형성된 기판에 1차 적층시키고 이를 가압,가열하는 단계;
    상기 RCC가 1차 적층된 기판에 통상의 사진식각공정으로 제 2 인쇄회로패턴을 형성한 후, RCC를 2차로 적층시켜 가열,가압하는 단계;
    상기 RCC가 2차 적층된 기판 소정의 위치에 야그 레이저를 조사하여 2차 적층된 RCC를 제거하고, 연속하여 노출된 1차 적층된 RCC의 동박부는 통상의 사진식각공정으로 제거하고 레진부는 CO2레이저를 조사하여 제거하므로써 Blind via hole을 형성하는 단계; 및
    상기 Blind via hole이 형성된 기판에 무전해 및 전해동도금한 후 제 3 인쇄회로패턴을 형성하므로써 제 1-2-3 인쇄회로패턴을 전기적으로 연결하는 단계;를 포함하여 구성됨을 특징으로 하는 Blind via hole을 갖는 다층인쇄회로기판의 제조방법
  2. 제 1항에 있어서, 상기 2차 적층된 RCC를 제거함에 있어서, 그 동박부는 통상의 사진식각공정으로, 레진부는 CO2레이저를 조사하여 제거함을 특징으로 하는 Blind via hole을 갖는 다층인쇄회로기판 제조방법
KR1020000043270A 2000-07-27 2000-07-27 Blind via hole을 갖는 다층인쇄회로기판의제조방법 Ceased KR20020009794A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000043270A KR20020009794A (ko) 2000-07-27 2000-07-27 Blind via hole을 갖는 다층인쇄회로기판의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000043270A KR20020009794A (ko) 2000-07-27 2000-07-27 Blind via hole을 갖는 다층인쇄회로기판의제조방법

Publications (1)

Publication Number Publication Date
KR20020009794A true KR20020009794A (ko) 2002-02-02

Family

ID=19680232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000043270A Ceased KR20020009794A (ko) 2000-07-27 2000-07-27 Blind via hole을 갖는 다층인쇄회로기판의제조방법

Country Status (1)

Country Link
KR (1) KR20020009794A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100607626B1 (ko) * 2004-05-25 2006-08-01 대덕전자 주식회사 인쇄 회로 기판에 있어서 레진 도포된 동박을 이용한 평탄코팅 공법
CN112040674A (zh) * 2020-07-07 2020-12-04 广德三生科技有限公司 阶梯盲槽孔混压高频微波印刷电路板及其加工方法
EP4572539A1 (en) 2023-12-11 2025-06-18 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method for manufacturing a component carrier

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1027960A (ja) * 1996-07-09 1998-01-27 Mitsui Mining & Smelting Co Ltd 多層プリント配線板の製造方法
JPH11145621A (ja) * 1997-11-04 1999-05-28 Sumitomo Metal Ind Ltd 多層配線基板とその製造方法
JPH11266084A (ja) * 1997-12-02 1999-09-28 Samsung Electro Mech Co Ltd 多層印刷回路基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1027960A (ja) * 1996-07-09 1998-01-27 Mitsui Mining & Smelting Co Ltd 多層プリント配線板の製造方法
JPH11145621A (ja) * 1997-11-04 1999-05-28 Sumitomo Metal Ind Ltd 多層配線基板とその製造方法
JPH11266084A (ja) * 1997-12-02 1999-09-28 Samsung Electro Mech Co Ltd 多層印刷回路基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100607626B1 (ko) * 2004-05-25 2006-08-01 대덕전자 주식회사 인쇄 회로 기판에 있어서 레진 도포된 동박을 이용한 평탄코팅 공법
CN112040674A (zh) * 2020-07-07 2020-12-04 广德三生科技有限公司 阶梯盲槽孔混压高频微波印刷电路板及其加工方法
EP4572539A1 (en) 2023-12-11 2025-06-18 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method for manufacturing a component carrier

Similar Documents

Publication Publication Date Title
KR100688743B1 (ko) 멀티 레이어 커패시터 내장형의 인쇄회로기판의 제조방법
KR100688826B1 (ko) 리지드-플렉시블 인쇄회로기판 제조방법
US8726495B2 (en) Multi-layer board manufacturing method thereof
US20100024212A1 (en) Method of fabricating multilayer printed circuit board
EP2001271A2 (en) Method for making a multilayered circuitized substrate
EP0483979B1 (en) Method for producing printed circuit boards
KR100222752B1 (ko) 레이저를 이용한 다층 인쇄회로기판의 제조방법
KR100897650B1 (ko) 다층 인쇄회로기판의 제조방법
US6080668A (en) Sequential build-up organic chip carrier and method of manufacture
KR20020009794A (ko) Blind via hole을 갖는 다층인쇄회로기판의제조방법
US6555016B2 (en) Method of making multilayer substrate
JP2010123772A (ja) プリント配線板の位置認識マークおよびプリント配線板の製造方法
KR100651422B1 (ko) 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법
KR100222753B1 (ko) 절연신뢰성이 향상된 다층 인쇄회로기판의 제조방법
JP2000165039A (ja) プリント配線板の製造方法
KR19990048049A (ko) 빌드업 다층 인쇄회로기판의 제조방법
KR100688865B1 (ko) 도금에 의한 범프 형성 방법 및 이를 이용한 인쇄회로기판제조방법
JP3288290B2 (ja) 多層プリント配線板
KR100704917B1 (ko) 인쇄회로기판 및 그 제조방법
KR19990047208A (ko) 다층인쇄회로기판의 제조방법
KR100651342B1 (ko) 전도성 액상 감광성 물질을 이용한 다층 인쇄회로기판의제조 방법
JP2002064273A (ja) 多層プリント基板
GB2247113A (en) A terminal for a multi-layer printed circuit board
JPH0548246A (ja) フレキシブルプリント配線板の製造方法
JP2001332855A (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20000727

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20020329

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20020628

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20020329

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I