KR20020036743A - 피드 스루 전압이 낮아진 박막 트랜지스터 액정 표시 장치 - Google Patents

피드 스루 전압이 낮아진 박막 트랜지스터 액정 표시 장치 Download PDF

Info

Publication number
KR20020036743A
KR20020036743A KR1020010069662A KR20010069662A KR20020036743A KR 20020036743 A KR20020036743 A KR 20020036743A KR 1020010069662 A KR1020010069662 A KR 1020010069662A KR 20010069662 A KR20010069662 A KR 20010069662A KR 20020036743 A KR20020036743 A KR 20020036743A
Authority
KR
South Korea
Prior art keywords
tft
pixel electrode
lcd device
pixel
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020010069662A
Other languages
English (en)
Other versions
KR100535531B1 (ko
Inventor
쯔보유미코
Original Assignee
니시가키 코지
닛뽄덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시가키 코지, 닛뽄덴끼 가부시끼가이샤 filed Critical 니시가키 코지
Publication of KR20020036743A publication Critical patent/KR20020036743A/ko
Application granted granted Critical
Publication of KR100535531B1 publication Critical patent/KR100535531B1/ko
Assigned to 닛본 덴끼 가부시끼가이샤 reassignment 닛본 덴끼 가부시끼가이샤 권리의 전부이전등록 Assignors: 엔이씨 엘씨디 테크놀로지스, 엘티디.
Assigned to 게트너 화운데이션 엘엘씨 reassignment 게트너 화운데이션 엘엘씨 권리의 전부이전등록 Assignors: 닛본 덴끼 가부시끼가이샤
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

TFT-LCD 장치는 제1층의 금속층으로 형성된 다수의 주사선(14)과, 제2층의 금속층으로 형성된 다수의 데이터선(15)과, TFT(12) 및 제3층의 ITO층으로 구성된 화소 전극(13)을 각각 구비하는 화소(11)의 어레이를 구비한다. 각각의 화소(11)는 화소 전극(13)과 다른 도전층 사이에 형성된 기생 용량의 변동을 억제하기 위해 상기 제2층의 금속층으로 형성된 차폐 부재(17)를 더 포함한다. 상기와 같은 기생 용량의 변동의 억제로 인해 피드 스루 전압이 줄어들고 그에 따라 TFT-LCD 장치의 표시 성능을 향상시킨다.

Description

피드 스루 전압이 낮아진 박막 트랜지스터 액정 표시 장치{TFT-LCD DEVICE HAVING A REDUCED FEED-THROUGH VOLTAGE}
본 발명은 피드 스루 전압(feed-through voltage)이 낮아진 박막 트랜지스터 액정 표시 장치(이하, TFT-LCD 장치라고 한다)에 관한 것으로서, 특히 피드 스루 전압을 줄이기 위해 TFT-LCD 장치에서의 화소 전극과 신호선 사이의 기생 용량의 변동 또는 산란을 줄일 수 있는 TFT-LCD 장치에 관한 것이다.
최근에, LCD 장치는 그 면적을 줄이고 소비 전력을 낮출 수 있는 평면 표시 패널에 집중되고 있다. 특히, LCD 장치 중에서 TFT-LCD 장치는 그레이 스케일 레벨표시가 상이한 구동 전압에 의해 얻어질 수 있고 양호한 이미지가 인접한 화소 사이에서 누화(cross-talk)가 감소되게 달성되므로 다양한 사무 장치 또는 비디오 표시 장치에 광범위하게 사용되고 있다.
도 1은 종래의 액티브 매트릭스 TFT-LCD 장치의 화소 하나를 도시한다. 상기 TFT-LCD 장치는 TFT(박막 트랜지스터 ; 12) 및 조합된 화소 전극(13)을 각각 포함하며 어레이 형상으로 배열된 다수의 화소(11)를 그 상부에 장착하고 유리로 이루어진 TFT 패널(10)을 포함한다.
TFT 패널(10)은 어레이의 로우 방향으로 각각 연장되는 다수의 주사선(14)과, 컬럼 방향으로 각각 연장되는 다수의 데이터선(15)과, 화소(11) 사이를 통과하는 광을 차폐하기 위해 인접한 화소 사이에 배치된 다수의 차광 부재(16)를 그 상부에 또한 장착한다. 대향 전극을 상부에 장착하고 있는 대향 패널(도시되지 않음)은 TFT 패널(10)에 대향하고 그 사이에 액정층이 삽입된다. 주사선(14)은 TFT(12) 각각의 게이트 전극을 구성하는 스트라이프 확장부(18)와, 다음의 로우에 배치된 인접하는 화소(11)의 화소 전극(13)에 대향하는 광폭 확장부(19)를 구비한다. 데이터선(15)은 TFT(12) 각각의 드레인을 구성하는 스트라이프 연장부(22)를 구비하고, 상기 TFT(12)의 소스(21)는 화소 전극(13)에 접속된다.
화소 전극(13) 및 대향 전극의 대응부는 액정층이 커패시터 절연체가 되어 LC 용량(LC 커패시터)을 형성한다. 화소 전극(13)은 인접한 주사선(14)의 광폭 확장부(19)와 공동으로 축적 커패시터를 또한 형성한다.
도 2는 주사선(14)의 하나와 인접하며 평행하게 연장되고 도 1에 도시된 주사선(14)의 확장부(19) 대신에 확장부(26)를 구비하는 공통선(27)을 제외하고는 도 2의 화소(11)와 유사한 종래의 다른 TFT-LCD 장치의 화소(11)를 도시한다.
도 1 및 도 2에 도시된 TFT-LCD 장치의 동작시에, 그레이 스케일 레벨 전압은 화소 전극(13)과 대향 전극 사이에 인가되어 LC 커패시터와 축적 커패시터상에 전하를 축적하고 그에 따라 화소 전극(13)과 대향 전극 사이의 액정의 전자 화학적 성질을 제어한다. 상기와 같은 이유로 인해 액정층을 통과하는 광의 투과를 조절하고 LCD 패널상에 화소 단위로 이미지를 형성한다.
TFT-LCD는 전극과 신호선의 복잡한 배치에 기인하여 전술한 바와 같이 화소 커패시터와 축적 커패시터 이외에 화소 전극(13), 신호선(14, 15), 및 차광 부재(16) 사이에서 다수의 기생 용량을 또한 갖는다. 기생 용량은 화소들 사이에서 상당히 변화하여 표시 패널상의 이미지의 변동을 야기시켜 TFT-LCD 장치의 표시 성능에 영향을 끼친다.
도 3a 및 도 3b는 예컨대 기생 용량의 변동을 도시하기 위한 도 1의 TFT-LCD의 개략 단면도를 나타낸다. 도면에 도시된 바와 같이, 기생 용량은 차광 부재(16 ; 제1의 층)들 사이 뿐만 아니라 화소 전극(13 ; 제3의 층)과 데이터선(15)의 사이, 및 화소 전극(13 ; 제3의 층)과 주사선(14 ; 제2의 층)의 사이에서 형성된다.
도 3a의 TFT-LCD는 TFT 패널(10)상에 형성된 상기 3개의 층 사이에서 이상적으로 배열되고, 상기와 같은 이상적인 배열은 화소 전극(13)의 좌우측 사이에서 Cdpi와 같은 기생 용량의 대칭성을 제공한다. 반면에, 도 3b의 TFT-LCD는 포토리소그라피 공정에 기인한 TFT 패널상의 3개의 층 사이에서 불량하게 배열되어 있고 그에 따라 화소 전극(13)의 좌우측 사이에서 기생 용량은 비대칭적이고, 그에 따라 이하에서 기술되는 바와 같이 피드 스루 전압을 증가시켜 TFT-LCD 장치의 표시 성능을 악화시킨다.
표시 성능을 개선하기 위해 LCD 패널의 버닝(burning)을 억제하기 위한 각각의 프레임에서 화소 전극의 극성은 대향 전극에 대해 반전되는 것이 보통이다. 반전 구동 방법은 두가지가 있는데, 그 하나는 인접한 컬럼에 배치된 화소는 그 극성이 반대이고 동일한 컬럼에 배치된 화소는 그 극성이 동일하고 각각의 컬럼내의 화소는 각각의 프레임에서 그 극성이 반전되는 드레인선 반전 방법이고, 또 다른 하나는 두개의 인접한 화소마다 극성이 반대이고 각각의 프레임에서 그 극성이 반전되는 도트 반전 방법이다.
데이터선의 전위 변동은 대응하는 화소 전극의 전위를 변동시키기 위해 극성의 반전시에 가장 높고 그에 따라 표시 휘도의 변동을 야기한다. 반전 구동 방법은 극성 반전 중에 인접한 데이터선 사이의 휘도의 변동을 상쇄한다.
기생 용량의 상당한 비대칭이 전술한 바와 같이 도전층의 불량에 기인한 인접한 데이터선 사이에 존재한다면 변동하는 양을 줄이는 것은 한계가 있다. 데이터선 사이의 기생 용량의 비대칭은 화소에서 TFT(12)의 구성에 의해 또 유발되고 그로 인해 데이터선(15)의 부근에서 화소 전극(13)내에 절단부(36)을 마련할 필요성이 존재하게 된다. 일본국 특허공개공보 JP-A-2000-98427호에는 데이터선의 전압 변동에 기인한 LCD 패널의 휘도 변동을 완화할 수 있는 TFT-LCD 장치가 개시되어 있다. 상기 TFT-LCD 장치는 화소 전극의 주변에 인접하고 평행하게 연장되는 두개의 인접한 데이터선의 일부 길이를 같게 함으로써 화소 전극의 좌우측 사이의 기생 용량의 대칭성을 갖는다.
일본국 특허공개공보 JP-A-2000-98427호에 개시된 TFT-LCD 장치에 있어서, 화소 전극과 제1의 도전층 사이의 기생 용량의 변동은 고려되지 않는다. 또한, 길이를 동일하게 하기 위한 화소 전극의 구성은 이미지에 대한 유효 화소 면적을 감소시킨다.
일본국 특허공개공보 JP-A-6-222392호에는 마스크를 매우 정확하게 정렬할 필요성이 없이 능동 소자 사이의 기생 용량의 변동을 억제할 수 있는 액티브 매트릭스 LCD 장치가 개시되어 있다. 도 4a는 상기 공보에 개시된 액티브 매트릭스 LCD 장치의 평면도이고 도 4b는 도 4a의 B-B선에 따른 단면도이다.
LCD 장치는 매트릭스 형상으로 배치되며 정방형 화소 전극(31)을 각각 포함하는 다수의 화소(30)와, 화소 전극(31)의 대응하는 하나를 둘러싸고 있는 프레임부를 구비한 사다리 형상을 각각 정의하는 다수의 주사 전극(32)과, 주사 전극(32)의 프레임부와 화소 전극(31) 사이에 삽입된 링 전극(33)를 포함한다. 도 4b에 도시된 바와 같이, 링 전극(33)은 유전막(34)을 사이에 두고 화소 전극(31) 하부의 내부 엣지와 주사 전극(32)의 프레임부 상부의 외부 엣지를 포함한다. 화소 전극(31)은 패턴 크기를 정확하게 패턴화하기 어려운 투명성 금속 산화막(ITO막)으로 구성되어 화소 전극(31)의 패턴 크기의 변동은 금속막에 비해 크다.
전술한 구성에서, 주사 전극(32), 유전막(34), 및 링 전극(33)은 MIM 능동 소자를 구성한다. 불량한 정렬이 제조 공정 중의 리소그라피 단계 도중에 층 사이에서 발생하는 경우에도 화소 전극(31), 링 전극(33) 및 주사 전극(32)의 점대칭 구조는 화소 사이의 기생 용량의 변동을 발생시키지 않는다. 더욱 상세하게 말하면, 예컨대, 좌측 또는 상부측에서의 기생 용량의 증가는 점대칭 구조에 기인하여 좌측 또는 하부측에서의 기생 용량의 감소에 의해 상쇄된다.
일본국 특허공개공보 JP-A-6-222392호 공보에 개시된 액티브 매트릭스 LCD 장치에 있어서, 주사 전극의 링 구조는 LCD 장치의 구조를 복잡하게 한다. 또한, 액티브 매트릭스 LCD 장치에 대한 구조는 TFT-LCD 장치에 그대로 사용할 수 없다.
도 1 및 도 2에 도시된 구조에서, 게이트 전극(18)에 공통인 제1의 층에 의해 형성된 차광 부재(16)는 도 3a 및 도 3b에 도시된 바와 같은 기생 용량의 변동을 발생시키지 않고, TFT-LCD 장치의 표시 성능은 TFT(12)의 게이트와 소스 사이의 기생 용량(CGS), 화소 용량(또는 LC 용량 ; CLC), 축적 용량(CSC), 게이트와 화소 전극 사이의 기생 용량(Cgpi)에 의해 영향을 받고, 상기 모든 용량은 상이한 도전층 사이에서 형성되어 피드 스루 전압(Vfd)의 크기에 영향를 미친다.
일반적인 TFT-LCD 장치에 있어서, 액정의 투과 요소는 화소 전극과 대향 전극 사이의 전위차에 의존하기 때문에, 화소 전극의 전위(Vpi)는 LCD 패널 전체상에 균일한 이미지 표시를 달성하기 위해 화소들 사이에서 변해서는 않된다. 또한, TFT의 온 상태중에 기록 동작에 의해 결정된 화소 전극의 전위(Vpi)는 다음의 프레임에서의 다음의 기록 동작까지는 동일한 값을 유지해야 할 것을 요구 받는다.
그러나, 화소 전극과 관계된 기생 용량은 화소 전극의 전위(Vpi)에 영향을미친다. 상기 전위(Vpi)에 영향을 미치는 요소들 중에서 가장 큰 요인은 데이터 신호가 화소 전극상에 축적된 직후에 게이트 전압이 저레벨로 떨어져서 TFT(12)를 오프 상태로 하는 경우에 나타나는 피드 스루 전압(Vfd)이다.
상기 피드 스루 전압(Vfd)은
Vfd = CGS/{(CGS+ CLC+ CSC+ Cdpi + Cgpi) ×｜VGon- VGof｜이다.
여기서, VGon및 VGof는 TFT가 온 상태 및 오프 상태인 경우의 각각의 게이트 전압이다.
VGon- VGof에 의해 정의된 값은 TFT의 트랜지스터 특성이 표시 패널 내에서는 일반적으로 균일하므로 화소 사이에서는 일정하다. 따라서, 피드 스루 전압은 기생 용량이 일정하기만 하면 일정하게 된다. 피드 스루 전압(Vfg)에 의한 화소 전극에 미치는 영향은 화소 전극의 전위가 하나의 극성 상태로 변화되어 화소 전극에 인가된 기록 전압의 극성에 무관하게 직류 성분을 생성하는데 있다. 따라서, 전술한 경우와 유사하게, 피드 스루 전압(Vfd)에 의한 영향은 대향 전극의 극성을 동일한 극성으로 변동시킴으로써 상쇄될 수 있다.
그러나, 기생 용량이 표시 면적 내의 화소 전극 중에서 변하는 경우에 피드 스루 전압(Vfd) 또한 변하게 되어 대향 전극의 전위가 변하는 경우에도 액정층에 인가된 유효 구동 전압의 변동을 야기한다. 따라서, TFT-LCD 장치는 표시 면적내에서의 휘도의 변동과 같은 표시 성능이 불량하게 된다.
기생 용량은 화소 전극과 상기 화소 전극 주변에 배치된 대향 전극 사이에서형성된다. 금속성 층의 패턴 크기는 보통 정확한 반면에 ITO층의 패턴 크기는 그 패턴시의 어려움에 기인하여 일반적으로 정확하지 않다. 따라서, 화소 전극의 패턴 크기가 표시 면적내의 화소 전극 중에서 상당히 변하면 기생 용량은 거리 또는 디멘션의 변화에 기인하여 변하고 그에 따라 피드 스루 전압은 표시 성능을 악화시키게 변한다. 따라서, 피드 스루 전압을 줄이기 위해 화소 전극과 다른 신호선 사이의 기생 용량의 변화를 줄이는 것이 오랫동안 요구되었다.
전술한 사정을 고려하여, 본 발명의 목적은 피드 스루 전압을 줄이기 위해 표시 패널내의 화소 사이의 휘도의 변동을 억제할 수 있는 TFT-LCD 장치를 제공함에 있다.
본 발명은 어레이 형상으로 배열되며 TFT 및 투명성 재료로 이루어진 조합된 화소 전극을 각각 포함하는 다수의 화소와, 대응하는 로우내에 배열된 상기 화소에서 상기 TFT를 활성화하기 위해 상기 화소에 대해 각각 배치된 다수의 주사선과, 대응하는 컬럼내에 배열된 상기 화소에서 상기 TFT를 경유하여 데이터 신호를 상기 화소 전극에 공급하는 상기 화소의 컬럼에 대해 각각 배치된 다수의 데이터선을 포함하고, 상기 화소 각각은 도전 재료로 이루어지고 상기 화소 전극에 전기적으로 접속되고 상기 화소 전극의 주변를 따라 연장되는 차폐 부재를 더 포함하는 것을 특징으로 하는 TFT-LCD 장치(박막 트랜지스터 액정 표시 장치)를 제공한다.
본 발명의 TFT-LCD 장치에 따르면, 차폐 부재는 차폐 부재와 신호선 사이에기생 용량을 형성함으로써 화소 전극과 신호선 사이에 기생 용량을 형성하는 것에 대항하여 화소 전극을 정전기적으로 차폐한다. 상기와 같은 이유로 인해, 차폐 부재와 신호선 사이의 균일한 기생 용량을 제공하여 화소 전극의 부정확한 패터닝에 의해 야기된 화소들 사이의 기생 용량의 변동을 줄여준다.
본 발명의 전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 이하의 기술로부터 명확해 질 것이다.
도 1은 종래의 TFT-LCD 장치의 화소를 도시하기 위한 TFT 패널의 상면도.
도 2는 다른 종래의 TFT-LCD 장치의 화소를 도시하기 위한 TFT 패널의 상면도.
도 3a 및 도 3b는 화소내에 형성된 기생 용량을 도시하기 위한 도 1의 화소의 개략 단면도.
도 4a는 공보에 기술된 LCD 장치의 액티브 매트릭스 패널의 일부에 관한 평면도이고 도 4b는 도 4a의 B-B선에 따른 단면도.
도 5는 본 발명의 제1의 실시예에 따른 TFT-LCD 장치의 화소를 도시하기 위한 TFT 패널의 평면도.
도 6a 내지 도 6d는 도 5의 A-A, B-B, C-C, 및 D-D선에 따른 단면도.
도 7은 본 발명의 제2의 실시예에 따른 TFT-LCD 장치의 화소를 도시하기 위한 TFT 패널의 평면도.
도 8은 본 발명의 제3의 실시예에 따른 TFT-LCD 장치의 화소를 도시하기 위한 TFT 패널의 평면도.
도 9는 본 발명의 제4의 실시예에 따른 TFT-LCD 장치의 화소를 도시하기 위한 TFT 패널의 평면도.
도 10a 및 도 10b는 도 9의 A-A 및 B-B선에 따른 단면도.
도 11은 본 발명의 제5의 실시예에 따른 TFT-LCD 장치의 화소를 도시하기 위한 TFT 패널의 평면도.
도 12는 본 발명의 제6의 실시예에 따른 TFT-LCD 장치의 화소를 도시하기 위한 TFT 패널의 평면도.
도 13은 본 발명의 제7의 실시예에 따른 TFT-LCD 장치의 화소를 도시하기 위한 TFT 패널의 평면도.
도 14는 본 발명의 제8의 실시예에 따른 TFT-LCD 장치의 화소를 도시하기 위한 TFT 패널의 평면도.
이하, 본 발명은 첨부된 도면을 참조하여 자세히 설명될 것이고, 도면에서 유사 구성 요소에는 동일한 도면 번호가 붙여질 것이다. 본 발명의 제1의 실시예에 따른 TFT-LCD 장치는 TFT 패널과, 서로 대향하는 대향 패널을 포함하고 그 사이에는 액정(LC)층이 삽입된다.
도 5에 있어서, 도면 부호 10으로 표시된 TFT 패널은 어레이 또는 매트릭스 형상으로 배치되며 TFT(박막 트랜지스터 ; 12) 및 화소 전극(13)을 각각 포함하는 다수의 화소(11)와, 어레이의 로우 방향으로 연장되는 다수의 주사선(14)과, 어레이의 컬럼 방향으로 연장되는 다수의 데이터선(15)을 그 상부에 장착한다. 화소(11)는 상기 화소(11)에서 화소 전극(13)의 주변을 따라 연장되는 차폐 링(17)을 또한 포함한다.
TFT 패널(10)상에 형성된 층의 구조에 있어서, 제1의 도전층(또는 게이트 층)은 TFT(12)의 게이트 전극을 구성하는 확장부(18), 및 화소 전극(13)과 공동으로 축적 커패시터를 형성하는 광폭 확장부(19)를 각각 포함하는 주사선(14)을 포함하고, 제2의 도전층(또는 소스층)은 TFT(12)의 소스/드레인 전극(21, 22), 데이터선(15) 및 차폐 링(17)을 포함하고, 제3의 도전층은 투명성 ITO(인듐-주석 산화물)로 이루어진 화소 전극(13)을 포함한다.
TFT(12)는 상기 TFT(12)의 채널 영역이 주사선(14)과 평행하게 연장되고 게이트 전극(18)이 주사선(14)에 수직으로 연장되는 세로형 TFT이다. 차폐 링(17)은 TFT(12)의 주변에서 관통홀(24)을 경유하여 화소 전극(13)에 접속되는 확장부(23), 및 다음의 로우에 대한 주사선(14)의 광폭 확장부(19)에 대향하는 광폭 확장부(26)를 포함한다.
도 6a에 도시된 바와 같이, 광폭 확장부(19)는 TFT(12)로부터 멀리 떨어진 위치에서 차폐 링(17)의 광폭 확장부(26) 및 화소 전극(13)의 엣지부를 따라 겹쳐져 연장된다.
도 6b에 도시된 바와 같이, 데이터선(15) 및 차폐 링(17)은 공통층으로 형성되어 서로 평행하게 연장된다. 도 6c에 도시된 바와 같이, 주사선(14)의 광폭 확장부(19)는 대응하는 화소(11)의 영역의 외측에 배치된다. 도 6d에 도시된 바와 같이, TFT(12)는 게이트 전극(18), 및 비정질 실리콘으로 구성되며 소스/드레인 전극(21, 22)에 각각 접속된 오버레이 소스/드레인 영역(37)을 각각 포함한다. 차폐 링(17)은 도 6a 내지 도 6d에 도시된 바와 같이 화소 전극(13)의 외부 엣지부를 중첩하는 내부 엣지부를 구비한다.
대향 전극은 유리 기판 및 그 상부에 형성된 대향 전극을 구비하여 모든 화소 전극(13)과 대향한다. 대향 패널의 후측에는 백라이트가 제공된다.
도 5의 TFT-LCD 장치의 동작시에, 신호 전압은 액정의 대응하는 부분을 가로질러 그레이 스케일 레벨 전압을 인가하는 TFT(12)를 구동함에 의해 화소 전극(13)과 대향 전극 사이에 인가된다.
더욱 상세하게 말하면, 신호 전압이 먼저 데이터선(15)에 인가되고, 뒤이어 주사 신호가 신호 전압과 동기하여 주사선(14)의 하나에 인가된다. 화소 전극(13)은 주사 신호가 대응하는 주사선(14)에 인가되는 경우의 주사 기간 동안에 대응하는 데이터선(15)에 전기적으로 결합되는 반면에, 화소 전극(13)은 주사 신호가 대응하는 주사선(14)에 인가되지 않는 경우의 유지 기간 동안에 대응하는 데이터선(15)으로부터 전기적으로 분리된다. 따라서, LC 커패시터(CLC) 및 축적 커패시터(CSC)는 주사 기간동안에 신호 전압으로 충전되고 그 후 유지 기간동안에 신호 전압을 유지한다. LC 커패시터 및 축적 커패시터(CSC)에 축적된 전하는 화소 전극(13)과 대향 전극 사이에서 전계를 발생하고 그에 따라 이미지 표시용의 백라이트에 대해 LC층의 투명도를 제어한다.
축적 커패시터(CSC)의 기능은 화소 전극(13)과 대향 전극 사이의 신호 전압의 감소를 억제하는데, 상기 신호 전압의 감소는 TFT(12)의 소스-드레인 누설 전류에 의해 발생된다.
TFT-LCD 장치의 피드 스루 전압(Vfd)은 게이트-소스 기생 용량(CGS), LC용량(CLC), 축적 용량(CSC), 게이트-화소 전극 기생 용량(Cgpi), 및 드레인-화소 전극 기생 용량(Cdpi)에 의해 보통 영향을 받는다. 본 발명에서, LC 용량(CLC)을 제외한 상기 용량들은 드레인층(또는 제2의 도전층)과 게이트층(또는 제1의 도전층) 사이에서 거의 형성되는데 그 이유는 화소 전극(13)과 동일 전위로 유지되는 차폐 링(17)은 화소 전극(13)과 다른 패턴 사이의 공간에서 화소 전극(13)의 주변을 따라 연장되기 때문이다.
ITO막과 같은 투명 도전막으로 구성된 화소 전극(13)은 데이터선(드레인층), 주사선(게이트층) 및 금속 또는 함금으로 보통 구성되는 조합된 전극에 비해 패턴의 정확도가 떨어진다. 화소 전극(13)으로 사용되는 ITO막은 산화물로서 에칭되기가 어려울 뿐만 아니라 표시 영역내에서의 화소 전극의 인듐 및 주석의 농도가 상이할 수 있다. 후자의 이유로 인해 표시 영역 내의 에칭 레이트가 다르고 그에 따라 화소 전극(13)의 디멘션의 변동을 야기한다.
표시 영역내의 화소 전극(13)의 디멘션의 변동은 화소 전극(13)과 다른 패턴 사이의 기생 용량의 변동을 보통 야기한다.
본 실시예에서, 제1 및 제2의 도전층과 공동으로 기생 용량을 형성하는 능력면에 있어서는 정전 차폐링으로 작동하는 차폐 링(17)이 화소 전극(13)에 비해 훨씬 우월하다. 또한, 화소 전극(13)과 데이터선 사이에서 생기는 것과 같은 불량은 차폐 링(17)과 데이터선(15) 사이에서는 발생하지 않는데 그 이유는 차폐 링(17)과 데이터선(15)은 하나의 금속성 층으로 형성되기 때문이다. 차폐 링(17)은 패턴이정확하므로 피드 스루 전압에 영향을 미치는 기생 용량의 변화를 줄여준다.
피드 스루 전압의 변동의 감소는 TFT-LCD 장치의 표시 패널상에 균일한 이미지를 제공한다.
도 7에 있어서, 본 발명의 제2의 실시예에 따른 TFT-LCD 장치는 TFT(12)와 관통홀(24)을 제외하고는 제1의 실시예와 유사하다. TFT(12)는 본 발명에서 주사선(14)의 일부로서 형성된 게이트 전극과 주사선(14)에 수직으로 연장되는 채널 영역을 구비한다. TFT(12)의 드레인 전극(22)은 데이터선(15)으로부터 연장되어 "L"자형의 스프라이프를 형성하고, TFT(12)의 소스 전극(21)은 차폐 링(17)으로부터 연장된다. 관통홀(24)은 인접하는 주사선(14)의 광폭 확장부(19)에 대한 영역의 주변에서 TFT(12)와 멀리 떨어져서 차폐 링(17)의 광폭 확장부(26)와 화소 전극(13)을 접속한다.
도 8에 있어서, 본 발명의 제3의 실시예에 따른 TFT-LCD 장치는 주사선(14)의 광폭 확장부(19)에 대한 영역의 내부에서 차폐 링(17)의 광폭 확장부(26)와 화소 전극(13)을 접속하는 관통홀(24)을 제외하고는 제2의 실시예와 유사하다.상기 제2 및 제3의 실시예는 이미지 표시를 위한 유효 화소 영역이 크다는 장점을 갖는다.
도 9에 있어서, 본 발명의 제4의 실시예에 따른 TFT-LCD 장치는 해칭된 영역으로 도시된 길다란 관통홀(24)을 포함하고, 화소 전극(13)은 TFT 패널(10)에 수직인 방향으로 보아 차폐 링(17)과 중복된다. 길다란 관통홀(24)은 해칭된 영역(24)에 형성된 다수의 관통홀(24)에 의해 대체될 수 있다.
도 9의 A-A선 및 B-B선 각각에 따른 도 10a 및 도 10b에 있어서, 화소 전극(13)은 관통홀(24)로부터 노출된 차폐 링(17)의 광폭 확장부(26)상에서 형성된다.
도 11에 있어서, 본 발명의 제5의 실시예에 따른 TFT-LCD 장치는 본 실시예에서는 공통선(27)이 주사선(14)으로부터 평행하게 분리되어 연장되고 공통선(24)이 광폭 확장부(28)를 구비한다는 점을 제외하고는 제1의 실시예와 유사하다. 주사선(14)은 대신에 광폭 확장부(19)가 없다. 공통선(27)은 접지 전위에 유지된다.
도 12에 있어서, 본 발명의 제6의 실시예에 따른 TFT-LCD 장치는 TFT가 세로형이고 주사선(14)에 수직인 방향으로 연장되는 채널 영역을 구비한다는 점을 제외하고는 제5의 실시예와 유사하다.
도 13에 있어서, 본 발명의 제7의 실시예에 따른 TFT-LCD 장치는 공통선(27)이 TFT(12)에 인접한 광폭 확장부(28)를 구비한다는 점을 제외하고는 제6의 실시예와 유사하다. 관통홀(24)은 공통선(27)의 광폭 확장부(28)를 위한 영역에서 차폐 링(17)의 광폭 확장부(26)와 화소 전극(13)을 접속한다.
도 14에 있어서, 본 발명의 제8의 실시예에 따른 TFT-LCD 장치는 공통선(27)이 중심부에서 화소(11)를 가로지르고 차폐 링(17)이 화소 전극(13)에 대한 영역내에서 그리고 공통선(27)에 대한 영역의 외측에서 한 쌍의 개구(29)를 구비하는 평판형이고, 화소 전극(13)과 차폐 링(17)을 접속하는 관통홀(24)은 TFT(12)의 주변에 배치된다는 점을 제외하고는 제7의 실시예와 유사하다.
전술한 바와 같이, 피스 스루 전압의 변동은 보통 기생 용량을 형성하는 패턴의 변화에 의존한다. 전술한 실시예에서 기생 용량을 형성하는 패턴은 종래의 LCD 장치의 패턴보다 정확도가 보다 높다. 따라서, 피드 스루 전압의 변동은 고도한 표시 성능을 달성하기 위해 상당히 감소될 수 있다.
전술한 실시예에서, 차폐링은 차페 부재로서 실시된다. 그러나, 차폐 부재는 차폐 부재가 화소 전극에 대한 상당한 차폐 기능을 갖는 한 차례링에 형성된 절단부를 구비하거나 U자 형상일 수 있다.
전술한 실시예는 단지 예시로서 기술되었기 때문에, 본 발명은 전술한 실시예에 한정되지 않고 다양한 수정 또는 변형이 본 발명의 범위를 벗어나지 않고 본 분야의 당업자에게는 용이하게 이루어질 수 있을 것이다.

Claims (10)

  1. 어레이 형상으로 배열되며 TFT(12) 및 투명성 재료로 이루어진 화소 전극(13)을 각각 포함하는 다수의 화소(11)와,
    상기 화소(11)의 로우에 대해 각각 배치되며 대응하는 로우(row)에 배열된 상기 화소(11)의 상기 TFT(12)를 활성화하는 다수의 주사선(14)과,
    상기 화소(11)의 컬럼에 대해 각각 배치되며 상기 TFT(12)를 경유하여 대응하는 컬럼(column)에 배열된 상기 화소(11)의 상기 화소 전극(13)에 데이터 신호를 공급하는 다수의 데이터선(15)을 포함하고,
    상기 화소(11) 각각은 도전 재료로 이루어지고 상기 화소 전극(13)에 전기적으로 접속되며 상기 화소 전극(13)의 주변를 따라 연장되는 차폐 부재(17)를 더 포함하는 것을 특징으로 하는 TFT-LCD 장치.
  2. 제1항에 있어서,
    상기 주사선(14)은 제1의 도전층에 의해 실현되고, 상기 데이터선(15) 및 상기 차폐 부재(17)는 제2의 도전층에 의해 실현되고, 상기 화소 전극(13)은 제3의 도전층에 의해 실현되는 것을 특징으로 하는 TFT-LCD 장치.
  3. 제2항에 있어서,
    상기 제2의 도전층은 금속 또는 합금으로 이루어지고, 상기 제3의 도전층은금속 산화물로 이루어지는 것을 특징으로 하는 TFT-LCD 장치.
  4. 제1항에 있어서,
    상기 화소 전극(13)은 적어도 하나의 관통홀(24)을 경유하여 상기 차폐 부재(17)에 접속되는 것을 특징으로 하는 TFT-LCD 장치.
  5. 제1항에 있어서,
    상기 차폐 부재(17) 및 상기 주사선(14)은 서로 겹치는 각각의 광폭 확장부(19, 26)를 구비하는 것을 특징으로 하는 TFT-LCD 장치.
  6. 제5항에 있어서,
    상기 차폐 부재(17) 및 상기 화소 전극(13)은 상기 광폭 확장부(19, 26)에 대한 영역내에 배치된 적어도 하나의 관통홀(24)을 경유하여 접속되는 것을 특징으로 하는 TFT-LCD 장치.
  7. 제1항에 있어서,
    상기 TFT(12)는 상기 주사선에 대해 수직 또는 평행으로 연장되는 채널 영역을 포함하는 것을 특징으로 하는 TFT-LCD 장치.
  8. 제1항에 있어서,
    상기 주사선(14)의 하나에 평행하게 인접하여 각각 연장되는 다수의 공통선(27)을 더 포함하고,
    상기 공통선(27) 각각은 광폭 확장부(28)를 구비하는 것을 특징으로 하는 TFT-LCD 장치.
  9. 제8항에 있어서,
    상기 차폐 부재(17)는 상기 공통선(27) 중의 하나의 상기 광폭 확장부(28)에 대향하는 광폭 확장부(26)를 구비하는 것을 특징으로 하는 TFT-LCD 장치.
  10. 제8항에 있어서,
    상기 공통선(27) 각각은 대응하는 로우에 배열된 상기 화소(11)의 거의 중심에서 연장되는 것을 특징으로 하는 TFT-LCD 장치.
KR10-2001-0069662A 2000-11-10 2001-11-09 박막 트랜지스터 액정 표시 장치 Expired - Fee Related KR100535531B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00342844 2000-11-10
JP2000342844A JP4966444B2 (ja) 2000-11-10 2000-11-10 Ｔｆｔ液晶表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR20-2004-0037000U Division KR200380682Y1 (ko) 2000-11-10 2004-12-28 박막 트랜지스터 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20020036743A true KR20020036743A (ko) 2002-05-16
KR100535531B1 KR100535531B1 (ko) 2005-12-08

Family

ID=18817318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0069662A Expired - Fee Related KR100535531B1 (ko) 2000-11-10 2001-11-09 박막 트랜지스터 액정 표시 장치

Country Status (4)

Country Link
US (1) US6831295B2 (ko)
JP (1) JP4966444B2 (ko)
KR (1) KR100535531B1 (ko)
TW (1) TW550431B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230055778A (ko) 2021-10-19 2023-04-26 경상남도 토종다래 추출물을 유효성분으로 포함하는, 항산화, 미백 또는 주름개선용 조성물

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100838185B1 (ko) * 2001-09-24 2008-06-13 엘지디스플레이 주식회사 어레이 기판 및 이를 이용한 액정 표시 장치와, 이의 제조방법
KR20030093519A (ko) * 2002-06-03 2003-12-11 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
US7433007B2 (en) * 2003-03-03 2008-10-07 Hannistar Display Corporation Pixel structure for liquid crystal display
TWI231996B (en) 2003-03-28 2005-05-01 Au Optronics Corp Dual gate layout for thin film transistor
KR20050000653A (ko) * 2003-06-24 2005-01-06 엘지.필립스 엘시디 주식회사 액정 표시 패널
KR101080356B1 (ko) * 2003-10-13 2011-11-04 삼성전자주식회사 박막 트랜지스터, 박막 트랜지스터 표시판 및 표시 장치
KR20050063016A (ko) * 2003-12-19 2005-06-28 삼성전자주식회사 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는액정 표시 장치
TWI243429B (en) * 2004-02-05 2005-11-11 Au Optronics Corp Thin film transistor array substrate and repairing method of the same
JP4837942B2 (ja) * 2005-05-25 2011-12-14 シャープ株式会社 液晶表示装置
GB0524166D0 (en) * 2005-11-26 2006-01-04 Ibm Context based navigation
TW200725536A (en) * 2005-12-23 2007-07-01 Innolux Display Corp Liquid crystal display device and method for compensating feed through voltage
JP4541421B2 (ja) 2006-03-15 2010-09-08 シャープ株式会社 液晶表示装置、テレビジョン受像機
TWI339303B (en) * 2006-12-15 2011-03-21 Chimei Innolux Corp Liquid crystal panel
TWI346800B (en) * 2007-05-22 2011-08-11 Himax Display Inc Structure of display panel
KR101549267B1 (ko) * 2009-10-14 2015-09-11 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판의 제조방법
JP2011175032A (ja) * 2010-02-23 2011-09-08 Hitachi Displays Ltd 表示装置
US8804061B2 (en) 2012-04-11 2014-08-12 Apple Inc. Devices and methods for reducing the size of display panel routings
CN103531096B (zh) * 2013-10-17 2016-07-06 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板和显示装置
CN110824793B (zh) * 2018-08-09 2022-04-22 南京瀚宇彩欣科技有限责任公司 异形显示面板
CN114355648B (zh) * 2021-12-17 2024-04-12 山东蓝贝思特教装集团股份有限公司 基于vfd驱动芯片的液晶书写装置擦除电压控制系统及方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3210437B2 (ja) * 1991-09-24 2001-09-17 株式会社東芝 液晶表示装置
JPH05127195A (ja) * 1991-11-08 1993-05-25 Toshiba Corp 液晶表示装置
JP3221628B2 (ja) * 1992-01-30 2001-10-22 キヤノン株式会社 液晶表示装置
US5459595A (en) * 1992-02-07 1995-10-17 Sharp Kabushiki Kaisha Active matrix liquid crystal display
JPH06222392A (ja) 1993-01-27 1994-08-12 Dainippon Printing Co Ltd 液晶ディスプレイ駆動用のアクティブマトリックス基板およびその製造方法
JP3556364B2 (ja) * 1995-12-27 2004-08-18 富士通ディスプレイテクノロジーズ株式会社 アクティブマトリクス型液晶表示パネル及び投射型表示装置
JP3270361B2 (ja) * 1997-06-09 2002-04-02 日本電気株式会社 薄膜トランジスタアレイ及びその製造方法
JP3107778B2 (ja) * 1997-11-07 2000-11-13 松下電器産業株式会社 カラー液晶パネルおよびその製造方法
KR100476620B1 (ko) 1997-12-03 2005-08-29 삼성전자주식회사 액정표시장치의화소구조
US5953088A (en) * 1997-12-25 1999-09-14 Kabushiki Kaisha Toshiba Liquid crystal display with shield electrodes arranged to alternately overlap adjacent pixel electrodes
JP3125766B2 (ja) * 1998-09-25 2001-01-22 日本電気株式会社 液晶表示装置及びその製造方法
JP3216053B2 (ja) * 1999-03-08 2001-10-09 セイコーエプソン株式会社 液晶表示装置
JP3512675B2 (ja) * 1999-04-27 2004-03-31 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタアレイ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230055778A (ko) 2021-10-19 2023-04-26 경상남도 토종다래 추출물을 유효성분으로 포함하는, 항산화, 미백 또는 주름개선용 조성물

Also Published As

Publication number Publication date
US20020057396A1 (en) 2002-05-16
JP4966444B2 (ja) 2012-07-04
KR100535531B1 (ko) 2005-12-08
US6831295B2 (en) 2004-12-14
JP2002148656A (ja) 2002-05-22
TW550431B (en) 2003-09-01

Similar Documents

Publication Publication Date Title
KR100535531B1 (ko) 박막 트랜지스터 액정 표시 장치
US10217434B2 (en) Display device and driving method thereof
US6249325B1 (en) Having a pattern for improving voltage difference between different pixel electrodes in which semiconductive or signal line portion is larger for a more remote pixel
KR100370800B1 (ko) 액정표시장치용 어레이기판 제작방법
US5808706A (en) Thin-film transistor liquid crystal display devices having cross-coupled storage capacitors
KR100780714B1 (ko) 액정 표시장치
US6717630B1 (en) Liquid crystal display device and method of fabricating the same
JPH05127195A (ja) 液晶表示装置
KR100532087B1 (ko) 액정표시장치
KR100887997B1 (ko) 기생 용량 편차가 최소화된 액정 표시 장치용 박막트랜지스터
EP3246749B1 (en) Liquid crystal display
US6927807B2 (en) Liquid crystal display device
KR100235475B1 (ko) 액정표시장치
KR101211087B1 (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시 장치
JP3046413B2 (ja) 液晶表示装置
JPWO2009125532A1 (ja) アクティブマトリクス基板及び液晶表示装置
KR100205378B1 (ko) 액티브 매트릭스 액정표시소자
US20240387559A1 (en) Array substrate, display panel and display device
KR200380682Y1 (ko) 박막 트랜지스터 액정 표시 장치
KR100511172B1 (ko) 박막트랜지스터의 구조
KR100623443B1 (ko) 멀티 도메인 액정 표시소자
JP2677248B2 (ja) アクティブマトリクス液晶表示パネル
US20050001944A1 (en) Method of stabilizing parasitic capacitance in an LCD device
JP2003202597A (ja) 液晶表示装置およびその製造方法
JP2005222046A (ja) 液晶表示パネル

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

N231 Notification of change of applicant
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

AMND Amendment
J201 Request for trial against refusal decision
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PJ0201 Trial against decision of rejection

St.27 status event code: A-3-3-V10-V11-apl-PJ0201

PB0901 Examination by re-examination before a trial

St.27 status event code: A-6-3-E10-E12-rex-PB0901

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

St.27 status event code: A-3-4-F10-F13-rex-PB0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20121129

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20181203

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20181203

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000