KR20020046292A - 전류소모를 최소하기 위한 스타트업회로 - Google Patents

전류소모를 최소하기 위한 스타트업회로 Download PDF

Info

Publication number
KR20020046292A
KR20020046292A KR1020000075603A KR20000075603A KR20020046292A KR 20020046292 A KR20020046292 A KR 20020046292A KR 1020000075603 A KR1020000075603 A KR 1020000075603A KR 20000075603 A KR20000075603 A KR 20000075603A KR 20020046292 A KR20020046292 A KR 20020046292A
Authority
KR
South Korea
Prior art keywords
transistor
current
circuit
base
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020000075603A
Other languages
English (en)
Inventor
이경탁
Original Assignee
곽정소
주식회사 케이이씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 곽정소, 주식회사 케이이씨 filed Critical 곽정소
Priority to KR1020000075603A priority Critical patent/KR20020046292A/ko
Publication of KR20020046292A publication Critical patent/KR20020046292A/ko
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is DC
    • G05F3/10Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26Current mirrors
    • G05F3/265Current mirrors using bipolar transistors only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06Modifications for ensuring a fully conducting state

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 직접회로(IC)에 적용되어 부가된 초기전류를 공급하는 스타트업회로에 관한 것이다.
본 발명은 집적회로에 레이아웃의 면적을 증가시키지 않고 초기 외부공급전압의 인가에 비례하는 일정한 기준전류를 공급하도록 하기 위해 기준전류를 제어하기 위한 스위칭용 트랜지스터를 부가하여 집적회로가 정상적으로 동작할 경우에 기준전류를 억제하도록 하여 불필요한 전류소모를 최소화한다.

Description

전류소모를 최소하기 위한 스타트업회로{A START UP CIRCUIT WITH EXTREMLY LOW QUIESCENT CURRENT}
본 발명은 스타트업회로에 관한 것으로, 특히 직접회로(IC)에 적용되어 부가된 초기전류를 공급하는 스타트업회로에 관한 것이다.
통상적으로 현재 모든 회로는 집적화(IC화)되고 있으며, 이러한 집적회로(IC)는 소형화되면서 저 전력이 요구되고 있다. 이 집적회로에서 전원전압의 변동에 관계없이 일정한 전류를 흐르도록 하는 스타트업회로가 대한민국에서 1997년 01월 29일자로 공개된 특허공개번호 1997-004329호에 개시되어 있다. 특허공개번호 1997-004329호를 보면 도 1과 같은 구성을 가지며, 전원전압(Vcc)이 연결되는 저항(R1)과, 상기 저항(R1)이 콜렉터단에 연결되고 콜렉터단과 베이스가 접속되어 베이스단의 입력전류를 증폭시켜 전류가 콜렉터와 에미터간에 흐르도록 하는 트랜지스터(Q1)와, 콜렉터단이 상기 트랜지스터(Q1)의 에미터와 연결되어 베이스에 인가되는 전압이 일정레벨 이상이 되면 콜렉터와 에미터간에 전류가 흐르도록 하는 트랜지스터(Q2)와, 상기 트랜지스터(Q2)의 에미터와 접지사이에 연결된 저항(R2)로 구성되어 있다.
도 1에서 트랜지스터(Q1)와 트랜지스터(Q2)는 전류미러(Current mirror)로 동작한다, 즉, 트랜지스터(Q1)의 콜렉터와 에미터간에 흐르는 전류는 저항(R1,R2)의 저항값 비에 대응하여 트랜지스터(Q2)의 콜렉터와 에미터를 통해 흐른다. 보편적으로 집적회로(10)내의 바이어스(BIAS)회로는 자체의 클로즈루프(Closed loop)를 가지지 않는 경우가 많다. 클로즈루프는 전원전압(Vcc)의 단자로부터 그라운드로 흐를 수 있는 패스중 바이어스에 관계없이 흐를 수 있는 패스를 의미한다. 이로인해 집적회로(10)의 바이어스 전류는 임의의 두점에서 안정된 상태를 유지하게 되는데,그 중 한점은 전류가 흐르지 않는 0점이다. 그러므로 초기에 전원전압(Vcc)을 인가하여 동작점이 0점에서 설계한 의도에 맞는 점으로 이동하도록 만들어 주어야 한다. 초기에 전원전압(Vcc)이 공급되어 저항(R1)을 통해 트랜지스터(Q1)의 베이스에 전류가 인가되면 트랜지스터(Q2)의 베이스에도 전류가 인가되어 트랜지스터(Q1,Q2)에 순간적인 전류가 도 2a와 같이 집적회로(10)의 전체 80μA가 소모되고 저항(R2)으로 흐르는 전류는 0이 된다. 이때 상기 트랜지스터(Q1)의 콜렉터와 에미터로 흐르는 전류값은 하기 수학식 1에 의해 구할 수 있다.
Vcc는 전원전압, VBE1은 트랜지스터(Q1)의 베이이스와 에미터간의 전압이다.
그리고 집적회로(10)에는 정상적인 동작상태에 접어들면 바이어스 전류가 흘러 저항(R2)으로 피드백전류(IFEEDBACK)가 흐르게 되어 트랜지스터(Q2)에 불필요한 전류를 억제하게 된다. 그러나 트랜지스터(Q1)에는 계속해서 도 2b와 같이 5μA 내지 10μA의 기준전류(IREF)가 흐르게 된다. 그러므로 트랜지스터(Q1)에 의해 흐르는 기준전류(IREF)를 최소화하기 위해서는 저항(R1)을 Epi저항이나 JFET를 사용한 저항을 이용하고 있다.
이와 같은 종래의 스타트업회로는 초기전원을 공급하여 집적회로(10)를 동작시킬 때 소모전류를 줄이기 위해 저항(R1)을 메가오옴(MΩ)으로 증가시켜야 하는데, 이는 레이아웃(LAYOUT)의 면적증가로 이어져서 트레이스오프(TRADE-OFF)가 성립되며, 실제적으로 레이아웃의 면적증가로 인해 1 내지 2메가오옴 이상으로 구현하는데 어려움이 있었다.
따라서 본 발명의 목적은 집적회로에 레이아웃의 면적을 증가시키지 않고 초기 외부공급전압의 인가에 비례하는 일정한 기준전류를 공급하여 정상 동작할 때 기준전류를 억제할 수 있는 스타트업회로를 제공함에 있다.
본 발명의 다른 목적은 기준전류의 성분을 최소화하여 저 전력화할 수 있는 스타트업회로를 제공함에 있다.
도 1은 종래의 스타트업회로
도 2a 및 도 2b는 종래의 집적회로의 소모전류와 스타트업회로의 기준전류의 파형도
도 3은 본 발명의 실시 예에 따른 스타트업회로도
도 4a 및 도 4b는 본 발명의 실시 예에 따른 집적회로의 소모전류와 스타트업회로의 기준전류의 파형도
도 5는 본 발명의 다른 실시 예에 따른 스타트업회로도
* 도면의 주요부분에 대한 부호의 설명 *
R1,R2,R3,R11,R12,R13: 저항 Q1,Q2,Q3,Q11,Q12,Q13: 트랜지스터
10,20: 집적회로
상기 목적을 달성하기 위한 본 발명의 전류소모를 최소화하기 위한 스타트업회로에 있어서, 전원전압(Vcc)이 연결되는 제1저항과, 집적회로의 출력단(OUT)에 연결되어 상기 제1저항을 통해 흐르는 기준전류를 제어하기 위한 스위칭부와, 상기 스위칭부에 콜렉터 및 베이스가 공통 접속되어 베이스단의 입력전류를 증폭시켜 전류가 콜렉터와 에미터간에 흐르도록 하는 제1트랜지스터와, 베이스가 상기 스위칭부와 연결되어 상기 스위칭부로부터 인가되는 전압이 일정레벨 이상이 되면 콜렉터와 에미터간에 전류가 흐르도록 하는 제2트랜지스터로 구성함을 특징으로 한다.
이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 그리고 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 2는 본 발명의 실시 예에 따른 스타트업회로의 구성도이다.
전원전압(Vcc)이 연결되는 저항(R1)과, 집적회로(10)의 출력단(OUT)이 저항(R3)을 통해 베이스에 연결되고 상기 저항(R1)이 콜렉터단에 연결되는 트랜지스터(Q3)와, 상기 트랜지스터(Q3)의 콜렉터에 콜렉터 및 베이스가 공통 접속되어 베이스단의 입력전류를 증폭시켜 전류가 콜렉터와 에미터간에 흐르도록 하는 트랜지스터(Q1)와, 베이스가 상기 트랜지스터(Q3)의 콜렉터와 연결되어 베이스에 인가되는 전압이 일정레벨 이상이 되면 콜렉터와 에미터간에 전류가 흐르도록 하는 트랜지스터(Q2)와, 상기 트랜지스터(Q2)의 에미터와 접지사이에 연결된 저항(R2)으로 구성되어 있다.
도 4a 및 도 4b는 본 발명의 실시예에 따른 집적회로의 소모전류와 스타트업회로의 기준전류의 파형도이다.
상술한 도 3 내지 도 4a 및 도 4b를 참조하여 본 발명의 바람직한 실시예의 동작을 상세히 설명한다.
본 발명에서는 집적회로(10)를 레귤레이터로 구성된 것을 예를들고 있으며, 레귤레이터인 집적회로(10)의 출력전압은 5V의 전압이 출력되는 것으로 예를들어 설명한다.
도 3에서 전원전압(Vcc)이 인가되면 저항(R1)을 통해 트랜지스터(Q3)의 에미터로 인가되며, 트랜지스터(Q3)는 베이스에 미소한 전류가 흐르기 때문에 턴온되어 저항(R1)을 통해 흐르는 전류가 트랜지스터(Q1)의 콜렉터 및 베이스와 트랜지스터(Q2)의 베이스로 인가된다. 상기 트랜지스터(Q1)가 턴온되면 트랜지스터(Q3)의 콜렉터에 전류가 흐르게 되는데 그 전류값은 하기 수학식 2에 의해 구할 수 있다.
VOUT는 집적회로(10)의 출력전압, VBE3은 트랜지스터(Q3)의 베이이스와 에미터간의 전압, IO는 집적회로(10)의 출력단(OUT)에서 저항(R3)을 통해 트랜지스터(Q3)의 베이스로 흐르는 전류값이다.
이때 저항(R1,R2)의 값 비에 대응하여 트랜지스터(Q2)의 콜렉터와 에미터를 통해 전류가 흐른다. 이러한 동작에 의해 집적회로(10)의 바이어스 전류는 임의의 두점에서 안정된 상태를 유지하게 되는데, 그 중 한점은 전류가 흐르지 않는 0점이다. 그러므로 초기에 전원전압(Vcc)을 인가하여 동작점이 0점에서 설계한 의도에 맞는 점으로 이동하도록 만들어 주어야 한다. 초기에 전원전압(Vcc)이 공급되어 저항(R1)을 통해 트랜지스터(Q1)의 베이스에 전류가 인가되면 트랜지스터(Q2)의 베이스에도 전류가 인가되어 트랜지스터(Q1,Q2)에 순간적인 전류가 흐르게 되어 도 4a와 같이 집적회로(10)의 전체 70μA 내지 75μA의 전류가 소모되고 저항(R2)으로흐르는 전류는 0이 된다. 그리고 집적회로(10)에서 정상적인 동작상태에 접어들면 바이어스 전류가 흘러 저항(R2)으로 피드백전류(IFEEDBACK)가 흐르게 되어 트랜지스터(Q2)에 불필요한 전류를 억제하게 된다. 그리고 전원전압(Vcc)이 점점 상승하여 예를들어 1.3V이상이 되면 트랜지스터(Q3)에 흐르는 전류가 감소되고, 예컨데 1.4V정도 상승하게 되면 트랜지스터(Q3)는 턴오프 되어 도 4b와 같이 기준전류(IREF)가 흐르지 않게되어 0가 된다.
그런 후 전원전압(Vcc)이 점점 상승하여 예를들어 5.7V이상이 되면 트랜지스터(Q3)는 턴온되어 도 4b와 같이 기준전류(IREF)가 일정한 기울기로 서서히 상승한다.
이와 같이 본 발명에서 기준전류를 제어하기 위한 트랜지스터(Q3)를 추가하여 집적회로(10)를 초기 동작하여 정상 동작할 때까지의 기준전류와 정상동작 이후의 기준전류의 소모를 줄일 수 있다. 종래의 집적회로(10)의 전체 소모전류는 도 2a에서 보는 바와 같이 80μA이었으나, 본 발명에서는 도 4a에서 보는 바와 같이 70μA로 종래보다 10μA정도 감소하였고, 또한 집적회로(10)를 초기동작 시키기 위한 종래의 기준전류는 도 2b에서 보는 바와 같이 초기 동작하여 정상 동작할 때까지의 기준전류와 정상동작 이후에 계속해서 일정한 기울기로 증가하고 있으나, 본 발명에서는 도 4b에서는 보는 바와 같이 초기 동작하는 동안에 전원전압이 상승함에 따라 기준전류가 서서히 증가 하다가 트랜지스터(Q3)가 턴오프 되면서 기준전류값이 0이 되고, 전원전압이 예컨데 5.7V이상이 도달될 경우에 다시 트랜지스터(Q3)가 턴온되어 일정한 기울기로 기준전류가 증가되도록 되어 있다.
본 발명의 다른 실시예는 도 5에서 보는 바와 같이 집적회로(20)에 바이어스 전류와 무관하게 외부전압(Vcc)이 인가되는 경우에 로우전압을, 바이어스전류와 무관하게 외부전압(Vcc)이 인가되는 단자(Vx)를 갖는 집적회로(20)와, 상기 집적회로(20)의 단자(Vx)에 NPN형 트랜지스터(Q13)의 베이스를 연결하고, 상기 트랜지스터(Q13)의 콜렉터와 전원전압(Vcc)사이에 저항(R11)을 연결하며, 상기 트랜지스터(Q13)의 에미터와 접지사이에 트랜지스터(Q11)의 콜렉터와 에미터를 연결하고, 상기 집적회로(20)의 스타트전류공급단에 트랜지스터(Q12)의 콜렉터가 연결되며, 상기 트랜지스터(Q11)의 에미터에 저항(R12)가 접속되어 접지되며, 상기 트랜지스터(Q12)의 에미터가 집적회로(20)의 피드백전류공급단이 연결되도록 구성되어 있다.
도 5에서 입력전압이 집적회로(20)의 출력전압보다 높은 경우에 기준전류(IREF)가 흐르기 시작한다. 그러므로 초기 전원이 공급되어 집적회로(20)가 정상동작되기 이전에는 트랜지스터(Q3)가 턴온되어 기준전류(IREF)흐르게 되어 저항(R11)을 통해 흐르는 전류가 트랜지스터(Q11)의 콜렉터 및 베이스와 트랜지스터(Q12)의 베이스로 인가된다. 상기 트랜지스터(Q11)가 턴온되면 트랜지스터(Q13)의 콜렉터에 전류가 흐르게 된다. 이때 저항(R1,R2)의 값 비에 대응하여 트랜지스터(Q12)의 콜렉터와 에미터를 통해 전류가 흐른다. 이렇게 하여 트랜지스터(Q11)의 베이스에 전류가 인가되면 트랜지스터(Q12)의 베이스에도 전류가 인가되어 트랜지스터(Q11,Q12)에 순간적인 전류가 흐르게 되어 저항(R12)으로 흐르는 전류는 0이 된다. 그리고 집적회로(10)에서 정상적인 동작상태에 접어들면 단자(Vx)로 입력되는 전압이 로우상태가 되어 트랜지스터(Q13)가 턴오프되어 기준전류(IREF)가 흐르지 않게 되어 0가 된다.
따라서 배터리를 사용하는 집적회로를 구비한 전자기기에서 배터리의 소모전류를 최소화하여 배터리의 사용시간을 연장할 수 있다.
상술한 바와 같이 본 발명은 기준전류를 제어하기 위한 스위칭용 트랜지스터를 부가하여 집적회로가 정상적으로 동작할 경우에 기준전류를 억제하도록 하여 불필요한 전류소모를 최소화하므로, 배터리를 사용하는 전자기기에서 배터리의 사용시간을 연장시킬 수 있는 이점이 있다.
또한 스위칭용 트랜지스터를 사용하여 집적회로가 정상 동작할 경우 기준전류의 소모를 감소시켜 집적회로의 전체적인 소모전류를 감소시킬 수 있는 효과가 있다.

Claims (8)

  1. 전류소모를 최소화하기 위한 스타트업회로에 있어서,
    전원전압(Vcc)이 연결되는 제1저항과,
    집적회로의 출력단(OUT)에 연결되어 상기 제1저항을 통해 흐르는 기준전류를 제어하기 위한 스위칭부와,
    상기 스위칭부에 콜렉터 및 베이스가 공통 접속되어 베이스단의 입력전류를 증폭시켜 전류가 콜렉터와 에미터간에 흐르도록 하는 제1트랜지스터와,
    베이스가 상기 스위칭부와 연결되어 상기 스위칭부로부터 인가되는 전압이 일정레벨 이상이 되면 콜렉터와 에미터간에 전류가 흐르도록 하는 제2트랜지스터로 구성함을 특징으로 하는 전류소모를 최소화하기 위한 스타트업회로.
  2. 제1항에 있어서,
    상기 스위칭부는 PNP형 스위칭용 트랜지스터임을 특징으로 하는 전류소모를 최소화하기 위한 스타트업회로.
  3. 제2항에 있어서,
    상기 PNP형 스위칭용 트랜지스터는 베이스가 상기 집적회로의 출력단(OUT)에연결되어 출력전압에 따라 기준전류를 제어하도록 스위칭하는 것을 특징으로 하는 전류소모를 최소화하기 위한 스타트업회로.
  4. 제3항에 있어서,
    상기 PNP형 스위칭용 트랜지스터의 콜렉터에는 상기 제1트랜지스터의 콜렉터와 베이스가 공통접속되고, 상기 제2트랜지스터의 베이스가 접속됨을 특징으로 하는 전류소모를 최소화하기 위한 스타트업회로.
  5. 제1항에 있어서,
    상기 스위칭부는 NPN형 스위칭용 트랜지스터임을 특징으로 하는 전류소모를 최소화하기 위한 스타트업회로.
  6. 제5항에 있어서,
    상기 NPN형 스위칭용 트랜지스터는 베이스가 상기 집적회로의 단자(Vx)에 연결되어 외부입력전압에 따라 기준전류를 제어하도록 스위칭하는 것을 특징으로 하는 전류소모를 최소화하기 위한 스타트업회로.
  7. 제3항에 있어서,
    상기 NPN형 스위칭용 트랜지스터의 콜렉터에는 상기 제1트랜지스터의 콜렉터와 베이스가 공통접속되고, 상기 제2트랜지스터의 베이스가 접속됨을 특징으로 하는 전류소모를 최소화하기 위한 스타트업회로.
  8. 제1항에 있어서,
    상기 스위칭부는 상기 집적회로가 초기 전원이 공급되어 정상적으로 동작할 때 상기 기준전류를 억제함을 특징으로 하는 전류소모를 최소화하기 위한 스타트업회로.
KR1020000075603A 2000-12-12 2000-12-12 전류소모를 최소하기 위한 스타트업회로 Ceased KR20020046292A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000075603A KR20020046292A (ko) 2000-12-12 2000-12-12 전류소모를 최소하기 위한 스타트업회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000075603A KR20020046292A (ko) 2000-12-12 2000-12-12 전류소모를 최소하기 위한 스타트업회로

Publications (1)

Publication Number Publication Date
KR20020046292A true KR20020046292A (ko) 2002-06-21

Family

ID=27681192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000075603A Ceased KR20020046292A (ko) 2000-12-12 2000-12-12 전류소모를 최소하기 위한 스타트업회로

Country Status (1)

Country Link
KR (1) KR20020046292A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100454215B1 (ko) * 2001-10-10 2004-10-26 브이케이 주식회사 밴드갭 기준전압 발생회로의 스타트업 회로

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6229218A (ja) * 1985-07-30 1987-02-07 Fujitsu Ltd 起動回路
KR920022294U (ko) * 1991-05-13 1992-12-19 금성일렉트론 주식회사 바이어스의 스타트업회로
JPH06303117A (ja) * 1993-04-09 1994-10-28 Olympus Optical Co Ltd スタートアップ回路
KR970004329A (ko) * 1995-06-21 1997-01-29 김광호 능동소자를 이용한 스타트업 회로
KR19990069622A (ko) * 1998-02-11 1999-09-06 윤종용 스타트 업 회로를 갖는 전력 증폭 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6229218A (ja) * 1985-07-30 1987-02-07 Fujitsu Ltd 起動回路
KR920022294U (ko) * 1991-05-13 1992-12-19 금성일렉트론 주식회사 바이어스의 스타트업회로
JPH06303117A (ja) * 1993-04-09 1994-10-28 Olympus Optical Co Ltd スタートアップ回路
KR970004329A (ko) * 1995-06-21 1997-01-29 김광호 능동소자를 이용한 스타트업 회로
KR19990069622A (ko) * 1998-02-11 1999-09-06 윤종용 스타트 업 회로를 갖는 전력 증폭 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100454215B1 (ko) * 2001-10-10 2004-10-26 브이케이 주식회사 밴드갭 기준전압 발생회로의 스타트업 회로

Similar Documents

Publication Publication Date Title
US6894544B2 (en) Brown-out detector
JP3678692B2 (ja) バンドギャップ基準電圧回路
CN100476681C (zh) 恒定电压产生器及使用它的电子设备
US7259543B2 (en) Sub-1V bandgap reference circuit
KR20040104924A (ko) 스위칭 레귤레이터
US7215183B2 (en) Reference voltage generator circuit
US20070139030A1 (en) Bandgap voltage generating circuit and relevant device using the same
US6882199B2 (en) Voltage sensing circuit
US20050093530A1 (en) Reference voltage generator
US20090189454A1 (en) Reference voltage generation circuit and start-up control method therefor
US6392470B1 (en) Bandgap reference voltage startup circuit
CN116505925B (zh) 带温度补偿的低功耗上下电复位电路及复位装置
JP4614750B2 (ja) レギュレータ
KR20040110987A (ko) 출력가변형 정전류원 회로
JP2007305010A (ja) 基準電圧生成回路
US6876180B2 (en) Power supply circuit having a start up circuit
US7199644B2 (en) Bias circuit having transistors that selectively provide current that controls generation of bias voltage
KR20020046292A (ko) 전류소모를 최소하기 위한 스타트업회로
US12040752B2 (en) Bandgap amplifier biasing and startup scheme
US6975163B2 (en) Precision margining circuitry
KR0173944B1 (ko) 히스테리시스를 갖는 비교기
CN117850532A (zh) 偏置电流生成电路及芯片
EP1265363A2 (en) Adjustable temperature-compensated threshold circuit with trip-points exceeding the given supplies
KR100478277B1 (ko) 미세전압 공급회로
US20070146016A1 (en) Signal output circuit and power source voltage monitoring device using the same

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20001212

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20021031

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20030528

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20021031

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I