KR20020092012A - 디지털 선형화기의 시간지연 보상 방법 - Google Patents

Abstract

본 발명은 디지털 선형화기에서 별도의 지연라인을 사용하지 않고 보다 정확하게 시간 지연을 산출하는 기술에 관한 것이다. 이러한 본 발명은 입력단으로부터 전치왜곡기에 직접 입력되는 신호()와, 주경로를 통한 후 방향성 결합기로부터 귀환 입력되는 신호()를 소정 시간동안 모아서 보간처리하는 제1과정과; 상기 보간처리된 두 신호의 크기를 구하고 이들 값의 평균치 비율을 구하여 귀환 입력되는 신호에 곱해주는 방식으로 두 신호의 크기를 맞추어 주는 제2과정과; 오버 샘플링 레이트의 제수 상수값인 k값을 변화시키고 그때마다 상기 크기가 맞추어진 두 신호의 시간차를 구하는 동작을 반복하여, 그 시간차가 최소가 될 때 그들간의 시간지연이 최소가 된 것으로 판단하여 두 신호(),(

Description

디지털 선형화기의 시간지연 보상 방법{COMPENSATING METOD FOR TIME DELAY OF DIGITAL LINEARIZATION APPARATUS}

본 발명은 디지털 선형화기에서 기준신호와 피드백되는 에러신호간의 시간 지연을 보상하는 기술에 관한 것으로, 특히 별도의 지연라인을 사용하지 않고 보다 정확하게 시간 지연을 보상할 수 있도록 한 디지털 선형화기의 시간지연 보상 방법에 관한 것이다.

도 1은 종래 기술에 의한 디지털 선형화기의 블록도로서 이에 도시한 바와 같이, 입력단(100)을 통해 입력되는 디지털 신호(I/Q)를 변조하고, 오차검출기(111)로부터 입력되는 오차성분에 따라 비선형 특성을 보상하는 디지털변조 및 전치왜곡기(101)와; 상기 디지털 변조 및 전치왜곡기(101)에서 출력되는 디지털 신호를 아날로그 신호로 변환하는 D/A변환기(102)와; 상기 D/A변환기(102)의 출력신호를 저역필터링하는 저역필터(103)와; 국부발진기(107)의 출력신호를 이용하여, 상기 상기 저역필터(103)의 출력신호를 특정 밴드의 주파수로 변환하는 업 컨버터(Up Converter)(104)와; 상기 업컨버터(104)의 출력신호를 일정 레벨로 증폭하는 주 증폭기(105)와; 상기 주 증폭기(105)의 출력신호를 대해 임피던스 변화없이 간선신호를 분기하는 방향성 결합기(106)와; 상기 국부발진기(107)의 출력신호를 이용하여, 상기 방향성 결합기(106)로부터 분기되어 귀환되는 신호를 원래 밴드의 주파수로 변환하는 다운 컨버터(Down Converter)(108)와; 상기 다운 컨버터(108)에서 출력되는 아날로그 신호를 디지털 신호로 변환하는 A/D변환기(109)와; 상기A/D변환기(109)를 통해 귀환되는 신호와 지연기(110)를 통해 입력단(100)으로부터 직접 입력되는 신호를 비교하여 상기 주 증폭기(105)에서 발생하는 에러성분을 검출하는 오차 검출기(111)로 구성한 것으로, 이의 작용을 설명하면 다음과 같다.

입력단(100)을 통해 입력되는 디지털 신호(I/Q)가 도 2와 같이 구성된 디지털변조 및 전치왜곡기(101)에 의해 변조된 후, 오차검출기(111)로부터 입력되는 오차성분에 따라 비선형 특성이 보상처리된다.

상기 디지털변조 및 전치왜곡기(101)에서 출력되는 디지털 신호는 D/A변환기(102)를 통해 아날로그 신호로 변환되고, 다시 저역필터(103)를 통해 저역 필터링된 후 업 컨버터(104)에서 특정 밴드의 주파수로 변환된다.

또한, 상기 업 컨버터(104)의 출력신호는 주 증폭기(105)에 의해 일정 레벨로 증폭된 후 방향성 결합기(106)에 의해 임피던스 변화없이 간선신호가 분리되어 출력단(Output)으로 출력된다.

한편, 오차 검출기(111)는 상기 디지털변조 및 전치왜곡기(101)에서 방향성 결합기(106)에 이르는 주 경로 상의 에러 성분을 검출하기 위하여, 피드백 경로를 통해 입력되는 신호와 주 경로를 거치지 않은 입력신호를 비교하여 오차 성분을 검출한다.

즉, 다운 컨버터(108)는 상기 국부발진기(107)의 출력신호를 이용하여, 상기 방향성 결합기(106)로부터 귀환되는 신호의 주파수를 원래 밴드의 주파수로 변환하고, 이렇게 변환된 아날로그 신호가 A/D변환기(109)에 의해 디지털 신호로 변환된다. 이때, 상기 오차 검출기(111)는 상기 A/D변환기(109)를 통해 귀환되는 신호와지연기(110)를 통해 입력단(100)으로부터 직접 입력되는 신호를 비교하여 상기 주 증폭기(105)에서 발생하는 오차성분을 검출한다.

상기와 같이 오차 검출기(111)에서 왜곡된 신호와 왜곡되지 않은 원래의 신호를 동시에 비교할 수 있도록 지연기(110)를 통해 원래의 신호를 소정 시간 지연시켜 출력하는데, 이는 통상적으로 동축 선로나 마이크로스트립 라인(Microstrip Line)을 이용하여 구현되었다.

한편, 도 3은 종래 기술의 디지털 선형화기에서 디지털변조 및 전치왜곡기에 아날로그 변조기를 채용한 경우의 예를 보인 것이다.

이와 같이 종래의 디지털 선형화기에 있어서는 왜곡된 신호와 왜곡되지 않은 원래의 신호를 동시에 비교할 수 있도록 동축 선로나 마이크로스트립 라인을 통해 원래의 신호를 지연시켜 출력하게 되는데, 많은 설치 공간을 필요로 하고 재현성이 떨어지는 결함이 있었다.

따라서, 본 발명의 목적은 동축 선로나 마이크로스트립 라인과 같은 별도의 지연 소자를 사용하지 않고 오차 검출기에서 사용되고 있는 마이크로프로세서나 디지털신호 처리기를 이용하여 시간 지연을 보상하는 디지털 선형화기의 시간지연 보상 방법을 제공함에 있다.

도 1은 종래 기술에 의한 디지털 선형화기의 블록도.

도 2는 도 1에서 디지털변조 및 전치왜곡기의 상세 블록도.

도 3은 종래 기술에 이한 또 다른 디지털 선형화기의 블록도.

도 4는 본 발명에 의한 디지털 선형화기의 블록도.

도 5는 도 4에서 시간지연 보상부의 상세 블록도.

도 6은 본 발명에 의한 시간지연 보상 원리를 보인 사인파의 파형도.

도 7의 (a)는 보간되기 전의 입력신호의 파형도.

도 7의 (b)는 보간된 후의 입력신호의 파형도.

도 8의 (a)-(c)는 k값의 증가에 따른 두 신호간의 위상변화를 보인 파형도.

***도면의 주요 부분에 대한 부호의 설명***

400 : 입력단401 : 전치왜곡기

402 : D/A변환기403 : 저역필터

404 : IQ 변조기405 : 주 증폭기

406 : 방향성 결합기407 : 국부발진기

408 : 다운 컨버터409 : A/D변환기

410 : 오차 검출기410A : 시간지연 보상부

501A,501B : 보간부502A,502B : 크기 검출부

503 : 크기비율 연산부504 : 곱셈기

505 : 감산기506 : 차값 합산부

본 발명에 의한 디지털 선형화기의 시간지연 보상 방법은, 입력단으로부터 전치왜곡기에 직접 입력되는 신호()와, 주경로를 통한 후 방향성 결합기로부터 귀환입력되는 신호()를 소정 시간동안 모아서 보간처리하는 제1과정과; 상기 보간처리된 두 신호의 크기를 구하고 이들 값의 평균치 비율을 구하여 귀환 입력되는 신호에 곱해주는 방식으로 두 신호의 크기를 맞추어 주는 제2과정과; 오버 샘플링 레이트의 제수 상수값인 k값을 변화시키고 그때마다 상기 크기가 맞추어진 두 신호의 시간차를 구하는 동작을 반복하여, 그 시간차가 최소가 될 때 그들간의 시간지연이 최소가 된 것으로 판단하여 두 신호(),() 사이에 그 K값 만큼의 오프셋을 부여하는 제3과정으로 이루어진다.

도 4는 본 발명의 시간지연 보상 방법이 적용되는 디지털 선형화기의 전체 블록도로서 이에 도시한 바와 같이, 입력단(400)을 통해 입력되는 디지털 신호(I/Q)를 변조하고, 오차검출기(411)로부터 입력되는 오차성분에 따라 비선형 특성을 보상하는 전치왜곡기(401)와; 상기 전치왜곡기(401)에서 출력되는 디지털 신호를 아날로그 신호로 변환하는 D/A변환기(402)와; 상기 D/A변환기(402)의 출력신호를 저역필터링하는 저역필터(403)와; 국부발진기(407)의 출력신호를 이용하여, 상기 저역필터(403)의 출력신호를 변조하여 특정 밴드의 주파수로 출력하는 IQ 변조기(404)와; 상기 IQ 변조기(404)(404)의 출력신호를 일정 레벨로 증폭하는 주 증폭기(405)와; 상기 주 증폭기(405)의 출력신호를 대해 임피던스 변화없이 간선신호를 분기하는 방향성 결합기(406)와; 상기 국부발진기(407)의 출력신호를 이용하여, 상기 방향성 결합기(406)로부터 분기되어 귀환되는 신호를 원래 밴드의 주파수로 변환하는 다운 컨버터(Down Converter)(408)와; 상기 다운 컨버터(408)에서 출력되는 아날로그 신호를 디지털 신호로 변환하는 A/D변환기(409)와; 상기 전치왜곡기(401)에 직접 입력되는 신호()와 주경로를 통한 후 방향성 결합기(406)로부터 귀환 입력되는 신호()를 각기 보간처리하고 그들의 크기를 일치시킨 후 오버 샘플링 레이트의 제수 상수값인 k값을 변화시켜 시간차를 일치시키는 오차 검출기(410)로 구성한 것으로, 이와 같은 본 발명의 작용을 첨부한 도 5 내지 도 8을 참조하여 상세히 설명하면 다음과 같다.

도 4는 도 3과 비교할 때, 별도의 지연 소자를 사용하지 않고 오차 검출기(410)에서 사용되고 있는 마이크로프로세서나 디지털신호 처리기를 이용하여 시간 지연을 보상 처리하는 과정을 제외하고는 동일하다.

즉, 입력단(400)을 통해 입력되는 디지털 신호(I/Q)가 상기 전치왜곡기(401)에 의해 변조됨과 아울러, 오차검출기(411)로부터 입력되는 오차성분에 따라 비선형 특성이 보상처리된 후 D/A변환기(402)를 통해 아날로그 신호로 변환되고, 다시 저역필터(403)를 통해 저역 필터링된 다음 IQ 변조기(404)에 의해 특정 밴드의 주파수로 변조된다. 이렇게 변조된 신호가 주 증폭기(405)에 의해 일정 레벨로 증폭된 후 방향성 결합기(406)에 의해 임피던스 변화없이 간섭신호가 분리되어 출력단(Output)으로 출력된다.

한편, 다운 컨버터(408)는 상기 국부발진기(407)의 출력신호를 이용하여, 상기 방향성 결합기(406)로부터 귀환되는 신호의 주파수를 원래 밴드의 주파수로 변환하고, 이렇게 변환된 아날로그 신호가 A/D변환기(409)에 의해 디지털 신호로 변환된다. 상기 오차 검출기(410)는 상기 A/D변환기(409)를 통해 귀환되는 신호()와상기 입력단(400)으로부터 직접 입력되는 신호()를 공급받아 시간 지연을 보상 처리한다.

상기 오차 검출기(410) 내의 시간지연 보상부(410A)는 상기 두 신호(),()가 동일한 신호이고, 단지 시간지연만 있다고 가정할 때, 그들간의 차가 "0"이 되도록 하면 결국 두 신호는 시간지연이 없는 동일한 신호가 된다는 원리를 이용하여 시간지연을 보상한다. 도 6은 상기 두 신호(),()가 사인파인 경우의 시간지연 보상 원리를 나타낸 것이다. 그런데, 실제의 경우 상기 귀환되는 신호()는 여러 가지의 에러 성분을 포함하고 있으므로 두 신호(),()차가 최소가 될 때 시간지연 보상이 되었다고 판단하게 된다. 실제로 이러한 시간지연 보상부(410A)는 오차 검출기(410)에 기 내장된 마이크로프로세서나 디지털신호 처리기(DSP: Digital Signal Process)를 사용하여 구현할 수 있는 것으로, 이 시간지연 보상부(410A)에 의한 시간지연 보상 처리과정을 도식화 한 도 5를 참조하여 좀더 상세히 설명하면 다음과 같다.

시간지연 보상부(410A)는 상기 입력단(400)으로부터 직접 입력되는 신호()와 귀환 입력되는 신호()를 소정 시간동안 모아(gathering)두게 되는데, 이렇게 모아진 신호는 아래의 식으로 표현된다.

상기와 같이 모아진 입력신호 중 입력신호()와 귀환 입력신호()는보간부(501A),(501B)에 의해 각각 임의의 오버샘플링 비율(OSR: Over Sampling Rate)로 보간되는데, 도 7의 (a),(b)는 보간되기 전,후의 입력신호를 나타낸 파형도이다.

상기 오버샘플링 비율이 클수록 시간지연 보상의 정확도가 높아지는 반면, 마이크로 프로세서나 DSP에서 시간지연 보상을 위한 처리시간은 길어진다.

시간지연을 보상하기 위한 전처리 과정으로서, 상기와 같이 보간 처리된 두 신호(),()의 크기를 서로 동일하게 맞추어 줄 필요가 있다. 이를 위해, 크기 검출부(502A),(502B)를 이용하여 두 신호(),()의 크기를 구하고, 크기비율 연산부(503)에서는 크기 검출부(502A)에 의해 구해진 크기 값의 평균치를 크기 검출부(502B)에 의해 구해진 크기 값의 평균치로 나누는 방식으로 두 신호(),()에 대한 크기의 비율을 구한다. 또한, 곱셈기(504)에서는 상기 보간부(501B)에 의해 보간 처리된 신호에 상기 크기비율 연산부(503)에 의해 구해진 크기 비율을 곱한다.

상기와 같은 처리과정을 통해 두 신호의 크기를 일치시킨 후, 감산기(505)를 이용하여 상기 보간부(501A)와 곱셉기(504)로부터 각기 입력되는 신호(),()간의 시간차(위상차)를 구하고, 차값 합산부(506)에서는 그 감산기(505)에서 구한 차값의 합을 구한다.

만약, 상기 두 신호(),()가 동일하고 그들간에 시간차가 없는 이상적인 경우에는 상기 차값 합산부(506)의 출력값이 "0"이 될 것이다. 하지만, 도 6과 같이 시간지연이 있는 경우에는 출력값이 제로가 되지 않고 지연시간에 상응되는 값을 갖게 된다.

시간지연을 보상하기 위해 상기 차값 합산부(506)에서 오버 샘플링 레이트의 제수 상수값인 k값을 1씩 증가시키면서 상기와 같이 차값의 합을 구하는 동작을 반복하면, 이의 출력은 아래의 식과 같이 된다.

도 8의 (a),(b),(c)는 상기 k값의 증가에 따라 상기 두 신호(),()의 관계가 순차적으로 변화되는 것을 보인 파형도이다. 즉, k값의 변화에 의해 두 신호(),()에 대한 차의 합이 점차적으로 적어지는 것을 예시적으로 나타낸 것이다.

결국, 상기 k값을 변화시켜 상기 차값 합산부(506)의 출력값이 최소가 될 때, 두 신호(),()의 시간지연이 최소가 되는 것이다.

따라서, 이렇게 구해진 K값 만큼 두 신호(),() 사이에 오프셋을 주어 사용하면 이상적인 경우 시간지연 없이 두 신호(),()를 비교할 수 있으며, 이때의 시간지연(Time Delay) 값은 아래의 식으로 표현된다.

이상에서 상세히 설명한 바와 같이 본 발명은 동축 선로나 마이크로스트립 라인과 같은 별도의 지연 소자를 사용하지 않고 기 사용되고 있는 마이크로프로세서나 디지털신호 처리기를 이용하여 시간 지연을 보상할 수 있도록 함으로써, 제품의 원가가 절감되고 신호의 재현성이 향상되는 효과가 있다.

Claims (4)

1. 입력단으로부터 전치왜곡기에 직접 입력되는 신호()와, 주경로를 통한 후 방향성 결합기로부터 귀환 입력되는 신호()를 보간처리하는 제1과정과; 상기 보간처리된 두 신호의 크기를 구하고 이들의 평균치 비율을 구하여 귀환 입력되는 신호에 곱해주는 방식으로 두 신호의 크기를 일치시키는 제2과정과; 오버 샘플링 레이트에 대한 제수 상수인 k값을 변화시키고 그때마다 상기 크기가 일치된 두 신호의 시간차를 구하는 동작을 반복하여, 그 시간차를 최소로 하는 k값을 구하는 제3과정으로 이루어지는 것을 특징으로 하는 디지털 선형화기의 시간지연 보상 방법.
2. 제1항에 있어서, 제2과정은 각각의 크기 검출부를 이용하여 두 신호(),()의 크기를 구하는 제1단계와; 상기 신호()의 크기 값의 평균치를 신호()의 크기 값의 평균치로 나누어 그들간의 크기 비율을 구하는 제2단계와; 보간처리되어 귀환되는 신호에 상기 크기 비율을 곱하는 제3단계로 이루어지는 것을 특징으로 하는 디지털 선형화기의 시간지연 보상 방법.
3. 제1항에 있어서, 제3과정은 시간차를 최소로 하는 K값에 상응되는 오프셋을 두 신호(),() 사이에 부여하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 디지털 선형화기의 시간지연 보상 방법.
4. 제1항에 있어서, 상기 k와 시간 지연값은 아래의 식과 같은 관계를 갖는 것임을 특징으로 하는 디지털 선형화기의 시간지연 보상 방법.