KR20090061162A - 반도체 소자의 제조 방법 - Google Patents

Abstract

본 발명의 반도체 소자의 제조 방법은 반도체 기판상에 게이트 및 게이트 스페이서를 형성하는 단계; 포토레지스트의 코팅 후, 마스크를 통해 노광 에너지를 일반적인 공정보다 높게 해서 노광시키고, 모노클로로벤젠(MCB: monochlolobenzen) 코팅 처리를 행하는 단계; 상기 MCB 처리된 포토레지스트를 현상하는 단계; LTO(Low Temperature Oxide) 공정을 이용해서 산화막을 증착하는 단계; 실리사이드 영역에 있는 산화막을 제거하여 상기 포토레지스트층에 오버행 구조를 형성하는 단계; 및 금속막을 증착하는 단계를 포함한다.

본 발명에 의하면, 표면에 모노클로로벤젠 코팅 처리를 함으로서 노광된 포토레지스트 표면을 경화시켜서 현상액과 반응하지 않으며, 이렇게 처리한 포토레지스트를 현상함으로서, 포토레지스트의 하부가 오버행 구조로 만들어지게 되어 산화막이 깨끗하게 제거됨에 따라 정확한 패턴이 형성되며, 이후의 코발트 증착공정에 의해 식각공정을 진행하지 않고도 실리사이드와 논-실리사이드를 단순하게 제작할 수 있는 효과를 가진다.

살리사이드, MCB 처리, LTO, 오버행 구조

Description

반도체 소자의 제조 방법{METHOD FOR MANUFACTURING A SEMICONDOCTOR DEVICE}

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 포토레지스트 오버행 구조를 이용하여 실리사이드 제조 공정을 단순화할 수 있는 반도체 소자의 제조 방법에 관한 것이다.

일반적으로 반도체 집적 회로의 제조에 있어서, 트랜지스터의 게이트 전극(gate electrode)및 소스-드레인 확산 영역을 형성한 후에는 이를 외부와 전기적으로 연결하기 위하여 금속배선과의 컨택(contact)을 형성하게 되는데, 트랜지스터의 스케일 다운에 따라 형성된 얇은 다결정 실리콘 게이트 및 옅은 소스-드레인 확산 영역의 면저항을 모두 10~20 ohms/m² 이하로 줄여야 하지만, 그렇게 하지 못하기 때문에 상호 접속 매개체로서의 유용성이 크게 줄어들게 된다.

이러한 문제를 해결하고 상호 접속을 향상시키기 위한 방안으로서, 게이트 또는 소스-드레인 영역의 실리콘 위에 낮은 비저항값을 가지는 실리사이드(Silicide)를 적용하고 있다. 이러한 실리사이드 형성 공정은 니켈(Ni)이나 코발트(Co)의 금속을 증착하고 열공정에 의해 금속 실리사이드를 형성하게 되는데, 이 때, 실리콘으로 구성되어 있는 액티브 영역과 게이트 형성 물질인 폴리실리콘 위에만 실리사이드가 형성되고, 나머지 절연물질에는 형성이 되지 않게 하는 샐리사이드(Self Aligned Silicide) 공정을 채택하고 있다.

이렇게 실리사이드가 형성된 지역은 저항이 매우 낮기 때문에 실제로 높은 저항이 요구되는 지역에서는 적용을 할 수 없으므로, 실리사이드가 형성되지 않아야할 지역을 절연막으로 덮고 그 이외의 지역에서는 실리사이드를 형성시키는 논-실리사이드(Non-Salicide)공정이 필요하게 되며, 이를 위해 산화막을 실리사이드 마스크로 사용하고 있다.

이러한 공정을 도 1을 참조하여 설명하면 다음과 같다.

먼저 도 1a에 도시된 바와 같이, 반도체 기판(1)의 표면에 게이트 전극(4)을 형성한 후, 게이트 전극(4)의 측벽에 게이트 스페이서(6)를 형성한다. 이와 같은 결과물의 전면에 화학적 기상 증착법(CVD : Chemical Vapor Deposition) 등의 방법으로 실리콘 산화막(2)을 증착한다. 이때 실리콘 산화막(2)은 실리사이드 마스크로 사용된다.

이어서, 도 1b에 도시된 바와 같이, 증착된 실리콘 산화막(2)의 상부에 포토레지스트 코팅막(8)을 스핀 코팅(spin coating) 등의 방식으로 도포한다.

그 다음, 도 1c에 도시된 바와 같이 노광, 현상 등의 방법으로 포토리소그래피 공정을 통해 실리사이드 영역과 논-실리사이드 영역을 정의하는 패터닝을 수행하여 실리사이드시킬 영역만을 오픈시킨다.

그 다음, 도 1d에 도시된 바와 같이 반응성 이온 식각(RIE : Reactive Ion Etching) 등의 공정을 통해 도 1e와 같이 실리사이드시킬 영역의 산화막(2)을 제거하는 동시에, 논-실리사이드 영역의 포토레지스트 코팅막(8)을 스트립하여 제거한다.

마지막으로 도 1f와 같이, 코발트(Co)막(10)를 증착한 후, 어닐링(Annealing)을 통해 논-실리사이드/실리사이드를 제작하고 있다.

하지만, 이와 같은 종래의 실리사이드 공정은 복잡하므로 반도체 소자의 수율이 떨어지는 문제가 있었다.

본 발명의 하나의 목적은 실리사이드를 제작하는 공정을 단순화시켜 반도체소자의 생산성을 향상시킬 수 있는 반도체 소자의 실리사이드 형성방법을 제공하는 것이다.

이상의 목적을 구현하기 위한 본 발명의 반도체 소자의 제조 방법은 반도체 기판상에 게이트 및 게이트 스페이서를 형성하는 단계; 포토레지스트의 코팅 후, 마스크를 통해 노광시키고, 모노클로로벤젠(MCB: monochlolobenzen) 코팅 처리를 행하는 단계; 상기 MCB 코팅 처리된 포토레지스트를 현상하는 단계; LTO(Low Temperature Oxide) 공정을 이용해서 산화막을 증착하는 단계; 실리사이드 영역에 있는 산화막을 제거하여 상기 포토레지스트층에 오버행 구조를 형성하는 단계; 및 금속막을 증착하는 단계를 포함한다.

본 발명에 있어서, 노광공정의 에너지는 일반적인 공정보다 높게 해서 노광하는 것이 바람직하다.

본 발명에 의하면, 표면에 모노클로로벤젠 코팅 처리를 함으로서 노광된 포토레지스트 표면을 경화시켜서 현상액과 반응하지 않으며, 이렇게 처리한 포토레지스트를 현상함으로서, 포토레지스트의 하부가 오버행 구조로 만들어지게 되어 산화막이 깨끗하게 제거됨에 따라 정확한 패턴이 형성되며, 이후의 코발트 증착공정에 의해 식각공정을 진행하지 않고도 실리사이드와 논-실리사이드를 단순하게 제작할 수 있는 효과를 가진다.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조 방법을 상세히 설명한다.

도 2a 내지 도 2d를 참조하여, 본 발명의 바람직한 실시예에 의한 반도체 소자의 실리사이드 형성 방법을 설명하면 다음과 같다.

먼저, 도 2a에 도시된 바와 같이, 반도체 기판(1)의 표면에 게이트 전극(4)을 형성한 후, 게이트 전극(4)의 측벽에 게이트 스페이서(6)를 형성한다. 이와 같은 결과물의 전면에 화학적 기상 증착법(CVD : Chemical Vapor Deposition) 등의 방법으로 실리콘 산화막(2)을 증착한다. 이때 실리콘 산화막(2)은 실리사이드 마스크로 사용된다.

이어서, 증착된 실리콘 산화막(2)의 상부에 포토레지스트 코팅막(20)을 스핀 코팅(spin coating) 등의 방식으로 도포한다.

그 다음으로, 포토레지스트 코팅막(20)을 도포한 후, 이를 마스크로 하여 노광, 현상 등의 포토리소그래피 공정을 통해 논-실리사이드 영역과 실리사이드 영역을 정의하는 패터닝을 수행하여 논-실리사이드 영역만을 오픈시킨다. 이때, 바닥에 언더컷(undercut)을 만들기위해서 일반적인 공정에서 사용하는 도스(dose)량 보다 높은 도스량의 에너지를 사용하는 것이 바람직하므로, 대략 300~450mJ정도의 도스량으로 노광한 다음, 모노클로로벤젠(monochlorobenzene : MCB) 코팅 처리를 행한 다. 이와 같이 모노클로로벤젠으로 코팅 처리를 하게 되면, 노광된 포토레지스트의 표면이 개질되어 경화됨에 따라 현상액에 반응하지 않게 된다.

이어서, MCB 코팅 처리된 포토레지스트 코팅막(20)을 현상하여, 도 2b에 도시된 바와 같이 포토레지스트의 하부가 많이 제거된 오버행(overhang) 구조(30)가 만들어지게 된다. 만약 포토레지스트 코팅막(20)에 오버행 구조(30)가 없으면, 이후, 포토레지스트 코팅막(20)이 있는 쪽, 즉 논-실리사이드 영역에 산화막이 증착되면, 이 증착된 산화막이 깨끗이 제거되지 않아 정확한 패턴이 형성되지 않게 된다.

그 다음으로, 도 2c에 도시된 바와 같이, LTO(Low Temperature Oxide) 공정을 이용해서 산화막(40)을 증착한다. 이때 산화막(40)의 증착 온도가 높게 되면 포토레지스트 코팅막(20)에 변형이 생겨서 정확한 패턴을 형성할 수 없게 된다. 또한 산화막(40)의 증착 두께는 50~200Å이 바람직하다.

계속해서, 도 2d에 도시된 바와 같이 포토레지스트 코팅막(20)을 스트립하여 제거하고, 실리사이드 영역에 있는 산화막(40)만을 제거한다.

이후에는 종래와 마찬가지로, 코발트(Co)막을 증착한 후, 어닐링(Annealing)을 통해 실리사이드/논-실리사이드를 형성하게 된다.

이상과 같은 본원의 반도체 소자의 제조방법은 종래와 달리 식각공정을 진행하지 않고도 실리사이드/논-실리사이드를 형성하게 되므로 단순한 공정이 달성된다.

앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예를 참조하여 설 명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

도 1a 내지 도 1f는 종래의 반도체 소자의 제조방법을 설명하기 위한 공정 단면도이고,

도 2a 내지 도 2d는 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도이다.

<도면의 주요부에 대한 부호의 설명>

20 : 포토레지스트 코팅막 30 : 오버행구조

40 : 산화막

Claims (4)

1. 반도체 소자의 제조 방법에 있어서,

   반도체 기판상에 게이트 및 게이트 스페이서를 형성하는 단계;

   포토레지스트의 코팅 후, 마스크를 통해 노광시키고, 모노클로로벤젠(MCB: monoclolobenzen) 코팅 처리를 행하는 단계;

   상기 MCB 처리된 포토레지스트를 현상하는 단계;

   LTO(Low Temperature Oxide) 공정을 이용해서 산화막을 증착하는 단계;

   실리사이드 영역에 있는 산화막을 제거하여 상기 포토레지스트층에 오버행 구조를 형성하는 단계; 및

   금속막을 증착하는 단계를 포함하는

   반도체 소자의 제조 방법.
2. 제 1 항에 있어서,

   상기 노광 공정은 300~450mJ의 도스량의 에너지 공정으로 행하는 것을 특징으로 하는

   반도체 소자의 제조 방법.
3. 제 1 항에 있어서,

   상기 모노클로로벤젠 처리에 의해 포토레지스트의 하부가 오버행 구조로 만 들어지는 것을 특징으로 하는

   반도체 소자의 제조 방법.
4. 제 1 항에 있어서,

   상기 산화막의 증착 두께는 50~200Å인 것을 특징으로 하는

   반도체 소자의 제조 방법.

Images