KR20120039947A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20120039947A
KR20120039947A KR1020100101414A KR20100101414A KR20120039947A KR 20120039947 A KR20120039947 A KR 20120039947A KR 1020100101414 A KR1020100101414 A KR 1020100101414A KR 20100101414 A KR20100101414 A KR 20100101414A KR 20120039947 A KR20120039947 A KR 20120039947A
Authority
KR
South Korea
Prior art keywords
connection
semiconductor layer
contact hole
electrode
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020100101414A
Other languages
English (en)
Inventor
박정근
장재혁
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020100101414A priority Critical patent/KR20120039947A/ko
Priority to JP2011005003A priority patent/JP2012089814A/ja
Priority to US13/092,846 priority patent/US8772775B2/en
Publication of KR20120039947A publication Critical patent/KR20120039947A/ko
Priority to US14/281,146 priority patent/US8877534B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Liquid Crystal (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

표시 장치 및 그 제조 방법에서, 본 발명의 실시예에 따른 표시 장치는 기판과, 상기 기판 상에 형성된 게이트 전극 및 제1 캐패시터 전극을 포함하는 게이트 배선과, 상기 게이트 배선 상에 형성된 게이트 절연막과, 상기 게이트 절연막 상에 형성되며 상기 게이트 전극과 적어도 일부 중첩된 액티브 영역과 상기 제1 캐패시터 전극과 적어도 일부 중첩된 캐패시터 영역을 포함하는 반도체층 패턴과, 상기 반도체층 패턴의 상기 액티브 영역의 일부 위에 형성된 식각 방지막, 그리고 상기 식각 방지막 위부터 상기 반도체층의 상기 액티브 영역 위에 걸쳐 형성되며 상기 식각 방지막을 사이에 두고 서로 이격된 소스 전극 및 드레인 전극과 상기 반도체층의 상기 캐패시터 영역 위에 형성된 제2 캐패시터 전극을 포함하는 데이터 배선을 포함한다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명의 실시예는 표시 장치 및 그 제조 방법에 관한 것이다.
액정 표시 장치(liquid crystal display) 및 유기 발광 표시 장치(organic light emitting diode display) 등과 같은 대부분의 평판형 표시 장치들은 박막 트랜지스터(thin film transistor, TFT) 및 캐패시터(capacitor)를 포함한다.
박막 트랜지스터는 게이트 전극이 반도체층 아래에 위치하는 바텀(bottom) 게이트 구조와, 게이트 전극이 반도체층 위에 위치하는 탑(top) 게이트 구조가 있다. 이 중에서, 바텀 게이트 구조의 박막 트랜지스터는 반도체층 위에서 소스 전극과 드레인 전극을 패터닝하는 과정에서 반도체층이 손상되기 쉽다.
따라서, 소스 전극 및 드레인 전극 사이의 채널 영역에 식각 방지막을 형성하여 반도체층의 손상을 방지하고 있다.
하지만, 식각 방지막을 형성할 경우, 공정이 추가되는 문제점이 있다.
본 발명의 실시예들은 식각 방지막을 포함면서도 제조 공정을 단순화시킬 수 있는 구조를 갖는 표시 장치를 제공한다.
또한, 상기한 표시 장치의 제조 방법을 제공한다.
본 발명의 실시예에 따르면, 표시 장치는 기판과 상기 기판 상에 형성된 게이트 전극 및 제1 캐패시터 전극을 포함하는 게이트 배선과, 상기 게이트 배선 상에 형성된 게이트 절연막과, 상기 게이트 절연막 상에 형성되며 상기 게이트 전극과 적어도 일부 중첩된 액티브 영역과 상기 제1 캐패시터 전극과 적어도 일부 중첩된 캐패시터 영역을 포함하는 반도체층 패턴과, 상기 반도체층 패턴의 상기 액티브 영역의 일부 위에 형성된 식각 방지막, 그리고 상기 식각 방지막 위부터 상기 반도체층의 상기 액티브 영역 위에 걸쳐 형성되며 상기 식각 방지막을 사이에 두고 서로 이격된 소스 전극 및 드레인 전극과 상기 반도체층의 상기 캐패시터 영역 위에 형성된 제2 캐패시터 전극을 포함하는 데이터 배선을 포함한다.
상기 반도체층 패턴과 상기 데이터 배선은 상기 식각 방지막과 겹치는 부분을 제외하고 서로 동일한 패턴으로 형성될 수 있다.
상기 식각 방지막은 상기 반도체층 패턴 및 상기 데이터 배선 중 하나 이상과 서로 다른 식각 선택비를 가질 수 있다.
상기 게이트 배선은 제1 연결 라인을 더 포함하고, 상기 데이터 배선은 상기 제1 연결 라인과 적어도 일부 중첩된 제2 연결 라인을 더 포함하며, 상기 반도체층 패턴은 상기 제2 연결 라인 아래에 배치된 연결 영역을 더 포함할 수 있다.
상기 제1 연결 라인과 상기 제2 연결 라인 사이에서 상기 게이트 절연막과 상기 반도체층 패턴의 상기 연결 영역을 함께 관통하는 연결 접촉 구멍을 더 포함하며, 상기 연결 접촉 구멍을 통해 상기 제1 연결 라인과 상기 제2 연결 라인이 서로 접촉될 수 있다.
상기 데이터 배선의 상기 제2 연결 라인과 상기 반도체층 패턴의 상기 연결 영역은 상기 연결 접촉 구멍을 제외하고 서로 동일한 패턴으로 형성될 수 있다.
상기 데이터 배선의 상기 제2 연결 라인과 상기 반도체층 패턴의 상기 연결 영역은 서로 동일한 패턴으로 형성될 수 있다.
상기 데이터 배선 위에 형성된 평탄화막을 더 포함할 수 있다. 그리고 상기 평탄화막을 관통하여 상기 드레인 전극의 일부를 드러내는 드레인 접촉 구멍과, 상기 평탄화막을 관통하여 상기 제2 캐패시터 전극의 일부를 드러내는 캐패시터 접촉 구멍을 더 포함할 수 있다.
상기 드레인 접촉 구멍 및 상기 캐패시터 접촉 구멍을 통해 상기 드레인 전극 및 상기 제2 캐패시터 전극과 각각 접촉된 화소 전극을 더 포함할 수 있다.
상기 평탄화막 및 상기 게이트 절연막을 관통하여 상기 제1 연결 라인의 일부를 드러내는 제1 연결 접촉 구멍과, 상기 평탄화막을 관통하여 제2 연결 라인의 일부를 드러내는 제2 연결 접촉 구멍을 포함할 수 있다.
상기 평탄화막 위에 형성되며, 상기 제1 연결 접촉 구멍과 상기 제2 연결 접촉 구멍을 통해 상기 제1 연결 라인과 상기 제2 연결 라인을 서로 연결하는 연결 부재를 더 포함할 수 있다.
상기한 표시 장치에서, 상기 반도체층 패턴은 산화물 반도체로 만들어질 수 있다.
상기 반도체층은 갈륨(Ga), 인듐(In), 아연(Zn), 하프늄(Hf), 및 주석(Sn) 중에서 하나 이상의 원소와 산소(O)를 포함할 수 있다.
또한, 본 발명의 실시예에 따르면, 표시 장치 제조 방법은 기판을 마련하는 단계와, 상기 기판 상에 게이트 전극 및 제1 캐패시터 전극을 포함하는 게이트 배선을 형성하는 단계와, 상기 게이트 배선 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 반도체층을 형성하는 단계와, 상기 반도체층 상에 상기 게이트 전극의 일부와 중첩되도록 식각 방지막을 형성하는 단계와, 상기 식각 방지막 위부터 상기 반도체층 위에 걸쳐 데이터 금속층을 형성하는 단계, 그리고 상기 데이터 금속층 및 상기 반도체층을 함께 패터닝하여, 소스 전극, 드레인 전극, 및 제2 캐패시터 전극을 포함하는 데이터 배선과 액티브 영역 및 캐패시터 영역을 포함하는 반도체층 패턴을 형성하는 단계를 포함한다.
상기 반도체층 패턴의 상기 액티브 영역은 상기 게이트 전극과 적어도 일부 중첩되며, 상기 소스 전극과 상기 드레인 전극은 상기 식각 방지막 위부터 상기 반도체층의 상기 액티브 영역 위에 걸쳐 형성되고, 상기 소스 전극과 상기 드레인 전극은 상기 식각 방지막을 사이에 두고 서로 이격될 수 있다.
상기 반도체층 패턴과 상기 데이터 배선은 상기 식각 방지막과 겹치는 부분을 제외하고 서로 동일한 패턴으로 형성될 수 있다.
상기 식각 방지막은 상기 반도체층 패턴 및 상기 데이터 배선 중 하나 이상과 서로 다른 식각 선택비를 가질 수 있다.
상기 데이터 배선과 상기 반도체층 패턴은 하나의 마스크를 이용한 사진 식각 공정을 통해 함께 형성될 수 있다.
상기 게이트 배선은 제1 연결 라인을 더 포함할 수 있다. 상기 데이터 배선은 상기 제1 연결 라인과 적어도 일부 중첩된 제2 연결 라인을 더 포함할 수 있다. 상기 반도체층 패턴은 상기 제2 연결 라인 아래에 배치된 연결 영역을 더 포함할 수 있다.
상기 데이터 금속층을 형성하기 전에 상기 반도체층과 상기 게이트 절연막을 함께 관통하여 상기 제1 연결 라인의 일부를 드러내는 연결 접촉 구멍을 형성하는 단계를 더 포함할 수 있다.
상기 제2 연결 라인은 상기 연결 접촉 구멍을 통해 상기 제1 연결 라인과 접촉될 수 있다.
상기 데이터 배선의 상기 제2 연결 라인과 상기 반도체층 패턴의 상기 연결 영역은 상기 연결 접촉 구멍을 제외하고 서로 동일한 패턴으로 형성될 수 있다.
상기 데이터 배선의 상기 제2 연결 라인과 상기 반도체층 패턴의 상기 연결 영역은 서로 동일한 패턴으로 형성될 수 있다.
상기 데이터 배선 위에 형성된 평탄화막을 형성하는 단계 및 상기 평탄화막을 관통하여 상기 드레인 전극의 일부를 드러내는 드레인 접촉 구멍과 상기 제2 캐패시터 전극의 일부를 드러내는 캐패시터 접촉 구멍을 형성하는 단계를 더 포함할 수 있다.
상기 평탄화막 위에 화소 전극을 형성하는 단계를 더 포함할 수 있다. 상기 화소 전극은 상기 드레인 접촉 구멍 및 상기 캐패시터 접촉 구멍을 통해 상기 드레인 전극 및 상기 제2 캐패시터 전극과 각각 접촉될 수 있다.
상기 드레인 접촉 구멍 및 상기 캐패시터 접촉 구멍을 형성할 때, 상기 평탄화막 및 상기 게이트 절연막을 관통하여 상기 제1 연결 라인의 일부를 드러내는 제1 연결 접촉 구멍과 상기 평탄화막을 관통하여 제2 연결 라인의 일부를 드러내는 제2 연결 접촉 구멍을 함께 형성할 수 있다.
상기 화소 전극을 형성할 때, 상기 평탄화막 위에 상기 제1 연결 접촉 구멍과 상기 제2 연결 접촉 구멍을 통해 상기 제1 연결 라인과 상기 제2 연결 라인을 서로 연결하는 연결 부재를 함께 형성할 수 있다.
상기한 표시 장치 제조 방법에서, 상기 반도체층 패턴은 산화물 반도체로 만들어질 수 있다.
상기 반도체층은 갈륨(Ga), 인듐(In), 아연(Zn), 하프늄(Hf), 및 주석(Sn) 중에서 하나 이상의 원소와 산소(O)를 포함할 수 있다.
본 발명의 실시예들에 따르면, 표시 장치는 효과적으로 개구율을 향상시키면서 동시에 간소한 구조를 가질 수 있다.
또한, 표시 장치의 전체적인 제조 공정을 단축 시킬 수 있다.
도 1은 본 발명의 제1 실시예에 따른 표시 장치의 일 화소를 나타낸 배치도이다.
도 2는 본 발명의 제1 실시예에 따른 표시 장치의 패드 연결부를 나타낸 배치도이다.
도 3의 도 1의 A-A선, B-B선, 및 도 2의 C-C선에 따른 단면을 순서대로 나타낸 부분 단면도이다.
도 4 내지 도 7은 도 3의 표시 장치의 제조 방법을 순차적으로 나타낸 부분 단면도들이다.
도 8은 본 발명의 제2 실시예에 따른 표시 장치의 부분 단면도이다.
도 9는 도 8의 표시 장치의 패드 연결부를 나타낸 배치도이다,
도 10 내지 도 12는 도 8의 표시 장치의 제조 방법을 순차적으로 나타낸 부분 단면도들이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
또한, 명세서 전체를 통하여 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 그리고 여러 실시예들에 있어서, 제1 실시예 이외의 제2 실시예에서는 제1 실시예와 다른 구성을 중심으로 설명한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 도 1 내지 도 3을 참조하여 본 발명의 제1 실시예에 따른 표시 장치(101)를 설명한다. 도 1 내지 도 3에는 표시 장치(101)로 액정 표시 장치를 도시하였으나, 본 발명의 제1 실시예가 이에 한정되는 것은 아니다. 따라서, 해당 기술 분야의 종사자가 용이하게 변경 실시할 수 있는 범위 내에서 표시 장치(101)로 유기 발광 표시 장치가 사용될 수도 있다.
기판(111)는 유리, 석영, 세라믹, 및 플라스틱 등으로 이루어진 다양한 절연성 기판으로 형성될 수 있다. 또한, 도시하지는 않았으나, 기판(111) 상에는 버퍼층이 형성될 수 있다. 버퍼층은 화학적 기상 증착(chemical vapor deposition)법 또는 물리적 기상 증착(physical vapor deposition)법을 이용하여 산화규소막 및 질화규소막 등과 같은 절연막들을 하나 이상 포함하는 단층 또는 복층 구조로 형성될 수 있다. 버퍼층은 기판(111)에서 발생하는 수분 또는 불순물의 확산 및 침투를 방지하고, 표면을 평탄화할 수 있다.
게이트 배선(131, 132, 133, 138, 139)은 기판(111) 위에 형성된다. 게이트 배선은 게이트 라인(131), 캐패시터 라인(132), 게이트 전극(133), 및 제1 캐패시터 전극(138)을 포함한다. 또한, 게이트 배선은 제1 연결 라인(139)를 더 포함할 수 있다.
또한, 게이트 배선(131, 132, 133, 138, 139)은 몰리브덴(Mo), 크롬(Cr), 알루미늄(Al), 은(Ag), 티타늄(Ti), 탄탈(Ta), 및 텅스텐(W) 등과 같이 해당 기술 분야의 종사자에게 공지된 다양한 금속 물질 중 하나 이상을 포함하여 형성된다.
게이트 전극(133)은 게이트 라인(131)과 연결되고, 제1 캐패시터 전극(138)은 캐패시터 라인(132)과 연결된다. 게이트 라인(131)과 캐패시터 라인(132)은 서로 평행하게 배치된다.
또한, 캐패시터 라인(132)은 차광부의 역할도 수행할 수 있다. 즉, 캐패시터 라인(132)은 단차로 인해 전계가 불균일하게 형성되는 영역을 가려 표시 장치(101)의 화상 품질을 향상시킬 수 있다.
제1 연결 라인(139)은 표시 장치(101)의 가장자리에서 형성되며, 팬아웃(fan out) 라인 또는 패드부와 연결된다.
게이트 절연막(140)은 게이트 배선(131, 132, 133, 138, 139)을 덮는다. 게이트 절연막(140)은 테트라에톡시실란(tetra ethyl ortho silicate, TEOS), 질화규소(SiNx), 및 산화규소(SiO2) 등과 같이 해당 기술 분야의 종사자에게 공지된 다양한 절연 물질 중 하나 이상을 포함하여 형성된다.
반도체층 패턴(153, 158, 159)은 게이트 절연막(140) 위에 형성되며, 게이트 배선(131, 132, 133, 138)의 일부 영역 상에 배치된다. 구체적으로, 반도체층 패턴은 액티브(active) 영역(153), 캐패시터 영역(158), 및 연결 영역(159)을 포함한다. 그리고 액티브 영역(153)은 게이트 전극(133)과 적어도 일부가 중첩되도록 배치된다. 캐패시터 영역(158)은 제1 캐패시터 전극(138)과 적어도 일부가 중첩되도록 배치된다. 연결 영역(159)은 제1 연결 라인(139)과 적어도 일부가 중첩되도록 배치된다.
또한, 본 발명의 제1 실시예에서, 반도체층 패턴(153, 158, 159)은 산화물 반도체로 만들어진다. 구체적으로, 반도체층 패턴(153, 158, 159)은 갈륨(Ga), 인듐(In), 아연(Zn), 하프늄(Hf), 및 주석(Sn) 중에서 하나 이상의 원소와 산소(O)를 포함할 수 있다. 하지만, 본 발명의 제1 실시예가 전술한 바에 한정되는 것은 아니다. 따라서, 반도체층 패턴(153, 158, 159)은 실리콘 소재로 만들어질 수도 있다.
산화물 반도체로 만들어진 반도체층 패턴(153, 158, 159)은 비정질 실리콘으로 만들어진 것과 비교하여 상대적으로 높은 전자 이동도와 신뢰성을 가지며, 다결정 실리콘으로 만들어진 것과 비교하여 우수한 균일성을 가질 뿐만 아니라 제조 공정이 단순한 이점이 있다.
또한, 본 발명의 제1 실시예에 따른 표시 장치(101)는 반도체층 패턴(153, 158, 159)의 연결 영역(159)과 게이트 절연막(140)을 함께 관통하여 제1 연결 라인(139)의 일부를 드러내는 연결 접촉 구멍(649)을 더 포함한다.
식각 방지막(165)은 반도체층 패턴(153, 158, 159)의 액티브 영역(153)의 일부 위에 형성된다. 식각 방지막(165)은 반도체층 패턴(153, 158, 159) 및 후술할 데이터 배선(171, 175, 177, 178, 179) 중 하나 이상과 서로 다른 식각 선택비를 가지며, 데이터 배선(171, 175, 177, 178, 179)을 형성하는 과정에서 반도체층 패턴(153, 158, 159)의 액티브 영역(153)이 손상되는 것을 방지한다.
데이터 배선(171, 175, 177, 178, 179)은 반도체층(153, 158, 159) 및 식각 방지막(165) 상에 형성된다. 데이터 배선은 데이터 라인(171), 소스 전극(175), 드레인 전극(177), 및 제2 캐패시터 전극(178)을 포함한다. 또한, 데이터 배선은 제2 연결 라인(179)를 더 포함한다. 제2 연결 라인(179)은 제1 연결 라인(139)과 적어도 일부 중첩된다.
소스 전극(175) 및 드레인 전극(177)은 식각 방지막(165) 위부터 반도체층 패턴(153, 158, 159)의 액티브 영역(153) 위에 걸쳐 형성된다. 그리고 소스 전극(175)은 데이터 라인(171)과 연결되며, 소스 전극(175) 및 드레인 전극(177)은 식각 방지막(165)을 사이에 두고 서로 이격된다. 즉, 소스 전극(175)과 드레인 전극(177) 사이의 채널 영역은 식각 방지막(165)과 중첩된다. 식각 방지막(165)은 소스 전극(175) 및 드레인 전극(177) 사이의 채널 영역을 형성하는 과정에서 반도체층 패턴(153, 158, 159)의 액티브 영역(153)이 손상되는 것을 방지한다. 소스 전극(175) 및 드레인 전극(177)은 식각 방지막(165)과 겹치는 부분을 제외하고 반도체층 패턴(153, 158, 159)의 액티브 영역(153)과 서로 동일한 패턴으로 형성된다.
제2 캐패시터 전극(178)은 반도체층 패턴(153, 158, 159)의 캐패시터 영역(158) 위에 형성된다. 그리고 제2 캐패시터 전극(178)은 반도체층 패턴(153, 158, 159)의 캐패시터 영역(158)과 서로 동일한 패턴으로 형성된다.
제2 연결 라인(179)은 반도체층 패턴(153, 158, 159)의 연결 영역(159) 위에 형성된다. 그리고 제2 연결 라인(179)은 연결 접촉 구멍(649)을 제외하고 반도체층 패턴(153, 158, 159)의 연결 영역(159)과 서로 동일한 패턴으로 형성된다. 제2 연결 라인(179)은 연결 접촉 구멍(649)을 통해 제1 연결 라인(139)과 접촉된다.
이와 같이, 데이터 배선(171, 175, 177, 178, 179) 및 반도체층 패턴(153, 158, 159)은 실질적으로 서로 동일한 패턴으로 형성된다. 즉, 반도체층 패턴(153, 158, 159)은, 식각 방지막(165)과 겹치는 부분 및 연결 접촉 구멍(649)을 제외하고, 데이터 배선(171, 175, 177, 178, 179)과 서로 동일한 패턴으로 형성된다. 이하, 실질적으로 서로 동일한 패턴이라 함은 식각 방지막(165)과 겹치는 부분 및 연결 접촉 구멍(649)을 제외함을 말한다.
따라서, 도시하지 않았으나, 데이터 라인(17) 아래에도 반도체층 패턴(153, 158, 159)의 일부가 배치된다.
이와 같이, 본 발명의 제1 실시예에 따르면, 데이터 배선(171, 175, 177, 178, 179)과 반도체층 패턴(153, 158, 159)은 실질적으로 동일한 패턴을 가지므로, 하나의 마스크를 이용한 사진 식각 공정을 통해 함께 형성할 수 있다. 즉, 표시 장치(101)의 전체적인 제조 공정을 감소시킬 수 있다.
또한, 데이터 배선(171, 175, 177, 178, 179)은, 게이트 배선(131, 132, 133, 138, 139)과 마찬가지로, 몰리브덴(Mo), 크롬(Cr), 알루미늄(Al), 은(Ag), 티타늄(Ti), 탄탈(Ta), 및 텅스텐(W) 등과 같이 해당 기술 분야의 종사자에게 공지된 다양한 금속 물질 중 하나 이상을 포함하여 형성된다.
이와 같이 형성된 게이트 전극(133), 반도체층 패턴(153, 158, 159)의 액티브 영역(153), 소스 전극(175), 및 드레인 전극(177)은 박막 트랜지스터(10)가 된다.
또한, 제1 캐패시터 전극(138), 제2 캐패시터 전극(178), 및 이들 사이에 배치된 게이트 절연막(140)은 캐패시터(80)가 된다. 이때, 게이트 절연막(140)은 유전체가 된다.
평탄화막(180)은 데이터 배선(171, 175, 177, 178, 179) 위에 형성된다. 다만, 본 발명의 제1 실시예서, 데이터 배선(171, 175, 177, 178, 179)의 제2 연결 라인(179) 위의 평탄화막(180)은 경우에 따라 제거될 수도 있고 제거되지 않을 수도 있다. 도 3에서는 제2 연결 라인(179) 위의 평탄화막(180)이 제거된 상태를 나타내고 있다.
평탄화막(180)은 평탄화 특성이 우수한 유기 물질로 형성된다. 일례로, 평탄화막(180)은 감광성(photosensitivity) 유기막일 수 있다. 하지만, 본 발명의 제1 실시예가 이에 한정되는 것은 아니며, 평탄화막(180)은 무기막 또는 유기막과 무기막의 조합으로 형성될 수도 있다.
또한, 표시 장치(101)는 평탄화막(180)을 관통하여 드레인 전극(177)의 일부를 드러내는 드레인 접촉 구멍(807)과 제2 캐패시터 전극(178)의 일부를 드러내는 캐패시터 접촉 구멍(808)을 더 포함한다.
화소 전극(310)은 평탄화막(180) 위에 형성된다. 화소 전극(310)은 드레인 접촉 구멍(807) 및 캐패시터 접촉 구멍(808)을 통해 각각 드레인 전극(177) 및 제2 캐패시터 전극(178)과 각각 접촉된다. 하지만, 본 발명의 제1 실시예가 전술한 바에 한정되는 것은 아니다. 따라서, 캐패시터 접촉 구멍(808)은 형성되지 않을 수도 있으며, 화소 전극(310)은 제2 캐패시터 전극(178)과 직접 접촉되지 않을 수도 있다. 이때, 제2 캐패시터 전극(178)은 다른 수단을 통해 드레인 전극(177) 또는 화소 전극(310)과 전기적으로 연결될 수 있다.
화소 전극(310)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZITO (Zinc Indium Tin Oxide), GITO(Gallium Indium Tin Oxide), In2O3(Indium Oxide), ZnO(Zinc Oxide), GZO(Gallium Zinc Oxide), FTO(Fluorine Tin Oxide), 및 AZO(Aluminum-Doped Zinc Oxide) 등과 같은 투명 도전층들 중 하나 이상을 포함한다.
또한, 화소 전극(310) 상에는 액정층(미도시)이 배치되나, 본 발명의 제1 실시예가 이에 한정되는 것은 아니다. 즉, 화소 전극(310) 상에 유기 발광층(미도시)이 배치될 수도 있다.
한편, 캐패시터 접촉 구멍(808)으로 인해 평탄화막(180)에 단차가 생기고, 이 단차로 인해 전계가 불균일하게 형성되어 화소 전극(310) 상에 배치된 액정층(미도시)의 액정 분자 배열이 의도하지 않은 방향으로 틀어질 수 있다.
하지만, 본 발명의 제1 실시예에서, 캐패시터 접촉 구멍(808)은 제2 캐패시터 전극(178) 상에 형성되므로, 제2 캐패시터 전극(178)이 전계가 불균일하게 형성되는 단차 영역을 차광하여 표시 장치(101)가 표시하는 화상의 품질이 저하되는 것을 방지할 수 있다.
또한, 본 발명의 제1 실시에에 따른 표시 장치(101)의 구조는 전술한 바에 한정되는 것은 아니다. 즉, 본 발명의 제1 실시예는, 게이트 전극(133) 위에 반도체층(153, 158, 159)의 액티브 영역(153)이 배치되고, 액티브 영역(153) 위에 배치된 식각 방지막(165)을 가지면서, 데이터 배선(171, 175, 177, 178, 179)과 반도체층 패턴(153, 158, 159)이 실질적으로 서로 동일한 패턴을 갖는 구조를 기본으로하여 해당 기술 분야의 종사자가 용이하게 변경 실시할 수 있는 다양한 구조를 가질 수있다.
이와 같은 구성에 의하여, 본 발명의 제1 실시예에 따른 표시 장치(101)는 식각 방지막(165)을 포함하여 반도체층 패턴(153, 158, 159)의 액티브층(153)이 손상되는 것을 안정적으로 방지하면서도 제조 공정을 단순화시킬 수 있는 구조를 가질 수 있다.
구체적으로, 총 두장의 마스크를 이용한 사진 식각 공정들을 통하여, 반도체층 패턴(153, 158, 159), 식각 방지막(165), 데이터 배선(171, 175, 177, 178, 179)을 형성할 수 있다.
따라서, 본 발명의 제1 실시예에 따르면, 전체적은 구조 및 제조 공정이 단순화될 수 있으므로, 대형화된 표시 장치(101)도 효과적으로 높은 생산성을 유지할 수 있다.
이하, 도 4 내지 도 7을 참조하여 본 발명의 제1 실시예에 따른 표시 장치(101)의 제조 방법을 설명한다.
먼저, 도 4에 도시한 바와 같이, 유리, 석영, 세라믹, 및 플라스틱 등으로 이루어진 기판(111)을 마련한 후, 기판(111) 상에 게이트 라인(131), 게이트 전극(133), 캐패시터 라인(132), 제1 캐패시터 전극(138), 및 제1 연결 라인(139)을 포함하는 게이트 배선을 형성한다. 게이트 배선(131, 132, 133, 138, 139)을 형성하는 과정에서 하나의 마스크를 이용한 사진 식각 공정이 사용된다.
다음, 게이트 배선(131, 132, 133, 138, 139)을 덮는 게이트 절연막(140)을 형성하고, 게이트 절연막(140) 상에 산화물 반도체로 만들어진 반도체층(1500)과 식각 방지막 중간체(1600)를 차례로 적층한다.
다음, 도 5에 도시한 바와 같이, 식각 방지막 중간체(1600)를 패터닝하여 식각 방지막(165)을 형성한다. 식각 방지막(165)을 형성하는 과정에서 하나의 마스크를 이용한 사진 식각 공정이 사용된다.
식각 방지막(165)은 게이트 전극(133)의 일부와 중첩되는 위치에 형성된다. 그리고 식각 방지막(165)은 데이터 배선(171, 175, 177, 178, 179) 및 반도체층 패턴(153, 158, 159) 중 하나 이상과 서로 다른 식각 선택비를 갖는 물질로 만들어진다.
다음, 도 6에 도시한 바와 같이, 제1 연결 라인(139)의 일부 영역 위에 게이트 절연막(140)과 반도체층(1500)을 식각하여 연결 접촉 구멍(649)을 형성한다. 연결 접촉 구멍(649)을 형성하는 과정에서 하나의 마스크를 이용한 사진 식각 공정이 사용된다. 한편, 연결 접촉 구멍(164)은 경우에 따라 생략될 수도 있다.
또한, 전술한 바와 달리, 본 발명의 제1 실시예에서는 식각 방지막(165)을 형성하기 전에 먼저 연결 접촉 구멍(649)을 형성할 수도 있다.
다음, 도 7에 도시한 바와 같이, 반도체층(1500) 위에 데이터 금속층(1700)을 형성한다. 이때, 데이터 금속층(1700)은 연결 접촉 구멍(649)을 통해 제1 연결 라인(139)과 접촉된다.
다음, 하나의 마스크를 이용한 사진 식각 공정을 통해 데이터 금속층(1700)과 반도체층(1500)을 함께 패터닝하여, 앞서 도 3에 도시한 바와 같이, 데이터 배선(171, 175, 177, 178, 179)과 반도체층 패턴(153, 158, 159)을 형성한다.
이때, 식각 방지막(165)은 반도체층 패턴(153, 158, 159) 및 데이터 배선(171, 175, 177, 178, 179) 중 하나 이상과 서로 다른 식각 선택비를 가지므로, 소스 전극(175) 및 드레인 전극(177)을 형성하는 과정에서, 반도체층 패턴(153, 158, 159)의 액티브 영역(153)이 손상되는 것을 방지한다. 본 발명의 제1 실시예에 따른 식각 방지막(165)이 없다면 반도체층 패턴(153, 158, 159)의 액티브 영역(153)이 소스 전극(175) 및 드레인 전극(177)과 같은 모양으로 분리될 것이다.
또한, 하나의 마스크를 이용한 사진 식각 공정을 통해 반도체층 패턴(153, 158, 159)과 데이터 배선(171, 175, 177, 178, 179)을 형성할 수 있으므로, 표시 장치(101)의 전체적인 제조 공정을 감소시킬 수 있다. 총 두개의 마스크를 이용한 사진 식각 공정을 통해 반도체층 패턴(153, 158, 159), 식각 방지막(165), 및 데이터 배선(171, 175, 177, 178, 179)을 모두 형성할 수 있다.
또한, 본 발명의 제1 실시예에 따르면, 하프톤 노광용 마스크 또는 슬릿 패턴 마스크와 같이 상대적으로 고가의 마스크를 사용하지 않고도, 표시 장치(101)의 제조에 사용되는 마스크의 수를 효과적으로 감소시킬 수 있다. 특히, 데이터 배선(171, 175, 177, 178, 179)과 반도체층 패턴(153, 158, 159)을 함께 형성하는 공정에서도 하프톤 노광용 마스크 또는 슬릿 패턴 마스크와 같은 상대적으로 고가의 마스크가 불필요하다.
이상과 같은 제조 방법을 통하여, 본 발명의 제1 실시예에 따른 표시 장치(101)를 제조할 수 있다.
이하, 도 1, 도 8 및 도 9를 참조하여 본 발명의 제2 실시예에 따른 표시 장치(102)를 설명한다.
도 8 및 도 9에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 표시 장치(102)는 데이터 배선(171, 175, 177, 178, 179)의 제2 연결 라인(179)과 반도체층 패턴(153, 158, 159)의 연결 영역(159)이 서로 동일한 패턴으로 형성된다. 즉, 본 발명의 제2 실시예에 따른 반도체층 패턴(153, 158, 159)의 연결 영역(159)에는 접촉 구멍이 형성되지 않는다.
또한, 본 발명의 제2 실시예에 따른 표시 장치(102)는 평탄화막(180)과 게이트 절연막(140)을 함께 관통하여 제1 연결 라인(139)의 일부를 드러내는 제1 연결 접촉 구멍(849)과, 평탄화막(180)을 관통하여 제2 연결 라인(179)의 일부를 드러내는 제2 연결 접촉 구멍(809), 그리고 평탄화막(180) 위에 형성되어 제1 연결 접촉 구멍(849) 및 제2 연결 접촉 구멍(809)을 통해 제1 연결 라인(139) 및 제2 연결 라인(179)을 서로 연결시키는 연결 부재(309)를 더 포함한다.
연결 부재(309)는 화소 전극(310)과 동일한 소재로 동일한 공정을 통해 함께 형성된다.
그 밖에, 박막 트랜지스터(10) 및 캐패시터(80)의 구조는 제1 실시예와 동일하다.
이와 같은 구성에 의해, 본 발명의 제2 실시예에 따른 표시 장치(102)는 식각 방지막(165)을 포함하여 반도체층 패턴(153, 158, 159)의 액티브층(153)이 손상되는 것을 안정적으로 방지하면서도 제조 공정을 더욱 단순화시킬 수 있는 구조를 가질 수 있다. 즉, 제1 연결 라인(139)과 제2 연결 라인(179)을 서로 연결하기 위한 접촉 구멍들(949, 809)을 별도의 마스크를 이용한 사진 식각 공정을 거치지 않고, 화소 전극(310)을 드레인 전극(177)과 연결하기 위한 드레인 접촉 구멍(807)을 형성하는 과정에서 함께 형성할 수 있다.
이하, 도 10 내지 도 12를 참조하여 본 발명의 제2 실시예에 따른 표시 장치(102)의 제조 방법을 설명한다.
게이트 절연막(140) 위에 반도체층(1500)을 형성하는 과정까지는 제1 실시예와 동일하다. 도 10에 도시한 바와 같이, 본 발명의 제2 실시예에서는, 제1 실시예와 달리, 제1 연결 라인(139)의 일부 위에서 반도체층(1500)과 게이트 절연막(140)을 관통하는 접촉 구멍을 형성하는 공정을 생략하고, 식각 방지막(165) 및 반도체층(1500)을 덮는 데이터 금속층(1700)을 바로 형성한다.
다음, 도 11에 도시한 바와 같이, 하나의 마스크를 이용한 사진 식각 공정을 통해, 데이터 배선(171, 175, 177, 178, 179) 및 반도체층 패턴(153, 158, 159)을 형성할 수 있다. 여기서도, 하프톤 노광용 마스크 또는 슬릿 패턴 마스크와 같은 상대적으로 고가의 마스크가 불필요하다.
다음, 도 12에 도시한 바와 같이, 데이터 배선(171, 175, 177, 178, 179)을 덮는 평탄화막(180)을 형성한 후, 하나의 마스크를 이용한 사진 식각 공정을 통해, 드레인 접촉 구멍(807), 캐패시터 접촉 구멍(808), 제1 연결 접촉 구멍(849), 및 제2 연결 접촉 구멍(809)을 형성한다.
다음, 앞서 도 8에 도시한 바와 같이, 하나의 마스크를 이용한 사진 식각 공정을 통해, 화소 전극(310) 및 연결 부재(309)를 형성한다.
이와 같은 제조 방법에 의하여, 본 발명의 제2 실시예에 따른 표시 장치(102)를 제조할 수 있다. 즉, 드레인 접촉 구멍(807), 캐패시터 접촉 구멍(808), 제1 연결 접촉 구멍(849), 및 제2 연결 접촉 구멍(809)을 하나의 마스크를 이용한 사진 식각 공정을 통해 함께 형성할 수 있으므로, 표시 장치(101)의 제조에 사용되는 마스크의 수를 더욱 감소시킬 수 있다.
본 발명을 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.
10: 박막 트랜지스터 80: 캐패시터
101, 102: 표시 장치 111: 기판
131: 게이트 라인 132: 캐패시터 라인
133: 게이트 전극 138: 제1 캐패시터 전극
139: 제1 연결 라인 140: 게이트 절연막
153: 액티브 영역 158: 캐패시터 영역
159: 연결 영역 165: 식각 방지막
171: 데이터 라인 175: 소스 전극
177: 드레인 전극 178: 제2 캐패시터 전극
179: 제2 연결 라인 180: 층간 절연막
649: 연결 접촉 구멍 807: 드레인 접촉 구멍
808: 캐패시터 접촉 그멍 849: 제1 연결 접촉 구멍
808: 제2 연결 접촉 구멍

Claims (29)

  1. 기판;
    상기 기판 상에 형성된 게이트 전극 및 제1 캐패시터 전극을 포함하는 게이트 배선;
    상기 게이트 배선 상에 형성된 게이트 절연막;
    상기 게이트 절연막 상에 형성되며, 상기 게이트 전극과 적어도 일부 중첩된 액티브 영역과 상기 제1 캐패시터 전극과 적어도 일부 중첩된 캐패시터 영역을 포함하는 반도체층 패턴;
    상기 반도체층 패턴의 상기 액티브 영역의 일부 위에 형성된 식각 방지막; 그리고
    상기 식각 방지막 위부터 상기 반도체층의 상기 액티브 영역 위에 걸쳐 형성되며 상기 식각 방지막을 사이에 두고 서로 이격된 소스 전극 및 드레인 전극과 상기 반도체층의 상기 캐패시터 영역 위에 형성된 제2 캐패시터 전극을 포함하는 데이터 배선
    을 포함하는 표시 장치.
  2. 제1항에서,
    상기 반도체층 패턴과 상기 데이터 배선은 상기 식각 방지막과 겹치는 부분을 제외하고 서로 동일한 패턴으로 형성된 표시 장치.
  3. 제2항에서,
    상기 식각 방지막은 상기 반도체층 패턴 및 상기 데이터 배선 중 하나 이상과 서로 다른 식각 선택비를 갖는 표시 장치.
  4. 제2항에서,
    상기 게이트 배선은 제1 연결 라인을 더 포함하고,
    상기 데이터 배선은 상기 제1 연결 라인과 적어도 일부 중첩된 제2 연결 라인을 더 포함하며,
    상기 반도체층 패턴은 상기 제2 연결 라인 아래에 배치된 연결 영역을 더 포함하는 표시 장치.
  5. 제4항에서,
    상기 제1 연결 라인과 상기 제2 연결 라인 사이에서 상기 게이트 절연막과 상기 반도체층 패턴의 상기 연결 영역을 함께 관통하는 연결 접촉 구멍을 더 포함하며,
    상기 연결 접촉 구멍을 통해 상기 제1 연결 라인과 상기 제2 연결 라인이 서로 접촉된 표시 장치.
  6. 제5항에서,
    상기 데이터 배선의 상기 제2 연결 라인과 상기 반도체층 패턴의 상기 연결 영역은 상기 연결 접촉 구멍을 제외하고 서로 동일한 패턴으로 형성된 표시 장치.
  7. 제4항에서,
    상기 데이터 배선의 상기 제2 연결 라인과 상기 반도체층 패턴의 상기 연결 영역은 서로 동일한 패턴으로 형성된 표시 장치.
  8. 제7항에서,
    상기 데이터 배선 위에 형성된 평탄화막을 더 포함하며,
    상기 평탄화막을 관통하여 상기 드레인 전극의 일부를 드러내는 드레인 접촉 구멍과, 상기 평탄화막을 관통하여 상기 제2 캐패시터 전극의 일부를 드러내는 캐패시터 접촉 구멍을 더 포함하는 표시 장치.
  9. 제8항에서,
    상기 드레인 접촉 구멍 및 상기 캐패시터 접촉 구멍을 통해 상기 드레인 전극 및 상기 제2 캐패시터 전극과 각각 접촉된 화소 전극을 더 포함하는 표시 장치.
  10. 제8항에서,
    상기 평탄화막 및 상기 게이트 절연막을 관통하여 상기 제1 연결 라인의 일부를 드러내는 제1 연결 접촉 구멍과, 상기 평탄화막을 관통하여 제2 연결 라인의 일부를 드러내는 제2 연결 접촉 구멍을 포함하는 표시 장치.
  11. 제10항에서,
    상기 평탄화막 위에 형성되며, 상기 제1 연결 접촉 구멍과 상기 제2 연결 접촉 구멍을 통해 상기 제1 연결 라인과 상기 제2 연결 라인을 서로 연결하는 연결 부재를 더 포함하는 표시 장치.
  12. 제1항 내지 제11항 어느 한 항에서,
    상기 반도체층 패턴은 산화물 반도체로 만들어진 표시 장치.
  13. 제12항에서,
    상기 반도체층은 갈륨(Ga), 인듐(In), 아연(Zn), 하프늄(Hf), 및 주석(Sn) 중에서 하나 이상의 원소와 산소(O)를 포함하는 표시 장치.
  14. 기판을 마련하는 단계;
    상기 기판 상에 게이트 전극 및 제1 캐패시터 전극을 포함하는 게이트 배선을 형성하는 단계;
    상기 게이트 배선 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 반도체층을 형성하는 단계;
    상기 반도체층 상에 상기 게이트 전극의 일부와 중첩되도록 식각 방지막을 형성하는 단계;
    상기 식각 방지막 위부터 상기 반도체층 위에 걸쳐 데이터 금속층을 형성하는 단계; 그리고
    상기 데이터 금속층 및 상기 반도체층을 함께 패터닝하여, 소스 전극, 드레인 전극, 및 제2 캐패시터 전극을 포함하는 데이터 배선과, 액티브 영역 및 캐패시터 영역을 포함하는 반도체층 패턴을 형성하는 단계
    를 포함하는 표시 장치 제조 방법.
  15. 제14항에서,
    상기 반도체층 패턴의 상기 액티브 영역은 상기 게이트 전극과 적어도 일부 중첩되며,
    상기 소스 전극과 상기 드레인 전극은 상기 식각 방지막 위부터 상기 반도체층의 상기 액티브 영역 위에 걸쳐 형성되고,
    상기 소스 전극과 상기 드레인 전극은 상기 식각 방지막을 사이에 두고 서로 이격되는 표시 장치 제조 방법.
  16. 제15항에서,
    상기 반도체층 패턴과 상기 데이터 배선은 상기 식각 방지막과 겹치는 부분을 제외하고 서로 동일한 패턴으로 형성되는 표시 장치 제조 방법.
  17. 제16항에서,
    상기 식각 방지막은 상기 반도체층 패턴 및 상기 데이터 배선 중 하나 이상과 서로 다른 식각 선택비를 갖는 표시 장치 제조 방법.
  18. 제17항에서,
    상기 데이터 배선과 상기 반도체층 패턴은 하나의 마스크를 이용한 사진 식각 공정을 통해 함께 형성되는 표시 장치 제조 방법.
  19. 제18항에서,
    상기 게이트 배선은 제1 연결 라인을 더 포함하고,
    상기 데이터 배선은 상기 제1 연결 라인과 적어도 일부 중첩되는 제2 연결 라인을 더 포함하며,
    상기 반도체층 패턴은 상기 제2 연결 라인 아래에 배치되는 연결 영역을 더 포함하는 표시 장치 제조 방법.
  20. 제19항에서,
    상기 데이터 금속층을 형성하기 전에 상기 반도체층과 상기 게이트 절연막을 함께 관통하여 상기 제1 연결 라인의 일부를 드러내는 연결 접촉 구멍을 형성하는 단계를 더 포함하는 표시 장치 제조 방법.
  21. 제20항에서,
    상기 제2 연결 라인은 상기 연결 접촉 구멍을 통해 상기 제1 연결 라인과 접촉되는 표시 장치 제조 방법.
  22. 제20항에서,
    상기 데이터 배선의 상기 제2 연결 라인과 상기 반도체층 패턴의 상기 연결 영역은 상기 연결 접촉 구멍을 제외하고 서로 동일한 패턴으로 형성되는 표시 장치 제조 방법.
  23. 제19항에서,
    상기 데이터 배선의 상기 제2 연결 라인과 상기 반도체층 패턴의 상기 연결 영역은 서로 동일한 패턴으로 형성되는 표시 장치 제조 방법.
  24. 제23항에서,
    상기 데이터 배선 위에 형성되는 평탄화막을 형성하는 단계; 및
    상기 평탄화막을 관통하여 상기 드레인 전극의 일부를 드러내는 드레인 접촉 구멍과 상기 제2 캐패시터 전극의 일부를 드러내는 캐패시터 접촉 구멍을 형성하는 단계를 더 포함하는 표시 장치 제조 방법.
  25. 제24항에서,
    상기 평탄화막 위에 화소 전극을 형성하는 단계를 더 포함하며,
    상기 화소 전극은 상기 드레인 접촉 구멍 및 상기 캐패시터 접촉 구멍을 통해 상기 드레인 전극 및 상기 제2 캐패시터 전극과 각각 접촉되는 표시 장치 제조 방법.
  26. 제24항에서,
    상기 드레인 접촉 구멍 및 상기 캐패시터 접촉 구멍을 형성할 때, 상기 평탄화막 및 상기 게이트 절연막을 관통하여 상기 제1 연결 라인의 일부를 드러내는 제1 연결 접촉 구멍과 상기 평탄화막을 관통하여 제2 연결 라인의 일부를 드러내는 제2 연결 접촉 구멍을 함께 형성하는 표시 장치 제조 방법.
  27. 제26항에서,
    상기 화소 전극을 형성할 때, 상기 평탄화막 위에 상기 제1 연결 접촉 구멍과 상기 제2 연결 접촉 구멍을 통해 상기 제1 연결 라인과 상기 제2 연결 라인을 서로 연결하는 연결 부재를 함께 형성하는 표시 장치 제조 방법.
  28. 제14항 내지 제27항 어느 한 항에서,
    상기 반도체층 패턴은 산화물 반도체로 만들어진 표시 장치 제조 방법.
  29. 제28항에서,
    상기 반도체층은 갈륨(Ga), 인듐(In), 아연(Zn), 하프늄(Hf), 및 주석(Sn) 중에서 하나 이상의 원소와 산소(O)를 포함하는 표시 장치 제조 방법.
KR1020100101414A 2010-10-18 2010-10-18 표시 장치 및 그 제조 방법 Ceased KR20120039947A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100101414A KR20120039947A (ko) 2010-10-18 2010-10-18 표시 장치 및 그 제조 방법
JP2011005003A JP2012089814A (ja) 2010-10-18 2011-01-13 表示装置及びその製造方法
US13/092,846 US8772775B2 (en) 2010-10-18 2011-04-22 Display device and method for manufacturing the same
US14/281,146 US8877534B2 (en) 2010-10-18 2014-05-19 Display device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100101414A KR20120039947A (ko) 2010-10-18 2010-10-18 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20120039947A true KR20120039947A (ko) 2012-04-26

Family

ID=45933365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100101414A Ceased KR20120039947A (ko) 2010-10-18 2010-10-18 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (2) US8772775B2 (ko)
JP (1) JP2012089814A (ko)
KR (1) KR20120039947A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9589990B2 (en) 2014-06-30 2017-03-07 Shanghai Tianma Micro-electronics Co., Ltd. Thin-film transistor array substrate, manufacturing method therefor and display device thereof
US9960221B2 (en) 2015-04-29 2018-05-01 Samsung Display Co., Ltd. Organic light emitting diode display and manufacturing method thereof
US10108061B2 (en) 2015-10-01 2018-10-23 Samsung Display Co., Ltd. Thin film transistor array substrate and liquid crystal display device including the same

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9018624B2 (en) * 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
WO2014046068A1 (ja) * 2012-09-24 2014-03-27 シャープ株式会社 アクティブマトリックス基板、表示装置、及び、その製造方法
KR102068596B1 (ko) 2013-12-30 2020-01-21 엘지디스플레이 주식회사 유기전계발광표시장치 제조방법
CN103792744A (zh) * 2014-01-23 2014-05-14 深圳市华星光电技术有限公司 存储电容、像素单元及存储电容的制造方法
US10127901B2 (en) 2014-06-13 2018-11-13 Microsoft Technology Licensing, Llc Hyper-structure recurrent neural networks for text-to-speech
KR20160087024A (ko) * 2015-01-12 2016-07-21 삼성디스플레이 주식회사 박막트랜지스터 및 그의 제조방법
JP6995739B2 (ja) * 2015-07-23 2022-01-17 ソウル セミコンダクター カンパニー リミテッド ディスプレイ装置及びその製造方法
KR102465559B1 (ko) * 2015-12-28 2022-11-11 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
TWI880886B (zh) * 2016-10-07 2025-04-21 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
KR102571610B1 (ko) * 2017-02-13 2023-08-30 삼성디스플레이 주식회사 반도체 장치 및 이의 제조방법
CN110870067B (zh) * 2017-05-29 2024-04-02 芬兰国家技术研究中心股份公司 半导体装置
FR3091027B1 (fr) * 2018-12-21 2022-11-18 Aledia Dispositif optoélectronique
US12125830B2 (en) * 2019-07-01 2024-10-22 Lg Electronics Inc. Display device using micro LED, and manufacturing method therefor
CN110571226B (zh) * 2019-09-05 2021-03-16 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603847B1 (ko) 2000-02-25 2006-07-24 엘지.필립스 엘시디 주식회사 액정 표시장치 및 액정 표시장치 제조방법
JP2002280567A (ja) * 2001-03-22 2002-09-27 Display Technologies Inc 表示装置用アレイ基板の製造方法
KR100870016B1 (ko) * 2002-08-21 2008-11-21 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
JP2004226890A (ja) * 2003-01-27 2004-08-12 Fujitsu Display Technologies Corp 液晶表示装置とその製造方法
US7220611B2 (en) * 2003-10-14 2007-05-22 Lg.Philips Lcd Co., Ltd. Liquid crystal display panel and fabricating method thereof
KR100585873B1 (ko) 2003-11-03 2006-06-07 엘지.필립스 엘시디 주식회사 폴리실리콘 액정표시소자 및 그 제조방법
JP5087825B2 (ja) * 2005-07-27 2012-12-05 カシオ計算機株式会社 アクティブ基板の製造方法
US7768008B2 (en) * 2007-11-13 2010-08-03 Toppan Printing Co., Ltd. Thin film transistor, method for manufacturing the same and display using the same
JP2009171890A (ja) * 2008-01-24 2009-08-06 Tsukishima Foods Industry Co Ltd 抗酸化パン及び菓子
KR101463028B1 (ko) 2008-06-30 2014-11-19 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
KR101563527B1 (ko) * 2008-09-19 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5685805B2 (ja) * 2009-07-23 2015-03-18 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、および電子機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9589990B2 (en) 2014-06-30 2017-03-07 Shanghai Tianma Micro-electronics Co., Ltd. Thin-film transistor array substrate, manufacturing method therefor and display device thereof
US9960221B2 (en) 2015-04-29 2018-05-01 Samsung Display Co., Ltd. Organic light emitting diode display and manufacturing method thereof
US10868097B2 (en) 2015-04-29 2020-12-15 Samsung Display Co., Ltd. Organic light emitting diode display and manufacturing method thereof
US11839113B2 (en) 2015-04-29 2023-12-05 Samsung Display Co., Ltd. Organic light emitting diode display and manufacturing method thereof
US10108061B2 (en) 2015-10-01 2018-10-23 Samsung Display Co., Ltd. Thin film transistor array substrate and liquid crystal display device including the same

Also Published As

Publication number Publication date
US20120091460A1 (en) 2012-04-19
US8772775B2 (en) 2014-07-08
JP2012089814A (ja) 2012-05-10
US20140256076A1 (en) 2014-09-11
US8877534B2 (en) 2014-11-04

Similar Documents

Publication Publication Date Title
KR20120039947A (ko) 표시 장치 및 그 제조 방법
JP5863272B2 (ja) ディスプレイ装置及びその製造方法
KR101233348B1 (ko) 표시 장치 및 그 제조 방법
KR101346874B1 (ko) 반도체 장치 및 그 제조 방법
US8183097B2 (en) Thin-film transistor substrate and method of manufacturing the same
US20170090229A1 (en) Semiconductor device, display device and method for manufacturing semiconductor device
WO2015081652A1 (zh) 阵列基板及其制作方法、显示装置
WO2016061940A1 (zh) 薄膜晶体管阵列基板及其制作方法、显示装置
KR102651358B1 (ko) 미러 기판의 제조 방법 및 이를 갖는 표시 장치
US9741861B2 (en) Display device and method for manufacturing the same
CN110197831B (zh) 一种阵列基板及其制作方法和显示面板
US8618538B2 (en) Thin film transistor array panel and manufacturing method thereof
KR101978789B1 (ko) 표시장치용 어레이 기판 및 그의 제조 방법
US9035364B2 (en) Active device and fabricating method thereof
KR101810575B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
WO2018014248A1 (zh) 薄膜晶体管制造方法、tft阵列基板及柔性显示屏
KR101026797B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
WO2018185967A1 (ja) 薄膜トランジスタ基板及びその製造方法
KR101012786B1 (ko) 액정 표시 장치
KR100986907B1 (ko) 액정 디스플레이 패널 제조방법 및 그에 의해 제조된 액정 디스플레이 패널
KR20050102442A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20101018

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120726

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20151016

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20101018

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170227

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20170608

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20170227

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I