KR20120046868A - 반도체 메모리 장치, 반도체 시스템 및 데이터 감지방법 - Google Patents

반도체 메모리 장치, 반도체 시스템 및 데이터 감지방법 Download PDF

Info

Publication number
KR20120046868A
KR20120046868A KR1020100106808A KR20100106808A KR20120046868A KR 20120046868 A KR20120046868 A KR 20120046868A KR 1020100106808 A KR1020100106808 A KR 1020100106808A KR 20100106808 A KR20100106808 A KR 20100106808A KR 20120046868 A KR20120046868 A KR 20120046868A
Authority
KR
South Korea
Prior art keywords
data
code
counting
codes
bias control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020100106808A
Other languages
English (en)
Inventor
류승한
신범주
이정우
전명운
Original Assignee
에스케이하이닉스 주식회사
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사, 서울대학교산학협력단 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100106808A priority Critical patent/KR20120046868A/ko
Priority to US12/983,122 priority patent/US20120110401A1/en
Publication of KR20120046868A publication Critical patent/KR20120046868A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5644—Multilevel memory comprising counting devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

반도체 메모리 장치는, 복수의 입력 데이터의 각 프로그래밍 레벨을 카운팅 하여, 각각의 프로그래밍 레벨의 개수에 대응하는 코드값을 갖는 복수의 제1 데이터 카운팅 코드를 출력하는 제1 데이터 카운팅부와, 복수의 입력 데이터가 프로그래밍된 메모리 블록의 데이터를 복수의 읽기 바이어스 신호의 전압레벨을 기준으로 하여 감지하고 그 감지결과를 복수의 출력 데이터로서 출력하는 데이터 읽기부와, 복수의 출력 데이터의 각 프로그래밍 레벨을 카운팅 하여, 각각의 프로그래밍 레벨의 개수에 대응하는 코드값을 갖는 복수의 제2 데이터 카운팅 코드를 출력하는 제2 데이터 카운팅부와, 복수의 제1 데이터 카운팅 코드 및 복수의 제2 데이터 카운팅 코드를 비교하여 그 비교결과에 대응하는 코드값을 갖는 바이어스 제어코드를 출력하는 읽기 바이어스 제어부와, 바이어스 제어코드의 코드값에 따라 전압레벨이 조절되는 복수의 읽기 바이어스 신호를 생성하는 읽기 바이어스 생성부를 포함한다.

Description

반도체 메모리 장치, 반도체 시스템 및 데이터 감지방법{SEMICONDUCTOR MEMORY APPARATUS, SEMICONDUCTOR SYSTEM AND METHOD OF SENSING DATA}
본 발명은 반도체 장치에 관한 것으로서, 데이터를 신뢰성 있게 감지하는 기술에 관한 것이다.
반도체 메모리 장치 중 플래시 메모리 장치는 집적도 향상을 위해서 하나의 메모리 셀에 멀티 비트를 저장하는 MLC(Multi Level Cell)로 구성될 수 있다. 즉, SLC(Single Level Cell)는 1 비트의 데이터를 저장하고, MLC(Multi Level Cell)는 2비트 이상의 데이터를 저장하게 된다.
SLC(Single Level Cell)는 프로그래밍 레벨에 따라 서로 다른 2개의 데이터 분포를 가지지만, 3비트의 데이터를 저장하는 MLC(Multi Level Cell)는 프로그래밍 레벨에 따라 서로 다른 8개의 데이터 분포를 가지게 된다.
MLC(Multi Level Cell)는 SLC(Single Level Cell)에 비해서 더 세밀한 데이터 분포를 가지도록 프로그래밍 되므로, MLC(Multi Level Cell)에 저장된 데이터를 감지하는 경우, SLC(Single Level Cell)에 비해 상대적으로 더 많은 에러확률을 가지게 된다. 일정량의 에러는 ECC(Error Correction Code)를 통해서 보정될 수 있다. 하지만, ECC를 통해서 보정할 수 있는 에러의 크기는 한정되어 있으므로, MLC(Multi Level Cell)의 데이터를 감지할 때 데이터 에러확률을 근본적으로 감소시키는 기술이 요구되고 있다.
본 발명은 메모리 셀에 저장된 데이터를 감지할 때 에러확률을 효율적으로 감소시킬 수 있는 반도체 메모리 장치, 반도체 시스템 및 데이터 감지방법을 제공한다.
본 발명의 일 실시예에 따르면, 복수의 입력 데이터의 각 프로그래밍 레벨을 카운팅 하여, 각각의 프로그래밍 레벨의 개수에 대응하는 코드값을 갖는 복수의 제1 데이터 카운팅 코드를 출력하는 제1 데이터 카운팅부; 상기 복수의 입력 데이터가 프로그래밍된 메모리 블록의 데이터를 복수의 읽기 바이어스 신호의 전압레벨을 기준으로 하여 감지하고 그 감지결과를 복수의 출력 데이터로서 출력하는 데이터 읽기부; 상기 복수의 출력 데이터의 각 프로그래밍 레벨을 카운팅 하여, 각각의 프로그래밍 레벨의 개수에 대응하는 코드값을 갖는 복수의 제2 데이터 카운팅 코드를 출력하는 제2 데이터 카운팅부; 상기 복수의 제1 데이터 카운팅 코드 및 상기 복수의 제2 데이터 카운팅 코드를 비교하여 그 비교결과에 대응하는 코드값을 갖는 바이어스 제어코드를 출력하는 읽기 바이어스 제어부; 및 상기 바이어스 제어코드의 코드값에 따라 전압레벨이 조절되는 상기 복수의 읽기 바이어스 신호를 생성하는 읽기 바이어스 생성부;를 포함하는 반도체 메모리 장치가 제공된다.
또한, 본 발명의 다른 실시예에 따르면, 복수의 입력 데이터의 각 프로그래밍 레벨을 카운팅 하여, 각각의 프로그래밍 레벨의 개수에 대응하는 코드값을 갖는 복수의 제1 데이터 카운팅 코드를 출력하는 제1 데이터 카운팅부; 상기 복수의 입력 데이터가 프로그래밍된 메모리 블록의 데이터를 복수의 읽기 바이어스 신호의 전압레벨을 기준으로 하여 감지하고 그 감지결과를 복수의 출력 데이터로서 출력하는 데이터 읽기부; 상기 복수의 출력 데이터의 각 프로그래밍 레벨을 카운팅 하여, 각각의 프로그래밍 레벨의 개수에 대응하는 코드값을 갖는 복수의 제2 데이터 카운팅 코드를 출력하는 제2 데이터 카운팅부; 상기 복수의 제1 데이터 카운팅 코드 및 상기 복수의 제2 데이터 카운팅 코드의 코드값 차이에 각각 대응하는 레벨을 갖는 옵셋 전압(Offset Voltage)이 설정된 룩업 테이블(Look Up Table)을 저장하고 있으며, 상기 룩업 테이블(Look Up Table)에 따라 바이어스 제어코드의 코드값을 조절하여 출력하는 읽기 바이어스 제어부; 및 상기 바이어스 제어코드의 코드값에 따라 전압레벨이 조절되는 상기 복수의 읽기 바이어스 신호를 생성하는 읽기 바이어스 생성부;를 포함하는 반도체 메모리 장치가 제공된다.
또한, 본 발명의 또 다른 실시예에 따르면, 메모리 컨트롤러와 반도체 메모리 장치를 포함하는 반도체 시스템에 있어서, 상기 반도체 메모리 장치는, 복수의 입력 데이터가 각 데이터 값에 따라 서로 다른 프로그래밍 레벨로 프로그래밍된 메모리 블록; 상기 메모리 블록에 저장된 데이터를 복수의 읽기 바이어스 신호의 전압레벨을 기준으로 하여 감지하고 그 감지결과를 복수의 출력 데이터로서 출력하는 데이터 읽기부; 및 바이어스 제어코드의 코드값에 따라 전압레벨이 조절되는 상기 복수의 읽기 바이어스 신호를 생성하는 읽기 바이어스 생성부;를 포함하며, 상기 메모리 컨트롤러는, 상기 복수의 입력 데이터의 각 프로그래밍 레벨을 카운팅 하여, 각각의 프로그래밍 레벨의 개수에 대응하는 코드값을 갖는 복수의 제1 데이터 카운팅 코드를 출력하는 제1 데이터 카운팅부; 상기 복수의 출력 데이터의 각 프로그래밍 레벨을 카운팅 하여, 각각의 프로그래밍 레벨의 개수에 대응하는 코드값을 갖는 복수의 제2 데이터 카운팅 코드를 출력하는 제2 데이터 카운팅부; 및 상기 복수의 제1 데이터 카운팅 코드 및 상기 복수의 제2 데이터 카운팅 코드를 비교하여 그 비교결과에 대응하는 코드값을 갖는 상기 바이어스 제어코드를 출력하는 읽기 바이어스 제어부를 포함한다.
또한, 본 발명의 또 다른 실시예에 따르면,메모리 컨트롤러와 반도체 메모리 장치를 포함하는 반도체 시스템에 있어서, 상기 반도체 메모리 장치는, 복수의 입력 데이터가 각 데이터 값에 따라 서로 다른 프로그래밍 레벨로 프로그래밍된 메모리 블록; 상기 메모리 블록에 저장된 데이터를 복수의 읽기 바이어스 신호의 전압레벨을 기준으로 하여 감지하고 그 감지결과를 복수의 출력 데이터로서 출력하는 데이터 읽기부; 및 바이어스 제어코드의 코드값에 따라 전압레벨이 조절되는 상기 복수의 읽기 바이어스 신호를 생성하는 읽기 바이어스 생성부;를 포함하며, 상기 메모리 컨트롤러는, 상기 복수의 입력 데이터의 각 프로그래밍 레벨을 카운팅 하여, 각각의 프로그래밍 레벨의 개수에 대응하는 코드값을 갖는 복수의 제1 데이터 카운팅 코드를 출력하는 제1 데이터 카운팅부; 상기 복수의 출력 데이터의 각 프로그래밍 레벨을 카운팅 하여, 각각의 프로그래밍 레벨의 개수에 대응하는 코드값을 갖는 복수의 제2 데이터 카운팅 코드를 출력하는 제2 데이터 카운팅부; 및 상기 복수의 제1 데이터 카운팅 코드 및 상기 복수의 제2 데이터 카운팅 코드의 코드값 차이에 각각 대응하는 레벨을 갖는 옵셋 전압(Offset Voltage)이 설정된 룩업 테이블(Look Up Table)을 저장하고 있으며, 상기 룩업 테이블(Look Up Table)에 따라 상기 바이어스 제어코드의 코드값을 조절하여 출력하는 읽기 바이어스 제어부;를 포함한다.
또한, 본 발명의 또 다른 실시예에 따르면, 복수의 입력 데이터의 각 프로그래밍 레벨을 카운팅 하여, 각각의 프로그래밍 레벨의 개수에 대응하는 코드값을 갖는 복수의 제1 데이터 카운팅 코드를 생성하는 단계; 상기 복수의 입력 데이터가 프로그래밍된 메모리 블록의 데이터를 복수의 읽기 바이어스 신호의 전압레벨을 기준으로 하여 감지하고 그 감지결과를 복수의 출력 데이터로서 출력하는 단계; 상기 복수의 출력 데이터의 각 프로그래밍 레벨을 카운팅 하여, 각각의 프로그래밍 레벨의 개수에 대응하는 코드값을 갖는 복수의 제2 데이터 카운팅 코드를 출력하는 단계; 상기 복수의 제1 데이터 카운팅 코드 및 상기 복수의 제2 데이터 카운팅 코드를 비교하여 그 비교결과에 대응하는 코드값을 갖는 바이어스 제어코드를 생성하는 단계; 및 상기 바이어스 제어코드의 코드값에 따라 전압레벨이 조절되는 상기 복수의 읽기 바이어스 신호를 생성하는 단계;를 포함하는 데이터 감지방법이 제공된다.
또한, 본 발명의 또 다른 실시예에 따르면, 복수의 입력 데이터의 각 프로그래밍 레벨을 카운팅 하여, 각각의 프로그래밍 레벨의 개수에 대응하는 코드값을 갖는 복수의 제1 데이터 카운팅 코드를 생성하는 단계; 상기 복수의 입력 데이터가 프로그래밍된 메모리 블록의 데이터를 복수의 읽기 바이어스 신호의 전압레벨을 기준으로 하여 감지하고 그 감지결과를 복수의 출력 데이터로서 출력하는 단계; 상기 복수의 출력 데이터의 각 프로그래밍 레벨을 카운팅 하여, 각각의 프로그래밍 레벨의 개수에 대응하는 코드값을 갖는 복수의 제2 데이터 카운팅 코드를 출력하는 단계; 상기 복수의 제1 데이터 카운팅 코드 및 상기 복수의 제2 데이터 카운팅 코드의 코드값 차이에 각각 대응하는 레벨을 갖는 옵셋 전압(Offset Voltage)이 설정된 룩업 테이블(Look Up Table)에 따라 바이어스 제어코드의 코드값을 조절하는 단계; 및 상기 바이어스 제어코드의 코드값에 따라 전압레벨이 조절되는 상기 복수의 읽기 바이어스 신호를 생성하는 단계;를 포함하는 데이터 감지방법이 제공된다.
도 1은 본 발명의 실시예에 따른 데이터 감지방법을 나타낸 제1 개념도이다.
도 2는 본 발명의 실시예에 따른 데이터 감지방법을 나타낸 제2 개념도이다.
도 3은 도 2의 데이터 에러 개수 및 룩업 테이블(Look Up Table)을 나타낸 도면이다.
도 4는 본 발명의 실시예에 따른 반도체 시스템을 나타낸 구성도이다.
도 5는 도 4의 반도체 시스템의 내부동작을 나타낸 도면이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하기로 한다. 참고적으로, 도면 및 상세한 설명에서 소자, 블록 등을 지칭할 때 사용하는 용어, 기호, 부호등은 필요에 따라 세부단위별로 표기할 수도 있으므로, 동일한 용어, 기호, 부호가 전체회로에서 동일한 소자 등을 지칭하지 않을 수도 있음에 유의하자. 또한, 데이터 신호의 데이터 값은 전압레벨 및 전류크기에 따라 차등적으로 구분하여 단일 비트(Single Bit) 또는 멀티 비트(Multi Bit) 형태로 표기할 수 있다.
반도체 메모리 장치는 입력 데이터의 데이터 값에 따라 서로 다른 프로그래밍 레벨로 프로그래밍 동작을 수행하게 된다. 즉, 입력 데이터가 1비트 데이터 일 경우, 입력 데이터는 데이터 값에 따라 2개의 프로그래밍 레벨로 프로그래밍 되며, 결과적으로 2개의 데이터 분포를 가지게 된다. 또한, 입력 데이터가 3비트 일 경우, 데이터 값에 따라 8개의 프로그래밍 레벨로 프로그래밍 되며, 결과적으로 8개의 데이터 분포를 가지게 된다.
도 1은 본 발명의 실시예에 따른 데이터 감지방법을 나타낸 제1 개념도이다.
도 1은 입력 데이터가 프로그래밍 된 최초상태(Initial State)에 대한 데이터 분포와, 노이즈 및 커플링 등으로 인해서 데이터 분포의 간섭이 발생한 간섭상태(Interference State)에 대한 데이터 분포를 나타내고 있다.
한편, 메모리 셀에 저장된 데이터를 감지할 때 읽기 바이어스 신호(Read Bias)의 전압레벨을 기준으로 하여 프로그래밍 레벨, 즉 데이터 값을 판별하고 있다. 최초상태(Initial State)에서는 제1 데이터 값의 분포와 제2 데이터 값의 분포 사이에 초기 읽기 바이어스 신호(Initial Read Bias)의 전압레벨이 위치하므로 데이터 분포가 계속해서 유지된다고 가정하면, 초기 읽기 바이어스 신호(Initial Read Bias)를 기준으로 하여 데이터를 감지하더라도 에러가 발생하지 않는다. 하지만, 간섭상태(Interference State)와 같이 데이터 분포의 간섭이 발생했을 경우 초기 읽기 바이어스 신호(Initial Read Bias)를 기준으로 하여 데이터를 감지할 경우, 에러확률이 매우 높아지게 된다. 따라서 본 실시예에서는 최초의 제1 및 제2 데이터 값의 개수와, 간섭이 발생한 이후의 제1 및 제2 데이터 값의 개수를 비교하여, 그 비교결과에 따라 읽기 바이어스 신호(Read Bias)의 전압레벨을 조절하는 방식을 통해서 에러확률을 감소시킨다. 즉, 간섭상태(Interference State)와 같이 데이터 분포의 간섭이 발생했을 경우, 초기 읽기 바이어스 신호(Initial Read Bias)의 전압레벨 보다 일정 옵셋 전압이 추가된 최적화 읽기 바이어스 신호(Optimal Read Bias)의 전압레벨을 기준으로 하여 데이터의 값을 감지하게 된다.
이하, 좀 더 구체적인 실시예를 통하여 읽기 바이어스 신호(Read Bias)의 전압레벨을 조절하는 방식에 대해서 상세히 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 데이터 감지방법을 나타낸 제2 개념도이다.
도 2는 멀티 비트 형태의 입력 데이터가 프로그래밍 된 최초상태(Initial State)에 대한 데이터 분포와, 노이즈 및 커플링 등으로 인해서 데이터 분포의 간섭이 발생한 간섭상태(Interference State)에 대한 데이터 분포를 나타내고 있다.
도 2는 각 입력 데이터가 3비트 일 경우를 나타낸 것이므로, 데이터 값에 따라 8개의 프로그래밍 레벨로 프로그래밍 되며, 프로그래밍된 데이터는 8개의 데이터 분포를 형성한다. 따라서 8개의 프로그래밍 레벨로 각각 구분되는 데이터 값을 감지하기 위해서는 총 7개의 읽기 바이어스 신호(Read Bias_0~Read Bias_6)가 필요하다.
최초상태(Initial State)에서는 제1 내지 제8 데이터 값이 각각 250개씩 분포한다고 가정한다. 최초상태(Initial State)에서는 제1 내지 제8 데이터 값의 분포 사이마다 각각의 읽기 바이어스 신호(Read Bias_0~Read Bias_6)의 전압레벨이 위치하므로 데이터 분포가 계속해서 유지된다고 가정하면, 복수의 읽기 바이어스 신호(Read Bias_0~Read Bias_6)를 기준으로 하여 데이터를 감지하더라도 에러가 발생하지 않는다. 하지만, 간섭상태(Interference State)와 같이 데이터 분포의 간섭이 발생했을 경우 기존의 읽기 바이어스 신호(Read Bias_0~Read Bias_6)를 기준으로 하여 데이터를 감지할 경우, 에러확률이 매우 높아지게 된다. 간섭상태(Interference State)에서 기존의 읽기 바이어스 신호(Read Bias_0~Read Bias_6)를 기준으로 하여 데이터를 감지한다고 가정하면, 제1 내지 제8 데이터 값이 각각 250개씩 분포하지 않고 간섭으로 인하여 에러가 발생한 것을 확인할 수 있다. 따라서 본 실시예에서는 최초의 제1 내지 제8 데이터 값의 개수와, 간섭이 발생한 이후의 제1 내지 제8 데이터 값의 개수를 각각 비교하여, 그 비교결과에 따라 복수의 읽기 바이어스 신호(Read Bias_0~Read Bias_6)의 전압레벨을 조절하는 방식을 통해서 에러확률을 감소시킨다. 즉, 간섭상태(Interference State)와 같이 데이터 분포의 간섭이 발생했을 경우, 초기 각 읽기 바이어스 신호(Read Bias_i)의 전압레벨에 일정 옵셋 전압이 추가되어 전압레벨이 조절된 각각의 읽기 바이어스 신호를 기준으로 하여 데이터의 값을 감지하게 된다. 여기에서 옵셋 전압은 마이너스 또는 플러스 전압레벨을 가진다. 이때 특정 읽기 바이어스 신호의 전압레벨만을 선별적으로 조절할 수도 있으나, 에러확률을 감소시킨다는 관점에서는 모든 읽기 바이어스 신호의 전압레벨을 서로 독립적으로 조절하는 것이 가장 바람직하다.
도 3은 도 2의 데이터 에러 개수 및 룩업 테이블(Look Up Table)을 나타낸 도면이다.
도 3은 도 2의 실시예에서 간섭상태(Interference State)와 같이 데이터 분포의 간섭이 발생 했을 경우, 초기 읽기 바이어스 신호(Read Bias_0~Read Bias_6)를 기준으로 하여 데이터를 감지했을 때의 데이터 에러 개수(310)를 도시하였다. 또한, 최초의 제1 내지 제8 데이터 값의 개수와, 간섭이 발생한 이후의 제1 내지 제8 데이터 값의 개수의 차이에 각각 대응하는 레벨을 갖는 옵셋 전압(Offset Voltage)이 설정된 룩업 테이블(320)을 도시하였다. 즉, 미리 설정된 룩업 테이블(320)에 따라 각 읽기 바이어스 신호(Read Bias_i)를 옵셋 전압(Offset Voltage) 만큼 조절하는 방식을 이용할 수 있다.
도 4는 본 발명의 실시예에 따른 반도체 시스템을 나타낸 구성도이다.
본 실시예에 따른 반도체 시스템(1)은 제안하고자 하는 기술적인 사상을 명확하게 설명하기 위한 간략한 구성만을 포함하고 있다.
도 4를 참조하면, 반도체 시스템(1)은 메모리 컨트롤러(1_1)와, 반도체 메모리 장치(1_2)로 구성된다.
반도체 메모리 장치(1_2)는 메모리부(210)와, 데이터 읽기부(220)와, 읽기 바이어스 생성부(230)를 포함한다.
메모리부(210)는 복수의 메모리 블록으로 구분되며, 각 메모리 블록은 복수의 메모리 셀로 구성된다. 본 실시예에서 메모리 셀은 비휘발성 메모리 셀 중에서 대표적인 플래시 메모리 셀이라고 가정한다.
반도체 메모리 장치(1_2)는 입력 데이터의 데이터 값에 따라 서로 다른 프로그래밍 레벨로 프로그래밍 동작을 수행하여, 메모리 블록에 입력 데이터를 저장한다. 따라서, 메모리 블록에는 복수의 입력 데이터(PGM_DATA<1:2000>)가 각 데이터 값에 따라 서로 다른 프로그래밍 레벨로 프로그래밍 되어 있다.
데이터 읽기부(220)는 메모리 블록에 저장된 데이터를 복수의 읽기 바이어스 신호(Read Bias_0~Read Bias_6)의 전압레벨을 기준으로 하여 감지하고 그 감지결과를 복수의 출력 데이터(RD_DATA<1:2000>)로서 출력한다.
읽기 바이어스 생성부(230)는 바이어스 제어코드(CTRL<0:N>)의 코드값에 따라 전압레벨이 조절되는 복수의 읽기 바이어스 신호(Read Bias_0~Read Bias_6)를 생성한다.
또한, 메모리 컨트롤러(1_1)는 제1 데이터 카운팅부(110)와, 제2 데이터 카운팅부(120)와, 읽기 바이어스 제어부(130)를 구비한다.
제1 데이터 카운팅부(110)는 복수의 입력 데이터(PGM_DATA<1:2000>)의 각 프로그래밍 레벨을 카운팅 하여, 각각의 프로그래밍 레벨의 개수에 대응하는 코드값을 갖는 복수의 제1 데이터 카운팅 코드(DCNT0<0:N>~DCNT7<0:N>)를 출력한다.
제2 데이터 카운팅부(120)는 복수의 출력 데이터(RD_DATA<1:2000>)의 각 프로그래밍 레벨을 카운팅 하여, 각각의 프로그래밍 레벨의 개수에 대응하는 코드값을 갖는 복수의 제2 데이터 카운팅 코드(ODCNT0<0:N>~ODCNT7<0:N>)를 출력한다.
읽기 바이어스 제어부(130)는 복수의 제1 데이터 카운팅 코드(DCNT0<0:N>~DCNT7<0:N>) 및 복수의 제2 데이터 카운팅 코드(ODCNT0<0:N>~ODCNT7<0:N>)를 비교하여 그 비교결과에 대응하는 코드값을 갖는 바이어스 제어코드(CTRL<0:N>)를 출력한다.
한편, 읽기 바이어스 제어부(130)는 실시예에 따라 몇 가지 방식으로 구성될 수 있는데, 우선, 읽기 바이어스 제어부(130)는 복수의 제1 데이터 카운팅 코드(DCNT0<0:N>~DCNT7<0:N>) 및 복수의 제2 데이터 카운팅 코드(ODCNT0<0:N>~ODCNT7<0:N>)가 동일할 때까지 비교하고 그 비교결과에 대응하는 코드값을 갖는 바이어스 제어코드(CTRL<0:N>)를 생성하도록 구성될 수 있다. 이와 같은 구성은 에러 수를 최대한 감소시킬 수 있지만, 반복 횟수가 많아질수록 데이터를 최종적으로 감지하는 시간은 다소 길어질 수 있다.
또한, 읽기 바이어스 제어부(130)는 복수의 제1 데이터 카운팅 코드(DCNT0<0:N>~DCNT7<0:N>) 및 복수의 제2 데이터 카운팅 코드(ODCNT0<0:N>~ODCNT7<0:N>)를 미리 설정된 횟수만큼 비교하고 그 비교결과에 대응하는 코드값을 갖는 바이어스 제어코드(CTRL<0:N>)를 생성하도록 구성될 수 있다. 이와 같은 방식은 반복 횟수를 제한시켜서 데이터 감지시간이 과도하게 증가하는 것을 방지할 수 있다.
또한, 읽기 바이어스 제어부(130)는 복수의 제1 데이터 카운팅 코드(DCNT0<0:N>~DCNT7<0:N>) 중 적어도 어느 하나의 제1 데이터 카운팅 코드와, 복수의 제2 데이터 카운팅 코드(ODCNT0<0:N>~ODCNT7<0:N>) 중 적어도 어느 하나의 제2 카운팅 코드를 비교하고 그 비교결과에 대응하는 코드값을 갖는 바이어스 제어코드(CTRL<0:N>)를 생성하도록 구성될 수 있다. 이와 같은 방식은 에러가 많이 발생한 대표적인 데이터 값의 개수만을 비교하여 해당 읽기 바이어스 신호(Read Bias_i)가 조절되도록 바이어스 제어코드(CTRL<0:N>)의 코드값을 결정한다.
한편, 읽기 바이어스 제어부(130)는 미리 설정된 룩업 테이블(Look Up Table)을 저장하도록 구성될 수 있다. 즉, 이때 룩업 테이블(Look Up Table)은 복수의 제1 데이터 카운팅 코드(DCNT0<0:N>~DCNT7<0:N>) 및 복수의 제2 데이터 카운팅 코드(ODCNT0<0:N>~ODCNT7<0:N>)의 코드값 차이에 각각 대응하는 레벨을 갖는 옵셋 전압(Offset Voltage)이 설정되어 있으며, 읽기 바이어스 제어부(130)는 룩업 테이블(Look Up Table)에 따라 바이어스 제어코드(CTRL<0:N>)의 코드값을 조절하여 출력한다. 이와 같은 방식은 미리 최적화된 룩업 테이블(Look Up Table)을 통해서 한 번의 비교동작으로 최적의 바이어스 제어코드(CTRL<0:N>)를 결정할 수 있다.
도 5는 도 4의 반도체 시스템의 내부동작을 나타낸 도면이다.
도 5는 반복적인 비교동작을 통해서 최적화된 읽기 바이어스 신호(Read Bias_i)를 생성하는 예를 나타낸 것이다.
첫 번째 읽기 바이어스 신호(1)는 최초의 읽기 바이어스 신호의 전압레벨을 나타낸 것이다. 두 번째 읽기 바이어스 신호(2)는 첫 번째 읽기 바이어스 신호(1)보다 큰 레벨을 갖도록 조절되었다. 세 번째 읽기 바이어스 신호(3)는 두 번째 읽기 바이어스 신호(2)보다 작은 레벨을 갖도록 조절되었다. 마지막으로 위와 같은 반복적인 동작을 통해서 최적화된 네 번째 읽기 바이어스 신호(4)의 전압레벨이 결정된다.
참고적으로 상술한 반도체 시스템(1)은 메모리 컨트롤러(1_1) 및 반도체 메모리 장치(1_2)의 결합을 통해서 하나의 시스템을 구성하고 있으나, 집적도 향상 및 성능을 개선을 위해서 메모리 컨트롤러(1_1)에 포함된 제1 데이터 카운팅부(110), 제2 데이터 카운팅부(120) 및 읽기 바이어스 제어부(130)가 모두 반도체 메모리 장치(1_2)에 포함되도록 하여 SOC(System On Chip) 형태의 반도체 메모리 장치를 구성할 수도 있을 것이다.
상술한 바와 같이 데이터 감지방법은, 복수의 입력 데이터의 각 프로그래밍 레벨을 카운팅 하여, 각각의 프로그래밍 레벨의 개수에 대응하는 코드값을 갖는 복수의 제1 데이터 카운팅 코드를 생성하는 단계와, 복수의 입력 데이터가 프로그래밍된 메모리 블록의 데이터를 복수의 읽기 바이어스 신호의 전압레벨을 기준으로 하여 감지하고 그 감지결과를 복수의 출력 데이터로서 출력하는 단계와, 복수의 출력 데이터의 각 프로그래밍 레벨을 카운팅 하여, 각각의 프로그래밍 레벨의 개수에 대응하는 코드값을 갖는 복수의 제2 데이터 카운팅 코드를 출력하는 단계와, 복수의 제1 데이터 카운팅 코드 및 상기 복수의 제2 데이터 카운팅 코드를 비교하여 그 비교결과에 대응하는 코드값을 갖는 바이어스 제어코드를 생성하는 단계와, 바이어스 제어코드의 코드값에 따라 전압레벨이 조절되는 복수의 읽기 바이어스 신호를 생성하는 단계를 포함한다.
또한, 데이터 감지방법은, 복수의 입력 데이터의 각 프로그래밍 레벨을 카운팅 하여, 각각의 프로그래밍 레벨의 개수에 대응하는 코드값을 갖는 복수의 제1 데이터 카운팅 코드를 생성하는 단계와, 복수의 입력 데이터가 프로그래밍된 메모리 블록의 데이터를 복수의 읽기 바이어스 신호의 전압레벨을 기준으로 하여 감지하고 그 감지결과를 복수의 출력 데이터로서 출력하는 단계와, 복수의 출력 데이터의 각 프로그래밍 레벨을 카운팅 하여, 각각의 프로그래밍 레벨의 개수에 대응하는 코드값을 갖는 복수의 제2 데이터 카운팅 코드를 출력하는 단계와, 복수의 제1 데이터 카운팅 코드 및 복수의 제2 데이터 카운팅 코드의 코드값 차이에 각각 대응하는 레벨을 갖는 옵셋 전압(Offset Voltage)이 설정된 룩업 테이블(Look Up Table)에 따라 바이어스 제어코드의 코드값을 조절하는 단계와, 바이어스 제어코드의 코드값에 따라 전압레벨이 조절되는 복수의 읽기 바이어스 신호를 생성하는 단계를 포함한다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
1 : 반도체 시스템
1_1 : 메모리 컨트롤러
1_2 : 반도체 메모리 장치

Claims (19)

  1. 입력 데이터의 데이터 값에 따라 서로 다른 프로그래밍 레벨로 프로그래밍 동작을 수행하는 반도체 메모리 장치에 있어서,
    복수의 입력 데이터의 각 프로그래밍 레벨을 카운팅 하여, 각각의 프로그래밍 레벨의 개수에 대응하는 코드값을 갖는 복수의 제1 데이터 카운팅 코드를 출력하는 제1 데이터 카운팅부;
    상기 복수의 입력 데이터가 프로그래밍된 메모리 블록의 데이터를 복수의 읽기 바이어스 신호의 전압레벨을 기준으로 하여 감지하고 그 감지결과를 복수의 출력 데이터로서 출력하는 데이터 읽기부;
    상기 복수의 출력 데이터의 각 프로그래밍 레벨을 카운팅 하여, 각각의 프로그래밍 레벨의 개수에 대응하는 코드값을 갖는 복수의 제2 데이터 카운팅 코드를 출력하는 제2 데이터 카운팅부;
    상기 복수의 제1 데이터 카운팅 코드 및 상기 복수의 제2 데이터 카운팅 코드를 비교하여 그 비교결과에 대응하는 코드값을 갖는 바이어스 제어코드를 출력하는 읽기 바이어스 제어부; 및
    상기 바이어스 제어코드의 코드값에 따라 전압레벨이 조절되는 상기 복수의 읽기 바이어스 신호를 생성하는 읽기 바이어스 생성부;
    를 포함하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    상기 입력 데이터는 멀티 비트 데이터인 것을 특징으로 하는 반도체 메모리 장치.
  3. 제1항에 있어서,
    상기 읽기 바이어스 제어부는,
    상기 복수의 제1 데이터 카운팅 코드 및 상기 복수의 제2 데이터 카운팅 코드가 동일할 때까지 비교하고 그 비교결과에 대응하는 코드값을 갖는 상기 바이어스 제어코드를 생성하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제1항에 있어서,
    상기 읽기 바이어스 제어부는,
    상기 복수의 제1 데이터 카운팅 코드 및 상기 복수의 제2 데이터 카운팅 코드를 미리 설정된 횟수만큼 비교하고 그 비교결과에 대응하는 코드값을 갖는 상기 바이어스 제어코드를 생성하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제1항에 있어서,
    상기 읽기 바이어스 제어부는,
    상기 복수의 제1 데이터 카운팅 코드 중 적어도 어느 하나의 제1 데이터 카운팅 코드와, 상기 복수의 제2 데이터 카운팅 코드 중 적어도 어느 하나의 제2 카운팅 코드를 비교하고 그 비교결과에 대응하는 코드값을 갖는 상기 바이어스 제어코드를 생성하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 입력 데이터의 데이터 값에 따라 서로 다른 프로그래밍 레벨로 프로그래밍 동작을 수행하는 반도체 메모리 장치에 있어서,
    복수의 입력 데이터의 각 프로그래밍 레벨을 카운팅 하여, 각각의 프로그래밍 레벨의 개수에 대응하는 코드값을 갖는 복수의 제1 데이터 카운팅 코드를 출력하는 제1 데이터 카운팅부;
    상기 복수의 입력 데이터가 프로그래밍된 메모리 블록의 데이터를 복수의 읽기 바이어스 신호의 전압레벨을 기준으로 하여 감지하고 그 감지결과를 복수의 출력 데이터로서 출력하는 데이터 읽기부;
    상기 복수의 출력 데이터의 각 프로그래밍 레벨을 카운팅 하여, 각각의 프로그래밍 레벨의 개수에 대응하는 코드값을 갖는 복수의 제2 데이터 카운팅 코드를 출력하는 제2 데이터 카운팅부;
    상기 복수의 제1 데이터 카운팅 코드 및 상기 복수의 제2 데이터 카운팅 코드의 코드값 차이에 각각 대응하는 레벨을 갖는 옵셋 전압(Offset Voltage)이 설정된 룩업 테이블(Look Up Table)을 저장하고 있으며, 상기 룩업 테이블(Look Up Table)에 따라 바이어스 제어코드의 코드값을 조절하여 출력하는 읽기 바이어스 제어부; 및
    상기 바이어스 제어코드의 코드값에 따라 전압레벨이 조절되는 상기 복수의 읽기 바이어스 신호를 생성하는 읽기 바이어스 생성부;
    를 포함하는 반도체 메모리 장치.
  7. 제6항에 있어서,
    상기 입력 데이터는 멀티 비트 데이터인 것을 특징으로 하는 반도체 메모리 장치.
  8. 메모리 컨트롤러와 반도체 메모리 장치를 포함하는 반도체 시스템에 있어서,
    상기 반도체 메모리 장치는,
    복수의 입력 데이터가 각 데이터 값에 따라 서로 다른 프로그래밍 레벨로 프로그래밍된 메모리 블록;
    상기 메모리 블록에 저장된 데이터를 복수의 읽기 바이어스 신호의 전압레벨을 기준으로 하여 감지하고 그 감지결과를 복수의 출력 데이터로서 출력하는 데이터 읽기부; 및
    바이어스 제어코드의 코드값에 따라 전압레벨이 조절되는 상기 복수의 읽기 바이어스 신호를 생성하는 읽기 바이어스 생성부;를 포함하며,
    상기 메모리 컨트롤러는,
    상기 복수의 입력 데이터의 각 프로그래밍 레벨을 카운팅 하여, 각각의 프로그래밍 레벨의 개수에 대응하는 코드값을 갖는 복수의 제1 데이터 카운팅 코드를 출력하는 제1 데이터 카운팅부;
    상기 복수의 출력 데이터의 각 프로그래밍 레벨을 카운팅 하여, 각각의 프로그래밍 레벨의 개수에 대응하는 코드값을 갖는 복수의 제2 데이터 카운팅 코드를 출력하는 제2 데이터 카운팅부; 및
    상기 복수의 제1 데이터 카운팅 코드 및 상기 복수의 제2 데이터 카운팅 코드를 비교하여 그 비교결과에 대응하는 코드값을 갖는 상기 바이어스 제어코드를 출력하는 읽기 바이어스 제어부;를 포함하는 것을 특징으로 하는 반도체 시스템.
  9. 제8항에 있어서,
    상기 입력 데이터는 멀티 비트 데이터인 것을 특징으로 하는 반도체 시스템.
  10. 제8항에 있어서,
    상기 읽기 바이어스 제어부는,
    상기 복수의 제1 데이터 카운팅 코드 및 상기 복수의 제2 데이터 카운팅 코드가 동일할 때까지 비교하고 그 비교결과에 대응하는 코드값을 갖는 상기 바이어스 제어코드를 생성하는 것을 특징으로 하는 반도체 시스템.
  11. 제8항에 있어서,
    상기 읽기 바이어스 제어부는,
    상기 복수의 제1 데이터 카운팅 코드 및 상기 복수의 제2 데이터 카운팅 코드를 미리 설정된 횟수만큼 비교하고 그 비교결과에 대응하는 코드값을 갖는 상기 바이어스 제어코드를 생성하는 것을 특징으로 하는 반도체 시스템.
  12. 제8항에 있어서,
    상기 읽기 바이어스 제어부는,
    상기 복수의 제1 데이터 카운팅 코드 중 적어도 어느 하나의 제1 데이터 카운팅 코드와, 상기 복수의 제2 데이터 카운팅 코드 중 적어도 어느 하나의 제2 카운팅 코드를 비교하고 그 비교결과에 대응하는 코드값을 갖는 상기 바이어스 제어코드를 생성하는 것을 특징으로 하는 반도체 시스템.
  13. 메모리 컨트롤러와 반도체 메모리 장치를 포함하는 반도체 시스템에 있어서,
    상기 반도체 메모리 장치는,
    복수의 입력 데이터가 각 데이터 값에 따라 서로 다른 프로그래밍 레벨로 프로그래밍된 메모리 블록;
    상기 메모리 블록에 저장된 데이터를 복수의 읽기 바이어스 신호의 전압레벨을 기준으로 하여 감지하고 그 감지결과를 복수의 출력 데이터로서 출력하는 데이터 읽기부; 및
    바이어스 제어코드의 코드값에 따라 전압레벨이 조절되는 상기 복수의 읽기 바이어스 신호를 생성하는 읽기 바이어스 생성부;를 포함하며,
    상기 메모리 컨트롤러는,
    상기 복수의 입력 데이터의 각 프로그래밍 레벨을 카운팅 하여, 각각의 프로그래밍 레벨의 개수에 대응하는 코드값을 갖는 복수의 제1 데이터 카운팅 코드를 출력하는 제1 데이터 카운팅부;
    상기 복수의 출력 데이터의 각 프로그래밍 레벨을 카운팅 하여, 각각의 프로그래밍 레벨의 개수에 대응하는 코드값을 갖는 복수의 제2 데이터 카운팅 코드를 출력하는 제2 데이터 카운팅부; 및
    상기 복수의 제1 데이터 카운팅 코드 및 상기 복수의 제2 데이터 카운팅 코드의 코드값 차이에 각각 대응하는 레벨을 갖는 옵셋 전압(Offset Voltage)이 설정된 룩업 테이블(Look Up Table)을 저장하고 있으며, 상기 룩업 테이블(Look Up Table)에 따라 상기 바이어스 제어코드의 코드값을 조절하여 출력하는 읽기 바이어스 제어부;
    를 포함하는 반도체 시스템.
  14. 제13항에 있어서,
    상기 입력 데이터는 멀티 비트 데이터인 것을 특징으로 하는 반도체 시스템.
  15. 복수의 입력 데이터의 각 프로그래밍 레벨을 카운팅 하여, 각각의 프로그래밍 레벨의 개수에 대응하는 코드값을 갖는 복수의 제1 데이터 카운팅 코드를 생성하는 단계;
    상기 복수의 입력 데이터가 프로그래밍된 메모리 블록의 데이터를 복수의 읽기 바이어스 신호의 전압레벨을 기준으로 하여 감지하고 그 감지결과를 복수의 출력 데이터로서 출력하는 단계;
    상기 복수의 출력 데이터의 각 프로그래밍 레벨을 카운팅 하여, 각각의 프로그래밍 레벨의 개수에 대응하는 코드값을 갖는 복수의 제2 데이터 카운팅 코드를 출력하는 단계;
    상기 복수의 제1 데이터 카운팅 코드 및 상기 복수의 제2 데이터 카운팅 코드를 비교하여 그 비교결과에 대응하는 코드값을 갖는 바이어스 제어코드를 생성하는 단계; 및
    상기 바이어스 제어코드의 코드값에 따라 전압레벨이 조절되는 상기 복수의 읽기 바이어스 신호를 생성하는 단계;
    를 포함하는 데이터 감지방법.
  16. 제15항에 있어서,
    상기 바이어스 제어코드를 생성하는 단계는,
    상기 복수의 제1 데이터 카운팅 코드 및 상기 복수의 제2 데이터 카운팅 코드가 동일할 때까지 비교하고 그 비교결과에 따라 상기 바이어스 제어코드를 생성하는 것을 특징으로 하는 데이터 감지방법.
  17. 제15항에 있어서,
    상기 바이어스 제어코드를 생성하는 단계는,
    상기 복수의 제1 데이터 카운팅 코드 및 상기 복수의 제2 데이터 카운팅 코드를 미리 설정된 횟수만큼 비교하고 그 비교결과에 따라 상기 바이어스 제어코드를 생성하는 것을 특징으로 하는 데이터 감지방법.
  18. 제15항에 있어서,
    상기 바이어스 제어코드를 생성하는 단계는,
    상기 복수의 제1 데이터 카운팅 코드 중 적어도 어느 하나의 제1 데이터 카운팅 코드와, 상기 복수의 제2 데이터 카운팅 코드 중 적어도 어느 하나의 제2 카운팅 코드를 비교하고 그 비교결과에 따라 상기 바이어스 제어코드를 생성하는 것을 특징으로 하는 데이터 감지방법.
  19. 복수의 입력 데이터의 각 프로그래밍 레벨을 카운팅 하여, 각각의 프로그래밍 레벨의 개수에 대응하는 코드값을 갖는 복수의 제1 데이터 카운팅 코드를 생성하는 단계;
    상기 복수의 입력 데이터가 프로그래밍된 메모리 블록의 데이터를 복수의 읽기 바이어스 신호의 전압레벨을 기준으로 하여 감지하고 그 감지결과를 복수의 출력 데이터로서 출력하는 단계;
    상기 복수의 출력 데이터의 각 프로그래밍 레벨을 카운팅 하여, 각각의 프로그래밍 레벨의 개수에 대응하는 코드값을 갖는 복수의 제2 데이터 카운팅 코드를 출력하는 단계;
    상기 복수의 제1 데이터 카운팅 코드 및 상기 복수의 제2 데이터 카운팅 코드의 코드값 차이에 각각 대응하는 레벨을 갖는 옵셋 전압(Offset Voltage)이 설정된 룩업 테이블(Look Up Table)에 따라 바이어스 제어코드의 코드값을 조절하는 단계; 및
    상기 바이어스 제어코드의 코드값에 따라 전압레벨이 조절되는 상기 복수의 읽기 바이어스 신호를 생성하는 단계;
    를 포함하는 데이터 감지방법.
KR1020100106808A 2010-10-29 2010-10-29 반도체 메모리 장치, 반도체 시스템 및 데이터 감지방법 Ceased KR20120046868A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100106808A KR20120046868A (ko) 2010-10-29 2010-10-29 반도체 메모리 장치, 반도체 시스템 및 데이터 감지방법
US12/983,122 US20120110401A1 (en) 2010-10-29 2010-12-31 System and method of sensing data in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100106808A KR20120046868A (ko) 2010-10-29 2010-10-29 반도체 메모리 장치, 반도체 시스템 및 데이터 감지방법

Publications (1)

Publication Number Publication Date
KR20120046868A true KR20120046868A (ko) 2012-05-11

Family

ID=45998015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100106808A Ceased KR20120046868A (ko) 2010-10-29 2010-10-29 반도체 메모리 장치, 반도체 시스템 및 데이터 감지방법

Country Status (2)

Country Link
US (1) US20120110401A1 (ko)
KR (1) KR20120046868A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140091955A (ko) * 2013-01-14 2014-07-23 삼성전자주식회사 플래시 메모리, 플래시 메모리 장치 및 이의 동작 방법
KR20140112968A (ko) * 2013-03-15 2014-09-24 삼성전자주식회사 비휘발성 메모리 장치의 데이터 독출 방법, 비휘발성 메모리 장치, 및 메모리 시스템의 구동 방법
KR20170097267A (ko) * 2016-02-17 2017-08-28 삼성전자주식회사 읽기 전압 서치 유닛을 포함하는 데이터 저장 장치
KR20170142714A (ko) * 2016-06-20 2017-12-28 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20210087247A (ko) * 2020-01-02 2021-07-12 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
US11367505B2 (en) 2020-08-12 2022-06-21 SK Hynix Inc. Storage device, memory device and method of operating the memory device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130087092A (ko) * 2012-01-27 2013-08-06 삼성전자주식회사 메모리 컨트롤러의 동작 방법 및 상기 메모리 컨트롤러를 포함하는 메모리 시스템
JP2016054017A (ja) * 2014-09-04 2016-04-14 株式会社東芝 半導体記憶装置
US9972383B2 (en) * 2016-03-08 2018-05-15 Macronix International Co., Ltd. Reading memory cells

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7580302B2 (en) * 2006-10-23 2009-08-25 Macronix International Co., Ltd. Parallel threshold voltage margin search for MLC memory application
US20080195903A1 (en) * 2007-02-14 2008-08-14 Qimonda Flash Gmbh & Co. Kg Non-volatile memory device with built-in test control unit and methods of testing and repairing a cell array
KR101347287B1 (ko) * 2008-02-20 2014-01-03 삼성전자주식회사 프로그램 전압을 가변적으로 제어할 수 있는 플래쉬 메모리장치 및 그 프로그래밍 방법
KR101424176B1 (ko) * 2008-03-21 2014-07-31 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템
US8072805B2 (en) * 2009-08-18 2011-12-06 Skymedi Corporation Method and system of finding a read voltage for a flash memory

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140091955A (ko) * 2013-01-14 2014-07-23 삼성전자주식회사 플래시 메모리, 플래시 메모리 장치 및 이의 동작 방법
KR20140112968A (ko) * 2013-03-15 2014-09-24 삼성전자주식회사 비휘발성 메모리 장치의 데이터 독출 방법, 비휘발성 메모리 장치, 및 메모리 시스템의 구동 방법
KR20170097267A (ko) * 2016-02-17 2017-08-28 삼성전자주식회사 읽기 전압 서치 유닛을 포함하는 데이터 저장 장치
KR20170142714A (ko) * 2016-06-20 2017-12-28 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20210087247A (ko) * 2020-01-02 2021-07-12 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
US11367505B2 (en) 2020-08-12 2022-06-21 SK Hynix Inc. Storage device, memory device and method of operating the memory device

Also Published As

Publication number Publication date
US20120110401A1 (en) 2012-05-03

Similar Documents

Publication Publication Date Title
KR20120046868A (ko) 반도체 메모리 장치, 반도체 시스템 및 데이터 감지방법
US20240127894A1 (en) Method for Reading Data Stored in a Flash Memory According to a Voltage Characteristic and Memory Controller Thereof
US8286055B2 (en) Nonvolatile memory device and method of operating the same
US10438683B2 (en) Classifying memory cells to multiple impairment profiles based on readout bit-flip counts
US6992932B2 (en) Method circuit and system for read error detection in a non-volatile memory array
US9299459B2 (en) Method and apparatus of measuring error correction data for memory
JP5399403B2 (ja) マルチレベルフラッシュメモリの系統誤差訂正
US9136012B1 (en) Reliable readout of fuse data in an integrated circuit
KR20110085020A (ko) 프로그램 검증 회로 및 이를 포함하는 비휘발성 메모리 장치
US8391076B2 (en) Nonvolatile memory device using interleaving technology and programming method thereof
US12020751B2 (en) Read threshold calibration for cross-temperature long, sequential reads
KR20130102397A (ko) 플래시 메모리 및 플래시 메모리에서의 리드 방법
US8351257B2 (en) Semiconductor memory device and method of reading the same
US9971646B2 (en) Reading-threshold setting based on data encoded with a multi-component code
US9477540B2 (en) Multi-stage codeword detector
CN103811074A (zh) 闪存的储存状态决定方法及其相关系统
US8120965B2 (en) Data storage device and data read method
US7894258B2 (en) Flash memory device for determining most significant bit program
KR101540795B1 (ko) 임계 전압 분포에 따라 플래시 메모리에 저장된 데이터를 판독하는 방법과, 이를 위한 메모리 컨트롤러 및 시스템
US20120002487A1 (en) Nonvolatile memory apparatus and method for processing configuration information thereof
JP2008052798A (ja) データ読み出し回路及びデータ読み出し方法
KR101761283B1 (ko) 데이터 감지방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18 Changes to party contact information recorded

Free format text: ST27 STATUS EVENT CODE: A-3-3-R10-R18-OTH-X000 (AS PROVIDED BY THE NATIONAL OFFICE)

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000