KR20130103358A - 종형 트렌치 ｉｇｂｔ 및 그 제조방법 - Google Patents

종형 트렌치 ｉｇｂｔ 및 그 제조방법 Download PDF

Info

Publication number
KR20130103358A
KR20130103358A KR1020130019631A KR20130019631A KR20130103358A KR 20130103358 A KR20130103358 A KR 20130103358A KR 1020130019631 A KR1020130019631 A KR 1020130019631A KR 20130019631 A KR20130019631 A KR 20130019631A KR 20130103358 A KR20130103358 A KR 20130103358A
Authority
KR
South Korea
Prior art keywords
layer
body layer
type
trench
polysilicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020130019631A
Other languages
English (en)
Other versions
KR101444081B1 (ko
Inventor
히데노리 후지이
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20130103358A publication Critical patent/KR20130103358A/ko
Application granted granted Critical
Publication of KR101444081B1 publication Critical patent/KR101444081B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00—Bonding of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/148—Cathode regions of thyristors

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

종형 트렌치 IGBT의 RBSOA 내량을 향상시킨다. n-형 Si 기판(1) 위에 p형 보디층(3)을 형성한다. p형 보디층(3)을 관통하는 트렌치를 형성하고, 트렌치 내부에 게이트 절연막(5)을 개재하여 트렌치 게이트(4)를 형성한다. p형 보디층(3) 위에 n형의 불순물을 포함하는 폴리실리콘 막(16)을 형성한다. 폴리실리콘 막(16)으로부터 p형 보디층(3)에 n형의 불순물을 확산시켜 p형 보디층(3) 위에 n형 에미터층(6)을 형성한다. n-형 Si 기판(1)의 밑면에 p형 콜렉터층(13)을 형성한다.

Description

종형 트렌치 ＩＧＢＴ 및 그 제조방법{VERTICAL TRENCH IGBT AND METHOD FOR MANUFACTURING THE SAME}
본 발명은, 종형 트렌치 IGBT(Insulated Gate Bipolar Transistor: 절연 게이트형 바이폴러 트랜지스터) 및 그 제조방법에 관한 것이다.
종래, 종형 트렌치 IGBT의 에미터층은, 불순물 주입과 열처리에 의해 형성되고 있었다. 또한, 종형 트렌치 IGBT의 셀 구조를 미세화하기 위해서는 콘택 구조를 플러그화할 필요가 있지만, 콘택 플러그가 얇은 배리어메탈을 거쳐 반도체층과 접촉하고 있었다.
이때, 횡형 트랜지스터에 있어서, 폴리실리콘으로부터의 불순물 확산에 의해 확산층을 형성하는 것이나, 폴리실리콘 막을 반도체층과 콘택 플러그 사이에 설치하는 것이 제안되어 있다(예를 들면, 특허문헌 1∼3 참조).
일본국 특개평 8-97226호 공보 일본국 특개평 9-246493호 공보 일본국 특개평 9-92628호 공보
RBSOA(Reverse Biased Safe Operating Area: 역바이어스 안전 동작 영역)은, IGBT의 턴오프를 수반하는 콜렉터-에미터간 전압과 콜렉터 전류의 비파괴 동작 범위를 나타내고, 이 범위가 넓을수록 역바이어스에 대한 비파괴 성능이 높다. 따라서, RBSOA 내량을 향상시키는 것이 요망되고 있다.
불순물 주입과 열처리에서는 에미터층을 얕게 형성하는 것이 불가능하다. 또한, 에미터층의 폭을 그것의 깊이보다도 미세화하면 에미터층이 구 형상이 되어, 치수적으로도 특성적으로도 안정된 접합을 형성할 수 없다. 특히, 종형 트렌치 IGBT는 셀 구조(셀 피치)를 미세화하고 있어, 에미터층도 미세화하지 않으면, IGBT의 역바이어스 차단시에 에미터층의 바로 아래에서 홀이 축적되어, NPN 트랜지스터가 ON함으로써 래치업 동작에 이른다. 또한, 콘택 플러그의 저부에 응력이 집중함으로써, Si 기판 내부에 결함이 증가하여, 리크 전류가 커진다. 이 결과, RBSOA 내량이 열화한다고 하는 문제가 있었다.
본 발명은, 전술한 것과 같은 과제를 해결하기 위해 이루어진 것으로서, 그 목적은, RBSOA 내량을 향상시킬 수 있는 종형 트렌치 IGBT 및 그 제조방법을 얻는 것이다.
본 발명에 관한 종형 트렌치 IGBT의 제조방법은, 제1도전형의 반도체 기판 위에 제2도전형의 보디(body)층을 형성하는 공정과, 상기 보디층을 관통하는 트렌치를 형성하고, 상기 트렌치 내부에 게이트 절연막을 개재하여 트렌치 게이트를 형성하는 공정과, 상기 보디층 위에 제1도전형의 불순물을 포함하는 폴리실리콘 막을 형성하는 공정과, 상기 폴리실리콘 막으로부터 상기 보디층에 상기 제1도전형의 불순물을 확산시켜 상기 보디층 위에 제1도전형의 에미터층을 형성하는 공정과, 상기 반도체 기판의 밑면에 제2도전형의 콜렉터층을 형성하는 공정을 구비한 것을 특징으로 한다.
본 발명에 관한 종형 트렌치 IGBT는, 제1도전형의 반도체 기판과, 상기 반도체 기판 위에 설치된 제2도전형의 보디층과, 상기 보디층을 관통하는 트렌치 내부에 게이트 절연막을 개재하여 설치된 트렌치 게이트와, 상기 보디층 위에 설치된 제1도전형의 에미터층과, 상기 반도체 기판의 밑면에 설치된 제2도전형의 콜렉터층과, 상기 트렌치 게이트를 덮는 층간 절연막과, 상기 층간 절연막 위에 설치된 에미터 전극과, 상기 층간 절연막을 관통해서 상기 보디층 및 상기 에미터층과 상기 에미터 전극을 접속하는 콘택 플러그와, 상기 보디층 및 상기 에미터층의 적어도 한쪽과 상기 콘택 플러그 사이에 설치된 폴리실리콘 막을 구비한 것을 특징으로 한다.
본 발명에 의해, RBSOA 내량을 향상시킬 수 있다.
도 1은 본 발명의 실시형태 1에 관한 종형 트렌치 IGBT를 나타낸 사시도다.
도 2는 도 1의 A-A'에 따른 단면도다.
도 3은 본 발명의 실시형태 1에 관한 종형 트렌치 IGBT의 제조방법을 나타낸 단면도다.
도 4는 본 발명의 실시형태 1에 관한 종형 트렌치 IGBT의 제조방법을 나타낸 단면도다.
도 5는 본 발명의 실시형태 1에 관한 종형 트렌치 IGBT의 제조방법을 나타낸 단면도다.
도 6은 본 발명의 실시형태 1에 관한 종형 트렌치 IGBT의 제조방법을 나타낸 단면도다.
도 7은 본 발명의 실시형태 1에 관한 종형 트렌치 IGBT의 제조방법을 나타낸 단면도다.
도 8은 본 발명의 실시형태 1에 관한 종형 트렌치 IGBT의 제조방법을 나타낸 단면도다.
도 9는 본 발명의 실시형태 1에 관한 종형 트렌치 IGBT의 제조방법을 나타낸 단면도다.
도 10은 비교예에 관한 트렌치 IGBT의 제조방법을 나타낸 단면도다.
도 11은 비교예에 관한 트렌치 IGBT의 동작을 설명하기 위한 단면도다.
도 12는 본 발명의 실시형태 1에 관한 종형 트렌치 IGBT의 변형예를 나타낸 사시도다.
도 13은 도 12의 A-A'에 따른 단면도다.
도 14는 본 발명의 실시형태 2에 관한 종형 트렌치 IGBT를 나타낸 사시도다.
도 15는 도 14의 A-A'에 따른 단면도다.
본 발명의 실시형태에 관한 종형 트렌치 IGBT 및 그 제조방법에 대해 도면을 참조해서 설명한다. 동일 또는 대응하는 구성요소에는 동일한 부호를 붙이고, 설명의 반복을 생략하는 경우가 있다.
실시형태 1.
도 1은, 본 발명의 실시형태 1에 관한 종형 트렌치 IGBT를 나타낸 사시도다. 도 2는, 도 1의 A-A'에 따른 단면도다. n-형 Si 기판(1) 위에 n형 전하 축적층(2)과 p형 보디층(3)이 순서대로 설치되어 있다. 트렌치 게이트(4)가, p형 보디층(3)을 관통하는 트렌치 내부에 게이트 절연막(5)을 개재하여 설치되어 있다. 트렌치 게이트(4)는 평면에서 볼 때 스트라이프 형상으로 배치되어 있다.
p형 보디층(3) 위에 n형 에미터층(6), 및 p+형 확산층(8)이 설치되어 있다. 평면에서 볼 때, n형 에미터층(6) 및 p+형 확산층(8)은, 인접하는 트렌치 게이트(4) 사이에 있어서, 트렌치 게이트(4)의 길이 방향으로 교대로 배치되어 있다.
트렌치 게이트(4)를 층간 절연막(9)이 덮고 있다. 층간 절연막(9) 위에 에미터 전극(10)이 설치되어 있다. 콘택 플러그(11)가 층간 절연막(9)을 관통해서 p형 보디층(3) 및 n형 에미터층(6)과 에미터 전극(10)을 접속한다. 콘택 플러그(11)는 평면에서 볼 때 트렌치 게이트(4)와 평행하게 배치되어 있다. n-형 Si 기판(1)의 밑면에 n형 버퍼층(12)과 p형 콜렉터층(13)이 순서대로 설치되어 있다. p형 콜렉터층(13)에 콜렉터 전극(14)이 접속되어 있다.
이어서, 상기 IGBT의 제조방법을 설명한다. 도 3 내지 도 9는, 본 발명의 실시형태 1에 관한 종형 트렌치 IGBT의 제조방법을 나타낸 단면도다.
우선, 도 3에 나타낸 것과 같이, n-형 Si 기판(1) 위에 n형 전하 축적층(2)과 p형 보디층(3)을 순서대로 형성한다. p형 보디층(3)을 관통하는 트렌치를 형성하고, 트렌치 내부에 게이트 절연막(5)을 개재하여 트렌치 게이트(4)를 형성한다. p형 보디층(3) 위에 퇴적된 막두께 500Å∼2000Å의 산화막(15)에 개구(에미터층의 패턴)를 형성한다. 산화막(15) 및 개구로 노출한 p형 보디층(3) 위에, n형의 불순물을 포함하는 막두께 500Å∼5000Å의 폴리실리콘 막(16)(도프드 폴리실리콘 또는 P/As 주입 폴리실리콘)을 형성한다.
다음에, 도 4에 나타낸 것과 같이, 나중에 n형 에미터층(6)을 형성할 영역에 있어서 폴리실리콘 막(16) 위에 레지스트(17)를 사진제판처리에 의해 형성한다. 이 레지스트(17)를 마스크로 하여 폴리실리콘 막(16)을 에칭(패터닝)한다. 다음에, 도 5에 나타낸 것과 같이, 레지스트(17)를 마스크로 하여 p형 보디층(3)에 p형의 불순물을 셀프얼라인으로 주입한다.
다음에, 도 6 내지 도 8에 나타낸 것과 같이, 열처리를 행하여, 폴리실리콘 막(16)으로부터 p형 보디층(3)에 n형의 불순물을 확산시켜 p형 보디층(3) 위에 n형 에미터층(6)을 형성하고, p형 보디층(3)의 p형의 불순물을 주입한 영역에 p+형 확산층(8)을 형성한다. 도 6은 트렌치 길이 방향의 단면도다. 도 7은 n형 에미터층(6)에 있어서의 트렌치 수직 방향의 단면도이다. 도 8은 p+형 확산층(8)에 있어서의 트렌치 수직 방향의 단면도이다. 이때, 폴리실리콘 막(16)을 패터닝하기 전에 열처리를 행해서 n형 에미터층(6)을 형성해도 된다.
여기에서, 폴리실리콘 막(16)으로부터의 불순물의 확산은 그레인 경계로부터의 확산이 지배적이기 때문에, 도 9에 나타낸 것과 같이 폴리실리콘 막(16)의 그레인 사이즈를 n형 에미터층(6)의 폭보다 작게 한다. 이에 따라, n형 에미터층(6)의 농도와 깊이가 안정된다. 또한, p형 보디층(3)과 폴리실리콘 막(16) 사이에 자연 산화막(18)이 형성되어 있다. 이에 따라, n형 에미터층(6)의 깊이를 제어할 수 있다.
그후, n-형 Si 기판(1)의 밑면에 n형 버퍼층, p형 콜렉터층(13), 및 콜렉터 전극(14)을 형성한다. 이상의 공정에 의해 본 실시형태에 관한 종형 트렌치 IGBT가 제조된다.
이어서, 본 실시형태의 효과를 비교예와 비교해서 설명한다. 도 10은, 비교예에 관한 트렌치 IGBT의 제조방법을 나타낸 단면도다. 도 11은, 비교예에 관한 트렌치 IGBT의 동작을 설명하기 위한 단면도다. 비교예에서는, 불순물의 주입과 열처리에 의해 n+형 에미터층(19)을 형성하기 때문에, n+형 에미터층(19)을 얕게 형성 할 수 없다. 이 때문에, IGBT의 역바이어스 차단시에 n+형 에미터층(19)의 바로 아래에 홀이 축적되어, NPN 트랜지스터가 ON함으로써 래치업 동작에 이른다.
한편, 본 실시형태에서는, 폴리실리콘 막(16)으로부터의 불순물 확산에 의해, 극히 얕고 미세한 n형 에미터층(6)을 형성할 수 있다. 따라서, IGBT의 역바이어스 차단시에 n형 에미터층(6)의 바로 아래에 홀이 축적되지 않아, 오프시의 래치업의 문제는 발생하지 않는다. 따라서, RBSOA 내량을 향상시킬 수 있다.
또한, n형 에미터층(6)과 p+형 확산층(8)을 셀프얼라인으로 형성함으로써, 양자의 중첩을 고정밀도화할 수 있다. 이에 따라, 양자의 접합의 격차가 작아짐으로써 전류 격차가 작아지고 RBSOA 내량도 안정화된다.
도 12는, 본 발명의 실시형태 1에 관한 종형 트렌치 IGBT의 변형예를 나타낸 사시도다. 도 13은, 도 12의 A-A'에 따른 단면도이다. 이 변형예에서는, 에미터층이 n형 에미터층(6)과 n+형 에미터층(7)으로 나뉘어 있다. n형 에미터층(6)은 트렌치 게이트(4)의 근방에 형성된 진성 에미터층이고, n+형 에미터층(7)층은 진성 에미터층을 외부로 인출하는 외부 에미터층이다. 이 경우에도 실시형태 1의 효과를 얻을 수 있다. 또한, 폴리실리콘 막으로부터의 불순물 확산에 의해 n형 에미터층(6)과 n+형 에미터층(7)을 각각 개별적으로 형성하면, MOS(Metal Oxide Semiconductor) 특성을 개별적으로 제어할 수 있다.
실시형태 2.
도 14는, 본 발명의 실시형태 2에 관한 종형 트렌치 IGBT를 나타낸 사시도다. 도 15는, 도 14의 A-A'에 따른 단면도이다. 막두께 500Å∼5000Å의 폴리실리콘 막(20)이, p형 보디층(3) 및 n형 에미터층(6)과 콘택 플러그(11) 사이에 설치되어 있다.
이 폴리실리콘 막(20)에 의해, 미세 셀에 있어서 트렌치 게이트(4)와 콘택 플러그(11)에 의한 응력을 저감할 수 있다. 이에 따라, Si 기판 내부에의 결함의 증식을 억제할 수 있다. 이 결과, 접합의 리크 전류가 작아지기 때문에, RBSOA 내량을 향상시킬 수 있다.
이때, 실시형태 1, 2에 있어서, 폴리실리콘 막 16, 20을, 트렌치 게이트(4)를 구성하는 폴리실리콘이나, Poly-Poly 용량의 전극(21)을 구성하는 폴리실리콘이나, 폴리실리콘 저항(22) 등과 동시에 형성하는 것이 바람직하다. 이에 따라, 공정수를 삭감할 수 있다.
또한, 종형 트렌치 IGBT는, 규소에 의해 형성된 것에 한정되지 않고, 규소에 비해 밴드갭이 큰 와이드 밴드갭 반도체에 의해 형성된 것이어도 된다. 와이드 밴드갭 반도체는, 예를 들면, 탄화 규소, 질화 갈륨계 재료, 또는 다이아몬드이다. 이와 같은 와이드 밴드갭 반도체에 의해 형성된 종형 트렌치 IGBT는, 내전압성이나 허용 전류밀도가 높기 때문에, 소형화할 수 있다. 이 소형화된 소자를 사용함으로써, 이 소자를 짜넣은 반도체 모듈도 소형화할 수 있다. 또한, 소자의 내열성이 높기 때문에, 히트싱크의 방열 핀을 소형화할 수 있어, 수냉부를 공냉화할 수 있으므로, 반도체 모듈을 더욱 소형화할 수 있다. 또한, 소자의 전력손실이 낮고 고효율이기 때문에, 반도체 모듈을 고효율화할 수 있다.
1 n-형 Si 기판(반도체 기판)
3 p형 보디층(보디층)
4 트렌치 게이트
5 게이트 절연막
6 n형 에미터층(에미터층, 진성 에미터층)
7 n+형 에미터층(에미터층, 외부 에미터층)
8 p+형 확산층(확산층)
9 층간 절연막
10 에미터 전극
11 콘택 플러그
13 p형 콜렉터층(콜렉터층)
16, 20 폴리실리콘 막
17 레지스트
18 자연 산화막
21 용량의 전극
22 폴리실리콘 저항

Claims (9)

  1. 제1도전형의 반도체 기판 위에 제2도전형의 보디층을 형성하는 공정과,
    상기 보디층을 관통하는 트렌치를 형성하고, 상기 트렌치 내부에 게이트 절연막을 개재하여 트렌치 게이트를 형성하는 공정과,
    상기 보디층 위에 제1도전형의 불순물을 포함하는 폴리실리콘 막을 형성하는 공정과,
    상기 폴리실리콘 막으로부터 상기 보디층에 상기 제1도전형의 불순물을 확산시켜 상기 보디층 위에 제1도전형의 에미터층을 형성하는 공정과,
    상기 반도체 기판의 밑면에 제2도전형의 콜렉터층을 형성하는 공정을 구비한 종형 트렌치 IGBT의 제조방법.
  2. 제 1항에 있어서,
    나중에 상기 에미터층을 형성할 영역에 있어서 상기 폴리실리콘 막 위에 레지스트를 형성하는 공정과,
    상기 레지스트를 마스크로 하여 상기 폴리실리콘 막을 에칭하는 공정과,
    상기 폴리실리콘 막을 에칭한 후에, 상기 레지스트를 마스크로 하여 상기 보디층에 제2도전형의 불순물을 주입하는 공정과,
    열처리를 행해서 상기 보디층의 상기 제2도전형의 불순물을 주입한 영역에 제2도전형의 확산층을 형성하는 공정을 더 구비한 종형 트렌치 IGBT의 제조방법.
  3. 제 1항 또는 제 2항에 있어서,
    상기 폴리실리콘 막의 그레인 사이즈는 상기 에미터층의 폭보다 작은 종형 트렌치 IGBT의 제조방법.
  4. 제 1항 또는 제 2항에 있어서,
    상기 보디층과 상기 폴리실리콘 막 사이에 자연 산화막이 형성되어 있는 종형 트렌치 IGBT의 제조방법.
  5. 제 1항 또는 제 2항에 있어서,
    상기 폴리실리콘 막을, 상기 트렌치 게이트를 구성하는 폴리실리콘과 동시에 형성하는 종형 트렌치 IGBT의 제조방법.
  6. 제 1항 또는 제 2항에 있어서,
    상기 폴리실리콘 막을, 용량의 전극을 구성하는 폴리실리콘과 동시에 형성하는 종형 트렌치 IGBT의 제조방법.
  7. 제 1항 또는 제 2항에 있어서,
    상기 폴리실리콘 막을 폴리실리콘 저항과 동시에 형성하는 종형 트렌치 IGBT의 제조방법.
  8. 제 1항 또는 제 2항에 있어서,
    상기 에미터층은,
    상기 트렌치 게이트의 근방에 형성된 진성 에미터층과,
    상기 진성 에미터층을 외부로 인출하는 외부 에미터층을 갖는 종형 트렌치 IGBT의 제조방법.
  9. 제1도전형의 반도체 기판과,
    상기 반도체 기판 위에 설치된 제2도전형의 보디층과,
    상기 보디층을 관통하는 트렌치 내부에 게이트 절연막을 개재하여 설치된 트렌치 게이트와,
    상기 보디층 위에 설치된 제1도전형의 에미터층과,
    상기 반도체 기판의 밑면에 설치된 제2도전형의 콜렉터층과,
    상기 트렌치 게이트를 덮는 층간 절연막과,
    상기 층간 절연막 위에 설치된 에미터 전극과
    상기 층간 절연막을 관통해서 상기 보디층 및 상기 에미터층과 상기 에미터 전극을 접속하는 콘택 플러그와,
    상기 보디층 및 상기 에미터층의 적어도 한쪽과 상기 콘택 플러그 사이에 설치된 폴리실리콘 막을 구비한 종형 트렌치 IGBT.
KR1020130019631A 2012-03-09 2013-02-25 종형 트렌치 ｉｇｂｔ 및 그 제조방법 Active KR101444081B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-052580 2012-03-09
JP2012052580A JP5754397B2 (ja) 2012-03-09 2012-03-09 縦型トレンチｉｇｂｔの製造方法

Publications (2)

Publication Number Publication Date
KR20130103358A true KR20130103358A (ko) 2013-09-23
KR101444081B1 KR101444081B1 (ko) 2014-09-26

Family

ID=49029636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130019631A Active KR101444081B1 (ko) 2012-03-09 2013-02-25 종형 트렌치 ｉｇｂｔ 및 그 제조방법

Country Status (5)

Country Link
US (1) US8841175B2 (ko)
JP (1) JP5754397B2 (ko)
KR (1) KR101444081B1 (ko)
CN (1) CN103311121B (ko)
DE (1) DE102012220166B4 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0723438Y2 (ja) 1990-11-08 1995-05-31 澁谷工業株式会社 充填装置の空寸調整装置
JP6304878B2 (ja) 2014-04-25 2018-04-04 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6421487B2 (ja) * 2014-07-31 2018-11-14 富士電機株式会社 半導体装置および半導体装置の製造方法
CN106663692B (zh) 2015-02-03 2020-03-06 富士电机株式会社 半导体装置及其制造方法
US9478649B2 (en) * 2015-02-05 2016-10-25 Changzhou ZhongMin Semi-Tech Co., Ltd Semiconductor device
WO2016133027A1 (ja) 2015-02-16 2016-08-25 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2019102669A (ja) * 2017-12-04 2019-06-24 株式会社東芝 半導体装置
CN110190119A (zh) * 2018-02-22 2019-08-30 三垦电气株式会社 半导体装置和电子设备
WO2019244485A1 (ja) 2018-06-22 2019-12-26 富士電機株式会社 半導体装置の製造方法および半導体装置
CN115411101A (zh) * 2022-07-22 2022-11-29 上海林众电子科技有限公司 一种多晶硅发射极igbt器件、制备方法及其应用

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4074304A (en) * 1974-10-04 1978-02-14 Nippon Electric Company, Ltd. Semiconductor device having a miniature junction area and process for fabricating same
US5063168A (en) * 1986-07-02 1991-11-05 National Semiconductor Corporation Process for making bipolar transistor with polysilicon stringer base contact
JPH0786296A (ja) * 1993-09-10 1995-03-31 Toshiba Corp 高速バイポーラトランジスタの製造方法
JP2697631B2 (ja) 1994-09-26 1998-01-14 日本電気株式会社 半導体装置の製造方法
JP3384198B2 (ja) 1995-07-21 2003-03-10 三菱電機株式会社 絶縁ゲート型半導体装置およびその製造方法
JPH0992628A (ja) 1995-09-25 1997-04-04 Nkk Corp 半導体装置の製造方法
JPH09246493A (ja) 1996-03-13 1997-09-19 Hitachi Ltd 半導体集積回路装置の製造方法
JP4056218B2 (ja) 2000-12-27 2008-03-05 三洋電機株式会社 半導体装置およびその製造方法
JP2002353452A (ja) * 2001-05-25 2002-12-06 Toshiba Corp 電力用半導体素子
JP2002368012A (ja) * 2001-06-06 2002-12-20 Rohm Co Ltd 不純物拡散層の形成方法
JP5984282B2 (ja) * 2006-04-27 2016-09-06 富士電機株式会社 縦型トレンチ型絶縁ゲートｍｏｓ半導体装置
DE102007008777B4 (de) 2007-02-20 2012-03-15 Infineon Technologies Austria Ag Halbleiterbauelement mit Zellenstruktur und Verfahren zur Herstellung desselben
JP5383009B2 (ja) * 2007-07-17 2014-01-08 三菱電機株式会社 半導体装置の設計方法
CN101552285B (zh) * 2008-09-02 2011-06-15 李思敏 槽形栅掺砷多晶硅结构的联栅晶体管
JP5301509B2 (ja) 2010-08-31 2013-09-25 日立建機株式会社 作業車両の走行制御装置

Also Published As

Publication number Publication date
CN103311121A (zh) 2013-09-18
KR101444081B1 (ko) 2014-09-26
DE102012220166A1 (de) 2013-09-12
CN103311121B (zh) 2016-12-21
DE102012220166B4 (de) 2016-02-25
US8841175B2 (en) 2014-09-23
US20130234200A1 (en) 2013-09-12
JP5754397B2 (ja) 2015-07-29
JP2013187440A (ja) 2013-09-19

Similar Documents

Publication Publication Date Title
KR101444081B1 (ko) 종형 트렌치 ｉｇｂｔ 및 그 제조방법
US10546950B2 (en) Semiconductor device
JP5530602B2 (ja) 半導体装置およびその製造方法
KR101745776B1 (ko) 전력용 반도체 소자
US9634095B2 (en) Semiconductor device and method for manufacturing the same
KR101764618B1 (ko) 반도체장치 및 그 제조방법
JP4024503B2 (ja) 半導体装置及びその製造方法
US11444192B2 (en) MOSFET in sic with self-aligned lateral MOS channel
JP7414047B2 (ja) 半導体装置
US7282386B2 (en) Schottky device and method of forming
JP4456013B2 (ja) 半導体装置
CN1788349A (zh) 半导体产品的esd保护装置
US20120074459A1 (en) Semiconductor device
US11264451B2 (en) Semiconductor device exhibiting soft recovery characteristics
US12243933B2 (en) Semiconductor device layouts
KR20080095768A (ko) 반도체 장치
WO2023112547A1 (ja) 半導体装置
JP2018152426A (ja) 半導体装置
CN102468298A (zh) 带有集成箝位电路的累积型场效应管
JP2022139077A (ja) 電界効果トランジスタ
JP7765318B2 (ja) 半導体装置
JP6173987B2 (ja) 半導体装置
JP2021150405A (ja) 炭化珪素半導体装置
KR101216851B1 (ko) 반도체 장치 및 그 제조 방법
CN114388612A (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

FPAY Annual fee payment

Payment date: 20170823

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20180904

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20190829

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 12

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000