KR20140091006A

KR20140091006A - 모터 제어 회로 및 전기 모터의 속도를 외부 클럭 신호에 동기화시키는 방법

Info

Publication number: KR20140091006A
Application number: KR1020147013255A
Authority: KR
Inventors: 치-키옹 응
Original assignee: 알레그로 마이크로시스템스, 엘엘씨
Priority date: 2011-10-21
Filing date: 2012-09-14
Publication date: 2014-07-18
Anticipated expiration: 2032-09-14
Also published as: TWI451686B; JP2014531187A; WO2013058908A3; US20130099706A1; TW201330488A; KR102001412B1; JP6038935B2; US8638053B2; WO2013058908A2

Abstract

전기 모터를 제어하기 위한 모터 제어 회로들 및 그와 관련된 방법들은 전기 모터의 회전 속도를 외부 클럭 신호에 동기화시키는 능력을 제공한다. 그 결과, 전기 모터의 회전 속도에서의 지터는 감소된다.

Description

모터 제어 회로 및 전기 모터의 속도를 외부 클럭 신호에 동기화시키는 방법{MOTOR CONTROL CIRCUIT AND METHOD THAT SYNCHRONIZE A SPEED OF AN ELECTRIC MOTOR TO AN EXTERNAL CLOCK SIGNAL}

본 발명은 전기 모터 제어 회로들에 관한 것으로, 보다 상세하게는 외부 주파수 신호와의 동기화를 제공할 수 있고, 모터 속도(motor speed)에 있어 지터(jitter)의 감소된 양을 제공할 수도 있는 전기 모터 제어 회로에 관한 것이다.

브러쉬리스 직류(brushless DC; BLDC) 전기 모터들을 제어하고 구동하는 회로들이 알려져 있다. 종래에는, 상기 회로들이 하나의 함수 신호(function signal)를 제공하였고, 상기 함수 신호로부터 서로 다른 위상(phase)의 복수의 모터 구동 신호들이 얻어졌다.

몇몇 알려진 전기 모터 구동 회로들은 2009년 9월 15일자로 발행된 미국등록특허 제7,590,334호, 2010년 6월 29일자로 발행된 미국등록특허 제7,747,146호 및 "Electronic Circuit And Method Generating Electric Motor Drive Signals Having Phase Advances In Accordance With A User Selected Relationship Between Rotational Speed Of An Electric Motor And The Phase Advances"라는 제목으로 2011년 10월 12일자로 출원된 미국특허출원 제13/271,723호에 설명되어 있다. 이들 각각은 본 발명의 양수인에게 양도되었다.

BLDC 전기 모터는 종래의 모터 구동 회로에 의해 구동될 때, 그것의 회전 속도에 있어 지터를 보여줄 수 있다. 예를 들어, 몇몇 용도들에서, 잉크젯 프린터들과 같은 프린터들에서 사용되는 모터들이 원치 않는 양의 지터를 경험할 수 있다. 이러한 특정 용도들에서, 상기 지터는 인쇄 선명도 저하(printing clarity reduction)를 낳는다.

종래의 모터 제어 회로에 의해 구동된 전기 모터의 회전 속도에서의 지터의 양은 상기 모터 제어 회로 내의 상술한 함수 신호가 모터 회전들에 필수적으로 정렬되는 것이 아니라는 사실과 관련된다. 즉, 상기 모터의 각 회전을 위해 정확한 개수의 상기 함수 신호의 사이클들이 획득되지 않는 것이다.

상기 사실을 고려할 때, 전기 모터의 회전 속도를 보다 더 정확하게(즉, 종래의 모터 제어 회로보다 더 정확하게) 제어하는 전기 모터 구동 신호들을 생성하여 전기 모터의 회전 속도에서의 지터를 감소시킬 수 있는 모터 제어 회로 및 그와 관련된 방법을 제공하는 것은 바람직할 것이다. 뿐만 아니라, 모터 제어 회로에 의해 수신된 외부 클럭 신호와 동기화된 회전 속도로 상기 모터를 제어할 수 있는 모터 제어 회로를 제공하는 것도 바람직할 것이다.

본 발명은 전기 모터의 회전 속도를 보다 더 정확하게(즉, 종래의 모터 제어 회로보다 더 정확하게) 제어하는 전기 모터 구동 신호들을 생성하여 전기 모터의 회전 속도에서의 지터를 감소시킬 수 있는 모터 제어 회로 및 그와 관련된 방법을 제공한다. 또한, 본 발명은 모터 제어 회로에 의해 수신된 외부 클럭 신호와 동기화된 회전 속도로 모터를 제어할 수 있는 모터 제어 회로를 제공한다.

본 발명의 일 양상(aspect)에 따르면, 모터 샤프트 및 복수의 모터 와인딩들을 가진 멀티-위상 브러쉬리스 직류(DC) 모터의 구동 회로는 상기 모터 샤프트의 회전 위치를 각각 나타내는 복수의 위치 신호들을 생성하는 위치 신호 생성기를 포함한다. 상기 회로는 상기 위치 신호들 중의 선택된 하나와 관련된 신호를 수신하고, 기준 클럭 신호를 수신하며, 상기 위치 신호들 중의 상기 선택된 하나와 관련된 상기 신호와 상기 기준 클럭 신호 사이의 주파수 차이와 관련된 주파수 차이 값을 생성하는 주파수 차이 프로세서를 더 포함한다. 상기 회로는 상기 주파수 차이 값을 수신하고, 동기화 선택 신호를 생성하는 동기화 제어 프로세서를 더 포함한다. 상기 회로는 상기 위치 신호들 중의 상기 선택된 하나와 관련된 상기 신호를 수신하는 제 1 입력 노드, 상기 기준 클럭 신호를 수신하는 제 2 입력 노드, 상기 동기화 제어 신호를 수신하는 제어 노드, 및 상기 위치 신호들 중의 상기 선택된 하나와 관련된 상기 신호 또는 상기 기준 클럭 신호로 구성된 멀티플렉서 출력 신호가 생성되는 출력 노드를 가진 멀티플렉서를 더 포함한다.

몇몇 실시예들에서, 상기 회로는 후술될 양상들의 하나 이상을 포함할 수 있다.

상기 회로의 몇몇 실시예들에서, 상기 주파수 차이 값이 주파수 차이 값 쓰레시홀드보다 클 때, 상기 멀티플렉서 출력 신호는 상기 위치 신호들 중의 상기 선택된 하나와 관련되고, 상기 주파수 차이 값이 상기 주파수 차이 값 쓰레시홀드보다 작을 때, 상기 멀티플렉서 출력 신호는 상기 기준 클럭 신호와 관련된다.

몇몇 실시예들에서, 상기 회로는 상기 위치 신호들 중의 상기 선택된 하나와 관련된 상기 신호를 수신하고, 상기 기준 클럭 신호를 수신하며, 상기 위치 신호들 중의 상기 선택된 하나와 관련된 상기 신호와 상기 기준 클럭 신호 사이의 위상 차이와 관련된 위상 차이 값을 생성하는 위상 차이 프로세서를 더 포함한다. 이 때, 상기 동기화 제어 프로세서가 상기 위상 차이 값을 수신한다.

상기 회로의 몇몇 실시예들에서, 상기 위상 차이 값이 위상 차이 값 쓰레시홀드보다 클 때, 상기 멀티플렉서 출력 신호는 상기 위치 신호들 중의 상기 선택된 하나와 관련되고, 상기 위상 차이 값이 상기 위상 차이 값 쓰레시홀드보다 작을 때, 상기 멀티플렉서 출력 신호는 상기 기준 클럭 신호와 관련된다.

상기 회로의 몇몇 실시예들에서, 상기 주파수 차이 값이 주파수 차이 값 쓰레시홀드보다 크고 상기 위상 차이 값이 상기 위상 차이 값 쓰레시홀드보다 클 때, 상기 멀티플렉서 출력 신호는 상기 위치 신호들 중의 상기 선택된 하나와 관련되고, 상기 주파수 차이 값이 상기 주파수 차이 값 쓰레시홀드보다 작고 상기 위상 차이 값이 상기 위상 차이 값 쓰레시홀드보다 작을 때, 상기 멀티플렉서 출력 신호는 상기 기준 클럭 신호와 관련된다.

몇몇 실시예들에서, 상기 회로는 상기 멀티플렉서 출력 신호를 수신하고, 상기 위치 신호들 중에서 선택된 것들을 수신하며, 서로 간에 기 설정된 도(degree)만큼 떨어져 있으면서 각각 제 1 상태 및 제 2 상태를 갖는 복수의 패턴 신호들을 생성하는 패턴 생성기, 상기 패턴 신호들을 수신하고, 상응하는 복수의 펄스 폭 변조(pulse width modulated; PWM) 신호들을 생성하는 변조 회로, 및 상기 PWM 신호들을 나타내는 복수의 신호들을 수신하고, 상기 PWM 신호들과 관련된 복수의 구동 신호들을 생성하는 복수의 구동 회로들을 더 포함한다. 이 때, 상기 PWM 신호들 각각은 상기 패턴 신호들 각각의 제 1 상태 또는 제 2 상태 중의 선택된 하나에서만 펄스 폭 변조 파형을 포함하는 액티브 영역을 각각 가지며, 상기 구동 신호들 각각은 상기 모터 와인딩들 각각의 일 끝(one end)에 연결된다.

상기 회로의 몇몇 실시예들에서, 상기 변조 회로는 상기 패턴 신호들 각각을 수신하고, 복수의 기능 신호들을 생성하는 복수의 변조 파형 생성기들, 및 상기 기능 신호들 각각을 수신하고, 각각의 쓰레시홀드 값을 수신하며, 상기 기능 신호들 각각과 상기 각각의 쓰레시홀드 값을 비교하여 상기 각각의 쓰레시홀드 값에 따라 생성되는 듀티 싸이클을 가진 상기 PWM 신호들 각각을 생성하는 복수의 비교기들을 포함한다. 이 때, 상기 기능 신호들 각각의 액티브 부분들은 상기 패턴 신호들 각각의 선택된 상태에서만 생성된다.

몇몇 실시예들에서, 상기 회로는 디더링된 값으로서 각각의 쓰레시홀드 값을 생성하는 디더링 프로세서를 더 포함한다.

상기 회로의 몇몇 실시예들에서, 상기 변조 회로는상기 패턴 신호들을 수신하고, 상기 패턴 신호들 각각의 상태 트랜지션(state transition)들에서 일어나는 상태 트랜지션들을 갖는 리셋 신호를 생성하는 결합 로직, 상기 리셋 신호를 수신하고, 기능 신호를 생성하는 변조 파형 생성기, 상기 기능 신호를 수신하고, 쓰레시홀드 값을 수신하며, 상기 기능 신호와 상기 쓰레시홀드 값을 비교하여 상기 쓰레시홀드 값에 따라 생성되는 듀티 싸이클을 가진 PWM 신호를 생성하는 비교기, 및 상기 PWM 신호를 수신하고, 상기 PWM 신호를 분리된 각각의 신호 채널 상에서 각각 전달되는 복수의 서로 다른 부분들로 분리하는(split) 멀티플렉서를 포함한다. 이 때, 상기 기능 신호들의 액티브 부분들은 상기 패턴 신호들의 선택된 상태에서만 생성되며, 상기 기능 신호는 상기 리셋 신호의 상기 트랜지션들에 따라 기 설정된 조건으로 리셋된다.

몇몇 실시예들에서, 상기 회로는 디더링된 값으로서 상기 쓰레시홀드 값을 생성하는 디더링 프로세서를 더 포함한다.

본 발명의 다른 양상에 따르면, 모터 샤프트 및 복수의 모터 와인딩들을 가진 멀티-위상 브러쉬리스 직류(DC) 모터의 구동 방법은 상기 모터 샤프트의 회전 위치를 각각 나타내는 복수의 위치 신호들을 생성하는 단계를 포함한다. 상기 방법은 상기 위치 신호들 중의 선택된 하나와 관련된 신호와 기준 클럭 신호 사이의 주파수 차이와 관련된 주파수 차이 값을 생성하는 단계를 더 포함한다. 상기 방법은 상기 주파수 차이 값에 따라 동기화 선택 신호를 생성하는 단계를 더 포함한다. 상기 방법은 상기 동기화 선택 신호에 따라, 상기 위치 신호들 중의 상기 선택된 하나와 관련된 상기 신호 또는 상기 기준 클럭 신호로 구성된 멀티플렉서 출력 신호를 생성하는 단계를 더 포함한다.

몇몇 실시예들에서, 상기 방법은 후술될 양상들의 하나 이상을 포함할 수 있다.

상기 방법의 몇몇 실시예들에서, 상기 주파수 차이 값이 주파수 차이 값 쓰레시홀드보다 클 때, 상기 멀티플렉서 출력 신호는 상기 위치 신호들 중의 상기 선택된 하나와 관련되고, 상기 주파수 차이 값이 상기 주파수 차이 값 쓰레시홀드보다 작을 때, 상기 멀티플렉서 출력 신호는 상기 기준 클럭 신호와 관련된다.

몇몇 실시예들에서, 상기 방법은 상기 위치 신호들 중의 상기 선택된 하나와 관련된 상기 신호와 상기 기준 클럭 신호 사이의 위상 차이와 관련된 위상 차이 값을 생성하는 단계를 더 포함한다.

상기 방법의 몇몇 실시예들에서, 상기 위상 차이 값이 위상 차이 값 쓰레시홀드보다 클 때, 상기 멀티플렉서 출력 신호는 상기 위치 신호들 중의 상기 선택된 하나와 관련되고, 상기 위상 차이 값이 상기 위상 차이 값 쓰레시홀드보다 작을 때, 상기 멀티플렉서 출력 신호는 상기 기준 클럭 신호와 관련된다.

상기 방법의 몇몇 실시예들에서, 상기 주파수 차이 값이 주파수 차이 값 쓰레시홀드보다 크고 상기 위상 차이 값이 상기 위상 차이 값 쓰레시홀드보다 클 때, 상기 멀티플렉서 출력 신호는 상기 위치 신호들 중의 상기 선택된 하나와 관련되고, 상기 주파수 차이 값이 상기 주파수 차이 값 쓰레시홀드보다 작고 상기 위상 차이 값이 상기 위상 차이 값 쓰레시홀드보다 작을 때, 상기 멀티플렉서 출력 신호는 상기 기준 클럭 신호와 관련된다.

몇몇 실시예들에서, 상기 방법은 서로 간에 기 설정된 도(degree)만큼 떨어져 있으면서 각각 제 1 상태 및 제 2 상태를 갖는 복수의 패턴 신호들을 생성하는 단계, 상응하는 복수의 펄스 폭 변조(pulse width modulated; PWM) 신호들을 생성하는 단계, 및 상기 PWM 신호들과 관련된 복수의 구동 신호들을 생성하는 단계를 더 포함한다. 이 때, 상기 PWM 신호들 각각은 상기 패턴 신호들 각각의 제 1 상태 또는 제 2 상태 중의 선택된 하나에서만 펄스 폭 변조 파형을 포함하는 액티브 영역을 각각 가지며, 상기 구동 신호들 각각은 상기 모터 와인딩들 각각의 일 끝(one end)에 연결된다.

상기 방법의 몇몇 실시예들에서, 상기 PWM 신호들을 생성하는 단계는 복수의 기능 신호들을 생성하는 단계, 및 상기 기능 신호들 각각과 각각의 쓰레시홀드 값을 비교하여 상기 각각의 쓰레시홀드 값에 따라 생성되는 듀티 싸이클을 가진 상기 PWM 신호들 각각을 생성하는 단계를 포함한다. 이 때, 상기 기능 신호들 각각의 액티브 부분들은 상기 패턴 신호들 각각의 선택된 상태에서만 생성된다.

몇몇 실시예들에서, 상기 방법은 디더링된 값으로서 각각의 쓰레시홀드 값을 생성하는 단계를 더 포함한다.

상기 방법의 몇몇 실시예들에서, 상기 PWM 신호들을 생성하는 단계는 상기 패턴 신호들 각각의 상태 트랜지션(state transition)들에서 일어나는 상태 트랜지션들을 갖는 리셋 신호를 생성하는 단계, 기능 신호를 생성하는 단계, 상기 기능 신호와 상기 쓰레시홀드 값을 비교하여 상기 쓰레시홀드 값에 따라 생성되는 듀티 싸이클을 가진 PWM 신호를 생성하는 단계, 및 상기 PWM 신호를 분리된 각각의 신호 채널 상에서 각각 전달되는 복수의 서로 다른 부분들로 분리하는(split) 단계를 포함한다. 이 때, 상기 기능 신호들의 액티브 부분들은 상기 패턴 신호들의 선택된 상태에서만 생성되며, 상기 기능 신호는 상기 리셋 신호의 상기 트랜지션들에 따라 기 설정된 조건으로 리셋된다.

몇몇 실시예들에서, 상기 방법은 디더링된 값으로서 상기 쓰레시홀드 값을 생성하는 단계를 더 포함한다.

본 발명은 전기 모터의 회전 속도를 보다 더 정확하게(즉, 종래의 모터 제어 회로보다 더 정확하게) 제어하는 전기 모터 구동 신호들을 생성하여 전기 모터의 회전 속도에서의 지터를 감소시킬 수 있는 모터 제어 회로 및 그와 관련된 방법을 제공할 수 있다. 또한, 본 발명은 모터 제어 회로에 의해 수신된 외부 클럭 신호와 동기화된 회전 속도로 모터를 제어할 수 있는 모터 제어 회로를 제공할 수 있다.

본 발명 그 자체뿐 만 아니라 본 발명의 상술한 특징들은 아래 후술할 도면들의 상세한 설명으로부터 보다 충분히 이해될 것이다.
도 1은 복수의 변조 파형 생성기(modulation waveform generator)들 및 강제된 동기화 제어(forced synchronization control)를 구비한 예시적인 모터 제어 회로(여기서, 상기 모터 제어 회로는 전기 모터에 연결되고, 상기 모터는 모터 샤프트(motor shaft)의 회전각을 나타내는 신호들을 생성하기 위해 그 안에 배치된 홀 효과 자기장 검출 엘리먼트(Hall effect magnetic field sensing element)들을 구비)를 나타내는 블록도이다.
도 2는 도 1의 회로에 구비된 변조 파형 생성기들 중의 하나로서 사용될 수 있는 예시적인 변조 파형 생성기를 나타내는 블록도이다.
도 3은 도 2의 변조 파형 생성기와 관련된 신호 파형들을 나타내는 그래프이다.
도 4는 도 1의 모터 제어 회로 내의 신호 파형들(여기서, 상기 신호 파형들은 도 1의 변조 파형 생성기들과 관련된 신호 파형들을 포함)을 나타내는 그래프이다.
도 5는 하나의 변조 파형 생성기를 구비한 종래의 모터 제어 회로 내의 신호 파형들을 나타내는 그래프이다.
도 6은 복수의 변조 파형 생성기들 및 강제된 동기화 제어를 구비한 다른 예시적인 모터 제어 회로(여기서, 상기 모터 제어 회로는 전기 모터에 연결되고, 상기 모터는 모터 샤프트의 회전각을 나타내는 신호들을 생성하기 위해 그 안에 배치된 리졸버(resolver)를 구비)를 나타내는 블록도이다.
도 7은 복수의 변조 파형 생성기들 및 강제된 동기화 제어를 구비한 또 다른 예시적인 모터 제어 회로(여기서, 상기 모터 제어 회로는 전기 모터에 연결되고, 모터 샤프트의 회전각을 나타내는 신호들을 생성할 수 있는 상기 모터에 연결되는 역기전력(back EMF) 검출기를 구비)를 나타내는 블록도이다.
도 8은 도 1의 변조 파형 생성기들을 하나의 변조 파형 생성기로 대체할 수 있는 멀티플렉스 구성(multiplexed arrangement)을 나타내는 블록도이다.

본 발명을 설명하기에 앞서, 몇몇 서두 개념들 및 용어를 설명하기로 한다. 여기서 사용될 바와 같이, "자기장 검출 엘리먼트"라는 용어는 자기장을 검출할 수 있는 다양한 전자 엘리먼트들을 설명하기 위해 사용된다. 자기장 검출 엘리먼트들은 홀 효과 엘리먼트들, 자기 저항(magnetoresistance) 엘리먼트들 또는 자기 트랜지스터(magnetotransistor)들일 수 있으나 그에 한정되지는 않는다. 알려진 바와 같이, 서로 다른 유형의 홀 효과 엘리먼트들 예를 들어, 평면 홀 엘리먼트(planar Hall element), 수직 홀 엘리먼트(vertical Hall element) 및 원형 홀 엘리먼트(circular Hall element)가 있다. 또한, 알려진 바와 같이, 서로 다른 유형의 자기저항 엘리먼트들 예를 들어, 자이언트 자기저항(giant magnetoresistance; GMR) 엘리먼트들, 이방성 자기 저항(anisotropic magnetoresistance; AMR) 엘리먼트들, 터널링 자기저항(tunneling magnetoresistance; TMR) 엘리먼트들, 안티몬화인듐(Indium antimonide; InSb) 센서 및 자기 터널 접합(magnetic tunnel junction; MTJ)이 있다.

알려진 바와 같이, 상술한 자기장 검출 엘리먼트들 중에서 몇몇은 자기장 검출 엘리먼트를 지지하는 기판에 평행하는 최대 감도 축(axis of maximum sensitivity)을 갖는 경향이 있고, 상술한 자기장 검출 엘리먼트들 중에서 다른 몇몇은 자기장 검출 엘리먼트를 지지하는 기판에 수직하는 최대 감도 축을 갖는 경향이 있다. 특히, 자기저항 엘리먼트들의 대부분 유형들은 기판에 평행한 최대 감도 축들을 갖는 경향이 있고, 홀 엘리먼트들의 대부분 유형들은 기판에 수직한 감도 축들을 갖는 경향이 있다.

여기서 사용될 바와 같이, "자기장 센서"라는 용어는 자기장 검출 엘리먼트를 포함하는 회로를 설명하기 위해 사용된다. 자기장 센서들은 다양한 어플리케이션들에서 사용된다. 상기 자기장 센서들은 전류-전달 도체에 의해 전달된 전류에 의해 생성된 자기장을 검출하는 전류 센서, 강자성(ferromagnetic) 물체의 근접(proximity)을 검출하는 자기 스위치, 강자성 물체들 예를 들어, 링 자석의 자성 영역들(magnetic domains)이 지나가는 것을 검출하는 회전 검출기 및 자기장의 자기장 밀도를 검출하는 자기장 센서를 포함할 수 있으나 그에 한정되지는 않는다.

여기서 사용될 바와 같이, "신호(signal)"라는 용어는 빠르게 변하는 경향이 있는 전자 특성(즉, 아날로그 또는 디지털)을 설명하기 위해 사용된다. 대조적으로, 여기서 사용될 바와 같이, "값(value)"이라는 용어는 정적인(static) 경향이 있는 디지털 전자 값이나 천천히 또는 이따금 변하는 경향이 있는 디지털 전자 값을 설명하기 위해 사용된다. 그러나, "신호"와 "값"이라는 용어들은 상호 교환적으로 사용될 수 있다.

도 1을 참조하면, 전기 모터(70)와 홀 어레이(Hall array)(26)에 연결된 예시적인 전자 회로(12)를 포함하는 모터 구동 구성(10)은 아래에서 설명될 각각의 기능(function)들과 연결(coupling)들을 가진 복수의 핀(pin)들(12a, ..., 12l)을 구비한다.

조정 전압 핀(regulated voltage pin)(VREG)인 핀(12a)은 전자 회로(12)의 외부로부터 조정 전압(66)을 수신하기 위해 연결된다. 조정 전압(66) 또는 조정 전류는 홀 효과 엘리먼트들(26)의 어레이로 제공된다. 조정 전압(66)은 전자 회로(12) 내의 회로들 대부분에 전원을 공급한다.

주파수 기준 핀(frequency reference pin)(FREF)인 핀(12b)은 전자 회로(12)의 외부로부터 주파수 기준 신호(78)을 수신하기 위해 연결된다. 아래에서 보다 자세하게 설명할 바와 같이, 전자 회로(12)의 기능들은 주파수 기준 신호(78)와 동기화될 수 있다.

홀A(HA), 홀B(HB) 및 홀C(HC) 핀들인 핀들(12c, ..., 12e)은 홀 어레이(26) 내의 자기장 검출 엘리먼트들인 홀 효과 엘리먼트들로부터 각각의 신호들을 수신하기 위해 연결된다.

시작 핀(start pin)(START)인 핀(12f)은 전자 회로(12)의 외부로부터 제어 신호를 수신하기 위해 연결된다. 상기 제어 신호는 전자 회로(12)의 기능들을 시작(start) 및 정지(stop)시킬 수 있다. 그러므로, 상기 제어 신호는 전기 모터(70)를 시작 및 정지시킬 수 있다.

접지 핀(ground pin)(GND)인 핀(12g)은 전자 회로(12)를 위한 전원 공급 접지(power supply ground)를 제공하기 위해 연결된다.

하측 공급 핀(lower supply pin)(LSS)인 핀(12h)은 전자 회로(12)의 외부로부터 저전원 공급 전압을 수신하기 위해 연결된다. 상기 저전원 공급 전압은 아래에서 보다 상세하게 설명될 펄스 폭 변조(pulse width modulated; PWM) 구성에서의 전기 모터(70)로 보내지는 2개의 전압들 중의 하나이다.

모터 구동 신호 핀들(SA, SB, SC)인 핀들(12k, 12j, 12i)은 PWM 구동 신호들(80, 82, 84)을 전기 모터(70)에 각각 제공하기 위해 연결된다.

상측 공급 핀(upper supply pin)(VDD)인 핀(12l)은 전자 회로(12)의 외부로부터 고전원 공급 전압을 수신하기 위해 연결된다. 상기 고전원 공급 전압은 아래에서 보다 자세하게 설명될 PWM 구성에서의 전기 모터(70)로 보내지는 상기 2개의 전압들 중의 다른 하나이다.

한편, 홀 어레이(26)는 전기 모터(70)에 매우 가깝게 위치하는 것이나, 여기에서는 전자 회로(12)를 명확하게 나타내기 위해 서로 다른 위치에 도시되어 있음을 이해하여야 한다.

모터 제어 회로(12)의 동작에 있어서, 홀 어레이(26) 내의 홀 효과 엘리먼트들(예를 들어, 3개의 홀 효과 엘리먼트들)은 전기 모터(70)의 샤프트가 회전함에 따른 전기 모터(70) 내의 자석(magnet)들의 자기장들(특히, 변화하는 자기장)을 검출하기 위해 배치된다. 하나의 특정한 실시예에서, 3개의 홀 효과 엘리먼트들(26)은 전기 모터(70)에 대하여 전기 모터(70)의 샤프트의 회전축(axis of rotation)으로부터 120도 떨어진 위치들에 배치될 수 있다.

홀 어레이(26) 내의 3개의 홀 효과 엘리먼트들은 위치 신호들(26a, 26b, 26c)을 생성하고, 위치 신호들(26a, 26b, 26c)은 디지털 필터(digital filter)(28)에 의해 수신된다. 위치 신호들(26a, 26b, 26c)은 일반적으로 아날로그 신호들이고, 이들 각각은 전기 모터(70)의 샤프트의 회전각을 나타낸다.

디지털 신호들의 변환(conversion)은 도 1에 도시되어 있지 않다. 그러나, 위치 신호들(26a, 26b, 26c)이 디지털 필터(28) 이전에 또는 디지털 필터(28) 내에서 변환된다는 것이 가정되어 있다. 디지털 필터(28)는 필터링된 신호들(28a, 28b, 28c)을 생성하기 위해 구성된다. 필터링된 신호들(28a, 28b, 28c) 각각은 위치 신호들(26a, 26b, 26c) 각각을 나타낸다. 예를 들어, 필터링된 신호들(28a, 28b, 28c)은 멀티-비트(multi-bit) 디지털 신호들일 수 있다. 또한, 필터링된 신호들(28a, 28b, 28c)은 전기 모터(70)의 샤프트의 회전각을 나타낸다.

멀티플렉서(30)는 필터링된 신호(28a)를 수신하기 위해 연결되고, 신호(30a)를 제공한다. 전자 회로(12)가 동작하는 시작점(beginning)에서, 멀티플렉서(30)는 필터링된 신호(28a)와 동일한 신호(30a)를 제공하기 위해 스위칭된다. 멀티플렉서(30)의 동작은 아래에서 자세하게 설명될 것이다.

소위 "사다리꼴 인코더(trapezoid encoder)"(32)는 신호(30a) 및 필터링된 신호들(28b, 28c)을 수신하기 위해 연결된다. 사다리꼴 인코더는 패턴 생성기의 한 형태로 이해될 것이다. 여기서, 사다리꼴 인코더는 패턴 생성기로 명명된다.

사다리꼴 인코더(32)는 단일 비트 구형파 신호(single bit square wave signal)들일 수 있는 출력 신호들(32a, 32b, 32c)(또한, 여기서 패턴 신호들로 명명됨)을 생성한다. 몇몇 실시예들에서, 3개의 출력 신호들(32a, 32b, 32c)은 120도 떨어진 위상들을 갖는다. 또한, 사다리꼴 인코더(32)는 신호들(32d, 32e, 32f)을 생성한다. 상기 출력 신호들(32a, ..., 32f)은 도 2 내지 도 4를 참조하여 아래에서 자세하게 설명하기로 한다.

전자 회로(12)는 복수의 변조 파형 생성기들(34, 36, 38)을 더 포함할 수 있다. 변조 파형 생성기들(34, 36, 38) 각각은 사다리꼴 인코더(32)로부터 출력된 출력 신호들(32a, 32b, 32c) 각각을 수신하기 위해 연결된다. 변조 파형 생성기들(34, 36, 38)의 동작은 아래에서 자세하게 설명하기로 한다. 변조 파형 생성기들이 기능 신호들(예를 들어, 삼각파 신호(triangle wave signal)들 또는 톱니파 신호(sawtooth wave signal)들)인 출력 신호들(34a, 36a, 38a) 각각을 생성한다고 말함으로써 충분할 것이다.

클럭 생성 회로(62)는 변조 파형 생성기들(34, 36, 38) 각각에 클럭 신호(62a)를 제공한다. 클럭 신호(62a)는 전자 회로(12)의 다른 부분들에도 제공될 수 있다.

전자 회로(12)는 또한 복수의 비교기들(40, 42, 44)를 포함할 수 있다. 비교기들(40, 42, 44) 각각은 변조 파형 생성기들(34, 36, 38)에서 출력된 출력 신호들(34a, 36a, 38a) 각각을 수신하기 위해 연결된다. 비교기들(40, 42, 44) 각각은 또한 쓰레시홀드 값(threshold value)(24a)을 수신하기 위해 연결된다. 여기서는 쓰리세홀드 값(24a)과 동일한 것으로 도시되어 있다. 그러나, 다른 실시예들에서, 비교기들(40, 42, 44) 각각은 서로 다른 쓰레시홀드 값을 수신하기 위해 연결될 수 있다.

비교기들(40, 42, 44)은 변조 파형 생성기들(34, 36, 38)로부터 출력된 출력 신호들(34a, 36a, 38a) 각각을 쓰레시홀드 값(24a)과 비교하여 PWM 신호들로서 복수의 출력 신호들(40a, 42a, 44a)을 각각 생성한다.

디지털 제어 로직(46)은 PWM 신호들(40a, 42a, 44a)을 수신하기 위해 연결되고, 예비 구동 신호(preliminary drive signal)들(46a, 46b, 46c)을 생성한다.

게이트 드라이버 회로(48)는 예비 구동 신호들(46a, 46b, 46c)을 수신하기 위해 연결되고, 게이트 구동 신호들(48a, ..., 48f)을 생성한다. 명확화를 위해, 게이트 구동 신호들 중에 오직 2개만이 연결된 것으로 도시되어 있지만, 다른 연결들은 명확한 것이다.

3개의 상측 전계 효과 트랜지스터들(FETs)(50, 52, 54)은 게이트 구동 신호들(48a, 48b, 48c)을 각각 수신하기 위해 연결되고, 3개의 하측 전계 효과 트랜지스터들(56, 58, 60)은 게이트 구동 신호들(48f, 48e, 48d)(즉, 도 4의 신호들(172, 170, 168))을 각각 수신하기 위해 연결된다. 게이트 구동 신호들(48a, ..., 48f)은 펄스 폭 변조로 상기 전계 효과 트랜지스터들(52, ..., 60)을 포화 상태(saturation)에서 동작하도록 만든다. 따라서, 상기 전계 효과 트랜지스터들(52, ..., 60)은 작은 양의 전원만을 소비한다.

상기 전계 효과 트랜지스터들(52, ..., 60)의 구성은 전기 모터(70) 내의 와인딩(winding)들(72, 74, 76) 각각의 끝(end)에 연결되는 3개의 구동 신호들(80, 82, 84)을 생성한다. 와인딩들(72, 74, 76)의 다른 끝들은 함께 연결될 수 있다.

또한, 전자 회로(12)는 주파수 차이 프로세서(frequency difference processor)(14)를 포함할 수 있다. 주파수 차이 프로세서(14)는 필터링된 신호(28a)를 수신하기 위해 연결되고, 전자 회로(12)의 외부로부터 주파수 기준 신호(78)을 수신하기 위해 연결된다. 주파수 차이 프로세서(14)는 주파수 기준 신호(78)와 필터링된 신호(28a) 사이의 주파수 차이를 나타내는 크기(magnitude)를 각각 가진 주파수 차이 값들(14a, 14b)을 생성한다.

전자 회로(12)는 듀티 싸이클 계산 프로세서(duty cycle calculation processor)(16)을 포함할 수 있다. 듀티 싸이클 계산 프로세서(16)는 주파수 차이 값(14a)을 수신하기 위해 연결되고, (M+N)비트들을 가진 하나의 디지털 워드(digital word)로 같이 간주될 수 있는 N비트들을 가진 듀티 싸이클 값(16a)과 M비트들을 가진 다른 듀티 싸이클 값(16b)을 생성한다. 듀티 싸이클 값(16a)은 상기 하나의 디지털 워드의 하위(lower order) 비트들인 것으로 간주될 수 있다. 몇몇 실시예들에서, M=8이고, N=4일 수 있다. 그러나, 다른 실시예들에서, M은 8보다 크거나 또는 작을 수 있고, N은 4보다 크거나 작을 수 있다.

전자 회로(12)는 또한 디더링 프로세서(dithering processor)(18)를 포함할 수 있다. 디더링 프로세서(18)는 듀티 싸이클 값(16a)을 수신하기 위해 연결되고, 디더링 특성(dithering characteristic)을 갖는 1비트 디더링된 값(18a)을 생성한다. 디더링은 값 예를 들어, 듀티 사이클 값(16a)을 디더링된 값(18a)의 발생 비율(occurrence rate) 예를 들어, 1대0(one versus zero)으로 해석할 수 있는 다양한 어플리케이션(application)들에서 사용되는 기술로 이해될 것이다. 디더링은 디지털 워드의 요구된 비트들의 개수 감소 없이 달성될 수 있는 것과 동일한 최고 해상도(ultimate resolution)를 어플리케이션에서 달성하면서도, 상기 어플리케이션에서 디지털 워드의 요구되는 비트들의 개수를 감소시키기 위해 자주 사용된다.

다른 실시예들에서, 디더링된 값(18a)은 1비트 이상을 가질 수 있다. 그러나, 일반적으로 말하면, 원하는 값(18a)은 듀티 싸이클 값(16a)보다 더 적은 비트들을 가진다.

전자 회로(12)는 또한 결합 프로세서(combining processor)(24)를 포함할 수 있다. 결합 프로세서(24)는 1비트를 가진 디더링된 값(18a)를 수신하기 위해 연결되고, M비트들을 가진 듀티 싸이클 값(16b)을 수신하기 위해 연결되며, (M+1)비트들을 가진 디더링된 값(24a)을 생성하기 위해 상기 값들을 결합한다.

(M+1)비트들을 가진 디더링된 값(24a)이 합해서 (M+N)비트들을 가진 듀티 싸이클 값들(16a, 16b)의 결합과 실질적으로 동일한 시스템 해상도를 낳는다는 것이 이해될 것이다. 그러나, 전자 회로(12)가 (M+N)비트들을 가진 듀티 싸이클 값들(16a, 16b)의 결합을 사용한다면, 전자 회로(12)의 다양한 부분들은 더 빠른 클럭 속도(clock rate)로 동작할 필요가 있다. 더 빠른 클럭 속도는 전자 회로(12)가 실질적으로 더 많은 전력을 소비하게 하게 만든다.

전자 회로(12)는 또한 위상 차이 프로세서(phase difference processor)(20)를 포함할 수 있다. 위상 차이 프로세서(20)는 필터링된 신호(28a)를 수신하기 위해 연결되고, 전자 회로(12)의 외부로부터 주파수 기준 신호(78)를 수신하기 위해 또한 연결된다. 위상 차이 프로세서(20)는 주파수 기준 신호(78)와 필터링된 신호(28a) 사이의 위상 차이를 나타내는 크기를 가진 위상 차이 값(20a)를 생성한다.

전자 회로(12)는 또한 강제 동기화 제어 프로세서(force synchronization control processor)(22)를 포함할 수 있다. 강제 동기화 제어 프로세서(22)는 주파수 차이 신호(14b)를 수신하기 위해 연결되고, (선택 사항) 위상 차이 신호(20a)를 수신하기 위해 연결되며, 선택 신호(22a)를 생성한다. 선택 신호(22a)는 멀티플렉서(30)에 의해 수신된다. 멀티플렉서(30)는 또한 전자 회로(12)의 외부로부터 주파수 기준 신호(78)를 수신하기 위해 연결된다. 선택 신호(22a)는 멀티플렉서(30)를 통과하는 주파수 기준 신호(78) 또는 필터링된 신호(28a) 중에서 어느 하나를 선택하여 신호(30a)를 생성한다.

동작에 있어서, 처음으로 파워 업(powered up)된 경우, 전자 회로(12)는 필터링된 신호(28a)를 신호(30a)로서 제공하기 위해 선택된 멀티플렉서(30)를 가지고 동작한다.

필터링된 신호(28a)의 사용은 전기 모터(70)(특히, 전기 모터(70)의 샤프트)가 더욱 더 빠르게 회전하도록 만든다.

모터(70)가 더욱 더 빠르게 회전함에 따라, 필터링된 신호(28a)의 주파수는 주파수 기준 신호(78)의 주파수에 도달한다. 따라서, 주파수 차이 값(14b)은 더욱 더 작아지다가 0에 도달한다. 유사하게, 위상 차이 신호(20a)도 결국 더욱 더 작아지다가 0에 도달한다.

몇몇 실시예들에서, 주파수 차이 값(14b)이 주파수 차이 쓰레시홀드 값보다 크면, 멀티플렉서 출력 신호(30a)는 위치 신호(26a)를 나타내는 필터링된 신호(28a)와 동일하거나 유사하다. 반대로, 주파수 차이 값(14b)이 주파수 차이 쓰레시홀드 값보다 작으면, 멀티플렉서 출력 신호(30a)는 주파수 기준 신호(78)인 기준 클럭 신호와 동일하거나 유사하다.

몇몇 다른 실시예들에서, 주파수 차이 값(14b)이 주파수 차이 쓰레시홀드 값보다 크고, 위상 차이 값(20a)이 위상 차이 쓰레시홀드 값보다 크면, 멀티플렉서 출력 신호(30a)는 필터링된 신호(28a)와 동일하거나 유사하다. 반대로, 주파수 차이 값(14b)이 주파수 차이 쓰레시홀드 값보다 작고, 위상 차이 값(20a)이 위상 차이 쓰레시홀드 값보다 작으면, 멀티플렉서 출력 신호(30a)는 주파수 기준 신호(78)인 기준 클럭 신호와 동일하거나 유사하다.

따라서, 몇몇 실시예들에서, 위상 차이 프로세서(20)는 전자 회로(12)의 부분(part)이 아니다.

상기 구성들을 가지고, 전자 회로(12)가 처음으로 파워 업되고, 필터링된 신호들(28a, 28b, 28c)에 기초하여 모터를 더욱 더 빠르게 동작시키려고 시도한다는 것을 알게 될 것이다. 그러나, 필터링된 신호(28a)의 주파수가 주파수 기준 신호(78)의 주파수에 충분히 가까워지면, 전자 회로(12)는 동작을 스위칭하여 사다리꼴 인코더(32)에 의해 생성된 신호들(32a, 32b, 32c)이 주파수 기준 신호(78)와 정확하게 동일한 주파수를 가져야만 한다.

일반적으로, 다른 회로들에 의해 제공된 위상 고정 루프(phase locked loop) 또는 주파수 고정 루프(frequency locked loop)는 완벽히 안정된 출력 주파수를 생성하지 않거나 생성하지 못한다는 것을 이해하여야 한다. 이러한 루프들 각각은 전기적 노이즈(electrical noise) 및 다른 디스터번스(disturbance)들의 대상인 에러 신호(error signal)로 동작한다. 이와는 대조적으로, 전자 회로(12)는 신호들(32a, 32b, 32c)을 주파수 기준 신호(78)와 동일한 주파수가 되도록 강제한다. 전자 회로(12)는 피드백 경로도 가지지 않고, 주파수 고정 루프나 위상 고정 루프를 구성하지도 않는다. 다시 말하면, 전자 회로(12)는 주파수 기준 신호(78)로 소위 "강제" 동기화를 일으킨다.

전자 회로(12)의 더 많은 동작 특히, 변조 파형 생성기들(34, 36, 38)의 더 많은 동작이 도 2 내지 도 4를 참조하여 아래에서 보다 자세하게 설명될 것이다.

패턴 생성기의 일 유형인 사다리꼴 인코더(32)가 도시되어 있지만, 적합할 수 있는 패턴 생성기들의 다른 형태들이 존재(예를 들어, 상태 생성기(state generator)들이 존재하지만 그에 한정되는 것은 아님)한다는 것을 이해해야 할 것이다.

3개의 PWM 신호들(40a, 42a, 44a)에 상응하는 3개의 신호 채널들이 도시되어 있지만, 다른 실시예들에서 3개 이상 또는 2개의 신호 채널들이 존재할 수 있다는 것을 이해하여야 할 것이다. 일반적으로, 신호 채널들의 개수는 위치 신호들(예를 들어, 26a, 26b, 26c)의 개수에 따라 선택된다.

도 2를 참조하면, 예시적인 변조 파형 생성기(102)가 결합 회로(100) 내의 예시적인 비교기(112)와 함께 도시되어 있다. 변조 파형 생성기(102)는 도 1의 변조 파형 생성기들(34, 36, 38) 중의 하나와 동일하거나 유사할 수 있다. 비교기(112)는 도 1의 비교기들(40, 42, 44) 중의 하나와 동일하거나 유사할 수 있다.

변조 파형 생성기(102)는 클럭 신호(116)를 수신하기 위해 연결된다. 클럭 신호(116)는 도 1의 클럭 신호(62a)와 동일하거나 유사할 수 있다. 또한, 변조 파형 생성기(102)는 리셋 입력(102a)에서 신호(114)를 수신하기 위해 연결될 수 있다. 신호(114)는 도 1의 패턴 신호들(32a, 32b, 32c) 중의 하나와 동일하거나 유사할 수 있다.

예시적인 변조 파형 생성기(102)에서, 클럭 신호(116)는 업/다운 카운터(104)(up/down counter)로의 클럽 입력에서 수신된다. 하이 비교기(106)(high comparator)와 로우 비교기(108)(low comparator)는 업/다운 카운터(104)로부터 카운트 신호(104a)를 수신하기 위해 연결되고, 카운트 신호(104a)는 멀티-비트 디지털 신호일 수 있다. 하이 카운터(106)는 하이 비교 신호(106a)를 제공하고, 로우 카운터(108)는 로우 비교 신호(108a)를 제공한다. 하이 비교 신호(106a)와 로우 비교 신호(108a)는 셋-리셋 플립플롭(110)(set-reset flip-flop)의 셋 입력과 리셋 입력에 각각 연결될 수 있다. 셋-리셋 플립플롭(110)은 업/다운 카운터(104)의 카운팅 방향을 제어하기 위해 업/다운 방향 신호(110a)를 제공할 수 있다. 따라서, 카운트 신호(104a)가 올려 세기(count up)를 한 후 내려 세기(count down)를 하여 삼각형 신호(104a)(triangular signal)를 생성한다는 것이 이해될 것이다.

비교기(112)는 삼각형 신호(104a)를 수신하기 위해 연결될 수 있다. 또한, 비교기(112)는 쓰레시홀드 값(120)을 수신하기 위해 연결될 수 있다. 쓰레시홀드 값(120)은 도 1의 디더링된 신호(24a)와 동일하거나 유사할 수 있다. 일반적으로, 쓰레시홀드 값(120)은 도 1의 아키텍쳐(architecture)로부터 명백한 바와 같이 그것의 하위 비트들에서 이따금 디더링될 수 있는 쓰레시홀드 값을 갖는 상당히 정적인 디지털 신호이다.

동작에 있어서, 비교기(112)는 삼각형 파형(104a)을 쓰레시홀드 값(120)과 비교하여 비교 신호(112a)를 만든다. 비교 신호는 도 1의 비교 신호들(40a, 42a, 44a) 중의 하나와 동일하거나 유사할 수 있다.

쓰레시홀드 값(120)의 값을 변경시킴으로써 비교 신호(112a)가 변하는 듀티 싸이클을 가지게 될 있다는 것이 이해될 것이다. 이러한 변경은 도 3을 참조한 아래의 설명으로부터 보다 명백해질 것이다.

도 3을 참조하면, 그래프(140)는 각각이 임의의 시간 단위의 스케일(scale)을 가진 복수의 수평(horizontal) 축들을 갖는다. 또한, 그래프(140)는 임의의 전압 단위의 스케일을 가진 수직 축을 갖는다.

신호(142)는 도 2의 패턴 신호(114)와 동일하거나 유사할 수 있다. 신호(142)는 로우 상태들(142b)과 하이 상태들(142a)를 가질 수 있다.

신호(144)는 도 2의 삼각형 파형(104a)과 동일하거나 유사할 수 있다. 삼각형 파형(144)은 액티브 영역(active region)들 및 인액티브 영역(inactive region)들을 가진다. 이 때, 상기 액티브 영역들 중의 액티브 영역(114a)은 예시적인 것이고, 상기 인액티브 영역들 중의 인액티브 영역(114b)도 예시적인 것이다. 상기 액티브 영역들은 패턴 신호(142)의 하이 상태들에 정렬(align with)한다.

쓰레시홀드 값(146)은 도 2의 쓰레시홀드 값(120)과 동일하거나 유사할 수 있다. 다만, 여기서는 그렇지 않으면 쓰레시홀드 값(146)에 경미한 이따금의 변화들(slight occasional perturbations)을 일으키는 디더링 없이 도시되어 있다.

신호(148)는 도 2의 비교 신호(112a)와 동일하거나 유사할 수 있다. 신호(148)는 액티브 영역들과 인액티브 영역들을 포함할 수 있다. 이 때, 액티브 영역들 중의 액티브 영역(148a)은 예시적인 것이고, 인액티브 영역들 중의 인액티브 영역(148b)도 예시적인 것이다. 신호(148)는 신호(144)와 쓰레시홀드 값(146)의 비교에 의해 생성된다. 신호(148)의 듀티 싸이클이 쓰레시홀드 값(146)의 값에 의해 영향을 받을 수 있다는 것이 이해되어야 한다. 따라서, 도 2의 결합 회로(100)는 PWM 파형으로서 신호(148)를 생성하기 위해 사용될 수 있다.

도 1의 회로(10)의 검사는 PWM 파형(신호들(40a, 42a, 44a))의 듀티 싸이클이 주파수 차이 프로세서(14)에 의해 영향을 받는 듀티 싸이클 계산 프로세서(16)에 의해 영향을 받는다는 것을 또한 보여줄 것이다. 따라서, 주파수 기준 신호(78)에 대하여 필터링된 신호(28a)의 주파수에 나타난 바와 같이, PWM 신호(148)는 모터가 너무 느리게 움직이는 경우 더 높은 퍼센티지(percentage)의 듀티 싸이클을 갖는(전기 모터(70)를 더 강하게 구동시키는) 경향이 있다.

도 1의 전자 회로의 더 많은 동작이 도 4를 참조하여 아래에서 설명될 것이다.

도 4를 참조하면, 그래프(160)는 임의의 시간 단위의 스케일을 갖는 복수의 수평 축들을 갖는다. 또한, 그래프(160)는 전압 단위의 스케일을 갖는 수직 축을 갖는다.

신호(162)는 도 3의 신호(142)와 동일하거나 유사할 수 있고, 도 2의 신호(114)와 동일하거나 유사할 수 있으며, 도 1의 신호들(32a, 32b, 32c) 중의 하나(예를 들어, 신호(32a))와 동일하거나 유사할 수 있다. 또한, 신호(164)는 도 3의 신호(142)와 동일하거나 유사할 수 있고, 도 2의 신호(114)와 동일하거나 유사할 수 있으며, 도 1의 신호들(32a, 32b, 32c) 중의 다른 하나(예를 들어, 신호(32b))와 동일하거나 유사할 수 있다. 또한, 신호(164)는 도 3의 신호(142)와 동일하거나 유사할 수 있고, 도 2의 신호(114)와 동일하거나 유사할 수 있으며, 도 1의 신호들(32a, 32b, 32c) 중의 다른 하나(예를 들어, 신호(32c))와 동일하거나 유사할 수 있다.

신호들(162, 164, 166)은 도 1의 상측 전계 효과 트랜지스터들(50, 52, 54)과 관련된다. 신호들(168, 170, 172)은 도 1의 하측 전계 효과 트랜지스터들(56, 58, 60)과 관련된다. 신호들(168, 170, 172)은 아래에서 보다 자세하게 설명될 것이다. 신호들(168, 170, 172)은 도 1의 신호들(32d, 32e, 32f)과 동일하거나 유사할 수 있다.

신호(176)는 도 3의 신호(144)와 동일하거나 유사할 수 있고, 도 2의 신호(104a)와 동일하거나 유사할 수 있으며, 도 1의 신호들(34a, 36a, 38a) 중의 하나(예를 들어, 신호(34a))와 동일하거나 유사할 수 있다. 또한, 신호(180)는 도 3의 신호(144)와 동일하거나 유사할 수 있고, 도 2의 신호(104a)와 동일하거나 유사할 수 있으며, 도 1의 신호들(34a, 36a, 38a) 중의 다른 하나(예를 들어, 신호(36a))와 동일하거나 유사할 수 있다. 또한, 신호(184)는 도 3의 신호(144)와 동일하거나 유사할 수 있고, 도 2의 신호(104a)와 동일하거나 유사할 수 있으며, 도 1의 신호들(34a, 36a, 38a) 중의 다른 하나(예를 들어, 신호(38a))와 동일하거나 유사할 수 있다.

동일한 쓰레시홀드 값일 수 있는 쓰레시홀드 값들(186, 188, 190)은 도 3의 쓰레시홀드 값(146)과 동일하거나 유사할 수 있고, 도 2의 쓰레시홀드 값(120)과 동일하거나 유사할 수 있으며, 도 1의 쓰레시홀드 값(24a)과 동일하거나 유사할 수 있다. 디더링은 쓰레시홀드 값들(186, 188, 190, 146 또는 120)에 도시되어 있지 않다.

신호(174)는 도 3의 신호(148)와 동일하거나 유사할 수 있고, 도 2의 신호(112a)와 동일하거나 유사할 수 있으며, 도 1의 신호들(40a, 42a, 44a) 중의 하나(예를 들어, 신호(40a))와 동일하거나 유사할 수 있다. 또한, 신호(178)는 도 3의 신호(148)와 동일하거나 유사할 수 있고, 도 2의 신호(112a)와 동일하거나 유사할 수 있으며, 도 1의 신호들(40a, 42a, 44a) 중의 다른 하나(예를 들어, 신호(42a))와 동일하거나 유사할 수 있다. 또한, 신호(182)는 도 3의 신호(148)와 동일하거나 유사할 수 있고, 도 2의 신호(112a)와 동일하거나 유사할 수 있으며, 도 1의 신호들(40a, 42a, 44a) 중의 다른 하나(예를 들어, 신호(44a))와 동일하거나 유사할 수 있다. 신호들(174, 178, 180)은 신호들(176, 180, 184)이 쓰레시홀드 값들(186, 188, 190) 과 비교됨으로써 각각 생성된다.

신호들(174, 178, 182)의 듀티 싸이클들이 쓰레시홀드 값들(186, 188, 190)의 값들에 의해 영향을 받을 수 있다는 것이 이해되어야 한다. 따라서, 신호들(174, 178, 182)은 PWM 신호들을 나타낸다.

도 3을 참조하여 상술한 바와 같이, PWM 파형들(174, 178, 182)의 듀티 사이클은 주파수 차이 프로세서(14)에 의해 영향을 받는 듀티 싸이클 계산 프로세서(16)에 의해 영향을 받는다. 따라서, 주파수 기준 신호(78)에 대하여 필터링된 신호(28a)의 주파수에 나타난 바와 같이, PWM 신호(148)는 모터가 너무 느리게 움직이는 경우 더 높은 퍼센티지의 듀티 싸이클을 갖는(전기 모터(70)를 더 강하게 구동시키는) 경향이 있다.

신호들(168, 170, 172)을 다시 참조하면, 상기 신호들은 상측 전계 효과 트랜지스터들에 인가된 PWM 신호들(174, 178, 182)과 타이밍 관계에 있는 도 1의 신호들(32d, 32e, 32f)로 도 1의 하측 전계 효과 트랜지스터들의 클로저들(closures)(예를 들어, 접지(ground)로의 연결들)을 나타낸다.

신호들(176, 180, 184)의 더 많은 검사는 신호들(176, 180, 184)의 액티브 영역들의 각 예(each instance)에서 삼각파들이 반드시(essentially) 다시 시작(동일한 시작 위상(starting phase)을 가짐)한다는 것을 보여준다. 그 결과, PWM 신호들(174, 178, 182) 각각은 또한 동일한 시작 위상과 동일한 시작 신호 값을 갖는다. 이것은 일단 모터 속도가 안정화되면 PWM 신호들(174, 178, 182) 각각을 그들의 액티브 영역들 내에서 각각 동일하게 만들고, 각 액티브 영역 내에서 동일하게 만든다. 따라서, PWM 신호들(174, 178, 182) 각각은 액티브 영역에서 액티브 영역까지 위상 지터를 갖지 않는다. 그러한 결과는 3개의 신호 채널들 각각을 위한 분리된 변조 파형 생성기들(도 1의 34, 36, 38)을 이용함으로써 달성된다. 그러나, 아래에서 보다 자세하게 설명될 방법들에서 복수의 신호 채널들에 사용되는 하나의 변조 파형 생성기를 이용함으로써 동일한 결과가 또한 달성될 수 있다.

시간 구간(time period)(p1)은 도 1의 전기 모터(70)의 일 회전의 시간 구간이다. 또한, 시간 구간(p1)은 시간 구간들(t2-t1, t3-t2, t4-t3)의 합에 해당한다. 시간 구간들(t2-t1, t3-t2, t4-t3) 각각은 신호들(162, 164, 166)의 구간들이다. 또한, 시간 구간들(t2-t1, t3-t2, t4-t3) 각각은 신호들(174와 176, 178과 180, 182와 184)의 구간들이다.

도 1을 참조하여 상술한 바로부터 이해될 바와 같이, PWM 신호들(174, 178, 182)은 전기 모터(70)를 구동시키는 도 1의 신호들(80, 82, 84)을 나타낸다. 정확한 싸이클 구간 매치(cycle period match)들 및 전기 모터(70)의 각 회전 싸이클을 위한 싸이클 구간들의 일관성(consistency)은 상기 모터(70)가 회전 속도에 매우 적은 지터를 가지도록 만든다.

도 5를 참조하면, 그래프(200)는 임의의 시간 단위의 스케일을 가진 복수의 수평 축들을 갖는다. 또한, 그래프(200)는 전압 단위의 스케일을 가진 수직 축을 갖는다. 그래프(200)는 종래의 모터 제어 회로 내에서 생성되는 신호를 나타낸다. 특히, 종래의 모터 제어 회로는 복수의 신호 채널들을 가진 본 발명과는 달리 하나의 신호 채널을 형성하는 하나의 변조 파형 생성기와 하나의 비교기를 포함한다. 이를 위해, 종래의 모터 제어 회로는 하나의 연속적인 삼각파 신호(208)를 생성한다. 쓰레시홀드 값(210)은 PWM 신호들(202, 204, 208)을 생성하기 위하여 삼각파 신호(208)와 비교된다. PWM 신호들(202, 204, 208)의 듀티 싸이클들은 쓰레시홀드 값(210)의 값에 의해 영향을 받는다.

삼각파 신호(200)의 사이클들이 도 1의 전기 모터(70)의 회전 구간들(p1a, p2a)과 동기(synchronous)되지 않는다는 것이 명백해질 것이다.

종래의 모터 구동 회로에서, 도 1의 신호들(80, 82, 84)과 상이한 신호들이 전기 모터를 구동한다. PWM 신호들(202, 204, 206)은 전기 모터를 구동하는 신호들을 나타낸다. 전기 모터의 회전의 첫번째 사이클(p1a)에서 PWM 신호들(202, 204, 206)이 전기 모터의 회전의 다음 사이클(p2a)에서와 동일하지 않은 PWM 특성들을 갖는다는 것을 알 수 있다. 이러한 차이들은 전기 모터의 회전에 있어 지터를 발생시키는 경향이 있다. 상기 지터는 본 발명에서는 회피된다.

도 5 및 도 6은 도 1의 전기 모터(70)의 회전 위치가 도 1의 홀 어레이(26)를 사용하는 것과는 다른 방식들로 검출될 수 있다는 것을 보여주기 위해 제공된다.

도 6을 참조하면, 모터 제어 구성은 전기 모터(70)와 리졸버(254)에 연결된 모터 제어 회로(252)를 포함한다. 리졸버는 전기 모터들의 기술 분야에 알려져 있다. 상기 리졸버는 사인(sine) 및 코사인(cosine) 신호들(254a, 254b)을 각각 제공한다. 사인 및 코사인 신호들(254a, 254b)은 3개의 신호들(256a, 256b, 256c)을 생성하기 위하여 모터 제어 회로(252) 내의 리졸버 투 상태 인코더(256)(resolver to state encoder)에 의해 수신될 수 있다. 각각이 전기 모터(70)의 샤프트의 회전 위치를 나타내는 3개의 신호들(256a, 256b, 256c)은 도 1의 신호들(28a, 28b, 28c)과 유사하다. 따라서, 모터 구동 회로(252)의 나머지의 동작은 도 1의 모터 구동 회로(12)의 유사한 부분들의 동작과 동일하거나 유사하다. 그러므로, 그에 대한 구체적인 설명은 생략하기로 한다.

도 7을 참조하면, 모터 제어 구성(270)은 전기 모터(70)에 연결된 모터 제어 회로(272)를 포함한다. 전기 모터(70)는 "백 EMF" 신호들(70a, 70b, 70c)을 제공할 수 있다. 백 EMP 신호들은 3개의 신호들(274a, 274b, 274c)을 생성하기 위하여 모터 제어 회로(272) 내의 백 EMF 투 상태 인코더(274)(back EMF to state encoder)에 의해 수신될 수 있다. 각각이 전기 모터(70)의 샤프트의 회전 위치를 나타내는 3개의 신호들(274a, 274b, 274c)은 도 1의 신호들(28a, 28b, 28c)과 유사하다. 따라서, 모터 구동 회로(272)의 동작은 도 1의 모터 구동 회로(12)의 유사한 부분들의 동작과 동일하거나 유사하다. 그러므로, 그에 대한 구체적인 설명은 생략하기로 한다.

도 8을 참조하면, 도 1의 구성 요소들과 유사한 구성 요소들은 유사한 참조 번호들을 갖는다. 멀티플렉스 구성(300)은 도 1에 도시된 3개의 변조 파형 생성기들(34, 36, 38)과 3개의 비교기들(40, 42, 44)을 하나의 변조 파형 생성기(304)와 하나의 비교기(306)로 대체할 수 있다. 그러나, 하나의 변조 파형 생성기(304)와 하나의 비교기(306)은 복수의 신호 채널들을 형성하기 위해 멀티플렉스 구성에서 사용된다. 변조 파형 생성기(304)는 도 2의 파형 변조 생성기(102)와 동일하거나 유사할 수 있다.

간단하게 도 4를 참조하면, 삼각형 파형 신호들(176, 180, 184)이 오버랩(overlap)되는 것 없이 서로 다른 시간들에서 생성됨을 알 수 있다. 중요한 것은 삼각형 파형 신호들(176, 180, 184) 각각이 상기 구간들(t2-t1, t3-t2, t4-t3) 각각에서 동일한 지점에서(예를 들어, 0에서) 시작한다는 것이다. 다시 말하면, 상기 구간들(t2-t1, t3-t2, t4-t3) 각각의 시작점에서 도 1의 변조 파형 생성기들(34, 36, 38) 각각이 각 패턴 신호(32a, 32b, 32c)(또한, 도 2의 리셋 신호(114) 및 도 4의 신호들(162, 164, 166)을 참조)의 하이 상태에 의해 동작하게 되고, 다른 시간들에서 각 패턴 신호(32a, 32b, 32c)의 로우 상태에 의해 리셋된다.

다시 도 8을 참조하면, 결합 로직(302)이 도 1의 패턴 신호들(32a, 32b, 32c)을 수신하기 위해 연결될 수 있다. 결합 로직(302)은 리셋 신호(302a)를 생성한다. 리셋 신호(302a)는 변조 파형 생성기(304)에 의해 수신된다.

동작에 있어서, 리셋 신호(302a)는 도 4의 구간들(t2-t1, t3-t2, t4-t3) 각각의 시작점(즉, 패턴 신호들(32a, 32b, 32c)의 특정 트랜지션(transition)들)에서 변조 파형 생성기(304)를 리셋한다. 몇몇 실시예들에서, 리셋 신호(302a)는 적절한 시간들에서의 매우 짧은 리셋 펄스들로 구성될 수 있다. 상기 리셋들은 변조 파형 생성기(304)가 각 리셋 펄스를 기초로 다시 시작하게 만들기 위해 동작할 수 있다. 하나의 특정 실시예에서, 신호들(32a, 32b, 32c)(즉, 도 4의 신호들(162, 164, 166))의 상승 에지(rising edge)들은 논리적으로 논리합(logically OR)되어 리셋 펄스들을 생성할 수 있다. 그러나, 리셋 펄스를 생성하기 위한 다른 기술들이 이용될 수도 있다.

또한, 변조 파형 생성기(304)는 도 1의 클럭 신호(62a)를 수신하기 위해 연결된다. 변조 파형 생성기(302)는 하나의 신호 채널 상에서 삼각파 출력 신호(304a)를 생성한다. 삼각파 출력 신호(304a)는 도 4의 신호들(176, 180, 184)과 유사하지만, 상기 하나의 신호 채널 상에서 순차적(즉, 하나 다음에 다른 하나)이며, 그들 각각은 패턴 신호들(32a, 32b, 32c) 중의 하나의 트랜지션에 따라 다시 시작한다.

비교기(306)는 삼각파 출력 신호(304a)를 수신하기 위해 연결되고, 도 1의 쓰레시홀드 값(24a)을 수신하기 위해 연결되며, 비교 신호(306a)를 생성한다. 비교 신호(306a)는 도 4의 신호들(174, 178, 182)과 유사하지만, 하나의 신호 채널 상에서 순차적(즉, 하나 다음 다른 하나)이다.

1:3 멀티플렉서(308)는 비교 신호(306a)를 수신하기 위해 연결될 수 있다. 또한, 1:3 멀티플렉서(308)는 결합 로직(302)으로부터 제어 신호(302b)를 수신하기 위해 연결될 수 있다. 제어 신호(302b)의 제어에 의해, 1:3 멀티플렉서(308)는 비교 신호(306a)를 분리하여(또는, 쪼개어(split)) 3개의 분리된 신호 채널들 상에서 3개의 분리된 출력 신호들(308a, 308b, 308c)을 생성한다. 3개의 출력 신호들(308a, 308b, 308c)은 도 4의 3개의 비교 신호들(174, 178, 180)과 동일하거나 유사할 수 있고, 도 1의 3개의 비교 신호들(40a, 42a, 44a)과 동일하거나 유사할 수 있다.

3개의 PWM 신호들(308a, 308b, 308c)에 상응하는 3개의 신호 채널들이 도시되어 있지만, 다른 실시예들에서 3개 이상 또는 2개의 신호 채널들이 존재할 수 있다는 것을 이해하여야 할 것이다. 일반적으로, 신호 채널들의 개수는 위치 신호들(예를 들어, 도 1의 26a, 26b, 26c)의 개수에 따라 선택된다.

멀티플렉스 구성(300)의 동작은 도 1 내지 도 4를 참조하여 상술한 바로부터 명백해질 것이다.

여기서 설명된 모터 제어 회로들 내의 소정의 회로들에 의해 제공된 강제 동기화 및 여기서 설명된 모터 제어 회로들 내의 다른 소정의 회로들에 의해 제공된 복수의 신호 채널들은 모두 전기 모터의 샤프트의 회전 속도에 있어 지터의 감소된 양을 제공한다. 즉, 전기 모터의 회전 속도에서의 지터가 감소될 수 있다. 다른 실시예들은 오직 강제 동기화 또는 오직 복수의 신호 채널들만을 제공할 수 있다. 나아가, 다른 실시예들에서, 여기서 설명된 디더링이 사용되지 않을 수 있다.

여기에 인용되는 모든 참조 문헌들은 그 전체로 여기에 참조로서 병합된다. 본 특허의 내용인 다양한 개념들, 구조들 및 기술들을 설명하기 위한 본 발명의 설명된 선호되는 실시예들로부터 상기 개념들, 구조들 및 기술들을 병합하는 다른 실시예들이 사용될 수 있음은 해당 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이다. 그러므로, 본 특허의 범위는 상기 설명된 실시예들에 한정되는 것이 아니라, 아래 청구항들의 사상 및 범위에 의해서만 한정되어야 한다는 것을 이해하여야 한다.

Claims

모터 샤프트 및 복수의 모터 와인딩들을 가진 멀티-위상 브러쉬리스 직류(DC) 모터의 구동 회로에 있어서,
상기 모터 샤프트의 회전 위치를 각각 나타내는 복수의 위치 신호들을 생성하는 위치 신호 생성기
상기 위치 신호들 중의 선택된 하나와 관련된 신호를 수신하고, 기준 클럭 신호를 수신하며, 상기 위치 신호들 중의 상기 선택된 하나와 관련된 상기 신호와 상기 기준 클럭 신호 사이의 주파수 차이와 관련된 주파수 차이 값을 생성하는 주파수 차이 프로세서
상기 주파수 차이 값을 수신하고, 동기화 선택 신호를 생성하는 동기화 제어 프로세서 및
상기 위치 신호들 중의 상기 선택된 하나와 관련된 상기 신호를 수신하는 제 1 입력 노드, 상기 기준 클럭 신호를 수신하는 제 2 입력 노드, 상기 동기화 제어 신호를 수신하는 제어 노드, 및 상기 위치 신호들 중의 상기 선택된 하나와 관련된 상기 신호 또는 상기 기준 클럭 신호로 구성된 멀티플렉서 출력 신호가 생성되는 출력 노드를 가진 멀티플렉서를 포함하는 것을 특징으로 하는 멀티-위상 브러쉬리스 직류 모터의 구동 회로.
제 1 항에 있어서, 상기 주파수 차이 값이 주파수 차이 값 쓰레시홀드보다 클 때, 상기 멀티플렉서 출력 신호는 상기 위치 신호들 중의 상기 선택된 하나와 관련되고, 상기 주파수 차이 값이 상기 주파수 차이 값 쓰레시홀드보다 작을 때, 상기 멀티플렉서 출력 신호는 상기 기준 클럭 신호와 관련되는 것을 특징으로 하는 멀티-위상 브러쉬리스 직류 모터의 구동 회로.
제 1 항에 있어서,
상기 위치 신호들 중의 상기 선택된 하나와 관련된 상기 신호를 수신하고, 상기 기준 클럭 신호를 수신하며, 상기 위치 신호들 중의 상기 선택된 하나와 관련된 상기 신호와 상기 기준 클럭 신호 사이의 위상 차이와 관련된 위상 차이 값을 생성하는 위상 차이 프로세서를 더 포함하고,
상기 동기화 제어 프로세서가 상기 위상 차이 값을 수신하는 것을 특징으로 하는 멀티-위상 브러쉬리스 직류 모터의 구동 회로.
제 3 항에 있어서, 상기 위상 차이 값이 위상 차이 값 쓰레시홀드보다 클 때, 상기 멀티플렉서 출력 신호는 상기 위치 신호들 중의 상기 선택된 하나와 관련되고, 상기 위상 차이 값이 상기 위상 차이 값 쓰레시홀드보다 작을 때, 상기 멀티플렉서 출력 신호는 상기 기준 클럭 신호와 관련되는 것을 특징으로 하는 멀티-위상 브러쉬리스 직류 모터의 구동 회로.
제 3 항에 있어서, 상기 주파수 차이 값이 주파수 차이 값 쓰레시홀드보다 크고 상기 위상 차이 값이 상기 위상 차이 값 쓰레시홀드보다 클 때, 상기 멀티플렉서 출력 신호는 상기 위치 신호들 중의 상기 선택된 하나와 관련되고, 상기 주파수 차이 값이 상기 주파수 차이 값 쓰레시홀드보다 작고 상기 위상 차이 값이 상기 위상 차이 값 쓰레시홀드보다 작을 때, 상기 멀티플렉서 출력 신호는 상기 기준 클럭 신호와 관련되는 것을 특징으로 하는 멀티-위상 브러쉬리스 직류 모터의 구동 회로.
제 5 항에 있어서,
상기 멀티플렉서 출력 신호를 수신하고, 상기 위치 신호들 중에서 선택된 것들을 수신하며, 서로 간에 기 설정된 도(degree)만큼 떨어져 있으면서 각각 제 1 상태 및 제 2 상태를 갖는 복수의 패턴 신호들을 생성하는 패턴 생성기
상기 패턴 신호들을 수신하고, 상응하는 복수의 펄스 폭 변조(pulse width modulated; PWM) 신호들을 생성하는 변조 회로 및
상기 PWM 신호들을 나타내는 복수의 신호들을 수신하고, 상기 PWM 신호들과 관련된 복수의 구동 신호들을 생성하는 복수의 구동 회로들을 더 포함하고,
상기 PWM 신호들 각각은 상기 패턴 신호들 각각의 제 1 상태 또는 제 2 상태 중의 선택된 하나에서만 펄스 폭 변조 파형을 포함하는 액티브 영역을 각각 가지며,
상기 구동 신호들 각각은 상기 모터 와인딩들 각각의 일 끝(one end)에 연결되는 것을 특징으로 하는 멀티-위상 브러쉬리스 직류 모터의 구동 회로.
제 1 항에 있어서,
상기 멀티플렉서 출력 신호를 수신하고, 상기 위치 신호들 중에서 선택된 것들을 수신하며, 서로 간에 기 설정된 도(degree)만큼 떨어져 있으면서 각각 제 1 상태 및 제 2 상태를 갖는 복수의 패턴 신호들을 생성하는 패턴 생성기
상기 패턴 신호들을 수신하고, 상응하는 복수의 펄스 폭 변조(pulse width modulated; PWM) 신호들을 생성하는 변조 회로 및
상기 PWM 신호들을 나타내는 복수의 신호들을 수신하고, 상기 PWM 신호들과 관련된 복수의 구동 신호들을 생성하는 복수의 구동 회로들을 더 포함하고,
상기 PWM 신호들 각각은 상기 패턴 신호들 각각의 제 1 상태 또는 제 2 상태 중의 선택된 하나에서만 펄스 폭 변조 파형을 포함하는 액티브 영역을 각각 가지며,
상기 구동 신호들 각각은 상기 모터 와인딩들 각각의 일 끝(one end)에 연결되는 것을 특징으로 하는 멀티-위상 브러쉬리스 직류 모터의 구동 회로.
제 7 항에 있어서, 상기 변조 회로는
상기 패턴 신호들 각각을 수신하고, 복수의 기능 신호들을 생성하는 복수의 변조 파형 생성기들 및
상기 기능 신호들 각각을 수신하고, 각각의 쓰레시홀드 값을 수신하며, 상기 기능 신호들 각각과 상기 각각의 쓰레시홀드 값을 비교하여 상기 각각의 쓰레시홀드 값에 따라 생성되는 듀티 싸이클을 가진 상기 PWM 신호들 각각을 생성하는 복수의 비교기들을 포함하고,
상기 기능 신호들 각각의 액티브 부분들은 상기 패턴 신호들 각각의 선택된 상태에서만 생성되는 것을 특징으로 하는 멀티-위상 브러쉬리스 직류 모터의 구동 회로.
제 8 항에 있어서,
디더링된 값으로서 각각의 쓰레시홀드 값을 생성하는 디더링 프로세서를 더 포함하는 것을 특징으로 하는 멀티-위상 브러쉬리스 직류 모터의 구동 회로.
제 7 항에 있어서, 상기 변조 회로는
상기 패턴 신호들을 수신하고, 상기 패턴 신호들 각각의 상태 트랜지션(state transition)들에서 일어나는 상태 트랜지션들을 갖는 리셋 신호를 생성하는 결합 로직
상기 리셋 신호를 수신하고, 기능 신호를 생성하는 변조 파형 생성기
상기 기능 신호를 수신하고, 쓰레시홀드 값을 수신하며, 상기 기능 신호와 상기 쓰레시홀드 값을 비교하여 상기 쓰레시홀드 값에 따라 생성되는 듀티 싸이클을 가진 PWM 신호를 생성하는 비교기 및
상기 PWM 신호를 수신하고, 상기 PWM 신호를 분리된 각각의 신호 채널 상에서 각각 전달되는 복수의 서로 다른 부분들로 분리하는(split) 멀티플렉서를 포함하고,
상기 기능 신호들의 액티브 부분들은 상기 패턴 신호들의 선택된 상태에서만 생성되며, 상기 기능 신호는 상기 리셋 신호의 상기 트랜지션들에 따라 기 설정된 조건으로 리셋되는 것을 특징으로 하는 멀티-위상 브러쉬리스 직류 모터의 구동 회로.
제 10 항에 있어서,
디더링된 값으로서 상기 쓰레시홀드 값을 생성하는 디더링 프로세서를 더 포함하는 것을 특징으로 하는 멀티-위상 브러쉬리스 직류 모터의 구동 회로.
모터 샤프트 및 복수의 모터 와인딩들을 가진 멀티-위상 브러쉬리스 직류(DC) 모터의 구동 방법에 있어서,
상기 모터 샤프트의 회전 위치를 각각 나타내는 복수의 위치 신호들을 생성하는 단계
상기 위치 신호들 중의 선택된 하나와 관련된 신호와 기준 클럭 신호 사이의 주파수 차이와 관련된 주파수 차이 값을 생성하는 단계
상기 주파수 차이 값에 따라 동기화 선택 신호를 생성하는 단계 및
상기 동기화 선택 신호에 따라, 상기 위치 신호들 중의 상기 선택된 하나와 관련된 상기 신호 또는 상기 기준 클럭 신호로 구성된 멀티플렉서 출력 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 멀티-위상 브러쉬리스 직류 모터의 구동 방법.
제 12 항에 있어서, 상기 주파수 차이 값이 주파수 차이 값 쓰레시홀드보다 클 때, 상기 멀티플렉서 출력 신호는 상기 위치 신호들 중의 상기 선택된 하나와 관련되고, 상기 주파수 차이 값이 상기 주파수 차이 값 쓰레시홀드보다 작을 때, 상기 멀티플렉서 출력 신호는 상기 기준 클럭 신호와 관련되는 것을 특징으로 하는 멀티-위상 브러쉬리스 직류 모터의 구동 방법.
제 12 항에 있어서,
상기 위치 신호들 중의 상기 선택된 하나와 관련된 상기 신호와 상기 기준 클럭 신호 사이의 위상 차이와 관련된 위상 차이 값을 생성하는 단계를 더 포함하는 것을 특징으로 하는 멀티-위상 브러쉬리스 직류 모터의 구동 방법.
제 14 항에 있어서, 상기 위상 차이 값이 위상 차이 값 쓰레시홀드보다 클 때, 상기 멀티플렉서 출력 신호는 상기 위치 신호들 중의 상기 선택된 하나와 관련되고, 상기 위상 차이 값이 상기 위상 차이 값 쓰레시홀드보다 작을 때, 상기 멀티플렉서 출력 신호는 상기 기준 클럭 신호와 관련되는 것을 특징으로 하는 멀티-위상 브러쉬리스 직류 모터의 구동 방법.
제 14 항에 있어서, 상기 주파수 차이 값이 주파수 차이 값 쓰레시홀드보다 크고 상기 위상 차이 값이 상기 위상 차이 값 쓰레시홀드보다 클 때, 상기 멀티플렉서 출력 신호는 상기 위치 신호들 중의 상기 선택된 하나와 관련되고, 상기 주파수 차이 값이 상기 주파수 차이 값 쓰레시홀드보다 작고 상기 위상 차이 값이 상기 위상 차이 값 쓰레시홀드보다 작을 때, 상기 멀티플렉서 출력 신호는 상기 기준 클럭 신호와 관련되는 것을 특징으로 하는 멀티-위상 브러쉬리스 직류 모터의 구동 방법.
제 16 항에 있어서,
서로 간에 기 설정된 도(degree)만큼 떨어져 있으면서 각각 제 1 상태 및 제 2 상태를 갖는 복수의 패턴 신호들을 생성하는 단계
상응하는 복수의 펄스 폭 변조(pulse width modulated; PWM) 신호들을 생성하는 단계 및
상기 PWM 신호들과 관련된 복수의 구동 신호들을 생성하는 단계를 더 포함하고,
상기 PWM 신호들 각각은 상기 패턴 신호들 각각의 제 1 상태 또는 제 2 상태 중의 선택된 하나에서만 펄스 폭 변조 파형을 포함하는 액티브 영역을 각각 가지며,
상기 구동 신호들 각각은 상기 모터 와인딩들 각각의 일 끝(one end)에 연결되는 것을 특징으로 하는 멀티-위상 브러쉬리스 직류 모터의 구동 방법.
제 12 항에 있어서,
서로 간에 기 설정된 도(degree)만큼 떨어져 있으면서 각각 제 1 상태 및 제 2 상태를 갖는 복수의 패턴 신호들을 생성하는 단계
상응하는 복수의 펄스 폭 변조(pulse width modulated; PWM) 신호들을 생성하는 단계 및
상기 PWM 신호들과 관련된 복수의 구동 신호들을 생성하는 단계를 더 포함하고,
상기 PWM 신호들 각각은 상기 패턴 신호들 각각의 제 1 상태 또는 제 2 상태 중의 선택된 하나에서만 펄스 폭 변조 파형을 포함하는 액티브 영역을 각각 가지며,
상기 구동 신호들 각각은 상기 모터 와인딩들 각각의 일 끝(one end)에 연결되는 것을 특징으로 하는 멀티-위상 브러쉬리스 직류 모터의 구동 방법.
제 18 항에 있어서, 상기 PWM 신호들을 생성하는 단계는
복수의 기능 신호들을 생성하는 단계 및
상기 기능 신호들 각각과 각각의 쓰레시홀드 값을 비교하여 상기 각각의 쓰레시홀드 값에 따라 생성되는 듀티 싸이클을 가진 상기 PWM 신호들 각각을 생성하는 단계를 포함하고,
상기 기능 신호들 각각의 액티브 부분들은 상기 패턴 신호들 각각의 선택된 상태에서만 생성되는 것을 특징으로 하는 멀티-위상 브러쉬리스 직류 모터의 구동 방법.
제 19 항에 있어서,
디더링된 값으로서 각각의 쓰레시홀드 값을 생성하는 단계를 더 포함하는 것을 특징으로 하는 멀티-위상 브러쉬리스 직류 모터의 구동 방법.
제 18 항에 있어서, 상기 PWM 신호들을 생성하는 단계는
상기 패턴 신호들 각각의 상태 트랜지션(state transition)들에서 일어나는 상태 트랜지션들을 갖는 리셋 신호를 생성하는 단계
기능 신호를 생성하는 단계
상기 기능 신호와 상기 쓰레시홀드 값을 비교하여 상기 쓰레시홀드 값에 따라 생성되는 듀티 싸이클을 가진 PWM 신호를 생성하는 단계 및
상기 PWM 신호를 분리된 각각의 신호 채널 상에서 각각 전달되는 복수의 서로 다른 부분들로 분리하는(split) 단계를 포함하고,
상기 기능 신호들의 액티브 부분들은 상기 패턴 신호들의 선택된 상태에서만 생성되며, 상기 기능 신호는 상기 리셋 신호의 상기 트랜지션들에 따라 기 설정된 조건으로 리셋되는 것을 특징으로 하는 멀티-위상 브러쉬리스 직류 모터의 구동 방법.
제 21 항에 있어서,
디더링된 값으로서 상기 쓰레시홀드 값을 생성하는 단계를 더 포함하는 것을 특징으로 하는 멀티-위상 브러쉬리스 직류 모터의 구동 방법.