KR20140108164A - 배선 기판 및 그 제조 방법 - Google Patents

배선 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20140108164A
KR20140108164A KR1020140023579A KR20140023579A KR20140108164A KR 20140108164 A KR20140108164 A KR 20140108164A KR 1020140023579 A KR1020140023579 A KR 1020140023579A KR 20140023579 A KR20140023579 A KR 20140023579A KR 20140108164 A KR20140108164 A KR 20140108164A
Authority
KR
South Korea
Prior art keywords
layer
insulating plate
thermal expansion
insulating
expansion coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020140023579A
Other languages
English (en)
Inventor
토모하루 츠치다
Original Assignee
쿄세라 에스엘시 테크놀로지 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿄세라 에스엘시 테크놀로지 가부시키가이샤 filed Critical 쿄세라 에스엘시 테크놀로지 가부시키가이샤
Publication of KR20140108164A publication Critical patent/KR20140108164A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 배선 기판은 절연판의 양면에 배선 도체가 형성된 코어 기판과, 상기 절연판보다 열팽창계수가 큰 절연 수지층의 표면에 도체층이 형성된 빌드업층을 구비하고, 빌드업층은 코어 기판의 편면 또는 양면에 적어도 1층이 적층되고, 상기 절연판은 양면에서 다른 열팽창계수를 갖고, 작은 열팽창계수를 갖는 면에 상기 빌드업층이 적어도 1층 적층되어 있고, 상기 절연판의 반대면에는 빌드업층이 적층되지 않거나 또는 작은 열팽창계수를 갖는 면에 적층된 빌드업층보다 층 수가 적은 빌드업층이 적층되어 있다.

Description

배선 기판 및 그 제조 방법{WIRING SUBSTRATE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 코어 기판의 적어도 한쪽 면에 빌드업층을 적층해서 이루어지는 배선 기판 및 그 제조 방법에 관한 것이다.
종래, 도 6에 나타낸 바와 같이 반도체 소자(S)를 실장하는 빌드업 배선 기판으로서 코어 기판(40)의 편면에 빌드업층(50)을 적층해서 이루어진 배선 기판(C)이 알려져 있다. 코어 기판(40)은 스루홀(43)을 갖는 코어용 절연판(41) 및 코어용 배선 도체(42)로 구성되어 있다. 코어용 배선 도체(42)는 절연판(41)의 양면 각각의 적어도 일부 및 스루홀(43) 내에 피착되어 있다. 절연판(41)은 유리-에폭시 수지 등의 유리 클로스 혼입 절연 수지로 형성되어 있다. 절연판(41)의 상하면의 배선 도체(42)는 구리박 및 구리 도금층에 의해 형성되어 있다. 스루홀(43) 내의 배선 도체(42)는 구리 도금층에 의해 형성되어 있다. 또한, 배선 도체(42)가 피착된 스루홀(43) 내는 구멍 충전 수지(44)에 의해 충전되어 있다.
빌드업층(50)은 빌드업용 절연 수지층(51)과 배선 도체(52)를 교대로 적층해서 이루어진다. 절연 수지층(51)에는 하층에 존재하는 적어도 일부의 배선 도체(42, 52)에 상당하는 위치에 절연 수지층(51)을 관통하는 비아홀(53)이 형성되어 있다. 절연 수지층(51)은 에폭시 수지 등의 열경화성 수지로 이루어진다. 배선 도체(52)는 구리 도금층으로 이루어지고, 절연 수지층(51) 상 및 비아홀(53) 내에 피착되어 있다. 이 배선 기판(C)에서는 상하면에 솔더 레지스트층(61)이 더 피착되어 있다. 솔더 레지스트층(61)은 아크릴 변성 에폭시 수지 등의 감광성 열경화성 수지로 이루어진다.
이와 같은 배선 기판(C)은 이하와 같이 해서 형성된다. 우선, 도 7a에 나타낸 바와 같이 양면 구리 피복판(copper-clad board)(40P)을 준비한다. 양면 구리 피복판(40P)은 유리-에폭시판 등의 절연 수지층(41P)의 양면에 구리박(42F)이 부착된 것이다. 1매의 양면 구리 피복판(40P)으로부터 통상 수백개~수천개의 배선 기판(C)을 동시에 제조하는 것이 가능하다. 도 7에 있어서는 번잡함을 피하기 위해서 1개의 배선 기판(C)에 대응하는 부분만을 나타낸다.
도 7b에 나타낸 바와 같이, 이 양면 구리 피복판(40P)에 스루홀(43)을 형성한다. 스루홀(43)의 형성 후, 도 7c에 나타낸 바와 같이 스루홀(43)의 내면 및 구리박(42F)의 표면에 구리 도금층(42P)을 피착시킨다. 구리 도금층(42P)이 피착된 스루홀(43)의 내측을 도 7d에 나타낸 바와 같이 에폭시 수지 등의 구멍 충전 수지(44)로 충전함과 아울러, 상하면을 평탄하게 연마한다. 이때, 상하면의 구리 도금층(42P)은 연마에 의해 절삭되어 얇아지거나 소멸된다.
이어서, 도 7e에 나타낸 바와 같이 구멍 충전 수지(44) 상을 포함하는 상하면에 구리 도금층(42P)을 재차 피착한다. 도 7f에 나타낸 바와 같이, 절연판(41)의 상하면의 구리박(42F) 및 구리 도금층(42P)을 소정의 패턴으로 에칭해서 배선 도체(42)를 형성한다. 배선 도체(42)의 형성 후, 도 7g에 나타낸 바와 같이 코어 기판(40)의 상면측에만 절연 수지층(51)을 형성한다. 절연 수지층(51)은 에폭시 수지 등의 열경화성 수지의 미경화 수지 시트를 코어 기판(40)의 상면에 적층함과 아울러 열경화시키고, 소정의 위치에 비아홀(53)을 천공함으로써 형성된다.
이어서, 도 7h에 나타낸 바와 같이 비아홀(53) 내 및 절연 수지층(51)의 상면에 배선 도체(52)를 형성한다. 비아홀(53)의 내부는 배선 도체(52)로 완전히 충전되어 있다. 최후에, 도 7i에 나타낸 바와 같이 1층째의 절연 수지층(51) 및 배선 도체(52) 상에 2층째의 절연 수지층(51) 및 배선 도체(52)를 동일한 방법으로 형성한다. 또한 2층째의 절연 수지층(51) 및 배선 도체(52) 상 및 코어 기판(40)의 하면에 솔더 레지스트층(61)을 형성함으로써 배선 기판(C)이 완성된다. 이와 같은 종래의 배선 기판(C)으로서는 예를 들면 일본 특허 공개 2004-80027 호 공보에 코어 기판의 한쪽 주표면 상에만 빌드업층을 형성한 편면 적층 배선 기판이 기재되어 있다.
그러나, 이 종래의 배선 기판(C)에 있어서는 코어 기판(40)의 절연판(41)에는 유리 클로스가 혼입되어 있지만, 빌드업층(50)의 절연 수지층(51)에는 유리 클로스가 혼입되어 있지 않다. 따라서, 절연판(41)의 열팽창계수보다 절연 수지층(51)의 열팽창계수쪽이 커진다. 또한 코어 기판(40) 상에 절연 수지층(51)을 형성할 때, 절연 수지층(51)에 경화 수축이 발생한다. 그 결과, 도 8에 나타낸 바와 같이 절연 수지층(51)쪽이 크게 수축하고, 제조 중 및 제조 후의 배선 기판(C)에 빌드업층(50)측이 오목면으로 되는 휨이 발생해버린다. 이와 같은 휨은 배선 기판(C)의 제조를 곤란하게 할 뿐만 아니라, 배선 기판(C)에 반도체 소자(S)를 정상적으로 탑재하는 것이 곤란해진다.
본 발명은 제조 중 및 제조 후에 있어서의 휨의 발생이 작고, 그것에 의해 제조가 용이함과 아울러, 반도체 소자(S)를 정상적으로 탑재하는 것이 가능한 배선 기판 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 배선 기판은 절연판의 양면에 배선 도체가 형성된 코어 기판과, 상기 절연판보다 열팽창계수가 큰 절연 수지층의 표면에 도체층이 형성된 빌드업층을 구비하고, 빌드업층은 코어 기판의 편면 또는 양면에 적어도 1층이 적층되고, 상기 절연판은 양면에서 다른 열팽창계수를 갖고, 작은 열팽창계수를 갖는 면에 상기 빌드업층이 적어도 1층 적층되어 있고, 상기 절연판의 반대면에는 빌드업층이 적층되지 않거나 또는 작은 열팽창계수를 갖는 면에 적층된 빌드업층보다 층 수가 적은 빌드업층이 적층되어 있다.
또한, 제 1 절연판의 편면에 제 1 구리박이 부착된 편면 구리 피복판, 경화 후의 열팽창계수가 상기 제 1 절연판보다 커지는 프리프레그, 및 제 2 구리박을 준비하는 공정과, 상기 편면 구리 피복판의 제 1 구리박 부착면과 반대측의 면에 상기 프리프레그와 상기 제 2 구리박을 순차적으로 겹치고, 상기 프리프레그를 열경화시켜서 제 2 절연판과 상기 제 1 절연판을 적층 일체화하여 양면에 상기 제 1 구리박과 제 2 구리박이 부착된 양면 구리 피복판인 절연판을 얻는 공정과, 상기 제 1 구리박 및 제 2 구리박을 소정 패턴으로 에칭하여 상기 절연판의 양면에 배선 도체가 형성된 코어 기판을 형성하는 공정과, 상기 코어 기판의 제 1 절연판측에 상기 제 1 절연판보다 큰 열팽창계수를 갖는 절연 수지층과 도체층으로 이루어진 빌드업층을 적어도 1층 적층하고, 상기 코어 기판의 제 2 절연판측에는 상기 빌드업층을 적층하지 않거나 또는 상기 제 1 절연판측에 적층되는 빌드업층보다 층 수가 적은 빌드업층을 적층하는 공정을 포함한다.
본 발명의 배선 기판에 의하면, 코어 기판을 구성하는 절연판은 빌드업층의 층 수가 많은 면측의 열팽창계수가 반대면측의 열팽창계수보다 작다. 따라서, 빌드업층의 수축에 의해 코어 기판이 빌드업층의 층 수가 많은 면측으로 휘려고 해도 열팽창계수가 큰 반대면측이 수축하려고 하는 힘에 의해 휨의 발생이 억제되므로 휨이 작은 배선 기판을 제공할 수 있다.
또한 프리프레그를 열경화시킬 때에, 프리프레그가 경화 수축하여 코어 기판을 제 2 편면측이 오목면으로 되도록 휘게 하는 힘이 발생한다. 그 때문에, 본 발명의 배선 기판의 제조 방법에 의하면 코어 기판의 제 1 절연판측에서 층 수가 많아지도록 빌드업층을 형성하고 있다. 따라서, 그것들 빌드업층에 의해 코어 기판을 휘게 하려는 힘은 열경화된 프리프레그가 코어 기판을 휘게 하려고 하는 힘과 서로 상쇄되므로 제조 중 및 제조 후의 배선 기판에 큰 휨을 발생시키는 것을 유효하게 방지할 수 있다.
도 1은 본 발명에 의한 배선 기판의 일실시형태를 나타내는 개략 단면도이다.
도 2a~2i는 도 1에 나타낸 배선 기판의 제조 방법의 일실시형태를 설명하기 위한 개략 단면도이다.
도 3a 및 3b는 도 2a에 나타낸 양면 구리 피복판의 형성 방법의 일실시형태를 설명하기 위한 개략 단면도이다.
도 4는 도 1에 나타낸 배선 기판에 있어서의 수축의 힘을 설명하기 위한 개략 단면도이다.
도 5는 본 발명에 의한 배선 기판의 다른 실시형태를 나타내는 개략 단면도이다.
도 6은 종래의 배선 기판의 일례를 나타내는 단면도이다.
도 7은 도 6에 나타낸 배선 기판의 제조 방법을 설명하기 위한 개략 단면도이다.
도 8은 도 6에 나타낸 배선 기판에 있어서의 수축의 힘을 설명하기 위한 개략 단면도이다.
본 발명의 배선 기판에 있어서의 일실시형태를 도 1에 의거하여 설명한다. 도 1에 나타낸 배선 기판(A)은 코어 기판(10)의 한쪽면측에만 빌드업층(20)을 적층해서 이루어진다. 이 빌드업층(20) 상에 반도체 소자(S)가 탑재된다.
코어 기판(10)은 스루홀(13)을 갖는 절연판(11)의 양면 및 스루홀(13) 내에 배선 도체(12)가 피착되어서 이루어진다. 절연판(11)은 예를 들면 유리-에폭시 수지 등의 유리 클로스 혼입 절연 수지로 이루어진 제 1 절연판(11a) 및 제 2 절연판(11b)으로 형성되어 있다. 절연판(11)의 두께는 100~800㎛ 정도, 바람직하게는 150~500㎛ 정도이다. 도 1에 나타낸 절연판(11)은 제 1 절연판(11a) 및 제 2 절연판(11b)의 2층 구조를 갖고 있지만 3층 이상의 적층 구조를 갖고 있어도 좋다. 절연판(11)이 3층 이상의 적층 구조를 가질 경우, 한쪽 표층이 제 1 절연판(11a)으로 형성되고, 다른쪽 표층이 제 2 절연판으로 형성되어 있으면 좋다. 스루홀(13)의 직경은 50~250㎛ 정도이다. 배선 도체(12)는 구리박 및 구리 도금층에 의해 절연판(11)의 상하면에 형성되어 있다. 스루홀(13) 내의 배선 도체(12)는 구리 도금층에 의해 형성되어 있다. 배선 도체(12)의 두께는 5~25㎛ 정도이다. 또한, 배선 도체(12)가 피착된 스루홀(13) 내는 구멍 충전 수지(14)에 의해 충전되어 있다. 구멍 충전 수지(14)로서는 에폭시 수지 등의 열경화성 수지를 들 수 있다.
빌드업층(20)은 절연 수지층(21)과 도체층(22)을 교대로 적층해서 이루어진다. 도 1의 배선 기판(A)에는 2층의 층 수를 갖는 빌드업층(20)이 형성되어 있지만, 본 발명의 배선 기판에서는 적어도 1층이 형성되어 있으면 좋다. 절연 수지층(21)은 에폭시 수지 등의 열경화성 수지로 이루어지고, 제 1 절연판(11a)보다 큰 열팽창계수를 갖고 있다. 절연 수지층(21)의 두께는 15~50㎛ 정도, 바람직하게는 20~50㎛ 정도이다. 절연 수지층(21)은 하층의 배선 도체(12) 또는 도체층(22)에 통하는 비아홀(23)을 갖고 있다. 비아홀(23)의 직경은 30~100㎛ 정도이다. 절연 수지층(21)의 열팽창계수는 실온으로부터 그 수지 재료의 유리전이점까지의 온도 범위에 있어서 바람직하게는 5~50ppm/℃이며, 제 1 절연판(11a)의 열팽창계수보다 3~45ppm/℃ 큰 것이 바람직하다. 도체층(22)은 절연 수지층(21) 상 및 비아홀(23) 내에 피착되어 있다. 도체층(22)은 구리 도금층으로 이루어진다. 도체층(22)은 비아홀(23) 내를 완전히 충전하고 있음과 아울러, 절연 수지층(21) 상에서의 두께가 5~25㎛ 정도이다. 이 배선 기판(A)에서는 상하면에 솔더 레지스트층(31)이 더 피착되어 있다. 솔더 레지스트층(31)은 아크릴 변성 에폭시 수지 등의 감광성의 열경화성 수지로 이루어진다. 솔더 레지스트층(31)의 두께는 10~30㎛ 정도이다.
그런데, 배선 기판(A)에 있어서는 절연판(11)은 빌드업층(20)이 적층된 측의 열팽창계수가 반대면측의 열팽창계수보다 작아져 있다. 예를 들면, 절연판(11)은 열팽창계수가 작은 제 1 유리 클로스 혼입 절연 수지층(제 1 절연판)(11a)과, 그것보다 열팽창계수가 큰 제 2 유리 클로스 혼입 절연 수지층(제 2 절연판)(11b)이 적층 일체화되어 있다. 그 때문에, 도 4에 나타낸 바와 같이 빌드업층(20)을 구성하는 절연 수지층(21)의 수축에 의해 코어 기판(10)이 휘려고 해도 그 반대면측의 열팽창계수가 큰 제 2 유리 클로스 혼입 절연 수지층(11b)이 수축하려고 하는 힘에 의해 휨의 발생이 억제된다. 따라서, 휨이 작은 배선 기판을 제공할 수 있다.
제 2 유리 클로스 혼입 절연 수지층(11b)의 열팽창계수를 제 1 유리 클로스 혼입 절연 수지층(11a)의 열팽창계수보다 큰 것으로 하기 위해서는, 예를 들면 제 2 유리 클로스 혼입 절연 수지층(11b)에 있어서의 유리 클로스의 점유율을 제 1 유리 클로스 혼입 절연 수지층(11a)에 있어서의 유리 클로스의 점유율보다 낮은 것으로 하면 좋다. 이 경우, 제 2 유리 클로스 혼입 절연 수지층(11b)에 있어서의 수지 성분 비율이 높아지는 만큼 제 2 유리 클로스 혼입 절연 수지층(11b)의 열팽창계수가 큰 것으로 된다. 또는, 제 2 유리 클로스 혼입 절연 수지층(11b)에 있어서의 유리 클로스에 제 1 유리 클로스 혼입 절연 수지층(11a)에 있어서의 유리 클로스의 열팽창계수보다 큰 열팽창계수를 갖는 유리 클로스를 채용하면 좋다.
제 1 유리 클로스 혼입 절연 수지층(11a)의 열팽창계수는 실온으로부터 그 수지 재료의 유리전이점까지의 온도 범위에 있어서 1~20ppm/℃인 것이 바람직하다. 제 2 유리 클로스 혼입 절연 수지층(11b)의 열팽창계수는 실온으로부터 그 수지 재료의 유리전이점까지의 온도 범위에 있어서 4~25ppm/℃인 것이 바람직하고, 제 1 유리 클로스 혼입 절연 수지층(11a)의 열팽창계수보다 3~5ppm/℃ 큰 것이 바람직하다.
제 1 유리 클로스 혼입 절연 수지층(11a)의 두께는 100~300㎛ 정도인 것이 바람직하고, 제 2 유리 클로스 혼입 절연 수지층(11b)의 두께는 50~150㎛ 정도인 것이 바람직하다. 또한, 제 2 유리 클로스 혼입 절연 수지층(11b)의 두께는 제 1 유리 클로스 혼입 절연 수지층(11a)의 두께보다 50~150㎛ 얇은 것이 바람직하다.
이어서, 상술한 배선 기판(A)을 제조하기 위한 제조 방법의 일실시형태를 도 2 및 3에 의거하여 설명한다. 상술한 배선 기판(A)과 동일한 부분에는 상술과 같은 부호를 붙이고, 그 상세한 설명은 생략한다.
도 2a에 나타낸 바와 같이, 양면 구리 피복판(10P)을 준비한다. 양면 구리 피복판(10P)은 제 1 유리 클로스 혼입 절연 수지층(11a)과 제 2 유리 클로스 혼입 절연 수지층(11b)이 적층 일체화되어서 이루어지는 절연판(11)의 양면에 구리박(12F)이 부착된 것이다. 상술한 바와 같이, 제 1 유리 클로스 혼입 절연 수지층(11a)의 열팽창계수보다 제 2 유리 클로스 혼입 절연 수지층(11b)의 열팽창계수를 큰 것으로 한다. 제 1 유리 클로스 혼입 절연 수지층(11a) 및 제 2 유리 클로스 혼입 절연 수지층(11b)의 열팽창계수 및 두께에 대해서는 상술한 바와 같으며, 설명은 생략한다.
구리박(12F)의 두께는 5~25㎛ 정도로 한다. 양면 구리 피복판(10P)의 크기는 종횡이 각각 500~600㎜ 정도로 한다. 이것에 의해 1매의 양면 구리 피복판(10P)으로부터 수백개~수천개의 배선 기판(A)을 동시에 제조하는 것이 가능해진다. 또한, 도 2에 있어서는 번잡함을 피하기 위해서 1개의 배선 도체(A)에 대응하는 부분만을 나타낸다.
여기서, 이와 같은 양면 구리 피복판(10P)의 형성 방법을 도 3에 의거하여 설명한다. 도 3a에 나타낸 바와 같이, 제 1 유리 클로스 혼입 절연 수지층(11a)의 편면에만 구리박(12F)이 부착된 편면 구리 피복판(11aP)과, 제 2 유리 클로스 혼입 절연 수지층(11b)이 되는 프리프레그(11bP)와, 다른 1매의 구리박(12F)을 준비한다. 편면 구리 피복판(11aP)은 예를 들면 제 1 유리 클로스 혼입 절연 수지층(11a)의 양면에 구리박(12F)이 부착된 양면 구리 피복판의 한쪽의 구리박(12F)을 에칭 제거함으로써 형성한다. 프리프레그(11bP)에 있어서의 유리 클로스의 점유율은 제 1 유리 클로스 혼입 절연 수지층(11a)에 있어서의 유리 클로스의 점유율보다 작은 것으로 해둔다. 또는, 프리프레그(11bP)에 있어서의 유리 클로스의 열팽창계수를 제 1 유리 클로스 혼입 절연 수지층(11a)에 있어서의 유리 클로스의 열팽창계수보다 큰 것으로 해둔다.
도 3a에 나타낸 바와 같이, 편면 구리 피복판(11aP)의 구리박(12F)이 부착된 면과 반대측의 면에 프리프레그(11bP)와 다른 1매의 구리박(12F)을 순차적으로 겹침과 아울러, 이것들을 상하로부터 프레스하면서 가열해서 프리프레그(11bP)를 열경화시킨다. 이것에 의해, 도 3b에 나타낸 바와 같이 제 1 유리 클로스 혼입 절연 수지층(11a)과 프리프레그(11bP)가 열경화된 제 2 유리 클로스 혼입 절연 수지층(11b)이 적층 일체화되어 그 양면에 구리박(12F)이 부착된 양면 구리 피복판(10P)이 형성된다. 이때, 양면 구리 피복판(10P)에는 프리프레그(11bP)가 경화 수축할 때의 힘 및 열경화 온도로부터 상온으로 돌아갈 때의 열수축의 힘이 가해져 제 2 유리 클로스 혼입 절연 수지층(11b) 측이 오목면으로 휘려고 하는 응력이 발생한다.
이어서, 도 2b에 나타낸 바와 같이 양면 구리 피복판(10P)에 스루홀(13)을 형성한다. 스루홀(13)의 직경은 상술한 바와 같이 50~250㎛ 정도로 한다. 스루홀(13)의 형성에는 드릴 가공이나 레이저 가공을 이용한다. 또는 샌드 블라스트법에 의해 스루홀(13)을 형성해도 좋다. 도 2c에 나타낸 바와 같이, 스루홀(13)의 내면 및 구리박(12F)의 표면에 구리 도금층(12P)을 피착한다. 구리 도금층(12P)은 무전해 구리 도금 및 전해 구리 도금을 순차적으로 실시함으로써 피착된다. 무전해 구리 도금의 두께는 0.1~0.5㎛ 정도로 하고, 전해 구리 도금의 두께는 5~25㎛ 정도로 한다.
도 2d에 나타낸 바와 같이, 구리 도금층(12P)이 피착된 스루홀(13)의 내측을 구멍 충전 수지(14)로 충전함과 아울러, 상하면을 평탄하게 연마한다. 이때, 상하면의 구리 도금층(12P)은 연마에 의해 절삭되어 얇아지거나 소멸된다. 연마에는 벨트 연마 장치나 롤 연마 장치를 이용한다. 구멍 충전 수지(14)에는 에폭시 수지 등의 열경화성 수지를 이용한다.
도 2e에 나타낸 바와 같이, 구멍 충전 수지(14) 상을 포함하는 상하면에 구리 도금층(12P)을 재차 피착한다. 구리 도금층(12P)은 상술한 경우와 마찬가지로 무전해 구리 도금 및 전해 구리 도금을 순차적으로 실시함으로써 피착된다. 무전해 구리 도금 및 전해 구리 도금의 두께는 상술한 경우와 동일한 정도로 한다. 그 후에, 도 2f에 나타낸 바와 같이 절연판(11)의 상하면의 구리박(12F) 및 구리 도금층(12P)을 소정의 패턴으로 에칭해서 배선 도체(12)를 형성한다. 에칭에는 주지의 서브트랙티브법을 사용한다.
도 2g에 나타낸 바와 같이, 코어 기판(10)의 상면측에만 절연 수지층(21)을 형성한다. 절연 수지층(21)은 에폭시 수지 등의 열경화성 수지의 미경화 수지 시트를 코어 기판(10)의 상면에 적층함과 아울러 열경화시키고, 소정의 위치에 비아홀(23)을 천공함으로써 형성된다. 미경화 수지 시트의 적층에는 진공 프레스가 이용된다. 비아홀(23)의 천공에는 레이저 가공이 이용된다. 절연 수지층(21)의 두께, 열팽창계수 및 비아홀의 직경에 대해서는 상술한 바와 같으며, 설명은 생략한다.
도 2h에 나타낸 바와 같이, 비아홀(23) 내 및 절연 수지층(21)의 상면에 도체층(22)을 형성한다. 도체층(22)은 비아홀(23) 내를 완전히 충전한다. 절연 수지층(21) 상에 있어서의 도체층(22)의 두께는 상술한 바와 같으며, 설명은 생략한다. 도체층(22)은 무전해 구리 도금 및 전해 구리 도금으로 이루어지고, 주지의 세미애디티브법에 의해 소정 패턴으로 형성된다.
최후에, 도 2i에 나타낸 바와 같이 1층째의 절연 수지층(21) 및 도체층(22) 상에 2층째의 절연 수지층(21) 및 도체층(22)을 동일한 방법으로 형성한다. 또한, 2층째의 절연 수지층(21) 및 도체층(22) 상 및 코어 기판(10)의 하면에 솔더 레지스트층(31)을 형성함으로써 배선 기판(A)이 얻어진다.
이때, 도 4에 나타낸 바와 같이 빌드업층(20)을 구성하는 절연 수지층(21)의 수축에 의해 코어 기판(10)이 휘려고 해도, 그 반대면측의 열팽창계수가 큰 제 2 유리 클로스 혼입 절연 수지층(11b)이 수축하려고 하는 힘에 의해 휨의 발생이 억제되므로 휨이 작은 배선 기판을 제공할 수 있다. 따라서, 본 발명의 배선 기판 및 그 제조 방법에 의하면 제조 중 및 제조 후에 있어서의 휨의 발생이 작고, 그것에 의해 제조가 용이함과 아울러, 반도체 소자를 정상적으로 탑재하는 것이 가능한 배선 기판을 제공할 수 있다.
또한, 본 발명에 의하면 제조 중 및 제조 후에 있어서의 휨의 발생이 작아지기 때문에 절연판(11) 및 빌드업층(20)에 형성된 스루홀이나 비아홀의 위치가 어긋나기 어려워진다. 그 결과, 층간의 전기적인 접속이 정확해져서 배선 기판의 신뢰성을 높일 수 있다.
본 발명의 배선 기판 및 그 제조 방법은 상술한 일실시형태에 한정되는 것은 아니고, 본 발명의 요지를 일탈하지 않는 범위라면 다양한 변경이 가능한 것은 물론이다. 예를 들면 상술한 일실시형태에서는 코어 기판(10)의 편면에만 빌드업층(20)을 형성한 예를 나타냈지만, 도 5에 나타낸 배선 기판(B)과 같이 코어 기판(10)의 양면에 빌드업층(20)을 그 층 수가 양면에서 다르도록 형성한 것에 적용해도 좋다. 이 경우, 제 2 절연판(제 2 유리 클로스 혼입 절연 수지층)(11b)측에 적층되는 빌드업층(20)의 층 수보다 제 1 절연판(제 1 유리 클로스 혼입 절연 수지층)(11a)측에 적층되는 빌드업층(20)의 층 수가 많아지도록 하면 좋다.

Claims (12)

  1. 절연판의 양면에 배선 도체가 형성된 코어 기판과, 상기 절연판보다 열팽창계수가 큰 절연 수지층의 표면에 도체층이 형성된 빌드업층을 구비하고, 빌드업층은 코어 기판의 편면 또는 양면에 적어도 1층이 적층된 배선 기판으로서,
    상기 절연판은 양면에서 다른 열팽창계수를 갖고, 작은 열팽창계수를 갖는 면에 상기 빌드업층이 적어도 1층 적층되어 있고,
    상기 절연판의 반대면에는 빌드업층이 적층되지 않거나, 또는 작은 열팽창계수를 갖는 면에 적층된 빌드업층보다 층 수가 적은 빌드업층이 적층되어 있는 것을 특징으로 하는 배선 기판.
  2. 제 1 항에 있어서,
    상기 절연판은 복수의 층으로 이루어진 적층 구조를 갖고 있고, 한쪽 표층이 제 1 절연판으로 형성되고, 다른쪽 표층이 제 1 절연판보다 큰 열팽창계수를 갖는 제 2 절연판으로 형성되어 있는 것을 특징으로 하는 배선 기판.
  3. 제 2 항에 있어서,
    상기 제 1 절연판 및 제 2 절연판 중 적어도 한쪽은 유리 클로스를 포함하는 절연 수지층으로 이루어진 것을 특징으로 하는 배선 기판.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 제 2 절연판은 상기 제 1 절연판보다 3~5ppm/℃ 큰 열팽창계수를 갖는 것을 특징으로 하는 배선 기판.
  5. 제 2 항 또는 제 3 항에 있어서,
    상기 제 1 절연판은 실온으로부터 유리전이점까지의 온도 범위에 있어서 1~20ppm/℃의 열팽창계수를 갖고, 상기 제 2 절연판은 실온으로부터 유리전이점까지의 온도 범위에 있어서 4~25ppm/℃의 열팽창계수를 갖는 것을 특징으로 하는 배선 기판.
  6. 제 2 항 또는 제 3 항에 있어서,
    상기 제 2 절연판의 두께는 상기 제 1 절연판의 두께보다 50~150㎛ 얇은 것을 특징으로 하는 배선 기판.
  7. 제 2 항 또는 제 3 항에 있어서,
    상기 제 1 절연판은 100~300㎛의 두께를 갖고, 상기 제 2 절연판은 50~150㎛의 두께를 갖는 것을 특징으로 하는 배선 기판.
  8. 제 2 항 또는 제 3 항에 있어서,
    상기 절연판은 스루홀을 갖고, 스루홀의 내주면에 상기 배선 도체가 형성되고, 스루홀 내에 수지가 충전되어 있는 것을 특징으로 하는 배선 기판.
  9. 제 8 항에 있어서,
    상기 빌드업층의 절연 수지층이 비아홀을 갖고, 상기 스루홀 내에 형성된 배선 도체 또는 다른 절연 수지층에 형성된 도체층과 전기적으로 접속하도록 상기 비아홀 내에 상기 도체층을 형성하는 도체가 충전되어 있는 것을 특징으로 하는 배선 기판.
  10. 제 1 절연판의 편면에 제 1 구리박이 부착된 편면 구리 피복판, 경화 후의 열팽창계수가 상기 제 1 절연판보다 커지는 프리프레그, 및 제 2 구리박을 준비하는 공정과,
    상기 편면 구리 피복판의 제 1 구리박 부착면과 반대측 면에 상기 프리프레그와 상기 제 2 구리박을 순차적으로 겹치고, 상기 프리프레그를 열경화시켜서 제 2 절연판과 상기 제 1 절연판을 적층 일체화하여 양면에 상기 제 1 구리박과 제 2 구리박이 부착된 양면 구리 피복판인 절연판을 얻는 공정과,
    상기 제 1 구리박 및 제 2 구리박을 소정 패턴으로 에칭하여 상기 절연판의 양면에 배선 도체가 형성된 코어 기판을 형성하는 공정과,
    상기 코어 기판의 제 1 절연판측에 상기 제 1 절연판보다 큰 열팽창계수를 갖는 절연 수지층과 도체층으로 이루어지는 빌드업층을 적어도 1층 적층하고, 상기 코어 기판의 제 2 절연판측에는 상기 빌드업층을 적층하지 않거나 또는 상기 제 1 절연판측에 적층되는 빌드업층보다 층 수가 적은 빌드업층을 적층하는 공정을 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  11. 제 10 항에 있어서,
    상기 절연판을 얻는 공정 후에 상기 절연판에 스루홀을 형성하고, 스루홀의 내주면에 상기 배선 도체를 형성하고, 스루홀 내에 수지를 충전하는 공정을 더 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  12. 제 11 항에 있어서,
    상기 빌드업층을 적층하는 공정에 있어서 상기 절연 수지층에 비아홀을 형성하고, 상기 스루홀 내에 형성된 배선 도체 또는 다른 절연 수지층에 형성된 도체층과 전기적으로 접속하도록 상기 비아홀 내에 상기 도체층을 형성하는 도체를 충전하는 공정을 더 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
KR1020140023579A 2013-02-28 2014-02-27 배선 기판 및 그 제조 방법 Ceased KR20140108164A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013039725A JP2014168007A (ja) 2013-02-28 2013-02-28 配線基板およびその製造方法
JPJP-P-2013-039725 2013-02-28

Publications (1)

Publication Number Publication Date
KR20140108164A true KR20140108164A (ko) 2014-09-05

Family

ID=51617562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140023579A Ceased KR20140108164A (ko) 2013-02-28 2014-02-27 배선 기판 및 그 제조 방법

Country Status (4)

Country Link
US (1) US20140318834A1 (ko)
JP (1) JP2014168007A (ko)
KR (1) KR20140108164A (ko)
TW (1) TW201448682A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170403B2 (en) * 2014-12-17 2019-01-01 Kinsus Interconnect Technology Corp. Ameliorated compound carrier board structure of flip-chip chip-scale package
KR101645478B1 (ko) * 2015-08-06 2016-08-16 두두테크 주식회사 블루투스용 다층 인쇄회로기판의 제조 방법
TWI765595B (zh) 2016-08-31 2022-05-21 日商大日本印刷股份有限公司 貫通電極基板、貫通電極基板之製造方法及安裝基板
US20180122749A1 (en) * 2016-11-01 2018-05-03 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor package and method for manufacturing the same
JP2020077670A (ja) * 2018-11-05 2020-05-21 株式会社ディスコ 配線基板の製造方法
JP7512111B2 (ja) * 2020-07-29 2024-07-08 新光電気工業株式会社 配線基板及びその製造方法
JP7596623B2 (ja) 2020-08-11 2024-12-10 新光電気工業株式会社 配線基板及びその製造方法
CN114914222A (zh) * 2022-03-01 2022-08-16 珠海越亚半导体股份有限公司 用于制备封装基板的承载板、封装基板结构及其制作方法
US20240079303A1 (en) * 2022-09-06 2024-03-07 Taiwan Semiconductor Manufacturing Company Limited Semiconductor package substrate with hybrid core structure and methods for making the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3856743B2 (ja) * 2002-08-30 2006-12-13 日本特殊陶業株式会社 多層配線基板
JP3822549B2 (ja) * 2002-09-26 2006-09-20 富士通株式会社 配線基板
US7285321B2 (en) * 2003-11-12 2007-10-23 E.I. Du Pont De Nemours And Company Multilayer substrates having at least two dissimilar polyimide layers, useful for electronics-type applications, and compositions relating thereto
US7687137B2 (en) * 2005-02-28 2010-03-30 Kyocera Corporation Insulating substrate and manufacturing method therefor, and multilayer wiring board and manufacturing method therefor
JP4534062B2 (ja) * 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
US8399291B2 (en) * 2005-06-29 2013-03-19 Intel Corporation Underfill device and method
CN102098876B (zh) * 2006-04-27 2014-04-09 日本电气株式会社 用于电路基板的制造工艺
TWI325745B (en) * 2006-11-13 2010-06-01 Unimicron Technology Corp Circuit board structure and fabrication method thereof
US8022310B2 (en) * 2007-08-23 2011-09-20 Panasonic Corporation Multilayer wiring board
JP2010194930A (ja) * 2009-02-26 2010-09-09 Sumitomo Bakelite Co Ltd 絶縁層付支持材料の製造方法、絶縁層付支持材料、プリント配線板および絶縁層付支持材料の製造装置
US8829355B2 (en) * 2009-03-27 2014-09-09 Ibiden Co., Ltd. Multilayer printed wiring board
KR101089959B1 (ko) * 2009-09-15 2011-12-05 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법
US20120012553A1 (en) * 2010-07-16 2012-01-19 Endicott Interconnect Technologies, Inc. Method of forming fibrous laminate chip carrier structures
KR101767381B1 (ko) * 2010-12-30 2017-08-11 삼성전자 주식회사 인쇄회로기판 및 이를 포함하는 반도체 패키지
US20130192879A1 (en) * 2011-09-22 2013-08-01 Ibiden Co., Ltd. Multilayer printed wiring board
KR101939236B1 (ko) * 2011-11-10 2019-01-16 삼성전자 주식회사 기판 및 이를 포함하는 전자 장치
US9204552B2 (en) * 2012-01-26 2015-12-01 Ibiden Co., Ltd. Printed wiring board
US9288909B2 (en) * 2012-02-01 2016-03-15 Marvell World Trade Ltd. Ball grid array package substrate with through holes and method of forming same
EP2846615A4 (en) * 2012-04-26 2016-05-11 Ngk Spark Plug Co MULTILAYER WELDING SUBSTRATE AND MANUFACTURING METHOD THEREFOR
US20140027163A1 (en) * 2012-07-30 2014-01-30 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
JP2014045071A (ja) * 2012-08-27 2014-03-13 Ibiden Co Ltd プリント配線板及びその製造方法

Also Published As

Publication number Publication date
JP2014168007A (ja) 2014-09-11
US20140318834A1 (en) 2014-10-30
TW201448682A (zh) 2014-12-16

Similar Documents

Publication Publication Date Title
KR20140108164A (ko) 배선 기판 및 그 제조 방법
US8580066B2 (en) Method for manufacturing multilayer wiring substrate
US9699909B2 (en) Wiring board with built-in electronic component
US20150129293A1 (en) Printed circuit board and method of manufacturing the same
KR101472672B1 (ko) 전자부품 내장 인쇄회로기판 및 그 제조방법
KR101103301B1 (ko) 다층인쇄회로기판 및 그 제조방법
JP6795137B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
JP5908003B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
US20150040389A1 (en) Method for manufacturing wiring board with built-in electronic component
KR100843368B1 (ko) 다층 인쇄회로기판의 제조방법
US20170006699A1 (en) Multilayer circuit board, semiconductor apparatus, and method of manufacturing multilayer circuit board
JP2009290193A (ja) リジッドフレックス多層プリント配線板とその製造方法
JP2015109392A (ja) 配線基板の製造方法
US20140182899A1 (en) Rigid-flexible printed circuit board and method for manufacturing same
KR101044105B1 (ko) 휨 발생 방지를 위한 기판의 제조방법
JP6643956B2 (ja) 印刷配線板およびその製造方法
KR20150083424A (ko) 배선 기판의 제조 방법
JP5834882B2 (ja) 多層回路基板及びその製造方法
WO2017164300A1 (ja) 印刷配線板およびその製造方法
TWI477214B (zh) 具有內埋元件的電路板及其製作方法
KR101097504B1 (ko) 다층 인쇄 회로 기판의 제조방법
KR20090123032A (ko) 반도체 칩 내장형 인쇄회로기판 제조 방법
JP2020057767A (ja) プリント配線基板
US20140216801A1 (en) Method of manufacturing component-embedded substrate and component-embedded substrate manufactured by the same
KR20120028566A (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

N231 Notification of change of applicant
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000