KR20170066182A - 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법 - Google Patents

식각용 조성물 및 이를 이용한 반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20170066182A
KR20170066182A KR1020150178776A KR20150178776A KR20170066182A KR 20170066182 A KR20170066182 A KR 20170066182A KR 1020150178776 A KR1020150178776 A KR 1020150178776A KR 20150178776 A KR20150178776 A KR 20150178776A KR 20170066182 A KR20170066182 A KR 20170066182A
Authority
KR
South Korea
Prior art keywords
etching
group
silane
composition
carbon atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020150178776A
Other languages
English (en)
Other versions
KR102545802B1 (ko
Inventor
임정훈
이진욱
박재완
Original Assignee
솔브레인 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 솔브레인 주식회사 filed Critical 솔브레인 주식회사
Priority to EP16870918.6A priority Critical patent/EP3385353B1/en
Priority to SG11201804639QA priority patent/SG11201804639QA/en
Priority to PL16870918.6T priority patent/PL3385353T3/pl
Priority to SG10202005212QA priority patent/SG10202005212QA/en
Priority to CN201680071078.XA priority patent/CN108291132B/zh
Priority to US15/781,471 priority patent/US11149200B2/en
Priority to JP2018528949A priority patent/JP6867390B2/ja
Priority to PCT/KR2016/012215 priority patent/WO2017095022A1/ko
Priority to TW105140018A priority patent/TWI767894B/zh
Publication of KR20170066182A publication Critical patent/KR20170066182A/ko
Priority to US17/093,652 priority patent/US11390806B2/en
Priority to US17/093,654 priority patent/US11530355B2/en
Priority to US17/093,662 priority patent/US11390807B2/en
Priority to US17/093,656 priority patent/US11479720B2/en
Priority to US17/093,658 priority patent/US11566178B2/en
Priority to US17/093,650 priority patent/US11421156B2/en
Priority to US18/088,769 priority patent/US20230141924A1/en
Priority to US18/088,765 priority patent/US20230136538A1/en
Application granted granted Critical
Publication of KR102545802B1 publication Critical patent/KR102545802B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • H01L21/30604—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/64—Wet etching of semiconductor materials
    • H10P50/642—Chemical etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Silicon Polymers (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 식각용 조성물 및 이 식각용 조성물을 이용한 식각 공정을 포함하는 반도체 소자의 제조 방법에 관한 것으로서, 상기 식각용 조성물은 제 1 무기산, 아인산(phosphorous acid)을 포함하는 제 1 첨가제, 하기 화학식 500으로 표시되는 옥심 실란 화합물을 포함하는 제 2 첨가제, 그리고 용매를 포함한다.
[화학식 500]
Figure pat00004

상기 식각용 조성물은 산화막의 식각율을 최소화하면서 질화막을 선택적으로 제거할 수 있으며, 소자 특성에 악영향을 미치는 파티클 발생 등의 문제점을 갖지 않는 고선택비의 식각용 조성물이다.

Description

식각용 조성물 및 이를 이용한 반도체 소자의 제조방법{COMPOSITION FOR ETCHING AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은 식각용 조성물, 특히 산화막의 식각율을 최소화하면서 질화막을 선택적으로 제거할 수 있는 고선택비의 식각용 조성물 및 이 식각용 조성물을 이용한 식각 공정을 포함하는 반도체 소자의 제조 방법에 관한 것이다.
반도체 제조 공정에 있어서, 실리콘 산화막(SiO2) 등의 산화막 및 실리콘질화막(SiNx) 등의 질화막은 대표적인 절연막으로 각각 단독으로, 또는 1층 이상의 막들이 교대로 적층되어 사용된다. 또한, 이러한 산화막 및 질화막은 금속 배선 등의 도전성 패턴을 형성하기 위한 하드마스크로도 이용된다.
상기 질화막을 제거하기 위한 습식 식각 공정에서는 일반적으로 인산(phosphoric acid)과 탈이온수(deionized water)의 혼합물이 사용되고 있다. 상기 탈이온수는 식각율 감소 및 산화막에 대한 식각 선택성의 변화를 방지하기 위하여 첨가되는 것이나, 공급되는 탈이온수의 양의 미세한 변화에도 질화막 식각 제거 공정에 불량이 발생하는 문제가 있다. 또한, 인산은 강산으로서 부식성을 가지고 있어 취급에 어려움이 있다.
이를 해결하기 위하여, 종래에는 인산(H3PO4)에 불산(HF) 또는 질산(HNO3) 등을 포함하는 식각용 조성물을 이용하여 질화막을 제거하는 기술이 공지되었으나, 오히려 질화막과 산화막의 식각 선택비를 저해시키는 결과를 초래하였다. 또한, 인산과 규산염, 또는 규산을 포함하는 식각용 조성물을 이용하는 기술도 공지되어 있으나, 규산이나 규산염은 기판에 영향을 미칠 수 있는 파티클을 유발하여 오히려 반도체 제조 공정에 적합하지 못한 문제점이 있다.
도 1a 및 1b는 플래시 메모리 소자의 소자 분리 공정을 나타내는 공정 단면도이다.
먼저 도 1a에 도시된 바와 같이, 기판(10) 상에 터널산화막(11), 폴리실리콘막(12), 버퍼산화막(13) 및 패드질화막(14)을 차례로 형성한 후, 폴리실리콘막(12), 버퍼산화막(13) 및 패드질화막(14)을 선택적으로 식각하여 트렌치를 형성한다. 이어서, 트렌치를 갭필할 때까지 SOD 산화막(15)을 형성한 후, 패드질화막(14)을 연마정지막으로 하여 SOD 산화막(15)에 대해 CMP 공정을 실시한다.
다음으로, 도 1b에 도시된 바와 같이, 인산 용액을 이용한 습식 식각에 의하여 패드질화막(14)을 제거한 후, 세정 공정에 의하여 버퍼산화막(13)을 제거한다. 이로써, 필드 영역에 소자분리막(15A)이 형성된다. 그러나, 이러한 질화막 제거를 위한 습식 식각 공정에서 인산을 이용하는 경우, 질화막과 산화막의 식각 선택비 저하로 인하여 질화막뿐 아니라 SOD 산화막까지 식각되어 유효 산화막 높이(Effective Field Oxide Height, EFH)를 조절하는 것이 어려워진다. 이에 따라 질화막 제거를 위한 충분한 습식 식각 시간을 확보할 수 없거나, 추가적인 공정을 필요로 하게 되며, 변화를 유발하여 소자 특성에 악영항을 미치게 된다.
따라서, 반도체 제조 공정에서 산화막에 대하여 질화막을 선택적으로 식각하면서도 파티클 발생과 같은 문제점을 갖지 않는 고선택비의 식각용 조성물이 요구되는 실정이다.
본 발명은 산화막의 식각율을 최소화하면서 질화막을 선택적으로 제거할 수 있으며, 소자 특성에 악영향을 미치는 파티클 발생 등의 문제점을 갖지 않는 고선택비의 식각용 조성물 및 이를 이용한 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
본 발명의 일 실시예에 따른 식각용 조성물은 제 1 무기산, 아인산(phosphorous acid)을 포함하는 제 1 첨가제, 하기 화학식 500으로 표시되는 옥심 실란 화합물을 포함하는 제 2 첨가제, 그리고 용매를 포함한다.
[화학식 500]
Figure pat00001
(상기 화학식 500에서, 상기 R1 내지 R3은 각각 독립적으로 수소 원자, 할로겐 원자, 탄소수 1 내지 20의 알킬기, 탄소수 2 내지 20의 알케닐기, 탄소수 3 내지 20의 시클로알킬기, 탄소수 6 내지 20의 아릴기, 탄소수 7 내지 20의 아릴알킬기 및 탄소수 1 내지 20의 알킬카보닐기로 이루어진 군에서 선택되는 어느 하나이고, 상기 R4 및 R5는 각각 독립적으로 탄소수 1 내지 20의 알킬기, 탄소수 3 내지 20의 시클로알킬기, 탄소수 6 내지 20의 아릴기, 탄소수 7 내지 20의 아릴알킬기 및 탄소수 1 내지 20의 알킬카보닐기로 이루어진 군에서 선택되는 어느 하나이거나, 또는 상기 R4 및 R5는 탄소수 3 내지 12의 알킬렌기로서 서로 연결되어 지환족 고리를 형성하며, 상기 x, y 및 z는 각각 독립적으로 0 내지 3의 정수이며, x+y+z는 0 내지 3의 정수이다)
상기 제 1 무기산은 황산, 질산, 인산, 규산, 불산, 붕산, 염산, 과염소산 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나일 수 있다.
상기 옥심 실란 화합물은 디(에틸케톡심)실란, 모노(에틸케톡심)실란, 트리스(에틸케톡심)실란, 테트라(에틸케톡심)실란, 메틸트리스(메틸에틸케톡심)실란, 메틸트리스(아세톡심)실란, 메틸트리스(메틸이소부틸케톡심)실란, 디메틸디(메틸에틸케톡심)실란, 트리메틸(메틸에틸케톡심)실란, 테트라(메틸에틸케톡심실란), 테트라(메틸이소부틸케톡심)실란, 비닐트리스(메틸에틸케톡심)실란, 메틸비닐디(메틸에틸케톡심)실란, 비닐트리스(메틸이소부틸케톡심)실란 및 페닐트리스(메틸에틸케톡심)실란으로 이루어진 군에서 선택되는 어느 하나일 수 있다.
상기 식각용 조성물은 상기 제 1 첨가제 0.01 내지 15 중량%, 상기 제 2 첨가제 0.01 내지 20 중량%, 상기 제 1 무기산 70 내지 99 중량% 및 잔부의 용매를 포함할 수 있다.
상기 식각용 조성물은 상기 식각용 조성물 전체에 대하여 암모늄계 화합물을 0.01 내지 20 중량%로 더 포함할 수 있다.
상기 암모늄계 화합물은 암모니아수, 암모늄클로라이드, 암모늄아세트산, 암모늄인산염, 암모늄과옥시이황산염, 암모늄황산염, 암모늄불산염 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나일 수 있다.
상기 식각용 조성물은 상기 식각용 조성물 전체에 대하여 불소계 화합물을 0.01 내지 1 중량%로 더 포함할 수 있다.
상기 불소계 화합물은 불화수소, 불화암모늄, 불화수소암모늄 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나일 수 있다.
본 발명의 다른 일 실시예에 따른 반도체 소자의 제조 방법은 상기 식각용 조성물을 이용하여 수행되는 식각 공정을 포함한다.
상기 식각 공정은 산화막에 대하여 질화막을 선택적으로 식각하는 것이며, 상기 질화막 식각 공정은 50 내지 300℃의 온도에서 수행될 수 있다.
본 발명에 따른 식각용 조성물은 산화막에 대한 질화막의 식각 선택비가 높은 특징을 가지므로, 산화막의 식각속도를 조절하여, EFH를 용이하게 조절할 수 있다.
또한, 본 발명의 식각용 조성물을 이용하면 질화막 제거 시에 산화막의 막질 손상이나 산화막의 식각으로 인한 전기적 특성 저하를 방지하고, 파티클 발생을 방지하여, 소자 특성을 향상시킬 수 있다.
따라서, 본 발명은 산화막에 대하여 질화막의 선택적 제거가 요구되는 반도체 제조 공정, 예를 들어 플래시 메모리 소자의 소자 분리 공정, 3D 플래시 메모리 소자의 파이프 채널(pipe channel) 형성 공정, 상변화 메모리의 다이오드 형성 공정 등과 같은 다양한 공정에 광범위하게 적용되어, 공정 효율을 향상시킬 수 있다.
도 1a 및 1b는 종래 기술에 따른 플래시 메모리 소자의 소자 분리 공정을 나타내는 공정 단면도이다.
도 2a 내지 2c는 본 발명의 일 실시예에 따른 식각용 조성물을 이용한 식각 공정을 포함하는 플래시 메모리 소자의 소자 분리 공정을 설명하기 위한 공정 단면도이다.
도 3a 내지 3f는 본 발명의 일 실시예에 따른 식각용 조성물을 이용한 식각 공정을 포함하는 플래시 메모리 소자의 파이프 채널 형성 공정을 설명하기 위한 공정 단면도이다.
도 4a 및 4b는 본 발명의 다른 일 실시예에 따른 식각용 조성물을 이용한 식각 공정을 포함하는 상변화 메모리에서의 다이오드 형성 공정을 설명하기 위한 공정 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예를 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 발명에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 발명에서, '포함하다' 또는 '가지다' 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 명세서에서, 탄소수 1 내지 10의 알킬기는 1 내지 10개의 탄소 원자를 갖는, 직쇄 또는 가지 달린 비-사이클릭 포화 탄화수소를 나타내고, 탄소수 1 내지 10의 알콕시기는 한개 이상의 에테르기, 및 1 내지 10개의 탄소 원자를 갖는 직쇄 또는 가지달린 비-사이클릭 탄화수소를 나타낸다.
본 발명의 일 실시예에 따른 식각용 조성물은 제 1 무기산; 아인산(phosphorous acid)을 포함하는 제 1 첨가제; 그리고 용매를 포함한다.
상기 아인산(phosphorous acid)을 포함하는 제 1 첨가제는 상기 제 1 무기산에 우수한 용해도를 가지며, 고온에서 상기 제 1 무기산의 안정성을 확보할 수 있는 점에서 바람직하다. 또한, 상기 제 1 첨가제를 사용함으로써 상기 식각용 조성물의 공정 사용 시간을 연장시킬 수 있다.
상기 제 1 첨가제의 함량은 상기 식각용 조성물 전체 중량에 대하여 상기 제 1 첨가제를 0.01 내지 15 중량%, 바람직하게 0.5 내지 15 중량%, 더욱 바람직하게 1 내지 15 중량%, 보다 더 바람직하게 3 내지 7 중량%일 수 있다. 상기 제 1 첨가제의 함량이 0.01 중량% 미만인 경우 질화막에 대한 높은 식각 선택비를 얻을 수 없으며, 15 중량%를 초과하는 경우 함량 증가에 따른 더 이상의 효과 상승을 기대하기 어렵고 오히려 첨가제의 열분해를 효과를 감소시킬 수 있다.
한편, 상기 식각용 조성물은 상기 제 1 첨가제와 함께 하기와 같은 제 2 첨가제를 더 포함할 수 있다.
상기 제 2 첨가제는 하기 화학식 500으로 표시되는 옥심 실란 화합물을 포함할 수 있다.
상기 식각용 조성물이 상기 화학식 500으로 표시되는 옥심 실란 화합물을 포함하는 경우, 실리콘 산화막의 식각율을 최소화하고, 만족할만한 실리콘 질화막의 식각율 및 식각속도를 확보할 수 있다. 즉, 실리콘 질화막 및 실리콘 산화막층이 혼재할 경우, 상기 실리콘 산화막에 대하여 식각 영향을 거의 끼치지 않으면서 상기 실리콘 질화막만을 식각하는 효과를 볼 수 있다. 또한, 통상적인 식각용 조성물에 비하여 높은 식각률과 선택도를 얻을 수 있으며 장시간 사용하는 경우에도 실리콘 질화막의 에칭속도 저하의 문제점이 발생되지 않아 실리콘 질화막의 선택적 에칭이 필요한 반도체 소자 제조시에 효과적으로 적용될 수 있다.
[화학식 500]
Figure pat00002
상기 화학식 500에서, 상기 R1 내지 R3은 각각 독립적으로 수소 원자, 할로겐 원자, 탄소수 1 내지 20의 알킬기, 탄소수 2 내지 20의 알케닐기, 탄소수 3 내지 20의 시클로알킬기, 탄소수 6 내지 20의 아릴기, 탄소수 7 내지 20의 아릴알킬기 및 탄소수 1 내지 20의 알킬카보닐기로 이루어진 군에서 선택되는 어느 하나이다.
보다 구체적으로, 상기 R1 내지 R3은 각각 독립적으로 수소 원자, 메틸기, 에틸기, n-프로필기, iso-프로필기, n-부틸기, tert-부틸기, 펜틸기, 헥실기, 비닐기, 아세틸기, 벤질기 또는 페닐기일 수 있다.
상기 화학식 500에서, 상기 R4 및 R5는 각각 독립적으로 탄소수 1 내지 20의 알킬기, 탄소수 3 내지 20의 시클로알킬기, 탄소수 6 내지 20의 아릴기, 탄소수 7 내지 20의 아릴알킬기 및 탄소수 1 내지 20의 알킬카보닐기로 이루어진 군에서 선택되는 어느 하나이거나, 또는 상기 R4 및 R5는 탄소수 3 내지 12의 알킬렌기로서 서로 연결되어 지환족 고리를 형성할 수 있다.
보다 구체적으로, 상기 R4 및 R5는 각각 독립적으로 메틸기, 에틸기, n-프로필기, iso-프로필기, n-부틸기, tert-부틸기, 펜틸기, 헥실기, 벤질기, 페닐기이거나, 또는 상기 R4 및 R5는 서로 융합되어 시클로헥실기를 형성할 수도 있다.
상기 화학식 500에서, 상기 x, y 및 z는 각각 독립적으로 0 내지 3의 정수이며, x+y+z는 0 내지 3의 정수이다.
구체적으로, 상기 옥심 실란 화합물은 디(에틸케톡심)실란, 모노(에틸케톡심)실란, 트리스(에틸케톡심)실란, 테트라(에틸케톡심)실란, 메틸트리스(메틸에틸케톡심)실란, 메틸트리스(아세톡심)실란, 메틸트리스(메틸이소부틸케톡심)실란, 디메틸디(메틸에틸케톡심)실란, 트리메틸(메틸에틸케톡심)실란, 테트라(메틸에틸케톡심실란), 테트라(메틸이소부틸케톡심)실란, 비닐트리스(메틸에틸케톡심)실란, 메틸비닐디(메틸에틸케톡심)실란, 비닐트리스(메틸이소부틸케톡심)실란 및 페닐트리스(메틸에틸케톡심)실란으로 이루어진 군에서 선택되는 어느 하나일 수 있다.
한편, 상기 제 1 무기산은 질화막을 식각하는 식각제로서 첨가되는 것이며, 상기 질화막을 식각할 수 있는 것이면 어느 것이나 사용 가능하다. 예를 들면 황산, 질산, 인산, 규산, 불산, 붕산, 염산, 과염소산 및 혼합물로 이루어진 군에서 선택되는 어느 하나를 사용할 수 있다.
바람직하게, 상기 산화막에 대한 상기 질화막의 식각 선택비를 얻기 위하여 상기 제 1 무기산은 인산을 사용할 수 있다. 상기 인산은 상기 식각용 조성물 내에 수소 이온을 제공하여 식각을 촉진시키는 역할을 할 수 있다. 상기 제 1 무기산으로 상기 인산을 사용하는 경우, 상기 식각용 조성물은 황산을 첨가제로 더 포함할 수 있다. 상기 황산은 상기 인산을 제 1 무기산으로 포함하는 식각용 조성물의 끓는점을 상승시켜 질화막 식각에 도움을 줄 수 있다.
상기 제 1 무기산의 함량은 상기 식각용 조성물 총 중량에 대하여 70 내지 99 중량%, 바람직하게 70 내지 90 중량%, 더욱 바람직하게 75 내지 85 중량%일 수 있다. 상기 제 1 무기산이 70 중량% 미만으로 포함되는 경우 질화막이 용이하게 제거되지 않을 수 있고 파티클 발생 우려가 있으며, 99 중량%를 초과하여 포함되는 경우 질화막에 대한 높은 선택비를 얻을 수 없다.
상기 식각용 조성물은 상술한 성분들을 제외한 함량으로 용매를 포함할 수 있다. 상기 용매는 구체적으로 물 또는 탈이온수 등일 수 있다.
상기 식각용 조성물은 상기 식각용 조성물 전체에 대하여 암모늄계 화합물을 0.01 내지 20 중량%로 더 포함할 수 있다. 상기 식각용 조성물이 상기 암모늄계 화합물을 더 포함하는 경우 상기 식각용 조성물을 장기간 사용에도 에칭 속도 저하 및 선택도 변화가 발생하지 않으며, 식각 속도를 일정하게 유지하는 효과가 있다.
상기 암모늄계 화합물이 0.01 중량% 미만으로 첨가되는 경우 장기간 사용시 선택도를 유지하는 효과가 감소하고, 20 중량% 초과로 첨가되는 경우 질화막과 실리콘 산화막의 식각 속도가 변화하게 되어 선택도가 변화될 수 있다.
상기 암모늄계 화합물은 암모니아수, 암모늄클로라이드, 암모늄아세트산, 암모늄인산염, 암모늄과옥시이황산염, 암모늄황산염, 암모늄불산염에서 선택되는 어느 하나 또는 둘 이상의 혼합물인 것을 사용할 수 있다. 또한, 상기 암모늄계 화합물은 상기 화합물에 한정되는 것은 아니고 암모늄 이온을 갖고 있는 모든 화합물을 포함한다. 예를 들어, 상기 암모늄계 화합물은 NH4와 HCl을 함께 사용할 수도 있다.
상기 식각용 조성물은 상기 식각용 조성물 전체에 대하여 불소계 화합물을 0.01 내지 1 중량%로 더 포함할 수 있다. 상기 불소계 화합물이 0.01 중량% 미만으로 첨가되는 경우 질화막의 식각 속도가 작아져 질화막 제거가 용이하지 않을 수 있으며, 1 중량%을 초과하는 경우 질화막의 식각 속도가 크게 향상되지만, 산화막 또한 식각되는 단점이 있다.
상기 불소계 화합물은 불화수소, 불화암모늄, 불화수소암모늄에서 선택되는 어느 하나 또는 둘 이상의 혼합물인 것을 사용할 수 있다. 보다 바람직하게는 불화수소암모늄을 사용하는 것이 장기간 사용시 선택도 유지하기 때문에 좋다.
한편, 상기 식각용 조성물은 식각 성능을 향상시키기 위하여 당업계에서 통상적으로 사용되는 임의의 첨가제를 더 포함할 수 있다. 첨가제로는 계면활성제, 금속 이온 봉쇄제, 부식 방지제 등을 사용할 수 있다.
상기 식각용 조성물은 상기 실란 무기산염을 포함함으로써, 현저하게 높은 산화막에 대한 질화막의 식각 선택비를 나타내므로, 질화막 식각 공정에 이용될 수 있다.
따라서, 식각 공정에 있어서, 산화막의 식각을 최소화하여, EFH를 용이하게 조절할 수 있다. 또한, 질화막의 식각 선택적 제거 시에 산화막의 막질 손상이나 산화막의 식각으로 인한 전기적 특성 저하를 방지하고, 파티클 발생이 방지되어, 소자 특성을 향상시킬 수 있다.
본 발명의 다른 일 실시예에 따른 반도체 소자의 제조 방법은 상기 식각용 조성물을 이용하여 수행되는 식각 공정을 포함한다.
일 실시예에서, 이러한 식각 공정은 질화막을 식각하는 것을 특징으로 하며, 특히 산화막에 대하여 질화막을 선택적으로 식각하는 것을 특징으로 한다.
상기 질화막은 실리콘 질화막, 예컨대 SiN막, SiON막 등을 포함할 수 있다.
또한, 상기 산화막은 실리콘 산화막, 예컨대 SOD(Spin On Dielectric)막, HDP(High Density Plasma)막, 열산화막(thermal oxide), BPSG(Borophosphate Silicate Glass)막, PSG(Phospho Silicate Glass)막, BSG(Boro Silicate Glass)막, PSZ(Polysilazane)막, FSG(Fluorinated Silicate Glass)막, LP-TEOS(Low Pressure Tetra Ethyl Ortho Silicate)막, PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)막, HTO(High Temperature Oxide)막, MTO(Medium Temperature Oxide)막, USG(Undopped Silicate Glass)막, SOG(Spin On Glass)막, APL(Advanced Planarization Layer)막, ALD(Atomic Layer Deposition)막, PE-산화막(Plasma Enhanced oxide), O3-TEOS(O3-Tetra Ethyl Ortho Silicate)막 및 그 조합으로 이루어진 군으로부터 선택되는 적어도 일 이상의 막일 수 있다.
상기 식각용 조성물을 이용하는 식각 공정은 당업계에 주지된 습식 식각 방법, 예컨대 침지시키는 방법, 분사하는 방법 등에 의하여 이루어질 수 있다.
상기 식각 공정시 공정 온도는 50 내지 300℃, 바람직하게 100 내지 200℃의 범위일 수 있으며, 적정 온도는 다른 공정과 기타 요인을 고려하여 필요에 따라 변경될 수 있다.
이와 같이 상기 식각용 조성물을 이용하여 수행되는 식각 공정을 포함하는 반도체 소자의 제조 방법에 따르면, 질화막과 산화막이 교대로 적층되거나 혼재되어 있는 경우 질화막에 대한 선택적 식각이 가능하다. 또한, 종래 식각 공정에서 문제가 되었던 파티클 발생을 방지하여 공정의 안정성 및 신뢰성을 확보할 수 있다.
따라서, 이러한 방법은 반도체 소자 제조 공정에 있어서 산화막에 대하여 질화막의 선택적 식각이 필요한 여러 과정에 효율적으로 적용될 수 있다.
도 2a 내지 2c는 본 발명의 일 실시예에 따른 식각용 조성물을 이용한 식각 공정을 포함하는 플래시 메모리 소자의 소자 분리 공정을 설명하기 위한 공정 단면도이다.
도 2a를 참조하면, 기판(20) 상에 터널산화막(21), 폴리실리콘막(22), 버퍼산화막(23) 및 패드질화막(24)을 차례로 형성한다.
이어서, 포토 및 식각 공정을 통해, 패드질화막(24), 버퍼산화막(23), 폴리실리콘막(22) 및 터널산화막(21)을 선택적으로 식각하여, 기판(20)의 소자 분리 영역을 노출시킨다.
이어서, 패드질화막(24)을 마스크로 이용하여 노출된 기판(20)을 선택적으로 식각하여 표면으로부터 소정 깊이를 갖는 트렌치(25)를 형성한다.
도 2b를 참조하면, 트렌치(25)를 갭필할 때까지 기판(20)의 전면에 화학 기상 증착법(Chemical Vapor Deposition, CVD) 등을 이용하여 산화막(26)을 형성한다.
이어서, 패드질화막(24)을 연마정지막으로 하여 산화막(26)에 대해 화학적 기계적 평탄화(Chemical Mechanical Polishing, CMP) 공정을 실시한다.
이어서, 건식 식각을 이용하여 세정 공정을 실시한다.
도 2c를 참조하면, 본 발명에 따른 식각용 조성물을 이용하는 습식 식각 공정에 의하여 패드질화막(24)을 선택적으로 제거한 후, 세정 공정에 의하여 버퍼산화막(23)을 제거한다. 이로써, 필드 영역에 소자분리막(26A)이 형성된다.
도 2c에 도시된 바와 같이, 본 발명에 있어서는 산화막에 대한 질화막의 식각 선택비가 높은 고선택비의 식각용 조성물을 이용함으로써 STI 패턴에 갭필된 산화막의 식각은 최소화하면서 충분한 시간 동안 질화막을 완전하게 선택적으로 제거할 수 있다. 이에 따라 유효 산화막 높이(EFH)를 용이하게 제어할 수 있고, 산화막 손상이나 식각에 의한 전기적 특성 저하 및 파티클 발생을 방지하여, 소자 특성을 향상시킬 수 있다.
상기 실시예는 플래시 메모리 소자에 대하여 설명되었으나, 본 발명에 따른 고선택비의 식각용 조성물은 디램 소자의 소자 분리 공정에도 물론 적용 가능하다.
도 3a 내지 3f는 본 발명의 다른 일 실시예에 따른 식각용 조성물을 이용한 식각 공정을 포함하는 플래시 메모리 소자의 채널 형성 공정을 설명하기 위한 공정 단면도이다.
도 3a를 참조하면, 기판(30) 상에 파이프 채널 형성을 위한 질화막(32)이 매립된 파이프 게이트 전극막(31)을 형성한다. 파이프 게이트 전극막(31)을 이루는 제 1 및 제 2 도전막(31A 및 31B)은 예를 들어, 불순물이 도핑된 폴리실리콘을 포함할 수 있다.
보다 구체적으로, 기판(30) 상에 제 1 도전막(31A)을 형성하고, 제 1 도전막(31A) 상에 질화막을 증착하고 이 질화막을 패터닝하여 파이프 채널 형성을 위한 질화막(32)을 형성한 후, 질화막(32)에 의하여 드러나는 제 1 도전막(31A) 상에 제 2 도전막(31B)을 형성한다. 이 제 1 및 제 2 도전막(31A 및 31B)이 파이프 게이트 전극막(31)을 이룬다.
이어서, 상기 공정 결과물 상에 수직 방향으로 적층되는 복수개의 메모리 셀 형성을 위하여 제 1 층간절연막(33) 및 제 1 게이트 전극막(34)을 교대로 적층한다. 이하, 설명의 편의를 위하여, 제 1 층간절연막(33) 및 제 1 게이트 전극막(34)이 교대로 적층된 구조물을 셀 게이트 구조물(CGS)이라 하기로 한다.
여기서, 제 1 층간절연막(33)은 복수층의 메모리 셀 간 분리를 위한 것으로, 예를 들어, 산화막을 포함할 수 있고, 제 1 게이트 전극막(34)은 예를 들어, 불순물이 도핑된 폴리실리콘을 포함할 수 있다. 본 실시예에서는 6층의 제 1 게이트 전극막(34)이 도시되어 있으나, 이에 한정되는 것은 아니다.
이어서, 셀 게이트 구조물(CGS)을 선택적으로 식각하여 질화막(32)을 노출시키는 한 쌍의 제 1 및 제 2 홀(H1, H2)을 형성한다. 제 1 및 제 2 홀(H1, H2)은 메모리 셀의 채널 형성을 위한 공간이다.
도 3b를 참조하면, 제 1 및 제 2 홀(H1, H2) 내에 매립되는 질화막(35)을 형성한다. 이 질화막(35)은 후술하는 트렌치 형성 공정(도 3c 참조)에서 제 1 및 제 2 홀(H1, H2)에 의하여 제 1 게이트 전극막(34)이 노출되어 있는 경우 발생할 수 있는 발생할 수 있는 손상을 방지하기 위한 것이다.
도 3c를 참조하면, 복수층의 제 1 게이트 전극막(34)이 제 1 및 제 2 홀(H1, H2) 별로 분리되도록, 한 쌍의 제 1 및 제 2 홀(H1, H2) 사이의 셀 게이트 구조물(CGS)을 선택적으로 식각하여 트렌치(S)를 형성한다.
도 3d를 참조하면, 트렌치(S) 내에 매립되는 희생막(36)을 형성한다.
도 3e를 참조하면, 상기 공정 결과물 상에, 선택 트랜지스터의 형성을 위하여 제 2 층간절연막(37), 제 2 게이트 전극막(38) 및 제 2 층간절연막(37)을 순차적으로 형성한다. 이하, 설명의 편의를 위하여, 제 2 층간절연막(37), 제 2 게이트 전극막(38) 및 제 2 층간절연막(37)의 적층 구조물을 선택 게이트 구조물(SGS)이라 한다.
제 2 층간절연막(37)은 예를 들어, 산화막을 포함할 수 있고, 제 2 게이트 전극막(38)은 예를 들어, 불순물이 도핑된 폴리실리콘을 포함할 수 있다.
이어서, 선택 게이트 구조물(SGS)을 선택적으로 식각하여 한 쌍의 제 1 및 제 2 홀(H1, H2)에 매립된 질화막(35)을 노출시키는 제3 및 제4 홀(H3, H4)을 형성한다. 제3 및 제4 홀(H3, H4)은 선택 트랜지스터의 채널이 형성될 영역이다.
도 3f를 참조하면, 제3 및 제4 홀(H3, H4)에 의하여 드러나는 질화막(35) 및 그 하부의 질화막(32)을 본 발명에 따른 식각용 조성물을 이용하는 습식 식각 공정에 의하여 선택적으로 제거한다.
본 공정 결과, 메모리 셀의 채널막이 형성될 한 쌍의 셀 채널 홀(H5, H6)과, 셀 채널 홀(H5, H6) 하부에 배치되어 이들을 상호 연결시키는 파이프 채널 홀(H7)이 형성된다. 이 때, 본 발명에 따른 고선택비의 식각용 조성물을 이용함으로써, 산화막의 손실 없이 충분한 시간 동안 질화막을 완전하게 선택적으로 제거하여, 프로파일의 손실 없이 파이프 채널을 정확하게 형성할 수 있다. 또한, 종래 문제시되었던 파티클 발생을 방지할 수 있어 공정의 안정성 및 신뢰성을 확보할 수 있다.
이후 후속 공정, 예를 들어 플로팅 게이트 형성 공정 및 컨트롤 게이트 형성 공정 등을 수행하여 플래시 메모리 소자를 형성한다.
도 4a 및 4b는 본 발명의 다른 일 실시예에 따른 식각용 조성물을 이용한 식각 공정을 포함하는 상변화 메모리 소자에서의 다이오드 형성 공정을 설명하기 위한 공정 단면도이다.
도 4a를 참조하면, 기판(40) 상에 도전 영역(41)을 노출하는 개구부를 갖는 절연구조물이 제공된다. 도전 영역(41)은 예컨대 n+ 불순물 영역일 수 있다.
이어서, 개구부를 일부 매립하도록 폴리실리콘막(42)을 형성한 후, 불순물을 이온 주입하여 다이오드를 형성한다.
이어서, 폴리실리콘막(42) 상부에 티타늄실리사이드막(43)을 형성한다. 티타늄실리사이드막(43)은, 티타늄막을 형성한 후 폴리실리콘막(42)과 반응하도록 열처리함으로써 형성될 수 있다.
이어서, 티타늄실리사이드막(43) 상부에 티타늄질화막(44) 및 질화막(45)을 순서대로 형성한다.
이어서, 하드마스크를 이용한 건식 식각 공정을 수행하여 형성된 다이오드 사이의 고립된 공간에 산화막(46)을 형성한 후, CMP 공정을 수행하여 각각 분리된 하부전극의 1차 구조를 형성한다.
도 4b를 참조하면, 상기 공정 결과물에 본 발명에 따른 식각용 조성물을 이용하는 습식 식각 공정을 실시하여, 상부의 질화막(45)을 선택적으로 제거한다. 이와 같이, 질화막 제거 시에 본 발명에 따른 고선택비의 식각용 조성물을 이용함으로써, 산화막의 손실 없이 충분한 시간 동안 질화막을 완전하게 선택적으로 제거할 수 있다. 또한, 산화막의 막질 손상이나 산화막의 식각으로 인한 전기적 특성 저하 및 파티클 발생을 방지하여, 소자 특성을 향상시킬 수 있다.
이어서, 질화막(45)이 제거된 공간에 티타늄을 증착하여 하부전극을 형성한다.
전술한 공정 외에도, 본 발명의 식각용 조성물을 이용하여 수행되는 식각 공정을 포함하는 반도체 소자의 제조방법은 특히 질화막의 선택적 제거가 요구되는 공정, 예를 들어, 질화막과 산화막이 교대로 적층되거나 혼재되어 있는 경우 질화막에 대한 선택적 식각이 요구되는 공정에 효율적으로 적용 가능하다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
[참고예: 식각용 조성물의 제조]
하기 표 2에 나타낸 것과 같이, 제 1 첨가제를 포함하지 않고, 제 2 첨가제로 각각 하기 표 2에 표시된 화합물 및 제 1 무기산으로 인산을 조성물 총 중량에 대하여 표시된 각 중량비로 혼합하여, 식각용 조성물을 제조하였다. 제 1 무기산은 85% 수용액을 이용하였다.
구분 제 1 무기산
(중량%)		 제 2 첨가제
(중량%)
참고예 1-7 인산(나머지 함량) 메틸트리스(메틸에틸케토옥심)실란(0.1)
[실험예 1: 제조된 식각용 조성물의 선택비 측정]
상기 참고예에서 제조된 식각용 조성물을 이용하여 157℃의 공정 온도에서 질화막 및 산화막에 대한 식각을 실시하였고, 박막 두께 측정 장비인 엘립소미터(NANO VIEW, SEMG-1000)를 이용하여 질화막 및 산화막에 대한 식각 속도 및 선택비를 측정하여 표 3에 나타내었다. 식각 속도는 각 막을 300초 동안 식각한 후, 각 막의 식각 처리 전의 막 두께와 식각 처리 후의 막 두께의 차이를 식각 시간(분)으로 나누어 산출한 수치이며, 선택비는 산화막 식각 속도에 대한 질화막 식각 속도의 비를 나타낸다.
한편, 비교예 1에서는 인산을 이용하여 157℃의 공정 온도에서 식각 속도 및 선택비를 상기와 같이 측정하였다. 또한, 비교예 2에서는 인산에 불산 0.05%를 첨가한 혼합물을 이용하여 불산이 첨가된 공정에서 가능한 저온 공정인 130℃의 공정 온도에서 식각 속도 및 선택비를 측정하였고, 비교예 3에서는 비교예 2와 동일한 혼합물을 이용하여 상기 실시예와 동일한 157℃의 공정 온도에서 식각 속도 및 선택비를 측정하였다. 비교예 1 내지 3에서 이용된 인산은 85% 수용액이었다. 비교예 1 내지 3의 평가 결과도 하기 표 3에 나타내었다.
구분 공정온도(℃) 질화막 식각속도
(Å/min)		 산화막 식각속도(Å/min) 선택비
ThOx 1) LP-TEOS2) ThOx 1) LP-TEOS2)
비교예 1 157 65.02 1.20 3.26 54.18 19.94
비교예 2 130 18.23 0.00 0.03 - 607.67
비교예 3 157 78.69 6.56 8.26 12.00 9.53
참고예 1-7 157 65.36 0.10 0.13 653.60 502.77
1) ThO: 열산화막(thermal oxide)
2) LP-TEOS: Low Pressure Tetra Ethyl Ortho Silicate 막
상기 표 3을 참고하면, 참고예의 식각 조성물이 비교예 1 내지 3에 비하여 산화막에 대한 질화막의 식각 선택비가 현저히 높은 것을 확인할 수 있다. 따라서, 상기 참고예에 따른 식각 조성물을 이용하면, 산화막의 식각속도를 조절하여 EEH의 조절을 용이하게 할 수 있으며, 산화막의 막질 손상을 방지할 수 있다. 또한, 종래 문제시되었던 파티클 발생을 방지할 수 있어, 공정의 안정성 및 신뢰성을 확보할 수 있다.
한편, 실제 고온 인산 공정을 모사하기 위하여, 상기 제조된 식각용 조성물에 질화실리콘막을 임의로 녹여 용액 내의 실리콘 농도를 높이는 선행 작업을 진행하였다. 상기 공정 진행시 질화실리콘막이 에칭되면서 용액 내의 실리콘 농도가 높아지고 이로 인해 실리콘 산화막의 에칭 속도가 더욱 저하된다. 상기 용액 내의 실리콘 농도가 100 ppm이 될때까지 상기 선행 작업을 진행한 후, 상기 식각을 실시하였고, 그 결과를 하기 표 4에 나타내었다.
구분 공정온도(℃) 질화막 식각속도
(Å/min)		 산화막 식각속도(Å/min) 선택비
ThOx LP-TEOS ThOx LP-TEOS
참고예 1-7 157 64.67 -0.03 -0.01 -2155.67 -6467.00
상기 표 3 및 표 4를 참고하면, 실제 고온 인산 공정 모사시 상기 참고예의 선택비가 현저하게 저하되는 것을 알 수 있다. 이는 실제 공정에서와 같이 용액 내에 실리콘의 농도가 높아지면 실리콘 산화막이 에칭되지 않고 오히려 두께가 증가하기 때문이다.
[ 실시예 : 식각용 조성물의 제조]
하기 표 5에 나타낸 것과 같이, 제 1 첨가제로 각각 하기 표 5에 표시된 화합물, 제 2 첨가제로 각각 하기 표 5에 표시된 화합물 및 제 1 무기산으로 인산을 조성물 총 중량에 대하여 표시된 각 중량비로 혼합하여, 식각용 조성물을 제조하였다. 제 1 무기산은 85% 수용액을 이용하였다.
구분 제 1 무기산
(중량%)		 제 1 첨가제
(중량%)		 제 2 첨가제
(중량%)
실시예 1-7 인산(나머지 함량) 아인산(5) 메틸트리스(메틸에틸케토옥심)실란(0.1)
[실험예 2: 제조된 식각용 조성물의 선택비 측정]
상기 실시예에서 제조된 식각용 조성물에 대하여, 상기한 바와 같이 실제 고온 인산 공정을 모사한 후, 157℃의 공정 온도에서 질화막 및 산화막에 대한 식각을 실시하고, 박막 두께 측정 장비인 엘립소미터(NANO VIEW, SEMG-1000)를 이용하여 질화막 및 산화막에 대한 식각 속도 및 선택비를 측정하여 표 6에 나타내었다.
구분 공정온도(℃) 질화막 식각속도
(Å/min)		 산화막 식각속도(Å/min) 선택비
ThOx LP-TEOS ThOx LP-TEOS
실시예 1-7 157 64.67 0.06 0.08 1077.83 808.38
상기 표 6을 참고하면, 실시예의 식각 조성물은 상기 제 1 첨가제를 더 포함함에 따라, 실제 고온 인산 공정 모사시에도 산화막에 대한 질화막의 식각 선택비가 현저히 높은 것을 확인할 수 있다.
상기 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명백할 것이다.
20, 30, 40: 기판 21: 터널산화막
22: 폴리실리콘막 23: 버퍼산화막
24: 패드질화막 25: 트렌치
26: 산화막 26A: 소자분리막
31: 파이프 게이트 전극막 32, 35: 질화막
36: 희생막 33: 제 1 층간절연막
34: 제 1 게이트 전극막 37: 제 2 층간절연막
38: 제 2 게이트 전극막 41: 도전 영역
42: 폴리실리콘막 43: 티타늄실리사이드막
44: 티타늄질화막 45: 질화막
46: 산화막

Claims (10)

  1. 제 1 무기산,
    아인산(phosphorous acid)을 포함하는 제 1 첨가제,
    하기 화학식 500으로 표시되는 옥심 실란 화합물을 포함하는 제 2 첨가제, 그리고
    용매
    를 포함하는 식각용 조성물.
    [화학식 500]
    Figure pat00003

    (상기 화학식 500에서,
    상기 R1 내지 R3은 각각 독립적으로 수소 원자, 할로겐 원자, 탄소수 1 내지 20의 알킬기, 탄소수 2 내지 20의 알케닐기, 탄소수 3 내지 20의 시클로알킬기, 탄소수 6 내지 20의 아릴기, 탄소수 7 내지 20의 아릴알킬기 및 탄소수 1 내지 20의 알킬카보닐기로 이루어진 군에서 선택되는 어느 하나이고,
    상기 R4 및 R5는 각각 독립적으로 탄소수 1 내지 20의 알킬기, 탄소수 3 내지 20의 시클로알킬기, 탄소수 6 내지 20의 아릴기, 탄소수 7 내지 20의 아릴알킬기 및 탄소수 1 내지 20의 알킬카보닐기로 이루어진 군에서 선택되는 어느 하나이거나, 또는 상기 R4 및 R5는 탄소수 3 내지 12의 알킬렌기로서 서로 연결되어 지환족 고리를 형성하며,
    상기 x, y 및 z는 각각 독립적으로 0 내지 3의 정수이며, x+y+z는 0 내지 3의 정수이다)
  2. 제 1 항에 있어서,
    상기 제 1 무기산은 황산, 질산, 인산, 규산, 불산, 붕산, 염산, 과염소산 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나인 것인 식각용 조성물.
  3. 제 1 항에 있어서,
    상기 옥심 실란 화합물은 디(에틸케톡심)실란, 모노(에틸케톡심)실란, 트리스(에틸케톡심)실란, 테트라(에틸케톡심)실란, 메틸트리스(메틸에틸케톡심)실란, 메틸트리스(아세톡심)실란, 메틸트리스(메틸이소부틸케톡심)실란, 디메틸디(메틸에틸케톡심)실란, 트리메틸(메틸에틸케톡심)실란, 테트라(메틸에틸케톡심실란), 테트라(메틸이소부틸케톡심)실란, 비닐트리스(메틸에틸케톡심)실란, 메틸비닐디(메틸에틸케톡심)실란, 비닐트리스(메틸이소부틸케톡심)실란 및 페닐트리스(메틸에틸케톡심)실란으로 이루어진 군에서 선택되는 어느 하나인 것인 식각용 조성물.
  4. 제 1 항에 있어서,
    상기 식각용 조성물은 상기 제 1 첨가제 0.01 내지 15 중량%, 상기 제 2 첨가제 0.01 내지 20 중량%, 상기 제 1 무기산 70 내지 99 중량% 및 잔부의 용매를 포함하는 것인 식각용 조성물.
  5. 제 1 항에 있어서,
    상기 식각용 조성물은 상기 식각용 조성물 전체에 대하여 암모늄계 화합물을 0.01 내지 20 중량%로 더 포함하는 것인 식각용 조성물.
  6. 제 5 항에 있어서,
    상기 암모늄계 화합물은 암모니아수, 암모늄클로라이드, 암모늄아세트산, 암모늄인산염, 암모늄과옥시이황산염, 암모늄황산염, 암모늄불산염 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나인 것인 식각용 조성물.
  7. 제 1 항에 있어서,
    상기 식각용 조성물은 상기 식각용 조성물 전체에 대하여 불소계 화합물을 0.01 내지 1 중량%로 더 포함하는 것인 식각용 조성물.
  8. 제 7 항에 있어서,
    상기 불소계 화합물은 불화수소, 불화암모늄, 불화수소암모늄 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나인 것인 식각용 조성물.
  9. 제 1 항에 따른 식각용 조성물을 이용하여 수행되는 식각 공정을 포함하는 반도체 소자의 제조 방법.
  10. 제 9 항에 있어서,
    상기 식각 공정은 산화막에 대하여 질화막을 선택적으로 식각하는 것이며,
    상기 질화막 식각 공정은 50 내지 300℃의 온도에서 수행되는 것인 반도체 소자의 제조 방법.
KR1020150178776A 2015-12-04 2015-12-15 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법 Active KR102545802B1 (ko)

Priority Applications (17)

Application Number Priority Date Filing Date Title
SG11201804639QA SG11201804639QA (en) 2015-12-04 2016-10-28 Composition for etching and method for manufacturing semiconductor device using same
PL16870918.6T PL3385353T3 (pl) 2015-12-04 2016-10-28 Kompozycja do trawienia i sposób wytwarzania urządzenia półprzewodnikowego z jej użyciem
SG10202005212QA SG10202005212QA (en) 2015-12-04 2016-10-28 Composition for etching and method for manufacturing semiconductor device using same
CN201680071078.XA CN108291132B (zh) 2015-12-04 2016-10-28 蚀刻用组合物以及利用该组合物半导体器件的制造方法
US15/781,471 US11149200B2 (en) 2015-12-04 2016-10-28 Composition for etching and method for manufacturing semiconductor device using same
JP2018528949A JP6867390B2 (ja) 2015-12-04 2016-10-28 エッチング用組成物及びそれを用いた半導体素子の製造方法
PCT/KR2016/012215 WO2017095022A1 (ko) 2015-12-04 2016-10-28 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
EP16870918.6A EP3385353B1 (en) 2015-12-04 2016-10-28 Composition for etching and method for manufacturing semiconductor device using same
TW105140018A TWI767894B (zh) 2015-12-04 2016-12-02 蝕刻用組合物以及利用該組合物的半導體元件的製造方法
US17/093,650 US11421156B2 (en) 2015-12-04 2020-11-10 Composition for etching and method for manufacturing semiconductor device using same
US17/093,654 US11530355B2 (en) 2015-12-04 2020-11-10 Composition for etching and method for manufacturing semiconductor device using same
US17/093,652 US11390806B2 (en) 2015-12-04 2020-11-10 Composition for etching and method for manufacturing semiconductor device using same
US17/093,662 US11390807B2 (en) 2015-12-04 2020-11-10 Composition for etching and method for manufacturing semiconductor device using same
US17/093,656 US11479720B2 (en) 2015-12-04 2020-11-10 Composition for etching and method for manufacturing semiconductor device using same
US17/093,658 US11566178B2 (en) 2015-12-04 2020-11-10 Composition for etching and method for manufacturing semiconductor device using same
US18/088,769 US20230141924A1 (en) 2015-12-04 2022-12-26 Composition for etching and method for manufacturing semiconductor device using same
US18/088,765 US20230136538A1 (en) 2015-12-04 2022-12-26 Composition for etching and method for manufacturing semiconductor device using same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150172472 2015-12-04
KR20150172472 2015-12-04

Publications (2)

Publication Number Publication Date
KR20170066182A true KR20170066182A (ko) 2017-06-14
KR102545802B1 KR102545802B1 (ko) 2023-06-21

Family

ID=59218266

Family Applications (6)

Application Number Title Priority Date Filing Date
KR1020150178778A Active KR102545804B1 (ko) 2015-12-04 2015-12-15 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR1020150178776A Active KR102545802B1 (ko) 2015-12-04 2015-12-15 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR1020150178775A Active KR102545801B1 (ko) 2015-12-04 2015-12-15 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR1020150178772A Active KR102545799B1 (ko) 2015-12-04 2015-12-15 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR1020150178777A Active KR102545803B1 (ko) 2015-12-04 2015-12-15 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR1020150178774A Active KR102545800B1 (ko) 2015-12-04 2015-12-15 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020150178778A Active KR102545804B1 (ko) 2015-12-04 2015-12-15 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법

Family Applications After (4)

Application Number Title Priority Date Filing Date
KR1020150178775A Active KR102545801B1 (ko) 2015-12-04 2015-12-15 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR1020150178772A Active KR102545799B1 (ko) 2015-12-04 2015-12-15 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR1020150178777A Active KR102545803B1 (ko) 2015-12-04 2015-12-15 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR1020150178774A Active KR102545800B1 (ko) 2015-12-04 2015-12-15 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법

Country Status (8)

Country Link
US (9) US11149200B2 (ko)
EP (1) EP3385353B1 (ko)
JP (1) JP6867390B2 (ko)
KR (6) KR102545804B1 (ko)
CN (1) CN108291132B (ko)
PL (1) PL3385353T3 (ko)
SG (2) SG10202005212QA (ko)
TW (1) TWI767894B (ko)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9868902B2 (en) * 2014-07-17 2018-01-16 Soulbrain Co., Ltd. Composition for etching
KR102545804B1 (ko) * 2015-12-04 2023-06-20 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
CN117568038A (zh) * 2016-12-26 2024-02-20 秀博瑞殷株式公社 蚀刻用组合物和使用该蚀刻用组合物制造半导体器件的方法
KR102336865B1 (ko) * 2017-07-06 2021-12-09 오씨아이 주식회사 식각 조성물 및 이를 이용한 식각 방법
KR102282702B1 (ko) * 2017-07-26 2021-07-28 오씨아이 주식회사 식각 조성물, 식각 방법 및 이를 이용한 반도체 소자의 제조 방법
KR102399990B1 (ko) * 2017-09-06 2022-05-23 엔테그리스, 아이엔씨. 질화 규소를 포함하는 기판을 에칭하는 조성물 및 방법
KR102441238B1 (ko) * 2017-09-14 2022-09-08 주식회사 이엔에프테크놀로지 실리콘 질화막에 대한 선택적 에칭을 위한 식각 조성물 및 이를 이용한 식각 방법
KR102599378B1 (ko) * 2017-09-29 2023-11-08 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102464161B1 (ko) * 2017-11-14 2022-11-09 주식회사 이엔에프테크놀로지 실리콘 질화막 식각 조성물
KR102629574B1 (ko) * 2017-11-24 2024-01-26 동우 화인켐 주식회사 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR102484977B1 (ko) * 2017-12-28 2023-01-09 오씨아이 주식회사 식각 조성물 및 이를 이용한 식각 방법
KR102439431B1 (ko) * 2017-12-29 2022-09-02 오씨아이 주식회사 식각 조성물 및 이를 이용한 식각 방법
KR102484988B1 (ko) * 2017-12-29 2023-01-09 오씨아이 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102653096B1 (ko) * 2018-02-13 2024-04-01 동우 화인켐 주식회사 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR102636960B1 (ko) * 2018-02-21 2024-02-15 동우 화인켐 주식회사 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR102458646B1 (ko) * 2018-02-28 2022-10-25 동우 화인켐 주식회사 실리콘-인산염 화합물 및 이의 제조 방법
KR101932441B1 (ko) * 2018-03-23 2018-12-26 주식회사 제우스이엔피 실리콘질화막 식각액 조성물
KR102443313B1 (ko) * 2018-05-18 2022-09-15 동우 화인켐 주식회사 실란 화합물을 포함하는 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR102024758B1 (ko) * 2018-05-26 2019-09-25 에스케이이노베이션 주식회사 식각액 조성물, 절연막의 식각방법, 반도체 소자의 제조방법 및 실란화합물
KR102005963B1 (ko) * 2018-05-26 2019-07-31 에스케이이노베이션 주식회사 식각액 조성물 및 실란화합물
CN110606954B (zh) * 2018-06-15 2023-03-24 易案爱富科技有限公司 聚硅氧烷类化合物、包含所述聚硅氧烷类化合物的氮化硅层蚀刻组合物
KR102240668B1 (ko) * 2018-06-15 2021-04-15 주식회사 이엔에프테크놀로지 폴리실록산계 화합물을 포함하는 조성물 및 이를 포함하는 식각 조성물
KR102258316B1 (ko) * 2018-06-25 2021-06-01 주식회사 이엔에프테크놀로지 실리콘 질화막 식각 조성물
KR102460326B1 (ko) * 2018-06-28 2022-10-31 오씨아이 주식회사 실리콘 기판 식각 용액
KR102629575B1 (ko) * 2018-07-20 2024-01-26 동우 화인켐 주식회사 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
WO2020017723A1 (ko) * 2018-07-20 2020-01-23 동우화인켐 주식회사 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR102629576B1 (ko) * 2018-08-20 2024-01-26 동우 화인켐 주식회사 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
WO2020040386A1 (ko) * 2018-08-20 2020-02-27 동우화인켐 주식회사 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR102532774B1 (ko) * 2018-08-20 2023-05-12 동우 화인켐 주식회사 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
CN111048415B (zh) * 2018-10-11 2023-03-14 上海新阳半导体材料股份有限公司 一种选择性刻蚀液组合物及其制备方法和应用
KR102557642B1 (ko) * 2018-10-25 2023-07-20 에스케이이노베이션 주식회사 식각 조성물 첨가제, 그 제조방법 및 이를 포함하는 식각 조성물
KR102633743B1 (ko) * 2018-10-26 2024-02-05 에스케이이노베이션 주식회사 식각액 조성물, 절연막의 식각방법 및 반도체 소자의 제조방법
KR102571430B1 (ko) * 2018-10-31 2023-08-28 오씨아이 주식회사 실리콘 기판 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
US11053440B2 (en) 2018-11-15 2021-07-06 Entegris, Inc. Silicon nitride etching composition and method
KR102719235B1 (ko) * 2018-11-16 2024-10-18 에스케이이노베이션 주식회사 식각액 조성물, 절연막의 식각방법 및 반도체 소자의 제조방법
WO2020122454A1 (ko) * 2018-12-11 2020-06-18 주식회사 케이씨텍 반도체용 고선택비 식각액, 실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조
KR102307189B1 (ko) * 2018-12-11 2021-09-30 주식회사 케이씨텍 반도체용 고선택비 식각액
KR102278765B1 (ko) * 2019-07-31 2021-07-20 주식회사 케이씨텍 실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조 방법
KR102576576B1 (ko) * 2018-12-27 2023-09-08 에스케이이노베이션 주식회사 식각 조성물, 이를 이용한 절연막의 식각방법 및 반도체 소자의 제조방법
KR102576575B1 (ko) * 2018-12-27 2023-09-08 에스케이이노베이션 주식회사 식각 조성물, 이를 이용한 절연막의 식각방법 및 반도체 소자의 제조방법
KR102576574B1 (ko) * 2018-12-27 2023-09-08 에스케이이노베이션 주식회사 식각 조성물, 이를 이용한 절연막의 식각방법 및 반도체 소자의 제조방법
KR102759372B1 (ko) * 2019-01-08 2025-01-24 삼성전자주식회사 실리콘 질화물용 식각제 조성물 및 반도체 소자의 제조 방법
KR102584616B1 (ko) * 2019-01-28 2023-10-05 오씨아이 주식회사 실리콘 기판 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
JP7233252B2 (ja) * 2019-03-07 2023-03-06 関東化学株式会社 窒化ケイ素エッチング液組成物
KR102803327B1 (ko) * 2019-04-18 2025-05-07 에스케이이노베이션 주식회사 신규한 규소 화합물
KR102803328B1 (ko) * 2019-05-30 2025-05-07 에스케이이노베이션 주식회사 식각 조성물, 이를 이용한 절연막 식각 방법 및 반도체 소자의 제조방법, 그리고 신규 화합물
JP7393210B2 (ja) 2019-06-28 2023-12-06 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
TWI756719B (zh) * 2019-06-28 2022-03-01 日商斯庫林集團股份有限公司 基板處理液
KR102782018B1 (ko) * 2019-07-12 2025-03-18 주식회사 케이씨텍 실리콘 질화막 식각액
KR102675053B1 (ko) * 2019-08-05 2024-06-12 오씨아이 주식회사 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR102345230B1 (ko) * 2019-08-23 2021-12-30 주식회사 제우스이엔피 실리콘질화막 식각액 조성물 및 이의 제조방법
KR102803329B1 (ko) * 2019-08-29 2025-05-07 에스케이이노베이션 주식회사 식각 조성물, 이를 이용한 절연막의 식각방법 및 반도체 소자의 제조방법
KR102675055B1 (ko) * 2019-09-18 2024-06-12 오씨아이 주식회사 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
TWI752669B (zh) * 2019-10-09 2022-01-11 美商恩特葛瑞斯股份有限公司 濕式蝕刻組合物及方法
KR102745410B1 (ko) * 2019-10-23 2024-12-20 동우 화인켐 주식회사 식각액 조성물, 이를 이용한 패턴 형성 방법 및 어레이 기판의 제조 방법, 및 이에 따라 제조된 어레이 기판
KR102675057B1 (ko) * 2019-10-29 2024-06-12 오씨아이 주식회사 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR20210062347A (ko) * 2019-11-21 2021-05-31 오씨아이 주식회사 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR102825949B1 (ko) * 2019-12-27 2025-06-26 삼성전자주식회사 식각 조성물 및 이를 이용한 집적회로 소자의 제조 방법
KR102335965B1 (ko) * 2020-03-25 2021-12-07 주식회사 이엔에프테크놀로지 실리콘 질화막 식각 조성물
KR102488503B1 (ko) 2020-09-21 2023-01-13 재원산업 주식회사 질화막 식각용 조성물 및 이를 이용한 반도체 패턴 형성 방법
KR102863245B1 (ko) * 2020-12-04 2025-09-22 동우 화인켐 주식회사 실리콘 식각액 조성물 및 이를 사용한 패턴 형성 방법
KR102842419B1 (ko) * 2022-05-03 2025-08-04 삼성에스디아이 주식회사 실리콘 질화막 식각용 조성물 및 이를 이용한 실리콘 질화막 식각 방법
KR20250012094A (ko) 2022-05-19 2025-01-23 신에쓰 가가꾸 고교 가부시끼가이샤 정제 아미노실란올 화합물 및 아미노실록산 화합물의 수용액의 제조 방법 및 에칭용 조성물
CN115011350A (zh) * 2022-07-05 2022-09-06 上海集成电路材料研究院有限公司 一种蚀刻组合物、蚀刻方法及应用
CN115287069B (zh) * 2022-07-06 2023-06-09 湖北兴福电子材料股份有限公司 一种抑制二氧化硅蚀刻的无c蚀刻液
KR20240169989A (ko) * 2023-05-25 2024-12-03 삼성에스디아이 주식회사 실리콘 질화막 식각용 조성물 및 이를 이용한 실리콘 질화막 식각 방법
WO2025079949A1 (ko) * 2023-10-12 2025-04-17 솔브레인 주식회사 식각 조성물 및 이를 이용한 반도체 소자의 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005256077A (ja) * 2004-03-11 2005-09-22 Tosoh Corp エッチング液
JP2006319171A (ja) * 2005-05-13 2006-11-24 Tosoh Corp エッチング用組成物
KR20110037741A (ko) * 2009-10-07 2011-04-13 테크노세미켐 주식회사 실리콘질화막에 대한 고선택비 식각용 조성물
KR20140079267A (ko) * 2012-12-18 2014-06-26 솔브레인 주식회사 식각 조성물, 식각 방법 및 반도체 소자
KR101539375B1 (ko) * 2014-07-17 2015-07-27 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB989409A (en) * 1962-08-24 1965-04-14 Gen Electric Organopolysiloxane compositions
US20040134873A1 (en) * 1996-07-25 2004-07-15 Li Yao Abrasive-free chemical mechanical polishing composition and polishing process containing same
JP4443864B2 (ja) 2002-07-12 2010-03-31 株式会社ルネサステクノロジ レジストまたはエッチング残さ物除去用洗浄液および半導体装置の製造方法
KR100558164B1 (ko) * 2003-06-30 2006-03-10 삼성전자주식회사 질화물 제거용 식각액 및 이를 이용한 반도체 소자의질화막 제거방법
PT1664935E (pt) 2003-08-19 2008-01-10 Mallinckrodt Baker Inc Composições de decapagem e limpeza para micro electrónica
JP3994992B2 (ja) * 2004-08-13 2007-10-24 三菱瓦斯化学株式会社 シリコン微細加工に用いる異方性エッチング剤組成物及びエッチング方法
US7846989B2 (en) * 2005-02-25 2010-12-07 John A. Kanca Dental gel etchants
WO2006110279A1 (en) * 2005-04-08 2006-10-19 Sachem, Inc. Selective wet etching of metal nitrides
KR100831238B1 (ko) * 2005-12-01 2008-05-22 주식회사 엘지화학 중굴절 및 고굴절 실록산계 피복 조성물, 이의 제조방법,및 이로부터 제조되는 광학 렌즈
KR20080079999A (ko) * 2007-02-28 2008-09-02 토소가부시키가이샤 에칭 방법 및 그것에 이용되는 에칭용 조성물
US7994057B2 (en) * 2007-09-21 2011-08-09 Cabot Microelectronics Corporation Polishing composition and method utilizing abrasive particles treated with an aminosilane
KR101426089B1 (ko) 2008-02-11 2014-08-04 동우 화인켐 주식회사 세정액 조성물 및 이를 이용한 세정 방법
JP5406556B2 (ja) * 2009-02-23 2014-02-05 関東化学株式会社 金属積層膜用エッチング液組成物
KR101097277B1 (ko) * 2009-10-07 2011-12-22 솔브레인 주식회사 습식 식각용 조성물
KR20130025612A (ko) * 2011-09-02 2013-03-12 동우 화인켐 주식회사 갈륨 함유 금속 산화물막의 식각액 조성물
KR101782329B1 (ko) 2011-10-18 2017-09-28 삼성전자주식회사 식각용 조성물 및 이를 이용하는 반도체 기억 소자의 형성 방법
US9368647B2 (en) 2011-10-18 2016-06-14 Samsung Electronics Co., Ltd. Compositions for etching
KR101809192B1 (ko) * 2011-12-16 2017-12-15 에스케이하이닉스 주식회사 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102054264B1 (ko) * 2012-09-21 2019-12-10 삼성전자주식회사 반도체 소자 및 그의 제조 방법
KR102035279B1 (ko) * 2013-02-04 2019-10-22 삼성전자주식회사 반도체 메모리 소자 및 그의 제조 방법
JP6110814B2 (ja) * 2013-06-04 2017-04-05 富士フイルム株式会社 エッチング液およびそのキット、これらを用いたエッチング方法、半導体基板製品の製造方法および半導体素子の製造方法
KR102256930B1 (ko) 2013-10-18 2021-05-28 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 금속 패턴 제조방법
KR102161019B1 (ko) 2013-10-31 2020-09-29 솔브레인 주식회사 질화티타늄막 및 텅스텐막의 적층체용 식각 조성물, 이를 이용한 식각 방법 및 이로부터 제조된 반도체 소자
KR20150107354A (ko) 2014-03-14 2015-09-23 동우 화인켐 주식회사 아인산을 포함하는 금속막용 식각액 조성물
JP2015189965A (ja) * 2014-03-31 2015-11-02 株式会社フジミインコーポレーテッド 研磨用組成物
CN104119767A (zh) * 2014-06-25 2014-10-29 蚌埠凯盛工程技术有限公司 一种抗黄变阻燃粉末涂料
US9868902B2 (en) * 2014-07-17 2018-01-16 Soulbrain Co., Ltd. Composition for etching
KR101539373B1 (ko) 2014-07-17 2015-07-27 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR101539374B1 (ko) * 2014-07-17 2015-07-27 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
JP6494349B2 (ja) 2015-03-18 2019-04-03 株式会社Adeka エッチング液組成物及びエッチング方法
KR102545804B1 (ko) * 2015-12-04 2023-06-20 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005256077A (ja) * 2004-03-11 2005-09-22 Tosoh Corp エッチング液
JP2006319171A (ja) * 2005-05-13 2006-11-24 Tosoh Corp エッチング用組成物
KR20110037741A (ko) * 2009-10-07 2011-04-13 테크노세미켐 주식회사 실리콘질화막에 대한 고선택비 식각용 조성물
KR20140079267A (ko) * 2012-12-18 2014-06-26 솔브레인 주식회사 식각 조성물, 식각 방법 및 반도체 소자
KR101539375B1 (ko) * 2014-07-17 2015-07-27 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR102545802B1 (ko) 2023-06-21
KR102545801B1 (ko) 2023-06-21
JP6867390B2 (ja) 2021-04-28
KR20170066184A (ko) 2017-06-14
KR102545803B1 (ko) 2023-06-20
CN108291132A (zh) 2018-07-17
KR102545799B1 (ko) 2023-06-20
US20230141924A1 (en) 2023-05-11
US11479720B2 (en) 2022-10-25
US11149200B2 (en) 2021-10-19
PL3385353T3 (pl) 2024-03-25
TW201734181A (zh) 2017-10-01
US11421156B2 (en) 2022-08-23
US11390807B2 (en) 2022-07-19
CN108291132B (zh) 2022-01-14
KR20170066180A (ko) 2017-06-14
US11566178B2 (en) 2023-01-31
EP3385353A1 (en) 2018-10-10
US11390806B2 (en) 2022-07-19
KR102545800B1 (ko) 2023-06-20
US20210054283A1 (en) 2021-02-25
US11530355B2 (en) 2022-12-20
US20230136538A1 (en) 2023-05-04
EP3385353B1 (en) 2023-12-13
US20210054286A1 (en) 2021-02-25
US20210054281A1 (en) 2021-02-25
TWI767894B (zh) 2022-06-21
KR20170066181A (ko) 2017-06-14
US20210054284A1 (en) 2021-02-25
US20210054285A1 (en) 2021-02-25
SG10202005212QA (en) 2020-07-29
EP3385353A4 (en) 2019-10-30
KR102545804B1 (ko) 2023-06-20
US20210054282A1 (en) 2021-02-25
KR20170066183A (ko) 2017-06-14
US20200263087A1 (en) 2020-08-20
JP2018538692A (ja) 2018-12-27
SG11201804639QA (en) 2018-06-28
KR20170066179A (ko) 2017-06-14

Similar Documents

Publication Publication Date Title
KR102545802B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR101809192B1 (ko) 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
KR101627181B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR101539375B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102400805B1 (ko) 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
KR101539373B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR101539374B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102534841B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20230149801A (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20180075417A (ko) 식각용 조성물, 이의 제조 방법 및 이를 이용한 반도체 소자의 제조방법
JP2025131786A (ja) エッチング組成物、それを用いた絶縁膜のエッチング方法、及び半導体素子の製造方法
KR20180074951A (ko) 식각용 조성물, 이의 제조 방법 및 이를 이용한 반도체 소자의 제조방법
KR102495512B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102720968B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102446076B1 (ko) 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20210028447A (ko) 식각 조성물, 이를 이용한 절연막의 식각방법 및 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

N231 Notification of change of applicant
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

X091 Application refused [patent]
R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PX0901 Re-examination

St.27 status event code: A-2-3-E10-E12-rex-PX0901

PX0701 Decision of registration after re-examination

St.27 status event code: A-3-4-F10-F13-rex-PX0701

X701 Decision to grant (after re-examination)
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000