KR20170077383A

KR20170077383A - 표시 장치용 기판과 그를 포함하는 표시 장치

Info

Publication number: KR20170077383A
Application number: KR1020150187216A
Authority: KR
Inventors: 남경진; 김정오; 황선희
Original assignee: 엘지디스플레이 주식회사
Priority date: 2015-12-28
Filing date: 2015-12-28
Publication date: 2017-07-06
Anticipated expiration: 2035-12-28
Also published as: KR102468858B1

Abstract

본 발명은 표시 장치용 기판과 그를 포함하는 표시 장치에 관한 것으로, 본 발명에 따른 표시 장치용 기판은 산화물 반도체층을 가지는 제1 박막트랜지스터와, 다결정 반도체층을 가지는 제2 박막트랜지스터와, 제2 박막트랜지스터의 게이트 전극과 다결정 반도체층 사이에 위치하는 제1 및 제2 게이트 절연 패턴을 구비하며, 제1 및 제2 게이트 절연 패턴은 제2 게이트 전극과 중첩되도록 다결정 반도체층과 제2 게이트 전극 사이에 순차적으로 적층되며, 제1 게이트 절연 패턴은 상기 제2 게이트 절연 패턴에 비해 수소 함유량이 높다.

Description

표시 장치용 기판과 그를 포함하는 표시 장치{SUBSTRATE FOR DISPLAY AND DISPLAY INCLUDING THE SAME}

본 발명은 표시 장치용 기판과 그를 포함하는 표시 장치에 관한 것으로, 특히 저소비전력 및 대면적화를 구현할 수 있는 표시 장치용 기판과 그를 포함하는 표시 장치에 관한 것이다.

다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시 장치가 각광받고 있다.

이러한 평판표시장치로는 액정 표시장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기발광 표시장치(Organic Light Emitting Display Device: OLED), 그리고 전기영동 표시장치(Electrophoretic Display Device:ED) 등이 있다.

이러한 평판 표시 장치는 화소들에 박막트랜지스터가 형성된 표시 장치용 기판을 포함한다. 이러한 표시 장치를 휴대용 기기에 적용하기 위해서는 저소비전력이 요구되고 있다. 그러나, 현재까지 개발된 표시 장치에 관련된 기술로는 저소비전력을 구현하는 데 어려움이 있다.

본 발명은 상기 문제점을 해결하기 위한 것으로서, 본 발명은 저소비전력 및 대면적화를 구현할 수 있는, 표시 장치용 기판과 그를 포함하는 표시 장치를 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명에 따른 표시 장치용 기판은 산화물 반도체층을 가지는 제1 박막트랜지스터와, 다결정 반도체층을 가지는 제2 박막트랜지스터와, 제2 박막트랜지스터의 게이트 전극과 다결정 반도체층 사이에 위치하는 제1 및 제2 게이트 절연 패턴을 구비하며, 제1 및 제2 게이트 절연 패턴은 제2 게이트 전극과 중첩되도록 다결정 반도체층과 제2 게이트 전극 사이에 순차적으로 적층되며, 제1 게이트 절연 패턴은 상기 제2 게이트 절연 패턴에 비해 수소 함유량이 높다.

본 발명은 표시 영역에 위치하는 박막트랜지스터를 산화물 반도체층을 가지는 박막트랜지스터로 적용함으로써 저소비전력 및 저전압화 효과를 얻을 수 있다. 또한, 본원 발명은 비표시 영역에 위치하는 게이트 구동부 및 멀티플렉서를 다결정 반도체층을 가지는 박막트랜지스터로 적용함으로써 구동 집적 회로 수를 저감하고 베젤 영역을 줄일 수 있다. 또한, 본원 발명은 제1 소스 및 제1 드레인 전극 각각과 산화물 반도체층 사이에 층간 절연막이 위치하므로, 제1 박막트랜지스터의 기생 커패시터의 용량값은 백채널 에치(Back Channel Etch)형 TFT의 기생 커패시터의 용량값보다 줄일 수 있다. 또한, 본원 발명은 산화물 반도체층 상에 층간 절연막이 위치하므로 제1 소스 및 제1 드레인 전극 패터닝시 산화물 반도체층이 손상되는 것을 방지할 수 있다. 뿐만 아니라, 본 발명에서는 소스 및 드레인 컨택홀과, 스토리지홀을 동일한 하나의 마스크 공정을 통해 형성한다. 이에 따라, 본 발명에 따른 유기 발광 표시 장치는 종래보다 총 1회의 마스크 공정 수를 저감할 수 있어 생산성을 향상시킬 수 있으며 비용을 절감할 수 있다.

도 1은 본 발명의 제1 실시 예에 따른 표시 장치용 기판을 나타내는 단면도이다.
도 2는 본 발명에 따른 표시 장치를 나타내는 블럭도이다.
도 3은 도 1에 도시된 표시 장치용 기판을 가지는 액정 표시 장치를 나타내는 단면도이다.
도 4는 도 1에 도시된 표시 장치용 기판을 가지는 유기 발광 다이오드 표시 장치를 나타내는 단면도이다.
도 5a 내지 도 5l은 도 4에 도시된 유기 발광 다이오드 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세하게 설명한다.

도 1은 본 발명에 따른 표시 장치용 기판을 나타내는 단면도이다.

도 1에 도시된 표시 장치용 기판은 제1 및 제2 박막트랜지스터(100,150)를 구비한다.

버텀 게이트 구조의 제1 박막트랜지스터(100)는 제1 게이트 전극(106)과, 산화물 반도체층(104)과, 제1 소스 전극(108)과, 제1 드레인 전극(110)을 구비한다.

제1 게이트 전극(106)은 기판(101) 상에 형성되며, 버퍼층(102)을 사이에 두고 산화물 반도체층(106)과 중첩된다. 이 제1 게이트 전극(106)은 제2 박막트랜지스터(150) 하부에 위치하는 차광층(152)과 동일 평면인 기판(101) 상에 차광층(152)과 동일 재질로 형성된다. 이에 따라, 제1 게이트 전극(106) 및 차광층(152)은 동일 마스크 공정으로 형성 가능하므로 마스크 공정을 저감할 수 있다.

산화물 반도체층(104)은 버퍼층(102) 상에 제1 게이트 전극(106)과 중첩되게 형성되어 제1 소스 및 제1 드레인 전극(108,110) 사이에 채널을 형성한다. 이 산화물 반도체층(104)은 Zn, Cd, Ga, In, Sn, Hf, Zr 중 선택된 적어도 하나 이상의 금속을 포함하는 산화물로 형성된다. 이러한 산화물 반도체층(104)을 포함하는 제1 박막 트랜지스터(100)는 다결정 반도체층(154)을 포함하는 제2 박막 트랜지스터(150)보다 높은 전하 이동도 및 낮은 누설 전류 특성의 장점을 가지므로 온(On) 시간이 짧고 오프(Off) 시간을 길게 유지하는 스위칭 박막트랜지스터에 적용하는 것이 바람직하다. 이러한 산화물 반도체층(104)은 소자의 안정성을 효과적으로 확보할 수 있도록 제1 게이트 전극(106)보다 상부에 위치하는 것이 바람직하다.

제1 소스 전극(108)은 층간 절연막(116)을 관통하는 제1 소스 컨택홀을(124S) 통해 노출된 산화물 반도체층(104)과 접속된다. 제1 드레인 전극(110)은 층간 절연막(116)을 관통하는 제1 드레인 컨택홀을(124D) 통해 노출된 산화물 반도체층(104)과 접속된다.

이 경우, 제1 소스 및 제1 드레인 전극(108,110) 사이에 위치하는 층간 절연막(116)은 산화물 반도체층(104)을 덮도록 형성되어 에치 스토퍼 역할을 한다. 이에 따라, 제1 소스 및 제1 드레인 전극(108,110) 사이에 위치하는 층간 절연막(116)은 제1 소스 및 제1 드레인 전극(108,110) 식각시 산화물 반도체층(104)이 손상되는 것을 방지한다.

또한, 제1 소스 및 제1 드레인 전극(108,110) 각각과 산화물 반도체층(104) 사이에는 층간 절연막(116)이 위치하게 된다. 이에 따라, 제1 소스 및 제1 드레인 전극(108,110) 각각과 제1 게이트 전극(106) 사이의 이격 거리는 소스 및 드레인 전극이 반도체층 바로 위에 형성되는 백채널 에치(Back Channel Etch)형 TFT구조에 비해 멀다. 이에 따라, 제1 소스 및 제1 드레인 전극(108,110) 각각과 제1 게이트 전극(106) 사이에 형성되는 기생 커패시터의 용량값은 백채널 에치(Back Channel Etch)형 TFT의 기생 커패시터의 용량값보다 줄일 수 있다.

이러한 제1 소스 및 제1 드레인 전극(108,110)은 층간 절연막(116) 상에 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다.

탑 게이트 구조의 제2 박막트랜지스터(150)는 제1 박막트랜지스터(100)와 이격되도록 기판(101) 상에 배치된다. 이러한 제2 박막트랜지스터(150)는 다결정 반도체층(154)과, 제2 게이트 전극(156)과, 제2 소스 전극(158)과, 제2 드레인 전극(160)을 구비한다.

다결정 반도체층(154)은 기판(101)을 덮는 버퍼층(102) 상에 형성된다. 이러한 다결정 반도체층(154)은 채널 영역(154C), 엘디디 영역(LDD; Lightly Doped Drain; 154L), 소스 영역(154S) 및 드레인 영역(154D)를 구비한다. 채널 영역(154C)은 제1 게이트 절연막(112)을 사이에 두고 제2 게이트 전극(156)과 중첩되어 제2 소스 및 제2 드레인 전극(158,160) 사이의 채널을 형성한다. 소스 영역(154S)은 제2 소스 전극(158)과 제2 소스 컨택홀(164S)을 통해 전기적으로 접속된다. 드레인 영역(154D)은 제2 드레인 전극(160)과 제2 드레인 컨택홀(164D)을 통해 전기적으로 접속된다. 엘디디 영역(154L)은 소스 영역(154S) 및 드레인 영역(154D) 각각과 채널 영역(154C) 사이에 위치하며, 제2 게이트 전극(156)과 중첩되지 않는다. 이러한 다결정 반도체층(154)은 이동도가 높아, 에너지 소비 전력이 낮고 신뢰성이 우수하므로, 게이트 라인을 구동하는 게이트 구동부 및/또는 멀티플렉서(MUX)에 적용기에 적합하다.

제2 게이트 전극(156)은 제1 및 제2 게이트 절연 패턴(112,114)을 사이에 두고 다결정 반도체층의 채널 영역(154C)과 중첩된다. 이러한 제2 게이트 전극(156)은 제1 게이트 전극(106)과 동일 재질, 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다.

제1 및 제2 게이트 절연 패턴(112,114)은 제2 게이트 전극(156)과 중첩되도록 다결정 반도체층(154)과 제2 게이트 전극(156) 사이에 순차적으로 적층된다.

제1 게이트 절연 패턴(112)은 다결정 반도체층(154) 상에 위치하며, 제2 게이트 절연 패턴(114)에 비해 수소 입자 함유량이 높은 무기 절연막, 예를 들어 질화 실리콘(SiNx)로 형성된다. 제1 게이트 절연 패턴(112)에 포함된 수소 입자는 수소화 공정시 다결정 반도체층(154)으로 확산되어 다결정 반도체층 내의 공극을 수소로 채워준다. 이에 따라, 다결정 반도체층(154)은 안정화를 이룰 수 있어 제2 박막트랜지스터(150)의 특성 저하를 방지할 수 있다.

제2 게이트 절연 패턴(114)은 제1 게이트 절연 패턴(112) 상에 수소 입자 함유량이 낮은 무기 절연막, 예를 들어 산화 실리콘(SiOx)로 형성된다. 제2 게이트 절연 패턴(114)은 산화물 반도체층(104)의 열처리 공정시 다결정 반도체층(154)의 수소들이 산화물 반도체층(104)으로 확산되는 것을 방지한다.

제2 소스 전극(158)은 제1 소스 전극(108)과 동일 평면 상에 동일 재질로 형성되며, 층간 절연막(116)을 관통하는 제2 소스 컨택홀(164S)을 통해 다결정 반도체층(154)의 소스 영역(154S)과 접속된다.

제2 드레인 전극(160)은 제1 드레인 전극(110)과 동일 평면 상에 동일 재질로 형성되며, 층간 절연막(116)을 관통하는 제2 드레인 컨택홀(164D)을 통해 다결정 반도체층(154)의 드레인 영역(154D)과 접속된다

이러한 제2 박막트랜지스터(150)의 다결정 반도체층(154)의 활성화 및 수소화 공정 이후에 제1 박막트랜지스터(100)의 산화물 반도체층(104)이 형성된다. 이에 따라, 산화물 반도체층(104)은 다결정 반도체층(154)의 활성화 및 수소화 공정의 고온 분위기에 노출되지 않으므로 산화물 반도체층(104)의 손상을 방지할 수 있어 신뢰성이 향상된다.

이와 같은 본 발명에 따른 표시 장치용 기판은 도 2에 도시된 바와 같이 표시 장치에 적용될 수 있다.

도 2에 도시된 표시 장치는 표시 패널(180)과, 표시 패널(180)의 게이트 라인(GL)을 구동하는 게이트 구동부(182)와, 표시 패널(180)의 데이터 라인(DL)을 구동하는 데이터 구동부(184)를 구비한다.

표시 패널(180)은 표시 영역(AA)과, 표시 영역(AA)을 둘러싸는 비표시 영역(NA)을 구비한다.

표시 패널(180)의 표시 영역(AA)에는 게이트 라인(GL) 및 데이터 라인(DL)의 교차부에 위치하는 다수의 화소들이 매트릭스 형태로 배치된다. 다수의 화소들 각각은 제1 및 제2 박막트랜지스터(100,150) 중 적어도 어느 하나와, 광제어 소자를 가진다.

비표시 영역(NA)에는 게이트 구동부(182)가 배치된다. 이 게이트 구동부(182)는 다결정 반도체층(154)을 가지는 제2 박막트랜지스터(150)를 이용하여 구성된다. 이 때, 게이트 구동부(182)의 제2 박막트랜지스터(150)는 표시 영역(AA)의 제1 및 제2 박막트랜지스터(100,150)와 동일 공정으로 동시에 형성된다.

한편, 데이터 구동부(184)와 데이터 라인(DL) 사이에는 멀티 플렉서(186)가 배치될 수 있다. 이 멀티 플렉서(186)는 데이터 구동부(184)로부터의 데이터 전압을 다수의 데이터 라인(DL)으로 시분할 분배함으로서 데이터 구동부(184)의 출력 채널 수를 줄일 수 있어 데이터 구동부를 이루는 데이터 구동 집적 회로의 개수를 저감할 수 있다. 이러한 멀티 플렉서(186)는 다결정 반도체층(154)을 가지는 제2 박막트랜지스터(150)를 이용하여 구성된다. 이 때, 멀티 플렉서(186)의 제2 박막트랜지스터(150)는 게이트 구동부(182)의 제2 박막트랜지스터(150) 및 표시 영역(AA)의 제1 및 제2 박막트랜지스터(100,150)와 함께 기판 상에 직접 형성될 수 있다.

이와 같은 표시 장치는 외부로 출사되는 광을 제어하는 광제어 소자인 액정층을 가지는 도 3에 도시된 액정 표시 장치와, 광제어 소자인 발광 소자를 가지는 도 4에 도시된 유기 발광 다이오드 표시 장치 등 박막트랜지스터가 필요한 표시 장치에 적용될 수 있다.

도 3에 도시된 액정 표시 장치는 제1 및 제2 박막트랜지스터(100,150)와, 제1 박막트랜지스터(100)와 접속된 화소 전극(172)과, 화소 전극(172)과 전계를 이루는 공통 전극(174)과, 스토리지 커패시터(140)를 구비한다.

산화물 반도체층(104)을 가지는 제1 박막트랜지스터(100)는 표시 영역(AA)에 위치하는 화소 전극(172)과 접속된 박막 트랜지스터에 적용된다.

다결정 반도체층(154)을 가지는 제2 박막트랜지스터(150)는 비표시 영역(NA)에 위치하는 게이트 구동부 및 멀티 플렉서 중 적어도 어느 하나의 구동 회로의 트랜지스터에 적용된다.

스토리지 커패시터(140)는 제1 및 제2 스토리지 커패시터를 구비한다. 제1 스토리지 커패시터는 버퍼막(102)을 사이에 두고 중첩되는 스토리지 하부 전극(142) 및 스토리지 중간 전극(144)을 구비한다. 제2 스토리지 커패시터는 보호막(118)을 사이에 두고 중첩되는 스토리지 중간 전극(144) 및 스토리지 상부 전극(146)을 구비한다.

스토리지 하부 전극(142)은 차광층(152)과 동일층에 동일 재질로 형성되며, 스토리지 중간 전극(144)은 다결정 반도체층(154)과 동일층에 동일 재질로 형성되며, 스토리지 상부 전극(146)은 보호막(118) 상에 화소 전극(172)과 동일 재질로 형성되며, 평탄화층(128)을 관통하는 스토리지 컨택홀(168)을 통해 노출되어 화소 전극(172)과 전기적으로 접속된다.

여기서, 스토리지 중간 전극(144)은 층간 절연막(116)을 관통하는 스토리지홀(148)을 통해 노출되어 SiNx로 형성되는 보호막(118)을 사이에 두고 스토리지 상부 전극(146)과 중첩된다. 이에 따라, 스토리지 중간 전극(144)은 SiOx로 형성되는 층간 절연막(116)에 비해 유전율이 높은 SiNx로 형성되는 보호막(118)을 사이에 두고 스토리지 상부 전극(146)과 중첩됨으로써 유전율에 비례하는 제2 스토리지 커패시터의 용량값은 증가하게 된다.

또한, 다결정 반도체층(154)과 동일 재질의 스토리지 중간 전극(144)이 산화물 반도체층(104)과 동일층(버퍼층(102)) 상에 형성되므로, 종래 다층 구조의 보호막을 단일층으로만 구성가능하다.

구체적으로, 종래 다층 구조의 보호막은 산화물 반도체층을 보호하기 위한 제1 보호막과, 스토리지 커패시터의 전극들 사이에 위치하는 제2 보호막을 구비하므로, 재료비 상승하고 구조 및 공정이 복잡해진다.

반면에, 본원 발명의 산화물 반도체층(104)은 수소 입자가 함유된 SiNx에 비해 수소 입자가 함유되지 않은 SiOx로 형성되는 층간 절연막(116)에 의해 보호된다. 이 경우, 산화물 반도체층(104)이 수소에 영향을 받지 않으므로, 제1 박막트랜지스터(100)의 문턱전압이 변동하는 것을 방지할 수 있어 소자 안정성이 향상된다. 이와 같이, 본원 발명에서는 층간 절연막(116)을 이용하여 산화물 반도체층(104)을 보호하므로, 산화물 반도체층(104)을 보호하기 위한 별도의 보호막이 불필요하므로, 구조 및 공정이 종래에 비해 단순해진다.

화소 전극(172)은 제1 박막트랜지스터(100)의 제1 드레인 전극(110)과 화소 콘택홀(120)을 통해 접속된다. 이에 따라, 화소 전극(172)은 제1 박막트랜지스터(100)를 통해 데이터 라인(DL)으로부터의 데이터 신호가 공급된다.

공통 전극(174)은 화소 전극(172)을 덮도록 형성된 제2 보호막(138) 상에 다수의 슬릿을 가지도록 형성된다. 이 공통 전극(174)에 공통 전압이 공급되면, 공통 전극(174)은 화소 전극(172)과 프린지 전계를 형성함으로써 그 프린지 전계에 의해 광제어 소자인 액정층의 액정분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 광제어 소자인 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.

도 4에 도시된 유기 발광 다이오드 표시 장치는 제1 및 제2 박막트랜지스터(100,150)와, 제1 박막트랜지스터(100)와 접속된 발광소자(130)와, 스토리지 커패시터(140)를 구비한다.

산화물 반도체층(104)을 가지는 제1 박막트랜지스터(100)는 표시 영역(AA)에 위치하는 각 화소들에 기입되는 데이터 전압을 스위칭하는 스위칭 트랜지스터와, 각 발광소자(130)에 접속된 구동 트랜지스터로 적용된다. 이외에도 산화물 반도체층(104)을 가지는 제1 박막트랜지스터(100)는 표시 영역(AA)에 위치하는 각 화소들의 스위칭 트랜지스터에 적용되고, 다결정 반도체층(154)을 가지는 제2 박막트랜지스터(150)는 표시 영역(AA)에 위치하는 각 화소들의 구동 트랜지스터에 적용될 수도 있다.

다결정 반도체층(154)을 가지는 제2 박막트랜지스터(150)는 비표시 영역(NA)에 위치하는 게이트 구동부 및 멀티 플렉서 중 적어도 어느 하나의 구동 회로의 트랜지스터로 적용된다.

스토리지 커패시터(140)는 스토리지 하부 전극(142) 및 스토리지 중간 전극(144)으로 이루어진 제1 커패시터와, 스토리지 중간 전극(144) 및 스토리지 상부 전극(146)으로 이루어진 제2 스토리지 커패시터를 구비한다.

스토리지 상부 전극(146)은 보조 전극(122)과 동일층에 동일 재질로 형성되며 애노드 전극(122)과 전기적으로 접속된다.

여기서, 스토리지 상부 전극(146)은 SiOx로 형성되는 층간 절연막에 비해 유전율이 높은 SiNx로 형성되는 보호막(118)을 사이에 두고 스토리지 중간 전극(144)과 중첩됨으로써 유전율에 비례하는 제2 스토리지 커패시터의 용량값은 증가하게 된다.

또한, 다결정 반도체층(154)과 동일 재질의 스토리지 중간 전극(144)과, 산화물 반도체층(104)이 동일층(버퍼층(102)) 상에 형성된다. 이에 따라, 산화물 반도체층(104)은 수소 입자가 함유된 SiNx에 비해 수소 입자가 함유되지 않은 SiOx로 형성되는 층간 절연막(116)에 의해 보호된다. 이 경우, 산화물 반도체층(104)이 수소에 영향을 받지 않으므로, 제1 박막트랜지스터(100)의 문턱전압이 변동하는 것을 방지할 수 있어 소자 안정성이 향상된다. 이와 같이, 본원 발명에서는 층간 절연막(116)을 이용하여 산화물 반도체층(104)을 보호하므로, 산화물 반도체층(104)을 보호하기 위한 별도의 보호막이 불필요하므로, 구조 및 공정이 종래에 비해 단순해진다.

발광 소자(130)는 제1 박막 트랜지스터(100)의 제1 드레인 전극(110)과 접속된 제1 전극(132)과, 제1 전극(132) 상에 형성되는 유기 발광층(134)과, 유기 발광층(134) 위에 형성된 제2 전극(136)을 구비한다.

제1 전극(132)은 보호막(118) 및 평탄화층(128)을 관통하는 화소 컨택홀(120)을 통해 노출된 제1 드레인 전극(110)과 접속된다. 이 제1 전극(132)은 전면 발광형 유기 발광 표시 장치인 경우, 반사효율이 높은 금속물질을 포함하도록 형성된다. 예를 들어, 제1 전극(132)은 알루미늄(Al), 은(Ag), APC(Ag;Pb;Cu) 등을 포함하는 금속층으로 형성된다.

유기 발광층(134)은 뱅크(138)에 의해 마련된 발광 영역의 제1 전극(132) 상에 형성된다. 유기 발광층(134)은 제1 전극(132) 상에 정공 관련층, 발광층, 전자 관련층 순으로 또는 역순으로 적층되어 형성된다.

제2 전극(136)은 유기 발광층(134) 상에서 표시 영역의 전면을 모두 덮도록 하나의 몸체로 형성된다. 이러한 제2 전극(136)은 전면 발광형 유기 발광 표시 장치인 경우, 투명 전도성 산화막(Transparent Conductive Oxide; TCO)으로 형성된다. 예를 들어, 제1 전극(132)은 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 투명 도전층으로 형성된다.

이와 같이, 본 발명에서는 산화물 반도체층(104)을 가지는 제1 박막트랜지스터(100)를 각 화소의 스위칭 소자에 적용한다. 이러한 산화물 반도체층(104)을 가지는 제1 박막트랜지스터(100)는 다결정 반도체층(154)을 가지는 제2 박막트랜지스터(150)에 비해 오프 전류가 낮다. 이에 따라, 본원 발명은 정지 영상이나 데이터의 업데이트의 주기가 늦은 영상에서 프레임 주파수를 낮추는 저속 구동이 가능하므로, 소비전력을 줄일 수 있다. 또한, 제1 박막트랜지스터의 산화물 반도체층(104)은 포화(Saturation) 특성이 우수하므로 저전압화가 용이하다.

또한, 본 발명에서는 다결정 반도체층(154)을 가지는 제2 박막트랜지스터(150)를 각 화소의 구동 소자 및 구동 회로의 구동 소자에 적용한다. 이러한 다결정 반도체층은 산화물 반도체층에 비해 이동도가 높아 (100㎠/Vs 이상), 에너지 소비 전력이 낮고 신뢰성이 우수하므로, 게이트 구동부 및/또는 멀티플렉서(MUX)에 적용할 수 있다.

도 5a 내지 도 5l는 도 4에 도시된 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.

도 5a를 참조하면, 기판(101) 상에 차광층(152), 제1 박막트랜지스터의 제1 게이트 전극(106)과, 스토리지 하부 전극(142)이 형성된다.

구체적으로, 기판(101) 상에 증착 공정을 통해 불투명 금속층이 형성된다. 그런 다음, 포토리소그래피공정과 식각 공정을 통해 불투명 금속층이 패터닝됨으로써 차광층(152), 제1 박막트랜지스터의 제1 게이트 전극(106)과, 스토리지 하부 전극(142)이 형성된다.

도 5b를 참조하면, 차광층(152), 제1 게이트 전극(106) 및 스토리지 하부 전극(142)이 형성된 기판(101) 상에 버퍼막(102)이 형성되고, 그 위에 다결정 반도체층(154) 및 스토리지 중간 전극(144)이 형성된다.

구체적으로, 차광층(152), 제1 게이트 전극(106) 및 스토리지 하부 전극(142)이 형성된 기판(101) 상에 LPCVD(Low Pressure Chemical Vapor Deposition), PECVD(Plasma Enhanced Chemical Vapor Deposition) 등의 방법을 통해 버퍼막(102) 및 비정질 실리콘 박막이 형성된다. 그런 다음, 비정질 실리콘 박막을 결정화함으로써 다결정 실리콘 박막으로 형성된다. 그리고, 다결정 실리콘 박막을 포토리소그래피 공정 및 식각 공정으로 패터닝함으로써 다결정 반도체층(154) 및 스토리지 중간 전극(144)이 순수 다결정 실리콘 상태로 형성된다.

그런 다음, 다결정 반도체층의 채널 영역(154C)과 스토리지 중간 전극(144) 각각 상에 이들을 덮도록 형성되는 포토레지스트 패턴을 형성한다. 그 포토레지스트 패턴을 마스크로 다결정 반도체층에 선택적으로 n형 또는 p형 불순물을 저농도로 주입함으로써 다결정 반도체층(154)의 엘디디 영역(154L)이 형성된다. 그런 다음, 다결정 반도체층 상에 다결정 반도체층을 덮도록 형성되는 포토레지스트 패턴을 형성한다. 그 포토레지스트 패턴을 마스크로 스토리지 중간 전극(144)에 선택적으로 n형 또는 p형 불순물을 주입함으로써 스토리지 중간 전극(144)이 도전성 특성을 가지게 된다.

도 5c를 참조하면, 다결정 반도체층(154) 및 스토리지 중간 전극(144)이 형성된 기판(101) 상에 제1 및 제2 게이트 절연패턴(112,114)과, 제2 게이트 전극(156)이 형성된다.

구체적으로, 다결정 반도체층(154) 및 스토리지 중간 전극(144)이 형성된 기판(101) 상에 제1 및 제2 게이트 절연막이 순차적으로 형성되고, 그 위에 스퍼터링 등의 증착 방법으로 게이트 금속층이 형성된다. 제1 게이트 절연막으로는 수소 입자를 다량 포함하는 무기 절연막, 예를 들어 SiNx가 이용되며, 제2 게이트 절연막으로는 수소 입자를 포함하지 않는 무기 절연막, 예를 들어 SiOx가 이용된다. 게이트 금속층으로는 Mo, Ti, Cu, AlNd, Al, Cr 또는 이들의 합금과 같이 금속 물질이 단일층으로 이용되거나, 또는 이들을 이용하여 다층 구조로 이용된다. 그런 다음, 포토리소그래피 공정 및 식각 공정을 통해 게이트 금속층과 제1 및 제2 게이트 절연막을 동시에 패터닝함으로써 제2 게이트 전극(156)과, 제1 및 제2 게이트 절연 패턴(112,114)이 동일 패턴으로 형성된다. 이 때, 제2 게이트 전극(156)과, 제1 및 제2 게이트 절연 패턴(112,114)의 선폭은 다결정 반도체층(154)의 채널 영역(154C)의 선폭보다 크게 형성된다.

그리고, 제2 게이트 전극(106)을 마스크로 이용하여 다결정 반도체층(154)에 n형 또는 p형 불순물을 고농도로 주입함으로써 다결정 반도체층(154)의 소스 영역(154S) 및 드레인 영역(154D)이 형성된다. 그런 다음, 다결정 반도체층(154)의 소스 영역(154S) 및 드레인 영역(154D)이 형성된 기판을 열처리함으로써 다결정 반도체층(154)을 활성화 및 수소화한다.

도 5d를 참조하면, 제1 및 제2 게이트 절연패턴(112,114)과, 제2 게이트 전극(156)이 형성된 기판(101) 상에 산화물 반도체층(104)이 형성된다.

구체적으로, 제1 및 제2 게이트 절연패턴(112,114)과, 제2 게이트 전극(156)이 형성된 기판(101) 상에 산화물 반도체 물질이 전면 도포된다. 그런 다음, 포토리소그래피 공정 및 식각 공정을 통해 산화물 반도체 물질이 패터닝됨으로써 산화물 반도체층(104)이 형성된다.

도 5e를 참조하면, 산화물 반도체층(104)이 형성된 기판(101) 상에 제1 소스 및 제1 드레인 컨택홀(124S,124D)과, 제2 소스 및 제2 드레인 컨택홀(154S,154D)과, 스토리지홀(148)을 가지는 층간 절연막(116)이 형성된다.

구체적으로, 산화물 반도체층(104)이 형성된 기판(101) 상에 PECVD 등의 증착 방법으로 층간 절연막(116)이 형성된다. 그런 다음, 포토리소그래피 공정 및 식각 공정을 통해 층간 절연막(116)이 패터닝됨으로써 제1 소스 및 제1 드레인 컨택홀(124S,124D)과, 제2 소스 및 제2 드레인 컨택홀(154S,154D)과, 스토리지홀(148)이 형성된다.

도 5f를 참조하면, 제1 소스 및 제1 드레인 컨택홀(124S,124D)과, 제2 소스 및 제2 드레인 컨택홀(154S,154D)과, 스토리지홀(148)을 가지는 층간 절연막(116) 상에 제1 및 제2 소스 전극(108,158), 제1 및 제2 드레인 전극(110,160)이 형성된다.

구체적으로, 제1 소스 및 제1 드레인 컨택홀(124S,124D)과, 제2 소스 및 제2 드레인 컨택홀(154S,154D)과, 스토리지홀(148)을 가지는 층간 절연막(116) 상에 스퍼터링 등의 증착 방법으로 데이터 금속층이 형성된다. 데이터 금속층으로는 Mo, Ti, Cu, AlNd, Al, Cr 또는 이들의 합금과 같이 금속 물질이 단일층으로 이용되거나, 또는 이들을 이용하여 다층 구조로 이용된다. 그런 다음, 포토리소그래피 공정 및 식각 공정을 통해 데이터 금속층 패터닝함으로써 층간 절연막(116) 상에 제1 및 제2 소스 전극(108,158), 제1 및 제2 드레인 전극(110,160)이 형성된다.

도 5g를 참조하면, 제1 및 제2 소스 전극(108,158), 제1 및 제2 드레인 전극(110,160)이 형성된 층간 절연막(116) 상에 보조 컨택홀(126)을 가지는 보호막(118)이 형성된다.

구체적으로, 제1 및 제2 소스 전극(108,158), 제1 및 제2 드레인 전극(110,160)이 형성된 층간 절연막(116) 상에 보호막(118)이 형성된다. 보호막(118)으로는 SiOx, SiNx 등과 같은 무기 절연 물질이 이용된다. 그런 다음, 포토리소그래피 공정 및 식각 공정을 통해 보호막(118)이 패터닝됨으로써 보조 컨택홀(126)이 형성된다.

도 5h를 참조하면, 보조 컨택홀(126)을 가지는 보호막(118) 상에 보조 전극(122) 및 스토리지 상부 전극(148)이 형성된다.

보조 컨택홀(126)을 가지는 보호막(118) 상에 보조 금속층이 형성된다. 보조 금속층으로는 Mo, Ti, Cu, AlNd, Al, Cr 또는 이들의 합금과 같이 고도전성 금속이 이용된다. 그런 다음, 포토리소그래피 공정 및 식각 공정을 통해 보조 금속층이 패터닝됨으로써 보조 전극(122) 및 스토리지 상부 전극(148)이 형성된다.

도 5i를 참조하면, 보조 전극(122) 및 스토리지 상부 전극(148)이 형성된 보호막(118) 상에 화소 컨택홀(120)을 가지는 평탄화층(128)이 형성된다.

구체적으로, 보조 전극(122) 및 스토리지 상부 전극(148)이 형성된 보호막(118) 상에 포토 아크릴 등과 같은 유기막을 전면 도포함으로써 평탄화층(128)이 형성된다. 그런 다음, 포토리소그래피 공정을 통해 평탄화층(128)이 패터닝됨으로써 화소 컨택홀(120)이 형성된다.

도 5j를 참조하면, 화소 컨택홀(120)을 가지는 평탄화층(128) 상에 애노드 전극(132)이 형성된다.

구체적으로, 화소 컨택홀(120)을 가지는 평탄화층(128) 상에 스퍼터링 등의 증착 방법으로 금속 물질, 예를 들어, ITO/Ag alloy/ITO를 순차적으로 적층한다. 그런 다음, 포토리소그래피 공정 및 식각 공정을 통해 그 금속 물질을 패터닝함으로써 애노드 전극(132)이 형성된다.

도 5k를 참조하면, 애노드 전극(132)이 형성된 기판(101) 상에 뱅크(138)가 형성된다.

구체적으로, 애노드 전극(132)이 형성된 기판(101) 상에 뱅크용 유기 절연 물질을 도포한다. 뱅크용 유기 절연 물질은 예를 들어, 폴리이미드계 수지, 아크릴계 수지 등으로 형성된다. 그런 다음, 유기 절연 물질이 감광성 재질인 경우, 그 유기 절연 물질을 포토리소그래피 공정을 통해 패터닝하거나, 유기 절연 물질이 비감광성 재질인 경우, 그 유기 절연 물질을 포토리소그래피 공정 및 식각 공정을 통해 패터닝함으로써 뱅크(138)가 형성된다. 이러한 뱅크(138)는 애노드 전극(132)의 측면을 덮도록 형성되므로 애노드 전극(132)의 부식을 방지할 수 있다.

도 5l을 참조하면, 뱅크(138)가 형성된 기판(101) 상에 유기 발광층(134) 및 캐소드 전극(136)이 순차적으로 형성된다.

구체적으로, 뱅크(138)에 의해 노출된 애노드 전극(132) 상에 유기 발광층(134)이 형성된다. 그런 다음, 유기 발광층(134)이 형성된 기판(101) 상에 캐소드 전극(136)이 형성된다.

이와 같이, 본 발명에서는 소스 및 드레인 컨택홀(124S,124D,164S,164D)과, 스토리지홀(148)을 동일한 하나의 마스크 공정을 통해 형성한다. 이에 따라, 본 발명에 따른 유기 발광 표시 장치는 종래보다 총 1회의 마스크 공정 수를 저감할 수 있어 생산성을 향상시킬 수 있으며 비용을 절감할 수 있다.

한편, 본 발명에서는 보조 전극(122)이 애노드 전극(132)과 접속되는 것을 예로 들어 설명하였지만, 이외에도 캐소드 전극(136)과 접속되는 보조 전극을 더 구비할 수도 있다. 이 보조 전극에 의해 유기 발광 표시 장치가 대면적화될수록 증가하는 캐소드 전극(136)의 저항 성분을 감소시킬 수 있다.

이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.

100,150 : 박막트랜지스터 104,154 : 반도체층
106,156 : 게이트 전극 108,158 : 소스 전극
110,160 : 드레인 전극 112,114 : 게이트 절연 패턴
148 : 스토리지홀

Claims

기판 상에 배치되는 차광층과;
상기 차광층과 동일 평면 상에 위치하는 제1 게이트 전극과, 산화물 반도체층을 가지는 제1 박막트랜지스터와;
상기 산화물 반도체층과 동일 평면 상에 위치하는 다결정 반도체층과, 상기 다결정 반도체층 상부에 위치하는 제2 게이트 전극을 가지는 제2 박막트랜지스터와;
상기 제2 게이트 전극과 중첩되도록 상기 다결정 반도체층과 상기 제2 게이트 전극 사이에 순차적으로 적층되는 제1 및 제2 게이트 절연 패턴을 구비하며,
상기 제1 게이트 절연 패턴은 상기 제2 게이트 절연 패턴에 비해 수소 함유량이 높은 표시 장치용 기판.
제 1 항에 있어서,
상기 제2 게이트 전극과 상기 산화물 반도체층을 덮도록 배치되는 층간 절연막을 더 구비하며,
상기 제1 박막트랜지스터는
상기 산화물 반도체층 하부에 위치하는 상기 제1 게이트 전극과, 상기 층간 절연막을 관통하는 제1 소스 및 제1 드레인 컨택홀을 통해 상기 산화물 반도체층과 접속되는 제1 소스 및 제1 드레인 전극을 구비하며,
상기 제2 박막트랜지스터는
상기 제2 게이트 전극과, 상기 층간 절연막을 관통하는 제2 소스 및 제2 드레인 컨택홀을 통해 상기 다결정 반도체층과 접속되는 제2 소스 및 제2 드레인 전극을 구비하며,
상기 제1 소스 및 제1 드레인 전극과, 제2 소스 및 제2 드레인 전극은 동일 평면 상에 위치하는 표시 장치용 기판.
제 2 항에 있어서,
상기 차광층과 동일 평면 상에 동일 재질로 이루어진 스토리지 하부 전극과;
상기 버퍼층을 사이에 두고 상기 스토리지 하부 전극과 중첩되며 상기 다결정 반도체층과 동일 재질로, 상기 산화물 반도체층과 동일 평면 상에 위치하는 스토리지 중간 전극과;
상기 스토리지 중간 전극과 보호막을 사이에 두고 중첩되는 스토리지 상부 전극을 더 구비하며,
상기 층간 절연막은 상기 스토리지 중간 전극을 노출시키는 스토리지홀을 가지는 표시 장치용 기판.
제 3 항에 있어서,
상기 보호막은 상기 층간 절연막보다 유전율이 높은 재질로 이루어지며,
상기 층간 절연막은 상기 보호막에 비해 수소 함유량이 낮은 재질로 이루어지는 표시 장치용 기판.
제 4 항에 있어서,
상기 제1 게이트 절연 패턴 및 상기 보호막의 재질은 SiNx이며,
상기 제2 게이트 절연 패턴 및 상기 층간 절연막의 재질은 SiOx인 표시 장치용 기판.
제1 항 내지 제5 항 중 어느 한 항에 기재된 표시 장치용 기판과;
상기 제1 및 제2 박막트랜지스터 중 어느 하나와 접속되며, 외부로 출사되는 광을 제어하는 광 제어 소자를 구비는 표시 장치.
제 6 항에 있어서,
상기 제1 박막트랜지스터는 다수의 화소들이 배치되는 표시 영역에 위치하며,
상기 제2 박막트랜지스터는 상기 표시 영역을 둘러싸는 비표시 영역에 위치하는 표시 장치.
제 7 항에 있어서,
상기 비표시 영역에 위치하며 상기 표시 영역의 게이트 라인을 구동하는 게이트 구동부와;
상기 표시 영역의 데이터 라인을 구동하는 데이터 구동부와;
상기 데이터 구동부로부터의 데이터 전압을 상기 데이터 라인으로 분배하는 멀티플렉서를 더 구비하며,
상기 제2 박막트랜지스터는 상기 멀티플렉서 및 상기 게이트 구동부 중 적어도 어느 하나에 포함되는 표시 장치.
제 7 항에 있어서,
상기 광 제어 소자는 상기 표시 영역 내에 위치하는 발광 소자 및 액정층 중 어느 하나인 표시 장치.