CN110071069B - 显示背板及其制作方法 - Google Patents
显示背板及其制作方法 Download PDFInfo
- Publication number
- CN110071069B CN110071069B CN201910318776.0A CN201910318776A CN110071069B CN 110071069 B CN110071069 B CN 110071069B CN 201910318776 A CN201910318776 A CN 201910318776A CN 110071069 B CN110071069 B CN 110071069B
- Authority
- CN
- China
- Prior art keywords
- layer
- transparent
- black matrix
- storage capacitor
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 78
- 239000002184 metal Substances 0.000 claims abstract description 78
- 239000011159 matrix material Substances 0.000 claims abstract description 57
- 239000003990 capacitor Substances 0.000 claims abstract description 56
- 238000003860 storage Methods 0.000 claims abstract description 56
- 239000004065 semiconductor Substances 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000010409 thin film Substances 0.000 claims abstract description 23
- 238000000059 patterning Methods 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 251
- 229920002120 photoresistant polymer Polymers 0.000 claims description 30
- 239000011229 interlayer Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 13
- 239000011241 protective layer Substances 0.000 claims description 12
- 239000012780 transparent material Substances 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims 2
- 229910052755 nonmetal Inorganic materials 0.000 claims 2
- 239000000463 material Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000010408 film Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0251—Manufacture or treatment of multiple TFTs characterised by increasing the uniformity of device parameters
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本揭示提供了显示背板及其制作方法。所述显示背板的制作方法包括提供基板，在所述基板上形成透明金属层，在所述透明金属层上形成黑色矩阵光阻层，图案化所述黑色矩阵光阻层,以部分覆盖所述透明金属层,在所述基板、所述透明金属层和所述黑色矩阵光阻层上形成缓冲层以及在所述缓冲层上形成透明氧化物半导体层。被所述黑色矩阵光阻层覆盖的所述透明金属层所在的区域定义为驱动薄膜晶体管区域,没有被所述黑色矩阵光阻层覆盖的所述透明金属层所在的区域定义为储存电容区域。本揭示可避免所述显示背板的内部光线反射与提升开口率。
Description
【技术领域】
本揭示涉及显示技术领域，特别涉及一种显示背板及其制作方法。
【背景技术】
目前显示背板的遮光金属层能阻挡部分入射光，但还是有内部反射光线影响到显示背板。另外，因储存电容的电极是金属,减少了显示背板的像素发光面积及开口率。
故，有需要提供一种显示背板及其制作方法，以解决现有技术存在的问题。
【发明内容】
为解决上述技术问题，本揭示的一目的在于提供显示背板及其制作方法，其可避免所述显示背板的内部光线反射与提升开口率。
为达成上述目的，本揭示提供一显示背板的制作方法，包括提供基板，在所述基板上形成透明金属层，在所述透明金属层上形成黑色矩阵光阻层，图案化所述黑色矩阵光阻层,以部分覆盖所述透明金属层,在所述基板、所述透明金属层和所述黑色矩阵光阻层上形成缓冲层以及在所述缓冲层上形成透明氧化物半导体层。被所述黑色矩阵光阻层覆盖的所述透明金属层所在的区域定义为驱动薄膜晶体管区域,没有被所述黑色矩阵光阻层覆盖的所述透明金属层所在的区域定义为储存电容区域。
于本揭示其中的一实施例中，在所述储存电容区域中的所述透明金属层为储存电容的下电极，在所述储存电容区域中的所述透明氧化物半导体层为所述储存电容的上电极。
于本揭示其中的一实施例中，在所述储存电容区域中的所述透明金属层、所述缓冲层和所述透明氧化物半导体层构成储存电容。
于本揭示其中的一实施例中，所述方法还包括在所述透明氧化物半导体层上依次形成栅极绝缘层和第一金属层。
于本揭示其中的一实施例中，所述方法还包括在所述缓冲层、所述透明氧化物半导体层、所述栅极绝缘层和所述第一金属层上形成层间介电绝缘层以及图案化所述层间介电绝缘层以形成多个过孔，所述过孔贯穿所述层间介电绝缘层。
于本揭示其中的一实施例中，所述方法还包括在所述透明氧化物半导体层上形成源电极和漏电极，所述源电极和所述漏电极通过对应的过孔与所述透明氧化物半导体层的边缘接触。
于本揭示其中的一实施例中，所述方法还包括在所述层间介电绝缘层、所述源电极和所述漏电极上依次形成保护层、平坦层、透明电极层和像素定义层以及图案化所述保护层和所述平坦层以形成接触孔，所述透明电极层通过所述接触孔与所述源电极或所述漏电极接触。
本揭示还提供一显示背板，包括基板、透明金属层、黑色矩阵光阻层、缓冲层以及透明氧化物半导体层。所述透明金属层设置在所述基板上。所述黑色矩阵光阻层设置在所述透明金属层上。所述缓冲层设置在所述基板、所述透明金属层和所述黑色矩阵光阻层上。所述透明氧化物半导体层设置在所述缓冲层上。所述黑色矩阵光阻层部分覆盖所述透明金属层,被所述黑色矩阵光阻层覆盖的所述透明金属层所在的区域定义为驱动薄膜晶体管区域,没有被所述黑色矩阵光阻层覆盖的所述透明金属层所在的区域定义为储存电容区域。
于本揭示其中的一实施例中，在所述储存电容区域中的所述透明金属层为储存电容的下电极，在所述储存电容区域中的所述透明氧化物半导体层为所述储存电容的上电极，在所述储存电容区域中的所述透明金属层、所述缓冲层和所述透明氧化物半导体层构成所述储存电容。
于本揭示其中的一实施例中，所述显示背板还包括依次设置在所述透明氧化物半导体层上的栅极绝缘层、第一金属层、层间介电绝缘层、源电极和漏电极、保护层、平坦层、透明电极层和像素定义层，其中所述层间介电绝缘层包括多个过孔，所述源电极和所述漏电极通过对应的过孔与所述透明氧化物半导体层的边缘接触，所述保护层和所述平坦层包括接触孔，所述透明电极层通过所述接触孔与所述源电极或所述漏电极接触。
由于本揭示的实施例中的显示背板及其制作方法，所述黑色矩阵光阻层部分覆盖所述透明金属层,被所述黑色矩阵光阻层覆盖的所述透明金属层所在的区域定义为驱动薄膜晶体管区域,没有被所述黑色矩阵光阻层覆盖的所述透明金属层所在的区域定义为储存电容区域。所述黑色矩阵光阻层作为遮光层,可避免所述显示背板的内部光线反射,减少习知因遮光金属层造成的寄生电容耦合现象。储存电容的上电极和下电极都使用透明材料，增加显示背板的像素发光面积及开口率。
为让本揭示的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：
【附图说明】
图1显示根据本揭示的一实施例的显示背板的制作方法的流程图；以及
图2显示根据本揭示的一实施例的显示背板的结构示意图。
【具体实施方式】
为了让本揭示的上述及其他目的、特征、优点能更明显易懂，下文将特举本揭示优选实施例，并配合所附图式，作详细说明如下。再者，本揭示所提到的方向用语，例如上、下、顶、底、前、后、左、右、内、外、侧层、周围、中央、水平、横向、垂直、纵向、轴向、径向、最上层或最下层等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本揭示，而非用以限制本揭示。
在图中，结构相似的单元是以相同标号表示。
参照图1，本揭示的一实施例提供显示背板的制作方法100，包括如下步骤。
参照图1及图2，步骤1、提供基板110。
具体地，所述基板110例如是玻璃基板。提供所述玻璃基板的方法还包括清洗与烘烤所述玻璃基板。
步骤2、在所述基板110上形成透明金属层120。
具体地，所述透明金属层120的材料例如包括氧化铟锡(indium tin oxide,ITO)或氧化铟锌(indium zinc oxide,IZO)。
步骤3、在所述透明金属层120上形成黑色矩阵(black matrix,BM)光阻层130。
步骤4、图案化所述黑色矩阵光阻层130,以部分覆盖所述透明金属层120。被所述黑色矩阵光阻层130覆盖的所述透明金属层120所在的区域定义为驱动薄膜晶体管区域10,没有被所述黑色矩阵光阻层130覆盖的所述透明金属层120所在的区域定义为储存电容区域20。
具体地，涂层整层的所述黑色矩阵光阻层130后,使用黑色矩阵半色调掩模(halftone mask)曝光所述黑色矩阵光阻层130,定义出所述驱动薄膜晶体管区域10和所述储存电容区域20。在一实施例中，所述驱动薄膜晶体管区域10的所述黑色矩阵光阻层130较厚,所述储存电容区域20的所述黑色矩阵光阻层130较薄。在另一实施例中，所述驱动薄膜晶体管区域10具有所述黑色矩阵光阻层130,所述储存电容区域20没有所述黑色矩阵光阻层130。
具体地，蚀刻所述透明金属层120与进行所述黑色矩阵光阻层130灰化制程(ashing process),以在所述驱动薄膜晶体管区域105中形成所述黑色矩阵光阻层130和所述透明金属层120,并在所述储存电容区域20形成所述透明金属层120。
具体地，在所述储存电容区域20中的所述透明金属层120为储存电容的下电极。
步骤5、在所述基板110、所述透明金属层120和所述黑色矩阵光阻层130上形成缓冲层140。
具体地，所述缓冲层140的材料可以是二氧化硅(SiO2)或其他材料。
步骤6、在所述缓冲层140上形成透明氧化物半导体层150。
具体地，所述透明氧化物半导体层150的材料可以是铟镓锌氧化物(indiumgallium zinc oxide,IGZO)或氧化铟锡锌(indium tin zinc oxide,ITZO)。所述透明氧化物半导体层150定义出主动区与储存电容的上电极。具体地，在所述储存电容区域20中的所述透明氧化物半导体层150为所述储存电容的上电极。在所述储存电容区域20中的所述透明金属层120、所述缓冲层140和所述透明氧化物半导体层150构成储存电容。
参照图2，步骤7、在所述透明氧化物半导体层150上依次形成栅极绝缘层160和第一金属层170。
具体地，所述栅极绝缘层160可以是单层SiNx膜、单层SiO2膜或是双层膜。所述双层膜的材料可以包括SiNx和SiO2的至少其中之一。
具体地，所述第一金属层170的材料可以包括Mo、Al或Cu，所述第一金属层170定义出氧化物薄膜晶体管(thin film transistor,TFT)的栅极。所述氧化物薄膜晶体管(thinfilm transistor,TFT)包括驱动薄膜晶体管和开关薄膜晶体管。所述驱动薄膜晶体管位于所述驱动薄膜晶体管区域10。所述开关薄膜晶体管位于开关薄膜晶体管区域30。在一实施例中，所述驱动薄膜晶体管区域10位于所述储存电容区域20和所述开关薄膜晶体管区域30之间。所述第一金属层170定义出所述驱动薄膜晶体的栅极。所述第一金属层170定义出所述开关薄膜晶体管的栅极。
步骤8、在所述缓冲层140、所述透明氧化物半导体层150、所述栅极绝缘层160和所述第一金属层170上形成层间介电绝缘层180以及图案化所述层间介电绝缘层180以形成多个过孔182，所述过孔182贯穿所述层间介电绝缘层180。
步骤9、在所述透明氧化物半导体层150上形成源电极192和漏电极194，所述源电极192和所述漏电极194通过对应的过孔182与所述透明氧化物半导体层150的边缘接触。
步骤10、在所述层间介电绝缘层180、所述源电极192和所述漏电极194上依次形成保护层210、平坦层220、透明电极层230和像素定义层240以及图案化所述保护层210和所述平坦层220以形成接触孔212，所述透明电极层230通过所述接触孔212与所述源电极192或所述漏电极194接触。
具体地，所述层间介电绝缘层180可以是单层SiNx或单层SiO2。所述源电极192和所述漏电极194的材料可以包括Mo、Al或Cu。所述源电极192和所述漏电极194定义出所述驱动薄膜晶体的源电极和漏电极。所述源电极192和所述漏电极194定义出所述开关薄膜晶体管的源电极和漏电极。所述透明电极层230的材料可以包括ITO。
具体地，所述显示背板可以是有机发光二极管(organic light emitting diode,OLED)背板。所述显示背板可以是液晶显示器(liquid crystal display,LCD)背板。
所述显示背板包括基板110、透明金属层120、黑色矩阵光阻层130、缓冲层140以及透明氧化物半导体层150。所述透明金属层120设置在所述基板110上。所述黑色矩阵光阻层130设置在所述透明金属层120上。所述缓冲层140设置在所述基板110、所述透明金属层120和所述黑色矩阵光阻层130上。所述透明氧化物半导体层150设置在所述缓冲层140上。所述黑色矩阵光阻层130部分覆盖所述透明金属层120,被所述黑色矩阵光阻层130覆盖的所述透明金属层120所在的区域定义为驱动薄膜晶体管区域10,没有被所述黑色矩阵光阻层130覆盖的所述透明金属层120所在的区域定义为储存电容区域20。
于本揭示其中的一实施例中，在所述储存电容区域20中的所述透明金属层120为储存电容的下电极，在所述储存电容区域20中的所述透明氧化物半导体层120为所述储存电容的上电极，在所述储存电容区域20中的所述透明金属层120、所述缓冲层140和所述透明氧化物半导体层120构成所述储存电容。
于本揭示其中的一实施例中，所述显示背板还包括依次设置在所述透明氧化物半导体层120上的栅极绝缘层160、第一金属层170、层间介电绝缘层180、源电极192和漏电极194、保护层210、平坦层220、透明电极层230和像素定义层240。所述层间介电绝缘层180包括多个过孔182，所述源电极192和所述漏电极194通过对应的过孔182与所述透明氧化物半导体层120的边缘接触，所述保护层210和所述平坦层220包括接触孔212，所述透明电极层230通过所述接触孔212与所述源电极192或所述漏电极194接触。
由于本揭示的实施例中的显示背板及其制作方法，所述黑色矩阵光阻层部分覆盖所述透明金属层,被所述黑色矩阵光阻层覆盖的所述透明金属层所在的区域定义为驱动薄膜晶体管区域,没有被所述黑色矩阵光阻层覆盖的所述透明金属层所在的区域定义为储存电容区域。所述黑色矩阵光阻层作为遮光层,可避免所述显示背板的内部光线反射,减少习知因遮光金属层造成的寄生电容耦合现象。储存电容的上电极和下电极都使用透明材料，增加显示背板的像素发光面积及开口率。
尽管已经相对于一个或多个实现方式示出并描述了本揭示，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本揭示包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能(例如其在功能上是等价的)的任意组件(除非另外指示)，即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。此外，尽管本说明书的特定特征已经相对于若干实现方式中的仅一个被公开，但是这种特征可以与如可以对给定或特定应用而言是期望和有利的其他实现方式的一个或多个其他特征组合。而且，就术语“包括”、“具有”、“含有”或其变形被用在具体实施方式或权利要求中而言，这样的术语旨在以与术语“包含”相似的方式包括。
以上仅是本揭示的优选实施方式，应当指出，对于本领域普通技术人员，在不脱离本揭示原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本揭示的保护范围。
Claims (10)
1.一种显示背板的制作方法，其特征在于，包括:
提供基板；
在所述基板上形成透明金属层；
在所述透明金属层上形成黑色矩阵光阻层；
图案化所述黑色矩阵光阻层,以部分覆盖所述透明金属层,其中驱动薄膜晶体管区域的所述黑色矩阵光阻层的厚度大于储存电容区域的所述黑色矩阵光阻层的厚度,所述黑色矩阵光阻层作为所述驱动薄膜晶体管区域的遮光层,所述黑色矩阵光阻层是非金属材料,所述储存电容的上电极和下电极包括透明材料；
在所述基板、所述透明金属层和所述黑色矩阵光阻层上形成缓冲层；以及
在所述缓冲层上形成透明氧化物半导体层。
2.如权利要求1所述的显示背板的制作方法，其特征在于，在所述储存电容区域中的所述透明金属层为储存电容的所述下电极，在所述储存电容区域中的所述透明氧化物半导体层为所述储存电容的所述上电极。
3.如权利要求1所述的显示背板的制作方法，其特征在于，在所述储存电容区域中的所述透明金属层、所述缓冲层和所述透明氧化物半导体层构成储存电容。
4.如权利要求1所述的显示背板的制作方法，其特征在于，还包括在所述透明氧化物半导体层上依次形成栅极绝缘层和第一金属层。
5.如权利要求4所述的显示背板的制作方法，其特征在于，还包括在所述缓冲层、所述透明氧化物半导体层、所述栅极绝缘层和所述第一金属层上形成层间介电绝缘层以及图案化所述层间介电绝缘层以形成多个过孔，所述过孔贯穿所述层间介电绝缘层。
6.如权利要求5所述的显示背板的制作方法，其特征在于，还包括在所述透明氧化物半导体层上形成源电极和漏电极，所述源电极和所述漏电极通过对应的过孔与所述透明氧化物半导体层的边缘接触。
7.如权利要求6所述的显示背板的制作方法，其特征在于，还包括在所述层间介电绝缘层、所述源电极和所述漏电极上依次形成保护层、平坦层、透明电极层和像素定义层以及图案化所述保护层和所述平坦层以形成接触孔，所述透明电极层通过所述接触孔与所述源电极或所述漏电极接触。
8.一种显示背板，其特征在于，包括:
基板；
透明金属层，设置在所述基板上；
黑色矩阵光阻层，设置在所述透明金属层上；
缓冲层，设置在所述基板、所述透明金属层和所述黑色矩阵光阻层上；以及
透明氧化物半导体层，设置在所述缓冲层上；
其中驱动薄膜晶体管区域的所述黑色矩阵光阻层的厚度大于储存电容区域的所述黑色矩阵光阻层的厚度,所述黑色矩阵光阻层作为所述驱动薄膜晶体管区域的遮光层,所述黑色矩阵光阻层是非金属材料,所述储存电容的上电极和下电极包括透明材料。
9.如权利要求8所述的显示背板，其特征在于，在所述储存电容区域中的所述透明金属层为储存电容的所述下电极，在所述储存电容区域中的所述透明氧化物半导体层为所述储存电容的所述上电极，在所述储存电容区域中的所述透明金属层、所述缓冲层和所述透明氧化物半导体层构成所述储存电容。
10.如权利要求8所述的显示背板，其特征在于，还包括依次设置在所述透明氧化物半导体层上的栅极绝缘层、第一金属层、层间介电绝缘层、源电极和漏电极、保护层、平坦层、透明电极层和像素定义层，其中所述层间介电绝缘层包括多个过孔，所述源电极和所述漏电极通过对应的过孔与所述透明氧化物半导体层的边缘接触，所述保护层和所述平坦层包括接触孔，所述透明电极层通过所述接触孔与所述源电极或所述漏电极接触。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910318776.0A CN110071069B (zh) | 2019-04-19 | 2019-04-19 | 显示背板及其制作方法 |
| PCT/CN2019/103927 WO2020211259A1 (zh) | 2019-04-19 | 2019-09-02 | 显示背板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910318776.0A CN110071069B (zh) | 2019-04-19 | 2019-04-19 | 显示背板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110071069A CN110071069A (zh) | 2019-07-30 |
| CN110071069B true CN110071069B (zh) | 2021-11-23 |
Family
ID=67368128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910318776.0A Active CN110071069B (zh) | 2019-04-19 | 2019-04-19 | 显示背板及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN110071069B (zh) |
| WO (1) | WO2020211259A1 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110071069B (zh) * | 2019-04-19 | 2021-11-23 | 深圳市华星光电半导体显示技术有限公司 | 显示背板及其制作方法 |
| CN112635438B (zh) * | 2019-09-24 | 2024-07-02 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体结构及其形成方法 |
| CN112750859B (zh) * | 2019-10-29 | 2022-07-29 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
| CN111029344A (zh) * | 2019-11-19 | 2020-04-17 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法 |
| CN110838511A (zh) * | 2019-11-25 | 2020-02-25 | 深圳市华星光电半导体显示技术有限公司 | Oled显示装置及其形成方法 |
| CN111739922B (zh) * | 2020-07-03 | 2022-06-14 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
| CN112542097A (zh) * | 2020-12-04 | 2021-03-23 | Tcl华星光电技术有限公司 | 一种双面显示面板及制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1452252A (zh) * | 2002-04-15 | 2003-10-29 | 三星Sdi株式会社 | 具有黑矩阵的平板显示器及其制造方法 |
| CN102290421A (zh) * | 2010-06-17 | 2011-12-21 | 三星移动显示器株式会社 | 平板显示装置和制造该平板显示装置的方法 |
| CN109273498A (zh) * | 2018-09-25 | 2019-01-25 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板、显示装置 |
| CN109473461A (zh) * | 2018-10-18 | 2019-03-15 | 深圳市华星光电半导体显示技术有限公司 | Oled面板及其制作方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100491143B1 (ko) * | 2001-12-26 | 2005-05-24 | 삼성에스디아이 주식회사 | 블랙매트릭스를 구비한 평판표시장치 및 그 제조방법 |
| JP5771365B2 (ja) * | 2009-11-23 | 2015-08-26 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 中小型液晶表示装置 |
| CN103311308B (zh) * | 2012-03-14 | 2016-02-17 | 群康科技(深圳)有限公司 | 薄膜晶体管基板及其制作方法以及具有其的显示器 |
| JP6186698B2 (ja) * | 2012-10-29 | 2017-08-30 | セイコーエプソン株式会社 | 有機ｅｌ装置、電子機器 |
| US10199507B2 (en) * | 2012-12-03 | 2019-02-05 | Lg Display Co., Ltd. | Thin film transistor, display device and method of manufacturing the same |
| CN103904086B (zh) * | 2012-12-24 | 2017-10-27 | 上海天马微电子有限公司 | 一种薄膜晶体管阵列基板 |
| CN103412439A (zh) * | 2013-08-30 | 2013-11-27 | 信利半导体有限公司 | 彩膜基板及液晶显示器 |
| KR102124025B1 (ko) * | 2013-12-23 | 2020-06-17 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 및 그 제조방법 |
| KR102139355B1 (ko) * | 2013-12-31 | 2020-07-29 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 및 그 제조방법 |
| CN103941452A (zh) * | 2014-03-17 | 2014-07-23 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| CN105206570B (zh) * | 2015-10-27 | 2018-11-23 | 深圳市华星光电技术有限公司 | 一种显示面板及其制造方法 |
| KR20170119801A (ko) * | 2016-04-19 | 2017-10-30 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
| CN107768412B (zh) * | 2017-10-26 | 2023-10-27 | 京东方科技集团股份有限公司 | 显示基板及其制备方法和显示面板 |
| CN110071069B (zh) * | 2019-04-19 | 2021-11-23 | 深圳市华星光电半导体显示技术有限公司 | 显示背板及其制作方法 |
-
2019
- 2019-04-19 CN CN201910318776.0A patent/CN110071069B/zh active Active
- 2019-09-02 WO PCT/CN2019/103927 patent/WO2020211259A1/zh not_active Ceased
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1452252A (zh) * | 2002-04-15 | 2003-10-29 | 三星Sdi株式会社 | 具有黑矩阵的平板显示器及其制造方法 |
| CN102290421A (zh) * | 2010-06-17 | 2011-12-21 | 三星移动显示器株式会社 | 平板显示装置和制造该平板显示装置的方法 |
| CN109273498A (zh) * | 2018-09-25 | 2019-01-25 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板、显示装置 |
| CN109473461A (zh) * | 2018-10-18 | 2019-03-15 | 深圳市华星光电半导体显示技术有限公司 | Oled面板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020211259A1 (zh) | 2020-10-22 |
| CN110071069A (zh) | 2019-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110071069B (zh) | 显示背板及其制作方法 | |
| EP3848972B1 (en) | DISPLAY PANEL AND ITS MANUFACTURING PROCESS | |
| US11222908B2 (en) | Array substrate and preparation method thereof, touch display panel | |
| US11315977B2 (en) | Photosensitive assembly and method for preparing the same, array substrate, and display device | |
| KR101783352B1 (ko) | 평판 표시 장치 및 그 제조 방법 | |
| US12191321B2 (en) | Array substrate fabricating method | |
| US11099437B2 (en) | Display panel, method for manufacturing same, and display device | |
| US20160293771A1 (en) | Thin film transistor and its manufacturing method, array substrate and its manufacturing method, and display device | |
| KR20180076661A (ko) | 표시 장치용 기판과 그를 포함하는 표시 장치 | |
| KR20160059003A (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| US8907343B2 (en) | Display panel and method for manufacturing the same | |
| US20180294360A1 (en) | Top-gate thin film transistor, manufacturing method thereof, array substrate and display panel comprising top-gate thin film transistor | |
| KR20050015821A (ko) | 평판표시장치 및 그의 제조방법 | |
| US9070599B2 (en) | Array substrate, manufacturing method thereof and display device | |
| US11043545B2 (en) | Display substrate, fabricating method thereof, and display device | |
| KR20120039947A (ko) | 표시 장치 및 그 제조 방법 | |
| KR20130025764A (ko) | 산화물 박막 트랜지스터를 구비한 평판 표시장치 및 그의 제조방법 | |
| KR20160009220A (ko) | 산화물 반도체 박막 트랜지스터 및 이를 구비한 표시장치용 어레이 기판 | |
| KR20210131956A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JP2024528526A (ja) | 表示基板及びその製造方法、表示装置 | |
| WO2023272503A1 (zh) | 薄膜晶体管及其制备方法、显示基板、显示装置 | |
| TW201321874A (zh) | 畫素結構及其製造方法 | |
| KR102484136B1 (ko) | 표시 기판, 이를 포함하는 액정 표시 장치, 및 이의 제조 방법 | |
| KR20050029826A (ko) | 평판표시장치 및 그의 제조방법 | |
| KR20170012621A (ko) | 표시 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |