KR20170113020A

KR20170113020A - 전압 비직선 저항 소자 및 그 제조 방법

Info

Publication number: KR20170113020A
Application number: KR1020170010165A
Authority: KR
Inventors: 마사키 이시카와; 도루 하야세; 요시마사 고바야시; 겐지 모리모토
Original assignee: 엔지케이 인슐레이터 엘티디
Priority date: 2016-03-28
Filing date: 2017-01-23
Publication date: 2017-10-12
Anticipated expiration: 2037-01-23
Also published as: JP6703428B2; US10043604B2; TW201802060A; KR102476514B1; EP3226261A1; CN107240466B; JP2017183330A; EP3226261B1; TWI719130B; CN107240466A; US20170278601A1

Abstract

본 발명은 산화아연 영역에 다른 금속 산화물 영역이 접해 있는 구조의 전압 비직선 저항 소자에 있어서, 종래에 비해 전압 비직선 지수를 크게 하는 것을 목적으로 한다.
전압 비직선 저항 소자(10)는, 전압 비직선 저항체(저항체라고 약기함)(20)와, 이 저항체(20)를 끼워 넣는 한 쌍의 전극(14, 16)을 구비한다. 저항체(20)는, 산화아연을 주성분으로 하는 제1 층(21)과, 마찬가지로 산화아연을 주성분으로 하는 제2 층(22)과, 산화아연과는 상이한 금속 산화물을 주성분으로 하는 제3 층(23)이 적층된 구조의 것이다. 제2 층(22)은, 제1 층(21)에 접해 있고, 두께가 제1 층(21)보다 얇으며, 체적 저항률이 제1 층(21)보다 높다. 제3 층(23)은, 제2 층(22)에 접해 있다.

Description

전압 비직선 저항 소자 및 그 제조 방법{VOLTAGE NONLINEAR RESISTIVE ELEMENT AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 전압 비직선 저항 소자 및 그 제조 방법에 관한 것이다.

전압 비직선 저항 소자(배리스터 소자)는, 전압 비직선 저항체를 한 쌍의 전극 사이에 끼운 구조의 소자이며, 전자 회로 등을 이상 전압으로부터 보호하는 소자로서, 습도 센서, 온도 센서 등의 각종 센서에 널리 이용되고 있다. 이러한 종류의 전압 비직선 저항 소자로서, 특허문헌 1에는, 산화아연을 주성분으로 하는 영역과, 비스무트-알칼리토류-구리의 복합 산화물을 포함하는 영역과의 접합부를 갖는 소자가 개시되어 있다. 이 전압 비직선 저항 소자는, 이하의 제조 방법에 의해 제조된다. 먼저, 산화아연 분체를 통상의 성형 방법에 의해 성형하고, 대기 중에서 1250℃에서 2시간 소성한다. 그 후, 소결체의 양면을 연마하고, 특히 그 한쪽 면에 대해서는 알루미나 미분을 이용하여 경면 연마를 행한다. 그 후 유기 용제로 충분히 세정한 후, 고주파 스퍼터링 장치를 이용하여, 산화아연 소결체의 경면 연마한 면 상에 Bi-알칼리토류-Cu 산화물의 스퍼터링막을 형성한다. 다음으로 870℃의 산소 분위기 중에서 24시간의 열처리를 행한다.

일본 특허 공고 평성 제7-111922호 공보

전압 비직선 지수는, 보호하고 싶은 회로에 전압 비직선 저항 소자를 병렬로 접속한 경우에 있어서, 정상 동작 시에 회로측에 흐르는 전류량을 나타내는 지표이다. 전압 비직선 지수가 클수록, 정상 동작 시에 회로측에 전류가 흐르기 때문에, 에너지 절약화를 도모할 수 있다. 그러나, 특허문헌 1의 전압 비직선 저항 소자는, 전압 비직선 지수가 약 8밖에 안 되어, 에너지 절약화를 충분히 도모할 수 없다고 하는 문제가 있었다.

본 발명은 이러한 과제를 해결하기 위해서 이루어진 것으로, 산화아연 영역에 다른 금속 산화물 영역이 접해 있는 구조의 전압 비직선 저항 소자에 있어서, 종래에 비해 전압 비직선 지수를 크게 하는 것을 주목적으로 한다.

본 발명의 전압 비직선 저항 소자는,

산화아연을 주성분으로 하는 제1 층과,

상기 제1 층에 접해 있고, 산화아연을 주성분으로 하며, 상기 제1 층에 비해 두께가 얇고 체적 저항률이 높은 제2 층과,

상기 제2 층 중 상기 제1 층과 접하는 측과는 반대측에 접해 있고, 산화아연과는 상이한 금속 산화물을 주성분으로 하는 제3 층

을 구비한 것이다.

이 전압 비직선 저항 소자에서는, 산화아연을 주성분으로 하는 제1 층과 산화아연과는 상이한 금속 산화물을 주성분으로 하는 제3 층 사이에, 산화아연을 주성분으로 하고, 제1 층에 비해 두께가 얇으며 체적 저항률이 높은 제2 층이 존재해 있다. 이 제2 층의 존재에 의해, 전압 비직선 지수가 종래에 비해 커진다. 그 결과, 통상 시, 즉 저전압 시에는, 보호해야 할 회로와 병렬로 접속되는 전압 비직선 저항 소자에 전류가 흐르기 어려워, 에너지 절약화를 도모할 수 있다.

한편, 주성분이란, 가장 많이 포함되는 성분을 말하며, 예컨대 질량 비율이 가장 높은 성분을 말한다.

본 발명의 전압 비직선 저항 소자에 있어서, 상기 제1 층의 체적 저항률은 1×10^-2 Ω㎝ 이하이고, 상기 제2 층의 체적 저항률은 1×10³ Ω㎝ 이하인 것이 바람직하다. 이렇게 하면, 전압 비직선 지수가 충분히 커진다. 제1 층의 체적 저항률은 6×10^-4 Ω㎝ 이하이고, 제2 층의 체적 저항률은 2×10^-3 Ω㎝ 이하인 것이 보다 바람직하다. 이렇게 하면, 보호해야 할 회로와 병렬로 접속되는 전압 비직선 저항 소자에 서지 전압을 인가했을 때, 전압 비직선 저항 소자에 큰 전류를 흘릴 수 있다. 그 때문에, 회로의 보호 효과가 높아진다.

본 발명의 전압 비직선 저항 소자에 있어서, 상기 제2 층의 두께는 0.2 ㎚∼300 ㎚인 것이 바람직하다. 이렇게 하면, 전압 비직선 지수가 충분히 커진다.

본 발명의 전압 비직선 저항 소자에 있어서, 상기 제1 층은, Al, Ga 및 In으로 이루어지는 군에서 선택된 적어도 1종의 금속 원소의 산화물을 함유하여도 좋다. 이러한 3가의 금속 이온을 첨가함으로써, 산화아연을 주성분으로 하는 제1 층의 체적 저항률을 비교적 용이하게 저저항으로 할 수 있다.

본 발명의 전압 비직선 저항 소자에 있어서, 상기 제3 층은, Sr, Bi 및 Pr로 이루어지는 군에서 선택된 1종의 금속 원소의 산화물을 주성분으로 하고, Si, Cr, Mn, Co, Ni, Zn, Sb 및 La로 이루어지는 군에서 선택된 적어도 1종의 금속 원소의 산화물을 함유하는 것이 바람직하다. 이렇게 하면, 주성분인 금속 산화물에 첨가하는 다른 금속 산화물의 금속종이나 첨가량을 변화시킴으로써, 여러 가지 특성을 갖는 전압 비직선 저항 소자로 할 수 있다.

본 발명의 전압 비직선 저항 소자의 제조 방법은,

전술한 것 중 어느 하나의 전압 비직선 저항 소자를 제조하는 방법으로서,

(a) Al, Ga 및 In으로 이루어지는 군에서 선택된 적어도 1종의 금속 원소를 함유하여도 좋은 산화아연 분말의 성형체를 비산화 분위기에서 소성하여 산화아연 세라믹스 기판을 제작하는 공정과,

(b) 상기 산화아연 세라믹스 기판을 산화 분위기에서 소성하여 상기 산화아연 세라믹스 기판의 표층을 상기 산화아연 세라믹스 기판의 내부에 비해 체적 저항률이 높은 층으로 변화시킴으로써, 상기 산화아연 세라믹스 기판의 내부 및 표층을 각각 상기 제1 층 및 상기 제2 층으로 하거나, 또는,

상기 산화아연 세라믹스 기판의 표면에, 산화아연을 주성분으로 하고 상기 산화아연 세라믹스 기판에 비해 두께가 얇으며 체적 저항률이 높은 산화아연층을 성막(成膜)함으로써, 상기 산화아연 세라믹스 기판 및 산화아연층을 각각 상기 제1 층 및 상기 제2 층으로 하는 공정과,

(c) 상기 제2 층의 표면에 상기 제3 층을 형성하는 공정

을 포함하는 것이다.

이 제조 방법에 의하면, 전술한 전압 비직선 저항 소자를 용이하게 제조할 수 있다.

도 1은 전압 비직선 저항 소자(10)의 단면도이다.
도 2는 전압 비직선 저항 소자(10)의 제조 공정도이다.

본 발명의 적합한 실시형태에 대해, 도면을 참조하면서 이하에 설명한다. 도 1은 본 실시형태의 전압 비직선 저항 소자(10)의 단면도이다.

전압 비직선 저항 소자(10)는, 전압 비직선 저항체(저항체라고 약기함)(20)와, 이 저항체(20)를 끼워 넣는 한 쌍의 전극(14, 16)을 구비한다.

저항체(20)는, 산화아연을 주성분으로 하는 제1 층(21)과, 마찬가지로 산화아연을 주성분으로 하는 제2 층(22)과, 산화아연과는 상이한 금속 산화물을 주성분으로 하는 제3 층(23)이 적층된 구조의 것이다. 제2 층(22)은, 제1 층(21)에 접해 있고, 두께가 제1 층(21)보다 얇으며, 캐리어 농도가 제1 층(21)보다 낮다. 제3 층(23)은, 제2 층(22)에 접해 있다. 한편, 제1 층(21)의 측면(21a) 및 하면(21b)은, 제1 층(21)과 동일한 조성이어도 좋고 제2 층(22)과 동일한 조성이어도 좋다.

제1 층(21)의 체적 저항률은, 바람직하게는 1.0×10^-2 Ω㎝ 이하, 보다 바람직하게는 1.0×10^-3 Ω㎝ 이하, 더욱 바람직하게는 6.0×10^-4 Ω㎝ 이하이다. 제2 층(22)의 체적 저항률은, 제1 층(21)의 체적 저항률보다 높고, 바람직하게는 1×10³ Ω㎝ 이하, 보다 바람직하게는 3×10² Ω㎝ 이하, 더욱 바람직하게는 2×10^-3 Ω㎝ 이하이다. 제2 층(22)의 두께는, 특별히 한정하는 것은 아니지만, 0.2 ㎚∼300 ㎚가 바람직하고, 0.2 ㎚∼10 ㎚가 보다 바람직하며, 1 ㎚∼10 ㎚가 더욱 바람직하다. 제1 층(21)은, Al, Ga 및 In으로 이루어지는 군에서 선택된 적어도 1종의 금속 원소의 산화물을 함유하여도 좋다. 제3 층(23)은, Sr, Bi 및 Pr로 이루어지는 군에서 선택된 1종의 금속 원소의 산화물을 주성분으로 하고, Si, Cr, Mn, Co, Ni, Zn, Sb 및 La로 이루어지는 군에서 선택된 적어도 1종의 금속 원소의 산화물을 함유하는 것이 바람직하다.

전극(14)은, 제1 층(21)의 외표면에 접촉하도록 형성되고, 전극(16)은 제3 층(23)의 외표면에 접촉하도록 형성되어 있다. 전극(14, 16)은, 산화아연 세라믹스와 양호한 오믹성을 나타내는 전기 전도성이 좋은 재료이면 특별히 한정되는 것은 아니며, 예컨대, 금, 은, 백금, 알루미늄 등을 들 수 있다.

다음으로, 전압 비직선 저항 소자(10)의 제조예를 이하에 설명한다. 도 2는 전압 비직선 저항 소자(10)의 제조 공정도이다.

·산화아연 세라믹스 박판의 제작[도 2의 공정 (a) 참조]

산화아연 세라믹스 박판(31)의 체적 저항률은, 바람직하게는 1.0×10^-2 Ω㎝ 이하, 보다 바람직하게는 1.0×10^-3 Ω㎝ 이하이고, 더욱 바람직하게는 6.0×10^-4 Ω㎝ 이하이다. 이러한 산화아연 세라믹스 박판(31)은, 산화아연 세라믹스에 도펀트로서 Al, Ga, In 등의 3가의 이온을 고용(固溶)시키거나, 산화아연 분말을 비산화 분위기에서 소성하여 산소 결함을 도입하거나 함으로써 얻을 수 있다. 도펀트를 고용시킨 산화아연 세라믹스 박판(31)을 얻기 위해서는, 먼저, 산화아연 분말에 Al₂O₃, Ga₂O₃, In₂O₃ 등의 3가의 금속 산화물 분말을 0.05 질량%∼2.0 질량%가 되도록 혼합하고, 소정 형상의 성형체가 되도록 성형한다. 다음으로, 이 성형체를, 비산화 분위기(예컨대 질소 분위기나 아르곤 분위기)하, 900℃∼1200℃에서 수시간 유지한 후, 또한 1300℃∼1500℃로 승온하여 수시간 소성한다. 이렇게 함으로써, 산화아연 세라믹스 박판(31)을 비교적 용이하게 얻을 수 있다. 목적으로 하는 캐리어 농도나 체적 저항률로 하기 위해서는, 산화아연 분말에 혼합하는 3가의 금속 산화물 분말의 질량%를 조정하거나, 소성 온도를 조정하거나 하면 된다. 또한, 원료로 이용하는 산화아연 분말은, 평균 입자 직경(레이저 회절법, 이하 동일함)이 0.02 ㎛∼5 ㎛인 것이 바람직하다. 3가의 금속 산화물 분말은, 평균 입자 직경이 0.01 ㎛∼0.5 ㎛인 것이 바람직하다. 한편, 산화아연 분말을 비산화 분위기에서 소성하여 체적 저항률이 낮은 산화아연 세라믹스 박판(31)을 얻기 위해서는, 예컨대, 산화아연 분말을 비산화 분위기(예컨대 질소 분위기나 아르곤 분위기)하, 1300℃∼1500℃에서 수시간 유지하여 소성한다. 이러한 산화아연 세라믹스 박판(31)은, 동일한 방법으로 제작한 산화아연 세라믹스 블록으로부터 잘라낼 수도 있다.

·고체적 저항층의 제작[도 2의 공정 (b) 참조]

(1)

산화아연 세라믹스 박판(31)을 산화 분위기(예컨대 산소 분위기나 대기 분위기)에서 소성하여, 산화아연 세라믹스 박판의 각 면의 표층을 산화아연 세라믹스 박판의 내부에 비해 체적 저항률이 높은 층으로 변화시킨다. 그 결과, 산화아연 세라믹스 박판(31)의 내부가 제1 층(21)이 되고, 각 면의 표층이 제2 층(22)이 된다. 제1 층(21) 및 제2 층(22)의 체적 저항률은 전술한 바와 같다. 소성 온도는 바람직하게는 600℃∼1000℃, 보다 바람직하게는 700℃∼900℃이다. 소성 시간은, 제1 층(21) 및 제2 층(22)의 체적 저항률이 전술한 수치 범위에 들어가도록 적절히 설정하면 되고, 예컨대 0.1시간∼1시간의 범위에서 설정해도 좋다.

(2)

산화아연 세라믹스 박판(31)의 상면에, 산화아연을 주성분으로 하고 산화아연 세라믹스 박판(31)에 비해 두께가 얇으며 체적 저항률이 높은 산화아연층을 성막한다. 그 결과, 산화아연 세라믹스 박판(31) 및 산화아연층이 각각 제1 층(21) 및 제2 층(22)이 된다. 제1 층(21) 및 제2 층(22)의 체적 저항률은 전술한 바와 같다. 산화아연층이 산화아연 단체(單體)인 경우, 예컨대, 산화아연을 타겟으로 하여 산화아연 세라믹스 박판 상에 스퍼터에 의해 산화아연층을 형성해도 좋다. 스퍼터 외에 진공 증착이나 이온 플레이팅 등을 이용해도 좋다. 산화아연층이 부성분을 포함하는 경우, 산화아연 외에 부성분도 타겟으로서 이용하여, 다원 동시 스퍼터에 의해 산화아연 세라믹스 박판 상에 산화아연층을 형성해도 좋다. 혹은, 산화아연 분말을 함유하는 페이스트를 산화아연 세라믹스 박판에 도포, 건조시키고, 비교적 저온(예컨대 200℃∼700℃, 바람직하게는 200℃∼500℃)에서 열처리하여 산화아연층으로 해도 좋다.

·금속 산화물층의 제작[도 2의 공정 (c) 참조]

금속 산화물층[제3 층(23)]은, 산화비스무트 단체여도 좋으나, 산화비스무트를 주성분으로 하고 다른 산화물(예컨대 Sb₂O₃, Cr₂O₃, MnO, CoO, ZnO, SiO₂ 등)을 부성분으로서 포함하여도 좋다. 산화비스무트층이 산화비스무트 단체인 경우, 예컨대, 산화비스무트를 타겟으로 하여 제2 층(22) 상에 스퍼터에 의해 산화비스무트층을 제3 층(23)으로서 형성해도 좋다. 스퍼터 외에 진공 증착이나 이온 플레이팅 등을 이용해도 좋다. 혹은, 산화비스무트 분말을 함유하는 페이스트를 제2 층(22)에 도포, 건조시키고, 비교적 저온(예컨대 200℃∼700℃, 바람직하게는 200℃∼500℃)에서 열처리하여 산화비스무트층을 제3 층(23)으로서 형성해도 좋다. 한편, 산화비스무트층이 부성분을 포함하는 경우, 산화비스무트 외에 부성분도 타겟으로서 이용하여, 다원 동시 스퍼터에 의해 제2 층(22) 상에 산화비스무트층을 제3 층(23)으로서 형성해도 좋다. 혹은, 산화비스무트 분말 외에 부성분의 분말을 함유하는 페이스트를 제2 층(22)에 도포, 건조시키고, 비교적 저온에서 열처리하여 산화비스무트층을 제3 층(23)으로서 형성해도 좋다. 산화비스무트 대신에, 산화스트론튬이나 산화프라세오디뮴을 이용해도 좋다.

·전극(14, 16)의 제작[도 2의 공정 (d) 참조]

전극(14, 16)은, 제1 층(21)∼제3 층(23)으로 이루어지는 저항체(20)의 양면에 전극 재료를 증착하거나 스퍼터함으로써, 제작할 수 있다. 전극 재료로서는, 금, 은, 백금, 알루미늄 등을 들 수 있다. 혹은, 판형의 전극(14, 16)을 준비하고, 이들을 저항체(20)의 각 면에 도전성 접합재를 통해 접합해도 좋다.

이상 상세히 설명한 전압 비직선 저항 소자(10)에 의하면, 산화아연을 주성분으로 하는 제1 층(21)과 산화아연과는 상이한 금속 산화물을 주성분으로 하는 제3 층(23) 사이에, 산화아연을 주성분으로 하고, 제1 층(21)에 비해 두께가 얇으며 체적 저항률이 높은 제2 층(22)을 형성한다. 이 제2 층(22)을 형성함으로써, 전압 비직선 지수가 종래에 비해 커진다. 그 결과, 통상 시, 즉 저전압 시에는, 보호해야 할 회로와 병렬로 접속되는 전압 비직선 저항 소자(10)에 전류가 흐르기 어려워, 에너지 절약화를 도모할 수 있다.

한편, 본 발명은 전술한 실시형태에 전혀 한정되는 일은 없고, 본 발명의 기술적 범위에 속하는 한 여러 가지 양태로 실시할 수 있는 것은 물론이다.

예컨대, 전술한 전압 비직선 저항 소자(10)에서는 하나의 저항체(20)의 양면에 전극(14, 16)을 설치하였으나, 저항체(20)를 복수 적층한 적층체의 양면에 전극을 설치해도 좋다. 이러한 적층형의 저항체를 이용함으로써, 배리스터 전압을 제어하는 것이 가능해지며, 용도에 적합한 배리스터 전압의 전압 비직선 저항 소자를 얻을 수 있다.

[실시예]

[실시예 1]

산화아연(평균 입자 직경 1.5 ㎛)에 산화갈륨(평균 입자 직경 0.02 ㎛)을 1 질량% 첨가하고, 습식 혼합한 후, 증발 건조시키며, 눈 크기 75 ㎛의 체에 통과시킨 후, 성형하였다. 성형체를, 탈지 후, N₂ 분위기에서 1100℃로 5시간 유지한 후, 또한 1300℃로 승온해서 5시간 소성을 행하여, 산화아연 세라믹스 블록을 제작하였다. 이 산화아연 세라믹스 블록의 체적 저항률은 6.0×10^-4 Ω㎝였다. 한편, 체적 저항률은, 사단자법으로 측정하였다.

얻어진 산화아연 세라믹스 블록을 5 ㎜×5 ㎜×1 ㎜의 판형으로 잘라내어 산화아연 세라믹스 박판을 얻었다. 이 박판의 상면을 연마, 세정한 후, 산소 분위기하, 800℃에서 0.5시간 유지함으로써, 각 면의 표층이 산화된 산화아연 세라믹스 박판을 얻었다. 표층은, 체적 저항률이 2.0×10^-3 Ω㎝, 두께가 0.2(㎚)였다. 산화아연 세라믹스 박판 중 표층을 제외한 내부가 제1 층에 상당하고, 표층이 제2 층에 상당한다. 한편, 제2 층의 체적 저항률은, 사단자법(단자간 거리 10 ㎛)으로 측정하였다. 제2 층의 두께는, 다음과 같이 하여 구하였다. 즉, 별도로 산화아연 세라믹스 박판을 산소(¹⁸O) 분위기하, 상기와 동일한 조건(800℃에서 0.5시간)으로 유지한 후, 2차 이온 질량 분석계를 이용하여 산화아연 세라믹스 박판의 ¹⁸O의 깊이 방향 분포를 측정하여, 제2 층의 두께를 구하였다. 산화아연 세라믹스 박판 중의 산소 원자는 ¹⁶O로 구성되어 있는 데 비해, ¹⁶O의 동위체인 ¹⁸O의 분위기에서 열처리하면 ¹⁸O에 의해 산화되기 때문에, 제2 층의 두께는 ¹⁸O의 깊이 방향 분포로부터 구할 수 있다.

다음으로, 비스무트, 망간, 코발트로 이루어지는 산화물을 타겟으로서 이용하고(금속 원소비로서, 비스무트:망간:코발트=60:20:20), 고주파 플라즈마 스퍼터링을 행하여, 산화아연 세라믹스 박판의 상면에 비스무트, 망간, 코발트로 이루어지는 산화물의 스퍼터막(두께 0.3 ㎛)을 성막하였다. 이 스퍼터막이 제3 층에 상당한다. 이와 같이 하여 3층 구조로 이루어지는 저항체를 얻었다. 스퍼터에는 ULVAC 기공 제조 RFS-200을 이용하였다. 성막 조건은 이하와 같다. 타겟 사이즈: 직경 80 ㎜, RF 출력: 40 W, 가스압(O₂): 5.0 ㎩, 성막 시간: 120분.

얻어진 저항체의 양면에 Al 증착 전극을 설치하여, 전압 비직선 저항 소자를 얻었다. 이 전압 비직선 저항 소자의 양 전극에 전압을 인가하여 전류-전압 특성을 측정하였다. 한편, 산화아연 세라믹스 박판측에 설치된 전극을 양극으로 하고, 산화비스무트의 스퍼터막에 설치된 전극을 음극으로 하였다. 전류-전압 특성은, IEC61051-1에 따라, Agilent Technologies사 제조, Agilent B2901A를 이용하여 측정하였다. 전류-전압 특성으로부터, 1 ㎂∼1 ㎃의 전압 비직선 지수를, 하기 식 (1)을 이용하여 구하였다. 식 (1) 중, V1 ㎂는 전류 1 ㎂일 때의 전압, V1 ㎃는 전류 1 ㎃일 때의 전압이다. 이와 같이 하여 구한 전압 비직선 지수는 24였다. 실시예 1의 특징이나 전압 비직선 지수를 표 1에 나타내었다. 한편, 표 1에는 후술하는 실시예 2∼4, 비교예 1∼3의 특징이나 전압 비직선 지수도 나타내었다.

전압 비직선 지수=log(1 ㎂/1 ㎃)/log(V1 ㎂/V1 ㎃) …(1)

[실시예 2]

실시예 1에 있어서, 상면을 연마, 세정한 산화아연 세라믹스 박판을, 산소 분위기하, 900℃에서 0.5시간 유지한 것 이외에는, 실시예 1과 동일하게 하여 전압 비직선 저항 소자를 제작하였다. 제2 층의 두께는 2 ㎚였다. 얻어진 소자의 전류-전압 특성으로부터 1 ㎂∼1 ㎃ 사이의 전압 비직선 지수를 구한 결과, 24였다. 실시예 2의 특징이나 전압 비직선 지수를 표 1에 나타내었다.

[실시예 3]

실시예 1에 있어서, 산화아연에 첨가하는 산화갈륨의 양을 0.05 질량%로 변경한 것 이외에는, 실시예 1과 동일하게 하여 전압 비직선 저항 소자를 제작하였다. 제1 층 및 제2 층의 체적 저항률은, 각각 6×10^-3 Ω㎝, 3×10^-2 Ω㎝였다. 얻어진 소자의 전류-전압 특성으로부터 1 ㎂∼1 ㎃ 사이의 전압 비직선 지수를 구한 결과, 18이었다. 실시예 3의 특징이나 전압 비직선 지수를 표 1에 나타내었다.

[실시예 4]

실시예 1과 동일한 방법으로 산화아연 세라믹스 블록을 제작하고, 그것으로부터 산화아연 세라믹스 박판을 잘라내었다. 다음으로, 산화아연을 타겟으로서 이용하고, 고주파 플라즈마 스퍼터링을 행하여, 산화아연 세라믹스 박판의 상면에 두께가 300 ㎚인 산화아연의 스퍼터막을 성막하였다. 산화아연 세라믹스 박판이 제1 층에 상당하고, 산화아연의 스퍼터막이 제2 층에 상당한다. 스퍼터에는 ULVAC 기공 제조 RFS-200을 이용하였다. 성막 조건은 이하와 같다. 타겟 사이즈: 직경 80 ㎜, RF 출력: 40 W, 가스압(N₂): 5.0 ㎩, 성막 시간: 150분.

이렇게 해서 얻어진 산화아연 스퍼터막의 체적 저항률은 3×10²(Ω㎝), 두께는 300(㎚)이었다. 다음으로, 실시예 1과 동일한 방법으로 비스무트, 망간, 코발트로 이루어지는 산화물을 산화아연 스퍼터막 위에 성막하였다. 이 스퍼터막이 제3 층에 상당한다. 이와 같이 하여 3층 구조로 이루어지는 저항체를 얻었다. 얻어진 저항체의 양면에 Al 증착 전극을 설치하여, 전압 비직선 저항 소자를 얻었다. 이 소자의 전류-전압 특성으로부터 1 ㎂∼1 ㎃ 사이의 전압 비직선 지수를 구한 결과, 11이었다. 실시예 4의 특징이나 전압 비직선 지수를 표 1에 나타내었다.

한편, 체적 저항률은, 유리 기판 상에 산화아연 스퍼터막을 실시예 2와 동일한 조성, 성막 조건으로 형성하고, 그 산화아연 스퍼터막을 갖는 유리 기판을 이용하여 도요 테크니카사 제조(상품명: ResiTest8300)로 측정하였다. 제2 층의 두께는, 3층 구조체를 TEM(투과형 전자 현미경)으로 관찰하여 측정하였다. TEM에서는, 제1 층과 제2 층은 산화아연의 결정 방위가 상이하기 때문에 양 층의 경계를 구별할 수 있었고, 제2 층과 제3 층은 원소 종류가 상이하기 때문에 경계를 구별할 수 있었다.

[실시예 5]

실시예 1에 있어서, 제3 층을 성막할 때에, 비스무트, 코발트로 이루어지는 산화물(금속 원소비로서, 비스무트:코발트=50:50)을 타겟으로서 이용한 것 이외에는, 실시예 1과 동일하게 하여 전압 비직선 저항 소자를 제작하였다. 이 소자의 전류-전압 특성으로부터 1 ㎂∼1 ㎃ 사이의 전압 비직선 지수를 구한 결과, 11이었다. 실시예 5의 특징이나 전압 비직선 지수를 표 1에 나타내었다.

[실시예 6]

실시예 1에 있어서, 제3 층을 성막할 때에, 프라세오디뮴, 코발트로 이루어지는 산화물(금속 원소비로서, 프라세오디뮴:코발트=50:50)을 타겟으로서 이용한 것 이외에는, 실시예 1과 동일하게 하여 전압 비직선 저항 소자를 제작하였다. 이 소자의 전류-전압 특성으로부터 1 ㎂∼1 ㎃ 사이의 전압 비직선 지수를 구한 결과, 10이었다. 실시예 6의 특징이나 전압 비직선 지수를 표 1에 나타내었다.

[비교예 1]

실시예 1에 있어서, 산화아연 세라믹스 박판의 각 면의 표층을 산화하는 공정을 생략한 것 이외에는, 실시예 1과 동일한 방법으로 저항체를 제작하였다. 이 저항체는, 제2 층이 없는 2층 구조체이다. 이 저항체의 양면에 Al 증착 전극을 설치하여, 전압 비직선 저항 소자를 얻었다. 이 소자의 전류-전압 특성으로부터 1 ㎂∼1 ㎃ 사이의 전압 비직선 지수를 구한 결과, 3이었다. 비교예 1의 특징이나 전압 비직선 지수를 표 1에 나타내었다.

[비교예 2]

실시예 1에 있어서, 산화아연 세라믹스 블록의 원료로서, 산화갈륨을 첨가하지 않고 산화아연만을 이용하여 산화아연 세라믹스 블록을 제작하고, 그 블록으로부터 산화아연 세라믹스 박판을 잘라낸 것 이외에는, 실시예 1과 동일한 방법으로 전압 비직선 저항 소자를 제작하였다. 산화아연 세라믹스 박판의 내부(제1 층)에 비해, 산화아연 세라믹스 박판의 표층(제2 층) 쪽이 체적 저항률이 낮았다. 얻어진 전압 비직선 저항 소자의 전류-전압 특성으로부터 1 ㎂∼1 ㎃ 사이의 전압 비직선 지수를 구한 결과, 8이었다. 비교예 2의 특징이나 전압 비직선 지수를 표 1에 나타내었다.

[비교예 3]

실시예 2에 있어서, 산화아연 세라믹스 박판의 상면에 산화아연의 스퍼터막을 성막할 때에, 스퍼터막의 두께를 1 ㎜로 한 것 이외에는, 실시예 2와 동일한 방법으로 전압 비직선 저항 소자를 제작하였다. 이 소자의 전류-전압 특성으로부터 1 ㎂∼1 ㎃ 사이의 전압 비직선 지수를 구한 결과, 7이었다. 비교예 3의 특징이나 전압 비직선 지수를 표 1에 나타내었다.

한편, 전술한 실시예는 본 발명의 일례에 불과하며, 본 발명은 이들 실시예에 한정되는 것은 아니다.

10: 전압 비직선 저항 소자 14, 16: 전극
20: 저항체 21: 제1 층
22: 제2 층 23: 제3 층
31: 산화아연 세라믹스 박판

Claims

산화아연을 주성분으로 하는 제1 층과,
상기 제1 층에 접해 있고, 산화아연을 주성분으로 하며, 상기 제1 층과 비교해서 두께가 얇고 체적 저항률이 높은 제2 층과,
상기 제2 층 중 상기 제1 층과 접하는 측과는 반대측에 접해 있고, 산화아연과는 상이한 금속 산화물을 주성분으로 하는 제3 층
을 구비한 전압 비직선 저항 소자.
제1항에 있어서, 상기 제1 층의 체적 저항률은 1×10^-2 Ω㎝ 이하이고,
상기 제2 층의 체적 저항률은 상기 제1 층의 체적 저항률보다 높고 또한 1×10³ Ω㎝ 이하인 것인 전압 비직선 저항 소자.
제1항 또는 제2항에 있어서, 상기 제2 층의 두께는 0.2 ㎚∼300 ㎚인 것인 전압 비직선 저항 소자.
제1항 또는 제2항에 있어서, 상기 제1 층은, Al, Ga 및 In으로 이루어지는 군에서 선택된 적어도 1종의 금속 원소의 산화물을 함유하는 것인 전압 비직선 저항 소자.
제1항 또는 제2항에 있어서, 상기 제3 층은, Sr, Bi 및 Pr로 이루어지는 군에서 선택된 1종의 금속 원소의 산화물을 주성분으로 하고, Si, Cr, Mn, Co, Ni, Zn, Sb 및 La로 이루어지는 군에서 선택된 적어도 1종의 금속 원소의 산화물을 함유하는 것인 전압 비직선 저항 소자.
제1항 또는 제2항에 기재된 전압 비직선 저항 소자를 제조하는 방법에 있어서,
(a) Al, Ga 및 In으로 이루어지는 군에서 선택된 적어도 1종의 금속 원소를 함유하여도 좋은 산화아연 분말의 성형체를 비산화 분위기에서 소성하여 산화아연 세라믹스 기판을 제작하는 공정과,
(b) 상기 산화아연 세라믹스 기판을 산화 분위기에서 소성하여 상기 산화아연 세라믹스 기판의 표층을 상기 산화아연 세라믹스 기판의 내부에 비해 체적 저항률이 높은 층으로 변화시킴으로써, 상기 산화아연 세라믹스 기판의 내부 및 표층을 각각 상기 제1 층 및 상기 제2 층으로 하는 공정과,
(c) 상기 제2 층의 표면에 상기 제3 층을 형성하는 공정
을 포함하는 전압 비직선 저항 소자의 제조 방법.
제1항 또는 제2항에 기재된 전압 비직선 저항 소자를 제조하는 방법에 있어서,
(a) Al, Ga 및 In으로 이루어지는 군에서 선택된 적어도 1종의 금속 원소를 함유하여도 좋은 산화아연 분말의 성형체를 비산화 분위기에서 소성하여 산화아연 세라믹스 기판을 제작하는 공정과,
(b) 상기 산화아연 세라믹스 기판의 표면에, 산화아연을 주성분으로 하고 상기 산화아연 세라믹스 기판에 비해 두께가 얇으며 체적 저항률이 높은 산화아연층을 성막(成膜)함으로써, 상기 산화아연 세라믹스 기판 및 산화아연층을 각각 상기 제1 층 및 상기 제2 층으로 하는 공정과,
(c) 상기 제2 층의 표면에 상기 제3 층을 형성하는 공정
을 포함하는 전압 비직선 저항 소자의 제조 방법.