KR20170133733A

KR20170133733A - 감전 보호 컨택터

Info

Publication number: KR20170133733A
Application number: KR1020160064889A
Authority: KR
Inventors: 조승훈; 허성진; 이동석
Original assignee: 주식회사 모다이노칩
Priority date: 2016-05-26
Filing date: 2016-05-26
Publication date: 2017-12-06
Also published as: WO2017204585A1; TW201801100A

Abstract

본 발명에 따른 감전 보호 컨택터는 전자 기기의 전도체에 접촉되며, 탄성력을 가지는 컨택부, 컨택부와 상기 컨택부로부터 이격 배치된 회로 기판 사이에 위치하는 ESD 보호부 및 컨택부와 회로 기판 사이에서, 상기 ESD 보호부의 측 방향에 위치되는 캐패시터부를 포함한다.
따라서, 본 발명의 실시예들에 따른 감전 보호 컨택터에 의하면, ESD 전압에 의한 전류는 접지부로 바이패스시켜, 정전기에 의한 내부 회로의 파손을 방지할 수 있고, 감전전압 또는 항복 전압 이하에서 전류는 차단시켜, 사용자의 감전을 방지할 수 있다.
또한, 외부로부터 유입되는 통신 신호가 캐패시터부로 수신 또는 통과함에 따라, 신호의 감쇄를 줄이거나 최소화할 수 있다.

Description

감전 보호 컨택터{Contactor for preventing electric shock}

본 발명은 감전 보호 컨택터에 관한 것으로, 보다 상세하게는 외부로부터 유입되는 전원에 의한 누설 전류로부터 사용자의 감전을 방지할 수 있는 감전 보호 컨택터에 관한 것이다.

스마트폰 등과 같이 다기능을 가지는 전자 기기에는 그 기능에 따라 다양한 부품들이 집적되어 있다. 또한, 전자 기기에는 기능 별로 다양한 주파수 대역 무선 LAN(wireless LAN), 블루투스(bluetooth), GPS(Global Positioning System) 등 다른 주파수 대역 등을 수신할 수 있는 안테나가 구비되며, 이중 일부는 내장형 안테나로서, 전자 기기를 구성하는 케이스에 설치될 수 있다. 이에, 케이스에 설치된 안테나와 전자 기기의 내장 회로 기판 사이에 전기적 접속을 위한 컨택터가 설치된다.

한편, 최근 들어 전자 기기의 고급스런 이미지와 내구성이 강조되면서, 케이스가 금속 소재로 이루어진 단말기의 보급이 증가하고 있다. 즉, 테두리를 금속으로 제작하거나, 전면의 화면 표시부를 제외한 나머지 케이스를 금속으로 제작한 스마트폰의 보급이 증가하고 있다.

그런데, 케이스가 금속 소재로 이루어진 경우, 외부의 금속 케이스를 통하여 순간적으로 높은 전압을 갖는 정전기가 유입될 수 있으며, 상기 정전기는 컨택터를 통하여 내부 회로로 유입되어 상기 회로를 파손시킬 수 있다.

또한, 금속 케이스를 적용한 전자 기기에 과전류 보호 회로가 설치되지 않은 충전기를 이용하는 경우, 충전 중 스마트폰을 이용하면 감전 사고가 발생할 수 있다. 즉, 비정품 충전기 또는 불량 충전기를 이용하여 스마트폰을 충전하는 경우, 내부 회로의 접지를 따라 이동하여 사용자가 접촉하는 케이스까지 전달될 수 있다. 이에, 전자 기기의 충전 중에 사용자가 케이스와 접촉하는 경우, 사용자에 감전 사고가 발생할 수 있다.

따라서, 케이스와 내부 회로를 전기적으로 접속하는 컨택터를 구비하는데 있어서, 정전기에 의한 내부 회로의 파괴 및 사용자의 감전 사고를 방지할 수 있는 컨택터가 필요하다.

한국등록특허 10-0809249

본 발명은 외부로부터 유입되는 전원에 의한 누설전류로부터 사용자의 감전을 방지하고, 정전기에 의한 누설전류로부터 내부 회로를 보호할 수 있는 감전 보호 컨택터를 제공한다.

본 발명은 외부로부터 유입되는 통신 신호의 감쇄를 최소화하여 전달할 수 있는 감전 보호 컨택터를 제공한다.

본 발명에 따른 감전 보호 컨택터는 전자 기기의 전도체에 접촉되며, 탄성력을 가지는 컨택부; 상기 컨택부와 상기 컨택부로부터 이격 배치된 회로 기판 사이에 위치하는 ESD 보호부; 및 상기 컨택부와 회로 기판 사이에서, 상기 ESD 보호부의 측 방향에 위치되는 캐패시터부;를 포함한다.

상기 캐패시터부 및 ESD 보호부 각각의 일측은 상기 컨택부에 연결되고, 타측은 상기 회로 기판에 연결된다.

상기 캐패시터부는 서로 마주보는 내부 전극을 구비하는 캐패시터를 포함하고, 상기 캐패시터는 ESD 보호부와 중첩되지 않는다.

상기 캐패시터부와 상기 ESD 보호부는 같은 높이에 형성된다.

상기 캐패시터부는 상기 ESD 보호부의 일측 및 타측에 각기 위치된 복수의 캐패시터부를 포함하고, 상기 복수의 캐패시터부 사이에 적어도 하나의 ESD 보호보가 형성되며, 상기 복수의 캐패시터부와 상기 ESD 보호부가 동일 평면 상에 형성된다.

상기 ESD 보호부는 상기 컨택부와 회로 기판 사이의 폭 방향에서 일측에 위치하도록 형성되고, 상기 캐패시터부는 타측에 형성된다.

상기 캐패시터부와 상기 ESD 보호부가 상호 이격 형성되며, 이격 공간은 빈 공간이다.

상기 캐패시터부와 상기 ESD 보호부가 상호 이격 형성되며, 이격 공간에 연결 블록이 형성되며, 상기 연결 블록은 상기 캐패시터부 및 ESD 보호부와 연결되도록 형성된다.

상기 연결 블록은 유전체, 세라믹 및 배리스터(Varistor) 중 적어도 어느 하나를 포함한다.

상기 캐패시터부 및 ESD 보호부와 상기 회로 기판 사이에 형성된 연결부를 포함하며, 상기 연결부의 일측면은 상기 회로 기판과 연결되고, 상기 연결부는 유전체, 세라믹 및 배리스터(Varistor) 중 적어도 어느 하나를 포함한다.

상기 ESD 보호부는 방전 물질을 포함하는 서프레서(suppressor) 타입 및 배리스터(Varistor) 타입 중 적어도 어느 하나이다.

상기 캐패시터부 및 ESD 보호부를 상기 컨택부에 결합시키며, 도전성 물질을 포함하는 결합부를 포함한다.

상기 결합부는 도전성의 접합제를 포함하며, 상기 캐패시터부 및 ESD 보호부와 상기 컨택부 사이에 위치되어, 상기 캐패시터부 및 ESD 보호부를 상기 컨택부에 접합시킨다.

상기 결합부는 캐패시터부 및 ESD 보호부 중 적어도 하나 및 상기 컨택부와 체결되어, 상기 캐패시터부 및 ESD 보호부를 상기 컨택부에 기계적으로 결합시키는 체결 부재를 포함하고, 상기 체결 부재를 포함하는 상기 결합부는 상기 캐패시터부 및 ESD 보호부와 전기적으로 연결되도록 설치된다.

전자 기기의 전도체에 접촉되며, 탄성력을 가지는 컨택부; 각각이 상기 컨택부와 상기 컨택부로부터 이격 배치된 회로 기판 사이에 위치하며, 각각의 일측이 상기 컨택부와 전기적으로 연결되고, 타측이 상기 회로 기판과 전기적으로 연결된 캐패시터부와, 내부 전극이 마련된 ESD 보호부를 구비하는 감전 보호부; 상기 컨택부에 연결되고, 상기 감전 보호부의 적어도 일부를 파지하여 상기 컨택부에 결합시키며, 도전성 물질을 포함하는 결합부;를 포함한다.

상기 감전 보호부 형태는 제 1 방향으로 연장 형성된 제 1 영역과, 상기 제 1 영역과 대응하도록 상기 제 1 방향으로 연장 형성되며, 상기 제 1 영역의 하측에 위치된 영역인 제 2 영역으로 이루어지고, 상기 제 1 영역의 제 1 방향과 교차하는 제 2 방향의 길이가 상기 제 2 영역의 제 2 방향에 비해 길도록 형성되어, 상기 제 1 영역의 제 2 방향 양 가장자리가 상기 제 2 영역에 비해 돌출된 돌출 영역을 구비하도록 형성되고, 상기 캐패시터부 및 상기 ESD 보호부 각각이 상기 제 1 영역 및 제 2 영역 중 적어도 하나에 위치하도록 형성되며, 상기 결합부는 적어도 상기 제 1 영역의 돌출 영역을 파지하도록 체결된다.

상기 제 1 영역 및 제 2 영역 각각에 상기 캐패시터부 및 상기 ESD 보호부가 위치하도록 형성되며, 상기 결합부는 상기 제 1 영역의 돌출 영역에 대응 형성된 캐패시터부 및 ESD 보호부 중 적어도 하나를 파지하도록 체결된다.

상기 제 1 영역에 상기 캐패시터부 및 상기 ESD 보호부 중 어느 하나가 위치되도록 형성되고, 상기 제 2 영역에 상기 캐패시터부 및 상기 ESD 보호부 중 어느 하나가 위치되도록 형성되며, 상기 캐패시터부 및 상기 ESD 보호부 중, 제 1 영역 및 제 2 영역이 서로 다르게 형성되고, 상기 결합부는 상기 제 1 영역에 형성된 상기 캐패시터부 및 상기 ESD 보호부 중 어느 하나와 체결된다.

상기 제 1 영역에 상기 캐패시터부 및 상기 ESD 보호부 중 어느 하나와, 상기 제 1 영역에서 상기 캐패시터부 및 상기 ESD 보호부 중 어느 하나에 연결되도록 형성된 연결부가 형성되고, 상기 제 2 영역에 상기 캐패시터부 및 상기 ESD 보호부 중 어느 하나가 위치되도록 형성되며, 상기 캐패시터부 및 상기 ESD 보호부 중, 제 1 영역 및 제 2 영역이 서로 다르게 형성되고, 상기 결합부는 상기 제 1 영역에 형성된 상기 캐패시터부, 상기 ESD 보호부 및 상기 연결부 중 적어도 어느 하나와 체결된다.

상기 제 1 영역에 상기 캐패시터부 및 상기 ESD 보호부가 측 방향으로 나열되도록 형성되며, 상기 제 2 영역에 상기 캐패시터부 및 상기 ESD 보호부가 나열 배치된 방향으로 연장 형성되며, 상기 회로 기판과 연결되도록 형성된 연결부를 포함하고, 상기 연결부는, 상기 제 2 영역에서 상기 캐패시터부 및 ESD 보호부가 나열 배치된 방향으로 연장 형성되어, 상기 캐패시터부 및 ESD 보호부와 회로 기판 사이에서 형성된 연결 부재; 상기 연결 부재에 형성되며, 상기 캐패시터부와 상기 회로 기판을 전기적으로 연결하는 캐패시터 연결 전극; 및 상기 연결 부재에 형성되며, 상기 ESD 보호부와 상기 회로 기판을 전기적으로 연결하는 ESD 연결 전극;를 포함한다.

상기 제 2 영역에 상기 캐패시터부 및 상기 ESD 보호부가 측 방향으로 나열되도록 형성되며, 상기 제 1 영역에 상기 캐패시터부 및 상기 ESD 보호부가 나열 배치된 방향으로 연장 형성되며, 상기 컨택부와 연결되도록 형성된 연결부를 포함하고, 상기 연결부는, 상기 제 1 영역에서 상기 캐패시터부 및 ESD 보호부가 나열 배치된 방향으로 연장 형성되어, 상기 캐패시터부 및 ESD 보호부와 컨택부 사이에서 형성된 연결 부재; 상기 연결 부재에 형성되며, 상기 캐패시터부와 상기 컨택부를 전기적으로 연결하는 캐패시터 연결 전극; 및 상기 연결 부재에 형성되며, 상기 ESD 보호부와 상기 컨택부를 전기적으로 연결하는 ESD 연결 전극;을 포함한다.

상기 캐패시터부와 상기 ESD 보호부는 상호 이격 형성된다.

상기 제 1 영역에서 상호 이격 형성된 캐패시터부와 ESD 보호부 사이에 형성되어, 일측면 및 타측면이 상기 캐패시터부 및 ESD 보호부와 각기 연결되도록 연결 블록이 형성된다.

상기 결합부와 대향하는 감전 보호부의 외면 및 상기 회로 기판과 대향하는 외면 중 적어도 하나에 도금층이 형성된다.

본 발명의 실시형태에 따른 감전 보호 캔택터는 캐패시터부 및 ESD 보호부가 같은 높이 또는 동일 평면 상에 형성된다. 즉, 실시예에 따른 ESD 보호부와 캐패시터부는 상하 방향으로 나열 배치되지 되어 폭 방향 위치가 중첩되는 것이 아니라, 컨택부와 회로 기판 사이에서 폭 방향으로 나열되도록 상호 이격 배치되어, 폭 방향 위치가 중첩되지 않도록 형성한다.

이러한 감전 보호 컨택터의 ESD 보호부는 ESD 전압에 의한 전류는 접지부로 바이패스시켜, 정전기에 의한 내부 회로의 파손을 방지할 수 있고, 감전전압 또는 항복 전압 이하에서 전류는 차단시켜, 사용자의 감전을 방지할 수 있다.

또한, 외부로부터 유입되는 통신 신호가 캐패시터부로 수신 또는 통과함에 따라, 신호의 감쇄를 줄이거나 최소화할 수 있다.

그리고, 캐패시터부와 ESD 보호부를 별도로 마련하고, 이들 각각을 전도체와 회로 기판 사이에 위치하도록 형성하므로, 제조가 간단하고 쉬운 장점이 있다. 즉, 하나의 소자 내에 캐패시터부 및 ESD 보호부를 함께 형성하여, 캐패시터부 및 ESD 보호부가 중첩되도록 형성하는 것에 비해, 제조 공정이 단순하다. 따라서, 제조 시간의 절감되는 효과가 있다.

도 1은 본 발명의 제 1 실시예에 따른 감전 보호 컨택터를 도시한 단면도
도 2 및 도 3은 제 1 실시예의 제 1 및 제 2 변형예에 따른 감전 보호 컨택터를 도시한 단면도
도 4a 내지 도 4d는 는 본 발명의 제 1 실시예에 따른 ESD 보호부 및 제 1 실시예의 제 1 내지 제 3 변형예에 따른 ESD 보호부를 도시한 단면도
도 5는 본 발명의 제 2 실시예에 따른 ESD 보호부를 도시한 단면도
도 6은 본 발명의 제 2 실시예에 따른 감전 보호 컨택터를 도시한 단면도
도 7은 본 발명의 제 3 실시예에 따른 감전 보호 컨택터를 도시한 단면도
도 8은 본 발명의 제 4 실시예에 따른 감전 보호 컨택터를 도시한 단면도
도 9 내지 도 13은 본 발명의 제 5 실시예에 따른 감전 보호 컨택터를 도시한 도면
도 14 내지 도 16은 본 발명의 제 6 실시예에 따른 감전 보호 컨택터를 도시한 도면
도 17 내지 도 21은 본 발명의 제 7 실시예에 따른 감전 보호 컨택터를 도시한 도면
도 22 및 도 23은 본 발명의 제 8 실시예에 따른 감전 보호 컨택터를 도시한 도면

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한 다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.

본 발명의 실시예에 따른 감전 보호 컨택터는 외부로부터 유입되는 전원에 의한 누설 전류로부터 사용자의 감전을 방지하고, 정전기에 의한 누설 전류로부터 내부 회로를 보호하는 감전 보호 컨택터에 관한 것이다. 또한, 신호의 감쇄를 최소화하여 전달할 수 있는 감전 보호 컨택터를 제공한다.

보다 구체적인 예로, 스마트폰, 테블릿 PC, 랩탑, DMB, 카메라 등과 같은 휴대용 전자 기기에 적용되는 감전 보호 컨택터일 수 있다. 또한, 실시예에 따른 감전 보호 컨택터는 전자 기기를 구성하는 케이스와, 내부 회로를 구비하는 회로 기판 사이에 위치되며, 탄성력을 가져, 외력이 회로 기판으로 전달되는 것을 완화하는 역할을 한다.

전자 기기는 크게, 전체적인 외관을 형성하고, 필요에 따라 외부 신호를 수신할 수 있는 안테나로 기능하는 케이스(10)와, 케이스(10)의 내부에 설치되며, 전자 기기의 각종 기능을 수행할 수 있는 내부 회로를 구비하는 회로 기판(20)과, 케이스(10)와 회로 기판(20) 사이에 위치된 감전 보호 컨택터를 포함한다.

여기서, 케이스(10)는 미려한 외관 및 안테나 역할을 위해 금속과 같은 도전성 물질로 형성된다. 도전성 물질로 이루어진 케이스(10)는 전자 기기의 "전도체"로 명명될 수도 있다.

이하, 도면을 참조하여, 본 발명의 실시예에 따른 감전 보호 컨택터에 대해 설명한다.

도 1은 본 발명의 제 1 실시예에 따른 감전 보호 컨택터를 도시한 단면도이다. 도 2 및 도 3은 제 1 실시예의 제 1 및 제 2 변형예에 따른 감전 보호 컨택터를 도시한 단면도이다. 도 4a 내지 도 4d는 는 본 발명의 제 1 실시예에 따른 ESD 보호부 및 제 1 실시예의 제 1 내지 제 3 변형예에 따른 ESD 보호부를 도시한 단면도이다. 도 5는 본 발명의 제 2 실시예에 따른 ESD 보호부를 도시한 단면도이다. 도 6은 본 발명의 제 2 실시예에 따른 감전 보호 컨택터를 도시한 단면도이다. 도 7은 본 발명의 제 3 실시예에 따른 감전 보호 컨택터를 도시한 단면도이다. 도 8은 본 발명의 제 4 실시예에 따른 감전 보호 컨택터를 도시한 단면도이다.

도 9 내지 도 13은 본 발명의 제 5 실시예에 따른 감전 보호 컨택터를 도시한 도면이다. 도 14 내지 도 16은 본 발명의 제 6 실시예에 따른 감전 보호 컨택터를 도시한 도면이다. 도 17 내지 도 21은 본 발명의 제 7 실시예에 따른 감전 보호 컨택터를 도시한 도면이다. 도 22 및 도 23은 본 발명의 제 8 실시예에 따른 감전 보호 컨택터를 도시한 도면이다.

제 1 실시예에 따른 감전 보호 컨택터(1000)는 도 1에 도시된 바와 같이, 전자 기기의 케이스(10)와 전기적으로 접촉되며, 탄성력을 가지는 컨택부(300a), 각각이 컨택부(300a)와 회로 기판(20) 사이에 위치하며, 일측면 및 타측면이 케이스(10) 및 회로 기판(20)과 연결된 캐패시터부(500a, 500b) 및 ESD 보호부(400)를 포함한다. 또한, 컨택부(300a)에 캐패시터부(500a, 500b) 및 ESD 보호부(400)를 접합 또는 체결시키는 결합부(600a)를 포함한다. 여기서, 캐패시터부(500a, 500b) 및 ESD 보호부(400)는 상호 이격 형성되며, 캐패시터부(500a, 500b)와 ESD 보호부(400) 사이는 빈 공간이다.

즉, 실시예에 따른 감전 보호 컨택터(1000)는 ESD 보호부(400)의 양 측 방향에 캐패시터부(500a, 500b)가 형성된다. 다른 말로 하면, 폭 방향(좌우 방향)으로 이격 배치된 복수의 캐패시터부(500a, 500b) 사이에 ESD 보호부(400)가 형성된다.

또 다른 말로 하면, 캐패시터부(500a, 500b)와 ESD 보호부(400)가 병렬 형성되거나, 캐패시터부(500a, 500b) 및 ESD 보호부(400)가 같은 높이 또는 동일 평면 상에 형성된다. 또 다른 말로 하면, 실시예에 따른 ESD 보호부(500a, 500b)와 캐패시터부(400)는 상하 방향으로 나열 배치되지 되어 폭 방향 위치가 중첩되는 것이 아니라, 컨택부(300a)와 회로 기판(20) 사이에서 폭 방향으로 나열되도록 상호 이격 배치된다.

컨택부(300a)는 전자 기기의 외부에서 외력이 가해질 때, 그 충격을 완화할 수 있도록 탄성력을 가지며, 도전성의 물질을 포함하는 재료로 이루어진다. 이러한, 컨택부(300a)는 도 1에 도시된 바와 같이 클립(clip) 형상일 수 있다. 보다 구체적으로 컨택부(300a)는 케이스(10)와 대향 위치되며, 적어도 일부가 케이스(10)와 접촉되는 제 1 연장부(310), 제 1 연장부(310)의 하측에서 캐패시터부(500a, 500b) 및 ESD 보호부(400)와 나란하도록 연장 형성된 제 2 연장부(320), 제 1 연장부(310)와 제 2 연장부(320)를 연결하도록 연장 형성되며, 탄성력을 가지는 제 3 연장부(330)를 포함한다.

여기서, 제 1 연장부(310)는 일단이 제 3 연장부(330)와 연결되고, 제 3 연장부(330)로부터 일 방향으로 연장 형성되며, 일부가 케이스(10)를 향해 예컨대, 상향 경사지도록 연장되어 케이스(10)와 접촉되도록 형성될 수 있다. 또한, 제 1 연장부(310)의 타단과 인접한 영역은 케이스(10)가 위치된 방향으로 볼록한 곡률을 가지는 형상일 수 있다. 다른 말로 하면, 제 1 연장부(310)의 영역 중, 제 3 연장부(330)와 멀리 위치된 또는 제 1 연장부(310)의 타단을 포함하는 주위 영역이 상측으로 절곡된 절곡부를 가지는 형상일 수 있으며, 절곡부가 케이스(10)와 접촉되도록 설치된다.

제 2 연장부(320)는 결합부(600a)의 상부면에서 상기 결합부(600a)와 평행 또는 나란하도록 연장 형성되는 것이 바람직하며, 결합부(600a)의 상부면에 결합 또한 접합된다.

제 3 연장부(330)는 제 1 연장부(310)의 타단과 제 2 연장부(320)의 타단을 연결하도록 연장되는데, 곡률을 가지도록 연장 형성될 수 있다. 이러한 제 3 연장부(330)는 외력에 의해 가압되면 회로 기판(20)이 위치된 방향으로 눌려지고, 외력이 해제되면, 원래 상태로 복원되는 탄성력을 가진다.

이러한 클립 형태의 컨택부(300a)는 구리(Cu) 등의 금속 재료를 포함하는 재료로 형성될 수 있다.

상기에서는 제 1 실시예에서는 컨택부(300a)가 클립 형태인 것을 설명하였으나, 이에 한정되지 않고, 컨택부는 가스킷일 수도 있다.

즉, 도 2에 도시된 제 1 실시예의 제 1 변형예와 같이, 케이스(10)와 ESD 보호부(400) 사이에 가스킷 형태의 컨택부(300b)가 위치되어, 케이스(10)와 컨택부(300b)와 면 접촉하도록 구성될 수 있다. 여기서 가스킷 형태의 컨택부(300b)는 탄성력을 가지는 내부 부재(340), 내부 부재(340)의 표면에 형성된 도전층(350)을 포함한다.

내부 부재(340)는 폴리우레탄 폼, PVC, 실리콘, 에틸렌 비닐아세테이트코폴리머, 폴리에틸린 등의 고분자 합성수지, 천연 고무(NR), 부틸렌 고무(SBR), 에틸렌프로필렌 고무(EPDM), 나이크릴 고무(NBR), 네오프렌(Neoprene) 등의 고무, 합성고무 시트(solid sheets) 또는 스폰지 시트(sponge sheet) 등을 사용할 수 있다.

도전층(350)은 내부 부재(340)의 외주면을 둘러싸도록 형성될 수 있다. 그리고 도전층(350)은 카본블랙, 그라파이트, 금, 은, 구리, 니켈, 알루미늄 등 다양한 도전 재료로 형성될 수 있다.

또한, 내부 부재(340)의 내부에는 도 3에 도시된 제 1 실시예의 제 2 변형예와 같이, 홀(360)이 마련될 수 있으며, 상기 홀(360)은 가스킷의 탄성력 또는 충격 완화 효과를 향상시키기 위해 보조적으로 형성되는 수단이다. 여기서, 홀(360)의 형상은 원형, 타원형, 다각형 등 다양하게 변경 가능하다.

상술한 바와 같이 컨택부(300a 또는 300b)는 전도체로 이루어진 전자 기기의 케이스(10)와 접촉되도록 형성된다. 하지만, 컨택부(300a 또는 300b)는 도전성의 재료로 이루어진 전자 기기의 어떠한 구성과 접촉되도록 형성될 수 있으며, 보다 바람직하게는 외부 통신 신호를 전달하는 안테나의 역할을 하는 구성의 전도체와 접촉되도록 설치될 수 있다.

이후, 본 발명의 실시예들에 따른 감전 방지 컨택터를 설명하는데 있어서, 컨택부가 도 1에 도시된 바와 같은 클립 형태인 것을 예를 들어 설명한다. 하지만, 모든 실시예들에 있어서 컨택부는 도 2 및 도 3에 도시된 가스킷 형태의 컨택부(300b)가 적용될 수 있다.

ESD 보호부(400)는 회로 기판(20)의 내부 회로를 통해 케이스(또는 전도체)로 전달되는 감전 전압을 차단하고, 외부로부터 케이스(또는 전도체)를 통해 내부 회로로 전달되는 ESD 전압을 바이패스 시킨다.

본 발명의 실시예예들에 따른 ESD 보호부(400)는 케이스(10)와 회로 기판(20) 사이에서 폭 방향으로 나열 배치된 복수의 캐패시터부(500a, 500b) 사이에 위치하도록 형성된다. 보다 구체적인 예로, ESD 보호부(400)의 양 측 방향에 캐패시터부(500a, 500b)가 위치하도록 형성될 수 있다. 이때. ESD 보호부(400)는 캐패시터부(500a, 500b)와 그 상하 높이가 상호 대응 또는 동일하거나, 동일 평면 상에 형성되어, 캐패시터부(500a, 500b)와 폭 방향에서의 위치가 중첩되지 않도록 형성된다. 또한, ESD 보호부(400)는 회로 기판의 접지부와 대응 위치하도록 형성된다.

제 1 실시예에 따른 ESD 보호부(400)는 일명 서프레서(suppressor) 타입의 ESD 보호부이다. 이러한 ESD 보호부(400)는 적어도 하나의 시트가 적층되어 구성된 ESD 적층체(410), ESD 적층체(410)의 외면에서 케이스(10)와 대향하는 외면 및 상기 회로 기판(20)과 대향하는 외면 각각에 형성된 복수의 외부 전극(421, 422), ESD 적층체(410) 내부에서 외부 전극(421, 422)과 교차하는 방향으로 연장 형성되며, 상기 복수의 외부 전극(421, 422)과 교번하여 연결되도록 나열 형성된 복수의 내부 전극(423, 424), 내부 전극(423, 424) 사이에 형성된 ESD 보호층(430)을 포함한다.

이후부터는 ESD 보호부(400)의 적층체(410)를 후술되는 캐패시터(500a, 500b)의 적층체(510)와 구별하기 위하여, ESD 적층체(410)이라 명명한다.

ESD 적층체(410)는 복수의 절연 시트가 적층된 구성일 수 있으며, 절연 시트는 소정의 유전율, 예를 들어 10～20000의 유전율을 갖는 유전체 시트일 수 있다.

외부 전극(421, 422)은 ESD 적층체(410)의 외면 중, 케이스(10)와 대향하는 외면 및 회로 기판(20)과 대향하는 외면에 형성된다. 이하, 케이스(10)와 마주보는 방향 즉, ESD 적층체(410)의 외면인 상부면에 형성된 외부 전극을 제 1 외부 전극(421), 회로 기판(20)과 마주보는 방향의 외면인 하부면에 형성된 외부 전극을 제 2 외부 전극(422)이라 명명한다.

제 1 및 제 2 외부 전극(421, 423) 각각은 ESD 적층체(410)의 상부면 및 하부면에서 ESD 적층체(410)의 폭 방향 즉, 좌우 방향으로 연장 형성되며, 제 1 외부 전극(421)은 결합부(600a) 및 컨택부(300a)를 통해 케이스(10)와 전기적으로 접속되고, 제 2 외부 전극(422)은 회로 기판(20)과 전기적으로 접속된다. 실시예에 따른 제 1 및 제 2 외부 전극(421, 422)은 금속 재료 예컨대, Ag, Ag/Pd, Cu, Pd, Au, Al 중 적어도 하나로 형성될 수 있다.

그리고, 도시되지는 않았지만, 제 1 및 제 2 외부 전극(421, 422) 각각의 외주면에는 도금층이 더 형성될 수 있다. 도금층은 예를 들어, Ni 도금층 및 Sn 또는 Sn/Ag 도금층이 적층 형성될 수도 있다.

제 1 외부 전극(421)의 외면 및 제 2 외부 전극(422)의 외면에 각기 제 1 및 제 2 도금층을 형성한 후, ESD 보호부(400)의 상부를 결합부와 접속되도록 접촉시키고, ESD 보호부(400)의 하부를 회로 기판(20)과 접촉시킨다. 그리고, 제 1 도금층 및 제 2 도금층 각각을 가열하면, 상기 제 1 및 제 2 도금층이 용융되어 결합부(600a) 및 회로 기판(20)과 접합 또는 결합된다.

복수의 내부 전극(423, 424) 각각은 ESD 적층체(410) 내부에서 외부 전극(421, 422)의 연장 방향과 교차하는 방향 즉, 상하 방향으로 연장 형성되며, 외부 전극(421, 422)의 연장 방향으로 나열되어 이격 형성된다. 또한, 외부 전극(421, 422)의 연장 방향으로 나열된 복수의 내부 전극(423, 424) 각각은 교대로 제 1 및 제 2 외부 전극(421, 422)과 연결되도록 형성되며, 제 1 외부 전극(421)에 연결된 내부 전극(423)과 제 2 외부 전극(422)에 연결된 내부 전극(424)의 상하 방향의 형성 위치가 일부 중첩되도록 형성된다. 즉, 일단이 제 1 외부 전극(421)에 연결되어 제 2 외부 전극(422)이 위치한 방향으로 연장 형성되며, 타단이 상기 제 2 외부 전극(422)과는 이격되도록 형성된 내부 전극(423)과, 일단이 제 2 외부 전극(422)에 연결되어 제 1 외부 전극(421)이 위치한 방향으로 연장 형성되며, 타단이 상기 제 1 외부 전극(421)과는 이격되도록 형성된 내부 전극(424)이 그 연장 방향이 일부 중첩되도록 형성된다.

예컨대, 내부 전극은 2개가 구비될 수 있으며(이하, 제 1 및 제 2 내부 전극(423, 424)), 제 1 내부 전극(423)의 일단은 제 1 외부 전극(421)에 연결되어, 제 2 외부 전극(422)이 위치한 방향으로 연장 형성되며, 제 2 외부 전극(422)과는 이격 형성된다. 제 2 내부 전극(424)의 일단은 제 2 외부 전극(422)에 연결되어, 제 1 외부 전극(421)이 위치한 방향으로 연장 형성되며, 제 1 외부 전극(421)과는 이격 형성된다. 그리고, 제 1 내부 전극(423)과 제 2 내부 전극(424)은 그 형성 위치가 일부 중첩되도록 형성된다.

이러한 내부 전극(423, 424)는 금속 재료 예컨대, Ag, Ag/Pd, Cu, Pd, Au, Al 중 적어도 하나로 형성될 수 있다.

ESD 보호층(430)은 ESD 적층체(410) 내부에서 제 1 내부 전극(423)과 제 2 내부 전극(424) 사이에 형성된다. 즉, 제 1 내부 전극(423)과 제 2 내부 전극(424)의 중첩되는 영역에 ESD 보호층(430)이 형성된다.

이러한, ESD 보호층(430)은, ESD 적층체(410)를 이루는 복수의 절연 시트 중, 제 1 내부 전극(423)과 제 2 내부 전극(424) 사이에 위치된 절연 시트에서, 제 1 내부 전극(423)과 제 2 내부 전극(424)의 형성 위치가 중첩되는 영역에 관통홀을 형성하고, 후막 인쇄 공정을 이용하여 관통홀에 ESD 보호 물질을 매립하여 ESD 보호층(430)을 형성할 수 있다. 이를 다르게 설명하면, 하나의 절연 시트 상에 관통홀을 형성한 후, ESD 보호 물질을 매립하여 ESD 보호층(430)을 형성하고, 그 절연 시트의 일측면 및 타측면 각각에 제 1 및 제 2 내부 전극(423, 424)을 형성하여 ESD 보호층(430)을 형성할 수 있다.

ESD 보호층(430)은 도 1 및 도 4a에 도시된 바와 같이, ESD 보호 물질을 포함하는 재료를 포함하는 하나의 층으로 형성될 수 있다. 예를 들어, ESD 보호 물질은 도전성 세라믹과 절연성 세라믹을 포함할 수 있으며, ESD 보호층(430)은 도전성 세라믹과 절연성 세라믹을 혼합한 혼합물로 형성할 수 있다. 이 경우 ESD 보호층(430)은 도전성 세라믹과 절연성 세라믹을 예를 들어 10:90 내지 90:10의 혼합 비율로 혼합하여 형성할 수 있다. 절연성 세라믹의 혼합 비율이 증가할수록 방전 개시 전압이 높아지고, 도전성 세라믹의 혼합 비율이 증가할수록 방전 개시 전압이 낮아질 수 있다. 따라서, 소정의 방전 개시 전압을 얻을 수 있도록 도전성 세라믹과 절연성 세라믹의 혼합 비율을 조절한다.

또한, ESD 보호층(430)은 도전층과 절연층을 적층하여 소정의 적층 구조로 형성할 수 있다. 즉, ESD 보호층(430)은 도전층과 절연층을 적어도 1회 적층하여 도전층과 절연층이 구분되어 형성할 수 있다. 예를 들어, ESD 보호층(430)은 도전층(431a, 431b)과 절연층(432) 이 적층되어 2층 구조로 형성될 수 있고, 도전층(431), 절연층(432) 및 도전층(431)이 적층되어 3층 구조로 형성될 수 있다. 또한, 도전층(431a, 431b)과 절연층(432) 이 복수회 반복 적층되어 3층 이상의 적층 구조로 형성될 수도 있다. 예컨대, 도 4b에 도시된 ESD 보호층(430)의 제 1 변형예와 같이 제 1 도전층(431a), 절연층(432) 및 제 2 도전층(431b)이 적층된 3층 구조의 ESD 보호층(430)이 형성될 수 있다.

또 다른 예로, ESD 보호층(430)은 소정 영역에 에어 갭이 더 형성될 수도 있다. 예를 들어, 도전성 물질과 절연성 물질이 혼합된 층의 사이에 에어 갭이 형성되거나, 도전층과 절연층 사이에 에어 갭이 형성될 수도 있다. 즉, 도전성 물질과 절연성 물질의 제 1 혼합층, 에어 갭 및 제 2 혼합층이 적층 형성되거나, 도전층, 에어 갭 및 절연층이 적층 형성될 수도 있다. 후자의 예의 경우, 예를 들어, ESD 보호층(430)은 도 4c에 도시된 제 2 변형예와 같이 제 1 도전층(431a), 제 1 절연층(432a), 에어 갭(433), 제 2 절연층(432b) 및 제 2 도전층(431b)이 적층되어 형성될 수 있다. 즉, 제 1 도전층(431a)과 제 2 도전층(431b) 사이에 절연층(432a, 432b)이 형성되고, 절연층(432a, 432b) 사이에 에어 갭(433)이 형성될 수 있다.

상기에서는 제 1 내지 제 3 실시예에 따른 ESD 보호층(430)에서는 관통홀에 별도의 ESD 보호 물질하여 매립하여 ESD 보호층을 형성하는 것을 설명하였다. 하지만, ESD 보호층(430)은 도 4d에 도시된 제 3 변형예와 같이, 도전성 물질과 절연성 물질을 포함하지 않고, 에어 갭(433)만으로 구성될 수도 있다.

상술한 에어 갭(433)은 고분자 물질을 충진한 후 소성 공정을 실시하여 고분자 물질을 제거함으로써 형성할 수 있다.

ESD 보호층(430)의 도전층(431a, 431b)은 과전압이 유입될 경우 에너지 레벨을 낮춰 과전압에 의한 감전 방지 소자의 구조적인 파괴가 일어나지 않도록 한다. 이러한, 도전층(431a, 431b)을 형성하는 도전성 재료는 도전성 세라믹일 수 있으며, 도전성 세라믹은 La, Ni, Co, Cu, Zn, Ru, Ag, Pd, Pt, W, Fe, Bi 중의 하나 이상을 포함한 혼합물을 이용할 수 있다.

도전성 재료와 함께 혼합되는 절연성 재료는 방전 유도 재료로 이루어질 수 있고, 다공성의 구조를 가진 전기 장벽으로 기능할 수 있다. 이러한 절연성 재료는 절연성 세라믹일 수 있고, 절연성 세라믹은 50 내지 50000 정도의 유전율을 가지는 강유전체 재료가 이용될 수 있다. 예를 들어, 절연성 세라믹은 MLCC 등의 유전체 재료 분말, BaTiO₃, BaCO₃, TiO₂, Nd, Bi, Zn, Al₂O₃ 중의 하나 이상을 포함한 혼합물일 수 있다. 이러한 절연층(432) 은 1㎚～5㎛ 정도 크기의 공극이 복수 형성되어 30%～80%의 공극률로 형성된 다공성 구조로 형성될 수 있다. 즉, 절연층(432)은 전류가 흐르지 못하는 전기 절연성 물질로 형성되지만, 공극이 형성되므로 공극을 통해 전류가 흐를 수 있다. 이때, 공극의 크기가 커지거나 공극률이 커질수록 방전 개시 전압이 낮아질 수 있고, 이와 반대로 공극의 크기가 작아지거나 공극률이 낮아지면 방전 개시 전압이 높아질 수 있다. 그러나, 공극의 크기가 5㎛를 초과하거나 공극률이 80%를 초과하면 ESD 보호층(430)의 형상 유지가 어려울 수 있다. 따라서, ESD 보호층(430)의 형상을 유지하면서 방전 개시 전압을 조절하도록 절연층(432) 의 공극 크기 및 공극률을 조절할 수 있다.

한편, ESD 보호층(430)이 절연 물질과 도전 물질의 혼합 물질로 형성되는 경우 절연 물질은 미세 공극 및 공극률을 갖는 절연성 세라믹을 이용할 수 있다. 또한, 절연층(432) 은 미세 공극에 의해 절연 시트의 저항보다 낮은 저항을 갖고, 미세 공극을 통해 부분 방전이 이루어질 수 있다. 즉, 절연층(432) 은 미세 공극이 형성되어 미세 공극을 통해 부분 방전이 이루어진다.

상술한 바와 같은 ESD 보호부(400)는 회로 기판의 내부 회로를 통해 케이스(또는 전도체)로 전달되는 감전 전압을 차단할 수 있고, 외부로부터 케이스(또는 전도체)와 컨택부(300a)를 통해 유입되는 방전 개시 전압 이상의 과전압 또는 정전기 전압에 의한 전류를 접지부로 바이패스시킨다.

상기에서는 ESD 보호부(400)로 서프레서(suppressor) 타입을 설명하였다. 하지만, ESD 보호부(400)는 이에 한정되지 않고, 예컨대 배리스터(Varistor) 타입일 수 있다.

제 2 실시예에 따른 ESD 보호부(400)는 배리스터 타입으로서, 도 5를 참조하면, 전압에 따라 저항값이 가변되는 시트가 적어도 하나가 적층되어 형성된 ESD 적층체(410), ESD 적층체(410)의 외면에서 케이스(10)와 대향하는 외면 및 상기 회로 기판(20)과 대향하는 외면 각각에 형성된 제 1 및 제 2 외부 전극(421, 422), ESD 적층체(410) 내부에서 상기 제 1 및 제 2 외부 전극(421, 422)과 교차하는 방향으로 연장 형성되며, 상기 제 1 및 제 2 외부 전극(421, 422)과 교번하여 연결되도록 나열 형성된 제 1 및 제 2 내부 전극(423, 424)을 포함한다.

제2 실시예에 따른 ESD 적층체(410)는 항복 전압(break down voltage) 이상의 전압이 인가될 때 전류가 흐르고, 반대로 항복 전압 이하의 전압이 인가될 때 전류가 흐르지 않는 비선형 전기적 특성을 가지는 재료로 형성된다. 예컨대, ESD 적층체(410)는 배리스터 특성 을 가지는 재료로 형성될 수 있으며, 보다 구체적인 예로 ESD 적층체(410)는 ZnO, Bi₂O₃, Pr₆0₁₁, CO₃O₄, Mn₂O₃, CaCO₃ 및 SrTiO₃, BaTiO₃ 중 적어도 하나 이상을 포함하는 재료로 형성될 수 있다.

이때, ESD 적층체(410) 전체가 배리스터 재료로 형성되거나, 제 1 내부 전극(423)과 제 2 내부 전극(424) 사이의 적층체 영역만 배리스터 재료로 형성되고, 나머지 ESD 적층체(410) 영역은 절연 시트로 형성될 수 있다.

이와 같이, 배리스터 재료를 포함하는 ESD 적층체(410)를 구비하는 ESD 보호부(400)에 의하면, 회로 기판의 내부 회로를 통해 케이스(또는 전도체)로 전달되는 감전 전압이 차단되고, 외부로부터 케이스(또는 전도체)와 컨택부(300a)를 통해 유입되는 항복 전압 이상의 과전압 또는 정전기 전압에 의한 전류를 접지부로 바이패스시킨다.

상술한 서프레서 타입 및 배리스터 타입의 ESD 보호부(400)는 하나의 제 1 및 제 2 내부 전극(426, 424)이 구비되는 것을 설명하였으나, 이에 한정되지 않고, 복수개의 제 1 내부 전극(423)과 복수개의 제 2 내부 전극(424)이 구비될 수 있다. 이에, 복수의 제 1 및 제 2 내부 전극(423, 424)은 제 1 내부 전극(423)과 제 2 내부 전극(424)이 교번하여 반복 배치된다.

또한, ESD 보호부(400)는 상술한 서프레서 타입 및 배리스터 타입에 한정되지 않고, 정전기 전압을 바이패스 시키고, 감전 전압을 차단할 수 있는 기능을 가지는 어떠한 소자가 적용되어도 무방하며, 소자가 아닌 다른 어떠한 구조 및 형상으로 변경되어도 무방하다.

도 1 내지 도 3에는 하나의 ESD 보호부를 구비하는 것을 설명하였으나, 이에 한정되지 않고, 복수개의 ESD 보호부가 마련될 수 있다.

캐패시터부(500a, 500b)는 컨택부(300a)와 회로 기판(20) 사이에 위치되어, 안테나 기능을 하는 케이스(10)로부터 유입되는 통신 신호를 통과시킨다.

실시예에 따른 감전 보호 컨택터는 2개의 캐패시터부(이하, 제 1 및 제 2 캐패시터부(500a, 500b))가 구비되며, 제 1 캐패시터부(500a)와 제 2 캐패시터부(500a)는 ESD 보호부(400)를 중심으로 하여, ESD 보호부(400)의 일측 및 타측 방향으로 이격 배치된다. 이때, 제 1 및 제 2 캐패시터부(500a, 500b)는 ESD 보호부(400)와 그 상하 높이가 상호 대응 또는 동일하거나, 동일 평면 상에 형성되어, ESD 보호부(400)와 폭 방향에서의 위치가 중첩되지 않도록 형성된다.

제 1 및 제 2 캐패시터부(500a, 500b) 각각은 적어도 하나의 시트가 적층된 적층체(510), 적층체(510)의 외면에서 케이스(10)와 대향하는 외면 및 상기 회로 기판(20)과 대향하는 외면 각각에 형성된 복수의 외부 전극(521, 522), 적층체(510) 내부에서 상기 복수의 외부 전극(521, 522)과 교차하는 방향으로 연장 형성되며, 상기 복수의 외부 전극(521, 522)과 교번하여 연결되도록 나열 형성된 복수의 내부 전극(523, 524)을 포함한다.

이후부터는 캐패시터부(500)의 적층체(510)를 상술한 ESD 보호부(400)의 적층체(410)와 구별하기 위하여, 캐패시터 적층체(510)이라 명명한다.

캐패시터 적층체(510)는 유전체, 세라믹 및 배리스터(Varistor) 중 적어도 어느 하나로 이루어진 시트를 복수개 적층하여 형성할 수 있다.

캐패시터 적층체(510)의 외면에는 외부 전극(521, 522)이 형성되는데, 캐패시터 적층체(510)의 외면 중, 케이스(10)와 대향하는 외면 및 회로 기판(20)과 대향하는 외면에 외부 전극(521, 522)이 형성된다. 즉, 캐패시터 적층체(510)의 상부면에 제 1 외부 전극(521)이 형성되고, 하부면에 제 2 외부 전극(522)가 형성된다. 여기서, 제 1 외부 전극(521)은 결합부(600a) 및 컨택부(300a)를 통해 케이스(10)와 전기적으로 접속되며, 제 2 외부 전극(522)은 회로 기판(20)과 전기적으로 접속된다. 실시예에 따른 제 1 및 제 2 외부 전극(521, 522)은 금속 재료 예컨대, Ag, Ag/Pd, Cu, Pd, Au, Al 중 적어도 하나로 형성될 수 있다.

그리고, 도시되지는 않았지만, 제 1 및 제 2 외부 전극(521, 522) 각각의 외주면에는 도금층이 더 형성될 수 있다. 도금층은 예를 들어, Ni 도금층 및 Sn 또는 Sn/Ag 도금층이 적층 형성될 수도 있다.

제 1 외부 전극(521)의 외면 및 제 2 외부 전극(522)의 외면에 각기 제 1 및 제 2 도금층을 형성한 후, 캐패시터부(500)의 상부를 결합부와 접속되도록 접촉시키고, 캐패시터부(500)의 하부를 회로 기판(20)과 접촉시킨다. 그리고, 제 1 도금층 및 제 2 도금층 각각을 가열하면, 상기 제 1 및 제 2 도금층이 용융되어 결합부(600a) 및 회로 기판(20)과 접합 또는 결합된다.

복수의 내부 전극(523, 524) 각각은 캐패시터 적층체(510) 내부에서 외부 전극(521, 522)과 교차하는 방향으로 연장 형성되며, 각각이 제 1 및 제 2 외부 전극(521, 522)과 연결되도록 형성된다. 실시예에 따른 복수의 내부 전극(523, 524)은 캐패시터 적층체(510) 내부에서 상하 방향으로 연장 형성되며, 복수의 내부 전극(523, 524)은 그 연장 방향 중 일부가 중첩 되도록 형성된다.

제 1 내부 전극(523)은 일단이 제 1 외부 전극(521)과 연결되어 제 2 외부 전극(522)이 위치한 방향으로 연장 형성되며, 타단은 제 2 외부 전극(522)과 이격되도록 형성된다. 반대로 제 2 내부 전극(524)은 일단이 제 2 외부 전극(522)과 연결되어 제 1 외부 전극(521)이 위치한 방향으로 연장 형성되며, 타단은 제 1 외부 전극(521)과 이격되도록 형성된다.

이러한 내부 전극(523, 524)는 금속 재료 예컨대, Ag, Ag/Pd, Cu, Pd, Au, Al 중 적어도 하나로 형성될 수 있다.

상술한 캐패시터부(500a, 500b)의 구조 및 구성에 의하면, 상기 제 1 내부 전극(523)과 제 2 내부 전극(524) 사이의 캐패시터 적층체(510) 영역에 캐패시터(C)가 형성된다.

캐패시터부(500a, 500b)를 다시 설명하면, 캐패시터 적층체(510), 캐패시터 적층체(510)의 상부면 및 하부면 각각에 형성된 제 1 및 제 2 외부 전극(521, 522), 캐패시터 적층체(510) 내에 형성된 캐패시터(C)를 포함한다. 여기서, 캐패시터(C)는 캐패시터 적층체(510) 내에서 외부 전극(521, 522)과 교차하는 방향 즉 상하 방향으로 연장 형성되며, 폭 방향(또는 좌우 방향)으로 이격 배치된 제 1 및 제 2 내부 전극(523, 524) 및 제 1 내부 전극(521)과 제 2 내부 전극(522) 사이 영역의 캐패시터 적층체(510)를 포함한다.

이러한 캐패시터부(500a, 500b)는 컨택부(300a)와 안테나 기능을 하는 케이스(10)로부터 유입되는 통신 신호를 통과시킨다.

상기에서는 2개의 캐패시터부(500a, 500b)가 구비되는 것을 예를 들어 설명하였으나, 2개 이상의 캐패시터부가 구비될 수 있다.

또한, 상술한 캐패시터부(500a, 500b)는 하나의 제 1 및 제 2 내부 전극(423, 424)이 구비되는 것을 설명하였으나, 이에 한정되지 않고, 복수개의 제 1 내부 전극(423)과 복수개의 제 2 내부 전극(424)이 구비될 수 있다. 이에, 복수의 제 1 및 제 2 내부 전극(423, 424)은 제 1 내부 전극(423)과 제 2 내부 전극(424)이 교번하여 반복 배치될 수 있다.

상기에서는 2개의 캐패시터부(500a, 500b)가 구비되는 것으로 설명하였으나, 이에 한정되지 않고, 하나 또는 2개 이상의 캐패시터부가 마련될 수 있다. 그리고, 상기에서는 2개의 캐패시터부(500a, 500b)가 구비되어, ESD 보호부(400)의 일측 방향에 하나의 캐패시터부, ESD 보호부(400)의 타측에 하나의 캐패시터부가 위치되는 것을 설명하였다. 하지만, 이에 한정되지 않고, ESD 보호부(400)의 일측 방향 및 ESD 보호부(400)의 타측 방향 중 적어도 하나에 복수의 캐패시터부가 형성될 수 있다.

또한, 상기에서는 2개의 캐패시터부 사이에 하나의 ESE 보호부가 마련되는 것을 설명하였으나 이에 한정되지 않고, 2개의 캐패시터부 사이에 복수의 ESE 보호부가 마련될 수 있다.

결합부(600a)는 컨택부(300a)와 ESD 보호부(400) 및 캐패시터부(500a, 500b) 사이에 위치되어, 상기 ESD 보호부(400) 및 캐패시터부(500a, 500b)를 컨택부(300a)에 접합 또는 결합시킨다. 실시예에 따른 결합부(600a)는 도전성 및 접착 기능을 가지는 도전성 접착층이다. 이러한 도전성 접착층은 컨택부(300a) 하부면에 도포되며, 여기에 캐패시터부(500a, 500b)의 상부면 및 ESD 보호부(400)의 상부면이 접촉되면, 상기 도전성 접착층에 의해 컨택부(300a)와 캐패시터부(500a, 500b) 및 ESD 보호부(400)가 상호 접합된다. 이때, 컨택부(300a)로 유입된 방전 개시 전압 이상의 과전압 또는 ESD 전압에 의한 전류, 통신 신호 등은 도전성 접착체로 이루어진 결합부(600a) 통해 캐패시터부(500a, 500b) 또는 ESD 보호부(400)로 전달된다.

본 실시예에서는 결합부(600a)에 의해 캐패시터부(500a, 500b) 및 ESD 보호부가 컨택부(300a)에 결합되는 구조를 설명하였으나, 이에 한정되지 않고 결합부(600a)가 생략될 수도 있다.

이하에서는 상기에서 설명한 제 1 실시예에 따른 감전 보호 컨택터(1000)를 캐패시터부(500a, 500b)와 ESD 보호부(400)의 위치 관계 측면에서 다시 설명한다.

도 1을 참조하면, 제 1 실시예에 따른 ESD 보호부(400)는 케이스(10)에 접촉되며, 탄성력을 가지는 컨택부(300a), 컨택부(300a)와 회로 기판(20) 사이에 위치하며, 일측은 컨택부(300a)에 연결되고, 타측은 회로 기판(20)에 연결되는 캐패시터부(500a, 500b), 컨택부(300a)와 회로 기판(20) 사이에 위치하며, 일측은 컨택부(300a)에 연결되고, 타측은 회로 기판(20)에 연결된 ESD 보호부(400)를 포함한다. 또한, 캐패시터부(500a, 500b)와 ESD 보호부(400)를 컨택부(300a)에 결합시키는 결합부(600a)를 포함할 수 있다.

제 1 실시예에서는 ESD 보호부(400)의 양측에 캐패시터부(500a, 500b)가 형성되며, 상기 ESD 보호부(400)와 제 1 및 제 2 캐패시터부(500a, 500b)는 동일 높이 또는 동일 평면 상에 위치된다. 그리고, 제 1 캐패시터부(500a, 500b), ESD 보호부(400), 제 2 캐패시터부(500a, 500b)는 상호 이격 형성되며, 이격 공간은 빈 공간이다.

이때, ESD 보호부(400) 및 캐패시터부(500a, 500b) 각각의 상부는 컨택부(300a)와 연결되고, 하부는 회로 기판(20)과 연결된다. 이러한 감전 보호 컨택터(1000)에 의하면, ESD 보호부(400)와 캐패시터(C)가 상호 중첩되지 않는다. 즉, 다른 말로 하면, ESD 보호부(400)와 캐패시터(C)의 폭 방향에서의 위치가 서로 상이하다.

이러한 제 1 및 제 2 캐패시터부(500a, 500b)와, ESD 보호부(400) 각각은 별도로 제조되어, 컨택부(300a)와 회로 기판(20) 사이에 위치하도록 형성될 수 있다.

후속 설명되는 제 2 실시예 내지 제 7 실시예에 따른 감전 보호 컨택터(1000)에 있어서도, 상술한 바와 같이, ESD 보호부(400) 및 캐패시터부(500a, 500b)가 컨택부(300a)와 회로 기판(20) 사이에 위치하여, 일측이 컨택부(300a)에 연결되고, 타측이 회로 기판(20)에 연결되도록 구성된다. 그리고, ESD 보호부(400)와 캐패시터(C)가 상호 중첩되지 않도록 형성된다. 또한, ESD 보호부(400)는 서프레서 타입에 한정되지 않고(도 4a 내지 도 4d 중 어느 하나), 배리스터 타입(도 5)으로 구성될 수 있다.

그리고, 제 1 내지 제 7 실시예들은 다양하게 상호 조합될 수 있다.

상술한 제 1 실시예에서는 제 1 캐패시터부(500a, 500b)와 ESD 보호부(400), ESD 보호부(400)와 제 2 캐패시터부(500a, 500b) 사이가 이격되며, 이격 공간이 빈 공간인 것을 설명하였다.

하지만, 이에 한정되지 않고, 제 1 캐패시터부(500a)와 ESD 보호부(400) 사이 및 ESD 보호부(400)와 제 2 캐패시터부(500a) 사이 각각의 이격 공간을 채우도록 구성할 수 있다.

예를 들어, 도 6에 도시된 제 2 실시예와 같이, 제 1 캐패시터부(500a)와 ESD 보호부(400) 사이 및 ESD 보호부(400)와 제 2 캐패시터부(500b) 사이 각각에 연결 블록(700a, 700b)이 형성될 수 있다.

즉, 제 2 실시예에 따른 감전 보호 컨택터(1000)는 전자 기기의 케이스(10)와 전기적으로 접촉되며, 탄성력을 가지는 컨택부(300a), 컨택부(300a)와 회로 기판(20) 사이에서 폭 방향(좌우 방향)으로 이격 배치되며, 일측면 및 타측면이 케이스(10) 및 회로 기판(20)과 연결되도록 형성된 제 1 및 제 2 캐패시터부(500a, 500b), 제 1 캐패시터부(500a)와 제 2 캐패시터부(500b) 사이에서 제 1 및 제 2 캐패시터부(500a, 500b)와 이격 배치되며, 일측면 및 타측면이 케이스(10) 및 회로 기판(20)과 연결되도록 형성된 ESD 보호부(400), 제 1 캐패시터부(500a)와 ESD 보호부(400) 사이를 연결하도록 형성된 제 1 연결 블록(700a), 제 1 캐패시터부(500a)와 ESD 보호부(400) 사이를 연결하도록 형성된 제 2 연결 블록(700b)을 포함한다. 또한, 컨택부(300a)에 캐패시터부(500a, 500b), ESD 보호부(400) 및 연결 블록(700a, 700b)을 접합 또는 체결시키는 결합부(600a)를 포함한다.

여기서, 제 1 연결 블록(700a)의 일측면은 제 1 캐패시터부(500a)의 일측면과 접하고, 제 1 연결 블록(700a)의 타측면은 ESD 보호부(400)의 일측면과 접하도록 형성된다. 또한, 제 2 연결 블록(700b)의 일측면은 ESD 보호부(400)의 타측면과 접하고, 제 2 연결 블록(700b)의 타측면은 제 2 캐패시터부(500b)의 일측면과 접하도록 형성된다.

이러한 제 1 및 제 2 연결 블록(700a, 700b)은 절연 재료 예컨대, 소정의 유전율, 예를 들어 10～20000의 유전율을 갖는 유전체, 또는 세라믹 또는 배리스터(Varistor) 중 적어도 어느 하나로 이루어진 시트를 복수개 적층하여 형성할 수 있다.

이러한 제 2 실시예에 따른 감전 보호 컨택터(1000)에서는 제 1 및 제 2 캐패시터부(500a, 500b), ESD 보호부(400), 제 1 및 제 2 연결 블록(700a, 700b)이 컨택부(300a)와 회로 기판(20) 사이에서 폭 방향(좌우 방향)으로 나열 배치되며, 상호 연결된다. 이에, 제 1 캐패시터부(500a)의 제 1 및 제 2 외부 전극(521, 522)과 ESD 보호부(400)의 제 1 및 제 2 외부 전극(421, 422)이 제 1 연결 블록(700a)에 의해 절연되며, 제 2 캐패시터부(500b)의 제 1 및 제 2 외부 전극(521, 522)과 ESD 보호부(400)의 제 1 및 제 2 외부 전극(421, 422)이 제 2 연결 블록(700b)에 의해 절연된다.

상술한 제 1 및 제 2 실시예에 따른 감전 보호 컨택터(1000)는 복수의 캐패시터부(500a, 500b)를 구비하며, ESD 보호부(400)의 양 측에 캐패시터부(500a, 500b)가 배치되었다.

하지만, 이에 한정되지 않고, 도 7에 도시된 제 3 실시예에 따른 감전 방지 컨택터(1000)와 같이, 하나의 캐패시터부(500)와 하나의 ESD 보호부(400)를 구비할 수 있으며, ESD 보호부(400)가 컨택부(300a)와 회로 기판(20) 사이에서 일측에 위치하도록 또는 일측에 치우치도록 형성될 수 있다. 즉, 컨택부(300a)와 회로 기판(20) 사이에서 ESD 보호부(400)가 일측에 위치하도록 형성되며, 캐패시터부(500)는 타측으로부터 ESD 보호부(400)가 위치한 방향으로 연장 형성된다. 이때, 캐패시터부(500)의 타측면은 ESD 보호부(400)와 이격되며, 그 이격 공간은 빈 공간일 수 있다.

이때, 캐패시터부(500)는 제 1 및 제 2 실시예에 비해 좌우 폭이 더 길어질 수 있으며, 제 1 및 제 2 실시예에 비해 내부 전극 또는 캐패시터(C)의 갯수 또는 면적 증가된 갯수로 구비될 수 있다.

즉, 캐패시터 적층체(510) 내부에는 제 1 외부 전극(521)과 연결되는 복수의 제 1 내부 전극(523)과, 제 2 외부 전극(522)과 연결되는 복수의 제 2 내부 전극(524)을 구비한다. 그리고, 캐패시터 적층체(510)의 폭 방향으로 제 1 내부 전극(523)과 제 2 내부 전극(524)이 교번하여 복수번 나열 배치된다. 예컨대, 도 7에 도시된 바와 같이, 2개의 제 1 내부 전극(523)과, 2개의 제 2 내부 전극(524)이 구비될 수 있으며, 캐패시터 적층체(510)의 폭 방향으로 제 1 내부 전극(523), 제 2 내부 전극(524), 제 1 내부 전극(523), 제 2 내부 전극(524)이 나열되도록 형성된다.

이러한 캐패시터부(500)의 구조 및 구성에 의하면, 복수의 제 1 내부 전극(523)과 복수의 제 2 내부 전극(524) 사이의 캐패시터 적층체(510) 영역 사이에 캐패시터(C)가 형성된다.

제 3 실시예에서는 캐패시터부(500)와 ESD 보호부(400) 사이가 이격되며, 이격 공간이 빈 공간인 것을 설명하였다.

하지만, 이에 한정되지 않고, 도 8에 도시된 제 4 실시예와 같이, 캐패시터부(500)와 ESD 보호부(400) 사이의 이격 공간에 연결 블록(700)이 채워지도록 형성될 수 있다.

즉, 제 4 실시예에 따른 감전 보호 컨택터는 전자 기기의 케이스(10)와 전기적으로 접촉되며, 탄성력을 가지는 컨택부(300a), 각각이 컨택부(300a)와 회로 기판(20) 사이에서 폭 방향(좌우 방향)으로 이격 배치되며, 일측면 및 타측면이 케이스(10) 및 회로 기판(20)과 연결되도록 형성된 캐패시터부(500) 및 ESD 보호부(400), 캐패시터부(500)와 ESD 보호부(400) 사이를 연결하도록 형성된 연결 블록(700)을 포함한다. 또한, 컨택부(300a)에 캐패시터부(500), ESD 보호부(400) 및 연결 블록(700)을 접합 또는 체결시키는 결합부(600a)를 포함한다.

여기서, 연결 블록(700)의 일측면은 캐패시터부(500)의 일측면과 접하고, 연결 블록(700)의 타측면은 ESD 보호부(400)의 일측면과 접하도록 형성된다.

이러한, 연결 블록(700)은 절연 재료 예컨대, 소정의 유전율, 예를 들어 10～20000의 유전율을 갖는 유전체 재료로 구성될 수 있다. 또한, 연결 블록은 복수의 유전체 시트가 복수번 적층되어 구성될 수 있다.

이러한 제 4 실시예에 따른 감전 보호 컨택터(1000)에서는 캐패시터부(500), ESD 보호부(400) 및 연결 블록(700)이 컨택부(300a)와 회로 기판(20) 사이에서 폭 방향(좌우 방향)으로 나열 배치되며, 상호 연결된다. 이에, 캐패시터부(500)의 제 1 및 제 2 외부 전극(521, 522)과 ESD 보호부(400)의 제 1 및 제 2 외부 전극(421, 422)이 연결 블록(700)에 의해 절연된다.

상기에서 설명한 제 1 내지 제 4 실시예에서는 캐패시터부(500a, 500b 또는 500) 및 ESD 보호부(400)와 컨택부(300a) 사이에 도전성 접착층으로 이루어진 결합부(600a)가 형성되어, 캐패시터부(500a, 500b 또는 500) 및 ESD 보호부(400)가 컨택부(300a)에 접합되는 것을 설명하였다.

하지만, 이에 한정되지 않고, 캐패시터부(500a, 500b 또는 500) 및 ESD 보호부(400)가 컨택부(300a)에 기계적으로 결합될 수 있으며, 기계적 결합부(600b)는 예컨대 조인트(joint) 일 수 있다.

이하, 도 9 내지 도 20을 참조하여, 본 발명의 제 5 내지 제 7 실시예에 따른 감전 보호 컨택터에 대해 설명한다.

도 9 내지 도 13은 본 발명의 제 5 실시예에 따른 감전 보호 컨택터를 도시한 도면이다. 도 14 내지 도 16은 본 발명의 제 6 실시예에 따른 감전 보호 컨택터를 도시한 도면이다. 도 17 내지 도 20은 본 발명의 제 7 실시예에 따른 감전 보호 컨택터를 도시한 도면이다.

여기서, 도 9는 본 발명의 제 5 실시예에 따른 감전 보호 컨택터를 도시한 입체도, 도 10은 도 9의 A-A'를 따라 절단한 단면도, 도 11은 도 9의 B-B'를 따라 절단한 단면도, 도 12는 도 9의 C-C'를 따라 절단한 단면도이다. 도 13은 제 5 실시예의 변형예를 설명하기 위한 도면이다.

또한, 도 14는 본 발명의 제 6 실시예에 따른 감전 보호 컨택터를 도시한 입체도, 도 15는 도 14의 D-D'를 따라 절단한 단면도, 도 16은 도 9의 C-C'를 따라 절단한 단면단면도이다.

그리고, 도 17은 본 발명의 제 7 실시예에 따른 감전 보호 컨택터를 도시한 입체도, 도 18은 캐패시터부, 연결 블록 및 ESD 보호부의 나열 또는 형성을 설명하기 위하여, 도 17의 감전 보호 컨택터에서, 감전 보호부로부터 결합부가 분리된 상태를 도시한 입체도이다. 도 19는 도 17의 C-C'를 따라 절단한 단면도이다.

도 20은 제 7 실시예의 변형에에 따른 감전 보호 컨택터를 설명하기 위한 단면도이다.

도 9 내지 도 12를 참조하면, 제 5 실시예에 따른 감전 보호 컨택터(1000)는 전자 기기의 케이스(10)와 전기적으로 접촉되며, 탄성력을 가지는 컨택부(300a), 각각이 컨택부(300a)와 회로 기판(20) 사이에 위치하며, 일측면 및 타측면이 케이스(10) 및 회로 기판(20)과 연결된 캐패시터부(500a, 500b) 및 ESD 보호부(400), 컨택부(300a)에 캐패시터부(500a, 500b) 및 ESD 보호부(400)를 기계적 또는 물리적으로 결합시키는 결합부(600a)를 포함한다. 여기서, 캐패시터부(500a, 500b) 및 ESD 보호부(400)는 상호 이격 형성되며, 캐패시터부(500a, 500b)와 ESD 보호부(400) 사이는 빈 공간이다.

즉, 제 5 실시예에 따른 감전 보호 컨택터(1000)는 도 1에 도시된 제 1 실시예와 유사한 캐패시터부(500a, 500b) 및 ESD 보호부(400)를 가지며, 여기에 결합부가 도전성 적층체가 아닌 체결 기능을 가지는 결합부(600b)를 적용한 것이다.

이하에서는 체결 부재를 포함하는 결합부(600b)에 대한 설명을 위해, 컨택부(300a)로 회로 기판(20) 사이에 위치되며 ESD 보호부(400) 및 캐패시터부(500a, 500b)를 포함하는 구성을 "감전 보호부(50)"라 명명한다. 즉, 컨택부(300a)와 회로 기판(20) 사이에는 감전 보호부(50)가 위치되며, 감전 보호부(50)는 ESD 보호부(400) 및 캐패시터부(500a, 500b)를 포함한다.

실시예에 따른 감전 보호부(50)의 전체적 형상은 돌출 영역를 구비하도록 대략 알파벳 "T"자 형상으로 구성되는데, 이는 결합부와의 용이한 체결을 위함이다.

감전 보호부(50)의 전체적 형상 또는 형태 측면에서 감전 보호(50)를 다시 설명하면, 감전 보호부(50)는 X 축 방향(제 1 방향) 및 Y축 방향(제 2 방향)으로 연장 형성된 제 1 영역(A1) 및 제 1 영역(A1)의 하측에 위치되고, 제 1 영역(A1)에 비해 면적이 작도록 X 축 방향(제 1 방향) 및 Y축 방향(제 2 방향)으로 연장 형성된 제 2 영역(A2)을 포함한다.

여기서, 제 1 영역(A1)의 X 축(제 1 방향)과 교차하는 Y 축(제 2 방향)의 길이가 제 2 영역(A2)의 Y 축(제 2 방향)에 비해 길도록 형성되어, 상기 제 1 영역(A1)의 Y 축(제 2 방향)의 끝단이 상기 제 2 영역(A2)에 비해 돌출되도록 형성된다. 즉, 제 1 영역(A1)은 제 2 영역(A2)에 비해 Y 축 방향으로 더 돌출된 돌출 영역(P)을 구비한다. 이때, 제 2 영역(A2)는 제 1 영역(A1)의 하부 중심에 위치하도록 배치되는 것이 바람직하며, 이에 따라 제 1 영역(A1)는 제 2 영역(A2)를 기준으로 Y 축 방향의 양 측으로 돌출 영역(P)이 구비된다. 또한, 제 1 영역(A1)의 X 축(제 1 방향)의 길이와 제 2 영역(A2)의 X 축(제 1 방향)의 길이는 상호 동일할 수 있다.

이에 감전 보호부(50)의 전체 형태는 상술한 제 1 영역(A1) 및 제 2 영역(A2)을 포함하여, 알파벳 "T"자 형태가 된다.

상술한 제 1 영역(A1) 및 제 2 영역(A2) 각각은 캐패시터부(500a, 500b) 및 ESD 보호부(400)가 형성되는 "영역" 또는 "공간" 또는 위치의 의미일 수 있다.

이에, 감전 보호부(50)를 다시 설명하면, 감전 보호부(50)는 상술한 제 1 영역 및 제 2 영역으로 이루어지도록 형성되어, 알파벳 "T"자 형태가 된다.

결합부(600b)는 적어도 제 1 영역(A1)의 돌출 영역(P)을 파지하도록 체결된다.

제 5 실시예에 따른 감전 보호 컨택터(1000)의 제 1 영역(A1) 및 제 2 영역(A2) 각각은 제 1 및 제 2 캐패시터부(500a, 500b)와 ESD 보호부(400)를 포함한다. 다른 말로 설명하면, 제 1 영역(A1) 및 제 2 영역(A2) 각각에 제 1 및 제 2 캐패시터부(500a, 500b)와 ESD 보호부(400)가 형성된다. 이는 제 1 캐패시터부(500a), 제 2 캐패시터부(500b) 및 ESD 보호부(400) 각각이 제 1 영역(A1) 및 제 2 영역(A2) 각각에 별도로 마련된다는 의미는 아니다. 즉, 제 1 캐패시터부(500a)가 제 1 영역(A1) 및 제 2 영역(A2)에 걸쳐 형성되고, 제 2 캐패시터부(500b)가 제 1 영역(A1) 및 제 2 영역(A2)에 걸쳐 형성되며, ESD 보호부(400)가 제 1 영역(A1) 및 제 2 영역(A2)에 걸쳐 형성되며, 제 1 캐패시터부(500a), ESD 보호부(400) 및 제 2 캐패시터부(500b)가 제 1 방향으로 나열 배치된다.

이하, 제 5 실시예에 따른 감전 보호 컨택터에 대해 보다 상세히 설명한다.

제 1 및 제 2 캐패시터부(500a, 500b) 각각은 그 외관의 대략적인 형상이 알파벳 "T"자 형상이 되도록 구성된다. 보다 구체적으로 설명하면, 캐패시터부(500a, 500b)는 적어도 하나의 시트가 적층된 캐패시터 적층체(510), 캐패시터 적층체(510)의 외면에서 케이스(10) 또는 결합부(600b)와 대향하는 외면 및 상기 회로 기판(20)과 대향하는 외면 각각에 형성된 제 1 및 제 2 외부 전극(521, 522), 캐패시터 적층체(510) 내부에서 상기 제 1 및 제 2 외부 전극(521, 522)과 교차하는 방향으로 연장 형성되며, 상기 제 1 및 제 2 외부 전극(521, 522)과 교번하여 연결되도록 나열 형성된 복수의 내부 전극(523, 524)을 포함한다.

도 10을 참조하면, 캐패시터 적층체(510)는 장변 및 단변을 가지는 형상으로, 예컨대, 단변 방향에서 바라본 형상이 알파벳 'T'자 형상일 수 있다. 이하에서는 장변 방향으로 X 축 방향(또는 제 1 방향), 단변 방향으로 Y 축 방향(제 2 방향)이라고 정의한다.

여기서, X축 방향은 다른 말로 하면, 복수의 내부 전극(523, 524)이 나열 배치된 방향이고, Y 축 방향은 상기 X축 방향과 교차 또는 직교하는 방향이다.

상술한 바와 같이, 캐패시터 적층체(510)는 그 전체적인 형상 또는 단변 방향에서 바라본 단면 형성이 알파벳 'T'자 형상이다. 이를 보다 구체적으로 설명하면, 캐패시터 적층체(510)는 상하부로 적층 형성된 캐패시터 상부 적층체(510a)와 캐패시터 하부 적층체(510b)를 포함하며, 캐패시터 상부 적층체(510a)와 캐패시터 하부 적층체(510b)는 X 방향의 길이가 상호 대응 또는 동일 또는 유사하고, 캐패시터 상부 적층체(510a)의 Y 방향의 길이는 캐패시터 하부 적층체(510b)에 비해 크다. 이에, 캐패시터 상부 적층체(510a)와 캐패시터 하부 적층체(510b)가 상하 방향으로 결합된 형상이 대략 알파벳 "T"자 형상이 된다. 즉, 도 10에 도시된 바와 같이, 하부 적층체(520)를 기준으로 상부 적층제(510)가 Y 축 방향의 양 방향으로 더 돌출된 형상이며, 캐패시터 상부 적층체(510a)의 돌출 영역(P)이 결합부(600b)와 체결되는 부분이다.

상기에서는 캐패시터 상부 적층체(510a)와 캐패시터 하부 적층체(510b)를 별도 구성으로 설명하였으나, 캐패시터 적층체(510)는 일체형일 수 있다. 또한, 캐패시터 상부 적층체(510a) 및 캐패시터 하부 적층체(510b) 각각은 유전체, 세라믹 및 배리스터(Varistor) 중 적어도 어느 하나로 이루어진 시트를 복수개 적층하여 형성할 수 있다.

제 1 외부 전극(521)은 캐패시터 상부 적층체(510a)의 상부면 및 측면에 형성되어, 제 1 내부 전극(523)과 연결되고, 제 2 외부 전극(522)은 캐패시터 하부 적층체(510b)의 하부면에 형성되어, 제 2 내부 전극(524)과 연결된다. 이러한 제 1 및 제 2 외부 전극(521, 522)은 도전성의 재료 예컨대, Ag, Ag/Pd, Cu, Pd, Au, Al 중 적어도 하나를 적층체 외면에 인쇄 방법으로 도포하여 형성할 수 있다.

또한, 도 13a에 도시된 바와 같이, 제 1 외부 전극(521) 및 제 2 외부 전극(522) 중 적어도 하나의 외면에 도금층(526a, 526b)이 더 형성될 수 있다. 예를 들어, Ni 도금층 및 Sn 또는 Sn/Ag 도금층이 적층 형성될 수도 있다.

제 1 외부 전극(521)의 외면 및 제 2 외부 전극(522)의 외면에 각기 제 1 및 제 2 도금층(526a, 526b)을 형성한 후, 캐패시터부(500a, 500b)의 상부를 결합부(600b)에 체결되도록 접촉시키고, 캐패시터부(500a, 500b)의 하부를 회로 기판(20)과 접촉시킨다. 그리고, 제 1 도금층(526a) 및 제 2 도금층(526b) 각각을 가열하면, 상기 제 1 및 제 2 도금층(526a, 526b)이 용융되어 결합부(600b) 및 회로 기판(20)과 접합 또는 결합된다.

도 9 및 도 11을 참조하면, ESD 보호부(400)는 그 외관의 대략적인 형상이 알파벳 "T"자 형상이 되도록 구성된다. 보다 구체적으로 설명하면, ESD 보호부(400)는 적어도 하나의 시트가 적층되어 구성된 ESD 적층체(410), ESD 적층체(410)의 외면에서 케이스(10)와 대향하는 외면 및 상기 회로 기판(20)과 대향하는 외면 각각에 형성된 복수의 외부 전극(421, 422), ESD 적층체(410) 내부에서 외부 전극(421, 422)과 교차하는 방향으로 연장 형성되며, 상기 복수의 외부 전극(421, 422)과 교번하여 연결되도록 나열 형성된 복수의 내부 전극(423, 424), 내부 전극(423, 424) 사이에 형성된 ESD 보호층(430)을 포함한다.

도 11을 참조하면, ESD 적층체(410)는 장변 및 단변을 가지는 형상으로, 예컨대, 단변 방향에서 바라본 형상이 알파벳 'T'자 형상일 수 있다. 이하에서는 ESD 보호부(400)의 장변 방향을 X 축 방향(또는 제 1 방향), 단변 방향을 Y 축 방향(제 2 방향)이라고 정의한다.

ESD 보호부(400)의 ESD 적층체(410)는 그 전체적인 형상 또는 단변 방향에서 바라본 단면 형성이 알파벳 'T'자 형상이다. 이를 보다 구체적으로 설명하면, ESD 적층체(410)는 상하부로 적층 형성된 ESD 상부 적층체(410a)와 ESD 하부 적층체(410b)를 포함하며, ESD 상부 적층체(410a)와 ESD 하부 적층체(410b)는 X 방향의 길이가 상호 대응 또는 동일 또는 유사하고, ESD 상부 적층체(410a)의 Y 방향의 길이는 ESD 하부 적층체(410b)에 비해 크다. 이에, ESD 상부 적층체(410a)와 ESD 하부 적층체(410b)가 상하 방향으로 결합된 형상이 대략 알파벳 "T"자 형상이 된다. 즉, 도 9 및 도 11에 도시된 바와 같이, ESD 하부 적층체(410b)를 기준으로 상부 적층제(410a)가 Y 축 방향의 양 방향으로 더 돌출된 형상이며, 캐패시터 상부 적층체(510a)의 돌출 영역(P)이 결합부(600b)와 체결되는 부분이다.

상기에서는 ESD 상부 적층체(410a)와 ESD 하부 적층체(410b)를 별도 구성으로 설명하였으나, ESD 적층체(410)는 일체형일 수 있다. 또한, ESD 상부 적층체(410a) 및 ESD 하부 적층체(410b) 각각은 유전체, 세라믹 및 배리스터(Varistor) 중 적어도 어느 하나로 이루어진 시트를 복수개 적층하여 형성할 수 있다.

제 1 외부 전극(421)은 ESD 상부 적층체(410a)의 상부면 및 측면에 형성되어, 제 1 내부 전극(423)과 연결되고, 제 2 외부 전극(422)은 ESD 하부 적층체(410b)의 하부면에 형성되어, 제 2 내부 전극(424)과 연결된다. 이러한 제 1 및 제 2 외부 전극(421, 422)은 도전성의 재료 예컨대, Ag, Ag/Pd, Cu, Pd, Au, Al 중 적어도 하나를 적층체 외면에 인쇄 방법으로 도포하여 형성할 수 있다.

또한, 도 13b에 도시된 바와 같이, 제 1 외부 전극(421) 및 제 2 외부 전극(422) 중 적어도 하나의 외면에 도금층(426a, 426b)이 더 형성될 수 있다. 예를 들어, Ni 도금층 및 Sn 또는 Sn/Ag 도금층이 적층 형성될 수도 있다.

제 1 외부 전극(421)의 외면 및 제 2 외부 전극(422)의 외면에 각기 제 1 및 제 2 도금층(426a, 426b)을 형성한 후, ESD 보호부(400)의 상부를 결합부(600b)에 체결되도록 접촉시키고, ESD 보호부(400)의 하부를 회로 기판(20)과 접촉시킨다. 그리고, 제 1 도금층(426a) 및 제 2 도금층(426b) 각각을 가열하면, 상기 제 1 및 제 2 도금층(426a, 426b)이 용융되어 결합부(600b) 및 회로 기판(20)과 접합 또는 결합된다.

이상에서 설명한 바와 같이, 제 5 실시예에 따른 감전 보호 컨택터(1000)는 체결 기능을 가지는 결합부(600b)를 포함한다. 즉, 결합부(600b)는 감전 보호부(50)의 상부면과, 하부 적층체(510b, 410b)에 비해 Y 축 방향으로 더 돌출된 상부 적층체(510a, 410a)의 돌출 영역(P)을 파지(把持)할 수 있도록 구성된다.

보다 구체적으로 결합부(600b)를 설명하면, 캐패시터부(500a, 500b) 및 ESD 보호부(400) 각각의 상부 적층체(510a, 410a)의 상부면과 대응 위치되며, 상부 적층체(510a, 410a)의 X 축 및 Y 축 연장 방향과 대응하는 방향으로 연장 형성된 상부 체결 부재(610), 상부 체결 부재(610)의 Y축 방향의 양 단 각각으로부터 하측 방향으로 연장 형성된 측부 체결 부재(620), 측부 체결 부재(620)로부터 Y 축 방향으로 연장 형성되되, 하부 적층체(510b, 410b)에 비해 Y 축 방향으로 돌출된 상부 적층체(510a, 410b)의 하부면과 대응하도록 연장 형성된 하부 체결 부재(630)를 포함한다.

이러한 결합부(600b)는 상술한 바와 같이 감전 보호부(50) 또는 제 1 영역(A1) 돌출 영역(P)을 파지하도록 체결되는데, 상부 체결 부재(610)의 가장자리가 돌출 영역(P)의 상부면, 측부 체결 부재(620)가 돌출 영역(P)의 측면, 하부 체결 부재(630)가 돌출 영역(P)의 하부면과 체결되도록 결합된다.

여기서, 결합부(600b)의 상부 체결 부재(610), 측부 체결 부재(620), 하부 체결 부재(630) 사이에는 빈 공간이 마련되며, 상기 빈 공간에는 감전 보호부(50)의 제 1 영역(A1)이 삽입되도록 수용될 수 있게 구성된다. 이러한 결합부(600b)는 도전성의 재료 예컨대, 구리(Cu)로 형성될 수 있다.

제 5 실시예에서는 한 쌍의 캐패시터부(500a, 500b) 및 ESD 보호부(400)가 상호 이격 형성된다. 이에, 제 5 실시예에 따른 결합부(600B)는 측부 체결 부재(620) 및 하부 체결 부재(630) 각각은 제 1 캐패시터부(500a)와 ESD 보호부(400) 사이의 이격 공간, 제 2 캐패시터부(500B)와 ESD 보호부(400) 사이의 이격 공간이 개방된 형상일 수 있다.

컨택부(300a)는 결합부(600b)와 일체형으로 구성될 수 있다. 예컨대, 컨택부(300a)는 제 1 연장부(310)와 제 3 연장부(330)를 포함하고, 제 3 연장부(330)가 결합부(600b)의 상부 체결 부재(610)와 연결되도록 구성된 일체형일 수 있다. 여기서 컨택부(300a)의 제 2 연장부(320)는 결합부(600b) 또는 결합부(600b)의 상부 체결 부재(610)로 대체될 수 있다.

상술한 바와 같은, 결합부(600b)를 감전 보호부(50)와 체결 시에, 감전 보호부의 제 1 영역(A1) 또는 캐패시터부(500a, 500b) 및 ESD 보호부(400) 각각의 상부 적층체(510a, 410b)를 결합부(600b)의 상부 체결 부재(610), 측부 체결 부재(620), 하부 체결 부재(630) 사이의 공간에 끼워 넣는 방식으로 체결할 수 있다. 이에, 감전 보호부(50) 즉, 캐패시터부(500a, 500b) 및 ESD 보호부(400)는 결합부(600b)에 의해 컨택부(300a) 기계적으로 결합된다.

이렇게 도전성 접착층이 아닌 체결 부재 또는 조인트를 포함하는 결합부(600b)를 이용하여 컨택부(300a)와 캐패시터부(500) 또는 ESD 보호부(400)를 기계적으로 결합시키게 되면, 도전성 접착제를 이용하는 제 1 내지 제 4 실시예에 비해 저항을 낮출 수 있는 효과가 있다.

상술한 제 5 실시예에서는 한 쌍의 캐패시터부(500a, 500b)와 ESD 보호부(400)가 상호 이격 형성되며, 그 이격 공간이 빈 공간인 것을 설명하였다.

하지만, 이에 한정되지 않고, 도 14 내지 도 16에 도시된 제 6 실시예와 같이, 제 1 캐패시터부(500a)와 ESD 보호부(400) 사이 및 제 2 캐패시터부(500b)와 ESD 보호부(400) 사이의 이격 공간을 채우도록 구성되고, 여기에 체결 기능을 가지는 결합부(600b)가 적용될 수 있다.

즉, 제 6 실시예에 따른 감전 보호 컨택터(1000)는 전자 기기의 케이스(10)와 전기적으로 접촉되며, 탄성력을 가지는 컨택부(300a), 각각이 컨택부(300a)와 회로 기판(20) 사이에 위치하며, 일측면 및 타측면이 케이스(10) 및 회로 기판(20)과 연결된 제 1 및 제 2 캐패시터부(500a, 500b) 및 ESD 보호부(400), 제 1 캐패시터부(500a)와 ESD 보호부(400) 사이 및 ESD 보호부(400)와 제 2 캐패시터부(500b) 사이 각각에 연결 블록(700a, 700b), 컨택부(300a)에 캐패시터부(500a, 500b)및 ESD 보호부(400)를 기계적 또는 물리적으로 결합시키는 결합부(600a)를 포함한다.

상술한 제 6 실시예에 따른 감전 보호 컨택터(1000)는 도 6에 도시된 제 2 실시예와 유사한 캐패시터부(500a, 500b), ESD 보호부(400) 및 연결 블록(700a, 700b)를 가지며, 여기에 결합부가 도전성 적층체가 아닌 체결 기능을 가지는 결합부(600b)를 적용한 것이다.

본 실시예에서는 컨택부(300a)와 회로 기판(20) 사이에 위치되는 캐패시터부(500a, 500b), ESD 보호부(400) 및 연결 블록(700a, 700b)을 포함하는 구성을 감전 보호부(50)라 명명한다. 즉, 제 6 실시예에 따른 감전 보호부(50)는 상호 이격 형성된 제 1 및 제 2 캐패시터부(500a, 500b)와, 제 1 캐패시터부(500a)와 제 2 캐패시터부(500b) 사이에 이격 형성된 ESD 보호부(400), 제 1 캐패시터부(500a)와 ESD 보호부(400) 사이에 위치되며, 일측면 및 타측면이 각기 제 1 캐패시터부(500a) 및 ESD 보호부(400)와 연결되도록 형성된 제 1 연결 블록(700a), 제 2 캐패시터부(500b)와 ESD 보호부(400) 사이에 위치되며, 일측면 및 타측면이 각기 제 2 캐패시터부(500b) 및 ESD 보호부(400)와 연결되도록 형성된 제 2 연결 블록(700b)을 포함한다.

즉, 제 6 실시예에 따른 제 1 영역(A1) 및 제 2 영역(A2) 각각은 제 1 및 제 2 캐패시터부(500a, 500b)와, ESD 보호부(400)와, 제 1 및 제 2 연결 블록(700a, 700b)를 포함한다. 다른 말로 하면, 제 1 영역(A1) 및 제 2 영역(A2) 각각에 제 1 및 제 2 캐패시터부(500a, 500b)와 ESD 보호부(400)와, 제 1 및 제 2 연결 블록(700a, 700b)이 형성된다. 즉, 제 1 캐패시터부(500a)가 제 1 영역(A1) 및 제 2 영역(A2)에 걸쳐 형성되고, 제 2 캐패시터부(500b)가 제 1 영역(A1) 및 제 2 영역(A2)에 걸쳐 형성되며, ESD 보호부(400)가 제 1 영역(A1) 및 제 2 영역(A2)에 걸쳐 형성된다. 제 1 연결 블록(700a)이 제 1 영역(A1) 및 제 2 영역(A2)에 걸쳐 형성되고, 제 2 연결 블록(700b)이 제 1 영역(A1) 및 제 2 영역(A2)에 걸쳐 형성되다. 그리고, 제 1 캐패시터부(500a), 제 1 연결 블록(700a), ESD 보호부(400), 제 2 연결 블록(700b) 및 제 2 캐패시터부(500b)가 제 1 방향으로 나열 배치된다.

이를 다른 말로 하면, 제 1 및 제 2 캐패시터부(500a, 500b), ESD 보호부(400), 제 1 및 제 2 연결 블록(700a, 700b) 각각의 전체적인 형상이 알파벳 "T"자 형상이며, 상기 제 1 및 제 2 캐패시터부(500a, 500b), ESD 보호부, 제 1 및 제 2 연결 블록(700a, 700b)이 연결된 전체적 형상이 알파벳 "T"자 형상이다.

결합부(600b)는 한 쌍의 캐패시터부(500a, 500b)의 상부, 측부와, Y축 방향으로 돌출된 돌출 영역(P)와, ESD 보호부(400)의 상부, 측부와, Y축 방향으로 돌출된 돌출 영역(P)을 파지(把持)할 수 있도록 구성된다.

즉, 결합부(600b)의 상부 체결 부재(610)는 한 쌍의 캐패시터부(500), ESD 보호부(400), 제 1 및 제 2 연결 블록(700a, 700b) 각각에서 돌출 영역(P)에 대응하는 상부, 측부 체결 부재(620)는 돌출 영역(P)에 대응하는 측부, 하부 체결 부재(630)는 돌출 영역(P)에 대응하는 하부와 체결된다.

이를 다른 말로하면, 결합부(600b)는 감전 보호부(50)의 돌출 영역(P)을 파지하도록 체결되는데, 상부 체결 부재(610)의 가장자리가 돌출 영역(P)의 상부면, 측부 체결 부재(620)가 돌출 영역(P)의 측면, 하부 체결 부재(630)가 돌출 영역(P)의 하부면과 체결되도록 결합된다.

상술한 제 5 실시예 및 제 6 실시예에 따른 감전 보호 컨택터에서는 체결 기능을 가지는 결합부(600b)의 적용을 위하여, 캐패시터부(500a, 500b) 및 ESD 보호부(400) 각각이 알파벳 "T"자 형상으로 제조되는 것을 설명하였다.

하지만, 이에 한정되지 않고, 도 17 내지 도 19에 도시된 제 7 실시예와 같이, 캐패시터부(500a, 500b) 및 ESD 보호부(400)의 하측에 Y축 방향의 길이가 상대적으로 짧은 연결부(800)를 더 형성하여, "T"자 형상으로 구성할 수 있다.

즉, 제 7 실시예에 따른 감전 보호 컨택터(1000)는 전자 기기의 케이스(10)와 전기적으로 접촉되며, 탄성력을 가지는 컨택부(300a), 컨택부(300a)와 회로 기판(20) 사이에서 폭 방향(좌우 방향)으로 이격 배치되며, 일측면 및 타측면이 케이스(10) 및 회로 기판(20)과 연결되도록 형성된 제 1 및 제 2 캐패시터부(500a, 500b), 제 1 캐패시터부(500a)와 제 2 캐패시터부(500b) 사이에서 제 1 및 제 2 캐패시터부(500a, 500b)와 이격 배치되며, 일측면 및 타측면이 케이스(10) 및 회로 기판(20)과 연결되도록 형성된 ESD 보호부(400), 제 1 캐패시터부(500a)와 ESD 보호부(400) 사이를 연결하도록 형성된 제 1 연결 블록(700a), 제 1 캐패시터부(500a)와 ESD 보호부(400) 사이를 연결하도록 형성된 제 2 연결 블록(700b), 캐패시터부(500a, 500b), ESD 보호부(400), 제 1 및 제 2 연결 블록(700a, 700b)과 회로 기판(20) 사이에 위치되어, 일측면이 캐패시터부(500a, 500b), ESD 보호부(400), 제 1 및 제 2 연결 블록(700a, 700b)와 연결되고, 타측면이 회로 기판(20)과 연결되도록 형성된 연결부(800)를 포함한다. 그리고, 캐패시터부(500a, 500b), ESD 보호부(400), 제 1 및 제 2 연결 블록(700a, 700b)를 컨택부에 기계적으로 결합시키는 결합부(600b)를 포함한다.

즉, 제 7 실시예에 따른 감전 보호 컨택터(1000)는 도 6에 도시된 제 2 실시예에 따른 감전 보호 컨택터(1000)에서 연결부(800)가 추가 구성되며, 도전성 접착제로 이루어진 결합부(600a)가 제거되고, 기계적 결합 수단인 결합부(600b)가 설치된다.

본 실시예에서는 컨택부(300a)와 회로 기판(20) 사이에 위치되는 캐패시터부(500a, 500b), ESD 보호부(400), 연결 블록(700a, 700b) 및 연결부(800)를 포함하는 구성을 감전 보호부(50)라 명명한다. 즉, 제 7 실시예에 따른 감전 보호부(50)는 상호 이격 형성된 제 1 및 제 2 캐패시터부(500a, 500b)와, 제 1 캐패시터부와 제 2 캐패시터 사이에 이격 형성된 ESD 보호부(400)와, 제 1 캐패시터부(500a)와 ESD 보호부(400) 사이에 위치되며, 일측면 및 타측면이 각기 제 1 캐패시터부(500a) 및 ESD 보호부(400)와 연결되도록 형성된 제 1 연결 블록(700a)과, 제 2 캐패시터부(500b)와 ESD 보호부(400) 사이에 위치되며, 일측면 및 타측면이 각기 제 2 캐패시터부(500b) 및 ESD 보호부(400)와 연결되도록 형성된 제 2 연결 블록(700b)와, 제 1 캐패시터부(500a), 제 1 연결 블록(700a), ESD 보호부(400), 제 2 연결 블록(700b) 및 제 2 캐패시터부(500b)의 하부에 연결된 연결부(800)를 포함한다.

실시예에 따른 감전 보호부(50)의 전체적 형상은 돌출 영역를 구비하도록 대략 알파벳 "T"자 형상으로 구성된다.

즉, 제 7 실시예에 따른 제 1 영역(A1)은 제 1 및 제 2 캐패시터부(500a, 500b)와, ESD 보호부(400)와, 제 1 및 제 2 연결 블록(700a, 700b)를 포함한다. 다른 말로 하면, 제 1 영역(A1)에 제 1 및 제 2 캐패시터부(500a, 500b)와 ESD 보호부(400)와, 제 1 및 제 2 연결 블록(700a, 700b)이 형성된다. 그리고, 제 1 캐패시터부(500a), 제 1 연결 블록(700a), ESD 보호부(400), 제 2 연결 블록(700b) 및 제 2 캐패시터부(500b)가 제 1 방향으로 나열 배치된다.

그리고, 제 2 영역(A2)에 연결부(800)가 형성된다.

상술한 감전 보호부의 형상에 대해 다시 설명하면, 제 1 및 제 2 캐패시터부(500a, 500b), ESD 보호부(400), 제 1 및 제 2 연결 블록(700a, 700b)의 하부에 연결부(800)가 연결된 전체적인 형상이 알파벳 "T"자 형상이다. 이를 위해, 연결부(800)의 Y 축 방향의 길이가 제 1 캐패시터부(500a), 제 1 연결 블록(700a), ESD 보호부(400), 제 2 연결 블록(700b) 및 제 2 캐패시터부(500b) 순으로 나열되어 상호 연결된 상태에서 Y축 방향의 길이에 비해 짧도록 한다. 이에, 지지부(800)의 Y 축 방향의 양 측방향으로 돌출 영역(P)이 마련된다.

결합부(600b)는 제 1 캐패시터부(500a), 제 1 연결 블록(700a), ESD 보호부(400), 제 2 연결 블록(700b) 및 제 2 캐패시터부(500b) 각각의 상부 및 측부와, Y축 방향으로 돌출된 돌출 영역(P)을 파지(把持)할 수 있도록 구성된다. 즉, 결합부(600b)는 감전 보호부(50)의 돌출 영역(P)을 파지하도록 체결되는데, 상부 체결 부재(610)의 가장자리가 돌출 영역(P)의 상부면, 측부 체결 부재(620)가 돌출 영역(P)의 측면, 하부 체결 부재(630)가 돌출 영역(P)의 하부면과 체결되도록 결합된다.

연결부(800)는 캐패시터부(500a, 500b), ESD 보호부(400), 제 1 및 제 2 연결 블록(700a, 700b)의 하부에서 좌우 방향으로 연장 형성된 연결 부재(810), 연결 부재(810)에 형성되며, 제 1 및 제 2 캐패시터부(500a, 500b)와 회로 기판(20)을 전기적으로 연결하도록 형성된 연결 전극(이하, 제 1 및 제 2 캐패시터 연결 전극(820a, 820b)), 연결 부재(810)에 형성되며, ESD 보호부(400)와 회로 기판(20)을 전기적으로 연결하도록 형성된 연결 전극(이하, ESD 연결 전극(830))을 포함한다.

연결 부재(810)는 절연 재료 예컨대, 소정의 유전율, 예를 들어 10～20000의 유전율을 갖는 유전체 재료 또는 배리스터(Varistor) 중 어느 하나로 구성될 수 있다. 또한, 적층체 복수의 유전체 시트가 복수번 적층되어 구성될 수 있다.

그리고 연결부(800)의 연결 부재(810)의 좌우 방향의 길이는 제 1 캐패시터부(500a), 제 1 연결 블록(700a), ESD 보호부(400), 제 2 연결 블록(700b), 제 2 캐패시터부(500b)가 일 방향으로 나열되어 상호 연결된 길이에 비해 짧도록 형성되는 것이 바람직하다.

또한, 연결부(800)의 연결 부재(810)가 제 1 캐패시터부(500a), 제 1 연결 블록(700a), ESD 보호부(400), 제 2 연결 블록(700b), 제 2 캐패시터부(500b) 하부에 위치할 때, 상기 연결부(800)의 연결 부재(810)의 양 측 방향으로 제 1 캐패시터부(500a) 및 제 2 캐패시터부(500b)가 돌출 되도록 형성한다.

제 1 캐패시터 전극(820a)은 제 1 캐패시터부(500a)와 회로 기판(20)을 연결하는 전극으로서, 연결 부재(810) 내에서 상하 방향으로 연장 형성되며, 일단이 제 1 캐패시터부(500a)의 제 2 외부 전극(522)과 연결된 제 1 연결 전극(821a) 및 연결 부재(810)의 하면에서 제 1 연결 전극(821a) 및 회로 기판(20)과 연결되도록 형성된 제 2 연결 전극(822a)을 포함한다.

또한, 제 2 캐패시터 전극(820b)은 제 2 캐패시터부(500b)와 회로 기판(20)을 연결하는 전극으로서, 연결 부재(810) 내에서 상하 방향으로 연장 형성되며, 일단이 제 2 캐패시터부(500b)의 제 2 외부 전극(522)과 연결된 제 1 연결 전극(821b) 및 연결 부재(810)의 하면에서 제 1 연결 전극(821b) 및 회로 기판(20)과 연결되도록 형성된 제 2 연결 전극(822b)을 포함한다.

ESD 연결 전극(830)은 ESD 보호부(400)와 회로 기판(20)을 연결하는 전극으로서, 연결 부재(810) 내에서 상하 방향으로 연장 형성되며, 일단이 ESD 보호부(400)의 제 2 외부 전극(422)과 연결된 제 1 연결 전극(831) 및 연결 부재(810)의 하면에서 제 1 연결 전극(831) 및 회로 기판(20)과 연결되도록 형성된 제 2 연결 전극(832)을 포함한다.

이러한 연결부(800)에서, 연결 부재(810) 내에서 제 1 및 제 2 캐패시터 연결 전극(820a, 820b) 각각의 제 1 연결 전극(821a, 821b)과, ESD 연결 전극(830)의 제 1 연결 전극(831)은 연결 부재(810)의 폭 방향으로 상호 이격 형성된다.

또한, 제 1 및 제 2 캐패시터 연결 전극(820a, 820b) 각각의 제 2 연결 전극(822a, 822b)과, ESD 연결 전극(830)의 제 2 연결 전극(832)은 연결 부재(810)의 폭 방향으로 상호 이격 형성된다.

제 1 및 제 2 캐패시터 연결 전극(820a, 820b) 각각의 제 1 및 제 2 연결 전극(821a, 821b, 822a, 822b), ESD 연결 전극(830)의 제 1 및 제 2 연결 전극(831, 32)은 Ag, Ag/Pd, Cu, Pd, Au, Al 중 적어도 하나로 형성될 수 있다.

결합부(600b)는 도전성의 재료로 예컨대, 구리(Cu)로 형성될 수 있다. 이에, 컨택부(300a)로 유입된 외부의 통신 신호는 도전체인 결합부(600b)를 통해 제 1 캐패시터부(500a) 및 제 2 캐패시터부(500b)를 통과하여, 연결부(800)의 제 1 및 제 2 캐패시터 연결 전극(820a, 820b)을 통해 회로 기판으로 입력된다.

또한, 외부로부터 케이스(10) 및 컨택부(300a)를 통해 유입된 방전 개시 전압 이상의 과전압 또는 ESD 전압에 의한 전류는 ESD 보호부(400) 및 ESD 연결 전극(830)를 통해 접지부로 바이패스 된다. 회로 기판(10)의 내부 회로를 통해 유입되는 감전 전압은 ESD 보호부에 의해 차단된다.

상술한 제 7 실시예에서는 2개의 캐패시터부(500a, 500b)와 하나의 ESD 보호부(400), 제 1 및 제 2 연결 블록(700a, 700b)의 하부에 연결부(800)가 형성되는 경우를 설명하였다.

하지만, 이에 한정되지 않고, 하나의 캐패시터부(500)와 하나의 ESD 보호부(400)의 하부에 연결부가 형성될 수 있다.

예를 들어, 도 20에 도시된 제 7 실시예의 제 1 변형예와 같이, 하나의 캐패시터부(500)와 하나의 ESD 보호부(400)를 구비할 수 있으며, ESD 보호부(400)가 컨택부(300a)와 회로 기판(20) 사이에서 일측에 위치하도록 또는 일측에 치우치도록 형성될 수 있다. 즉, 컨택부(300a)와 회로 기판(20) 사이에서 ESD 보호부(400)가 일측에 위치하도록 형성되며, 캐패시터부(500)는 타측으로부터 ESD 보호부(400)가 위치한 방향으로 연장 형성된다. 이때, 캐패시터부(500)와 ESD 보호부(400) 사이에는 연결 블록(700)이 형성되어, 캐패시터부(500) 및 ESD 보호부(400)와 각기 연결된다.

연결부(800)는 캐패시터부(500), ESD 보호부(400), 연결 블록(700)의 하부에서 좌우 방향으로 연장 형성된 연결 부재(810), 연결 부재(810)에 형성되며, 캐패시터부(500)와 회로 기판(20)을 전기적으로 연결하도록 형성된 연결 전극(이하, 캐패시터 연결 전극(820)), 연결 부재(810)에 형성되며, ESD 보호부(400)와 회로 기판(20)을 전기적으로 연결하도록 형성된 연결 전극(이하, ESD 연결 전극(830))을 포함한다.

캐패시터 전극(820)은 캐패시터부(500)와 회로 기판(20)을 연결하는 전극으로서, 연결 부재(810) 내에서 상하 방향으로 연장 형성되며, 일단이 캐패시터부(500)의 제 2 외부 전극(522)과 연결된 제 1 연결 전극(821) 및 연결 부재(810)의 하면에서 제 1 연결 전극(821) 및 회로 기판(20)과 연결되도록 형성된 제 2 연결 전극(822)을 포함한다.

이러한 연결부(800)에서는 연결 부재(810) 내에서 캐패시터 연결 전극(820)의 제 1 연결 전극(821)과, ESD 연결 전극(830)의 제 1 연결 전극(831)이 연결 부재(810)의 폭 방향으로 상호 이격 형성된다. 또한, 캐패시터 연결 전극(820)의 제 2 연결 전극(822)과, ESD 연결 전극(830)의 제 2 연결 전극(832)은 연결 부재(810)의 폭 방향으로 상호 이격 형성된다.

제 7 실시에의 제 1 변형예에 의하면, 컨택부(300a)로 유입된 외부의 통신 신호는 도전체인 결합부(600b)를 통해 캐패시터부(500)를 통과하여, 연결부(800)의 캐패시터 연결 전극(820)을 통해 회로 기판(20)으로 입력된다.

또한, 외부로부터 케이스(10) 및 컨택부(300a)를 통해 유입된 방전 개시 전압 이상의 과전압 또는 ESD 전압에 의한 전류는 ESD 보호부(400) 및 ESD 연결 전극(830)를 통해 접지부로 바이패스 된다. 회로 기판(10)의 내부 회로를 통해 유입되는 감전 전압은 ESD 보호부(400)에 의해 차단된다.

상술한 제 7 실시예의 제 1 변형예에서는 제 1 영역(A1)에 케패시터부(500) 및 ESD 보호부(400)가 형성되고, 제 2 영역(A2)에 연결부(800)가 형성되는 것을 설명하였다.

하지만, 이에 한정되지 않고, 도 21에 도시된 제 7 실시예의 제 2 변형예와 같이, 제 1 영역(A1)에 연결부(800)가 형성되고, 제 2 영역(A2)에 ESD 보호부(400) 및 캐패시터부(500)가 형성될 수 있다.

상술한 제 5 및 제 6 실시예에서는 제 1 영역 및 제 2 영역에 걸쳐 모두 캐패시터부 및 ESD 보호부가 형성되며, 제 7 실시예에서는 제 1 영역에 캐패시터부 및 ESD 보호부가 형성되고, 제 2 영역에 연결부가 형성되는 것을 설명하였다.

하지만, 이에 한정되지 않고, 캐패시터부 및 ESD 보호부는 제 1 영역 및 제 2 영역 중 적어도 하나에 형성될 수 있으며, 이때 그 형성 위치가 좌우 방향(또는 폭 방향)으로 중첩되지 않도록 형성된다.

예를 들어, 도 22에 도시된 제 8 실시예와 같이, ESD 보호부(400)가 제 1 영역(A1)에, 캐패시터부(500)가 제 2 영역(A2)에 위치하도록 형성되고, ESD 보호부(400)와 캐패시터부(500)과 좌우 폭 방향(예컨대 X 축 방향)의 형성 위치가 중첩되지 않도록 형성된다. 예를 들어, 제 1 영역(A1)의 우측에 치우치도록 ESD 보호부(400)가 형성되고, 제 2 영역(A2)에서 좌측에 치우치도록 캐패시터부(500)가 형성된다. 그리고, 제 1 영역(A1)에서 ESD 보호부(400)의 일측에 연결되고, 제 2 영역(A2)에 형성된 캐패시터부(500)와 전기적으로 연결되도록 제 1 연결부(900a)가 형성되고, 제 2 영역(A2)에서 캐패시터부(500)의 일측에 연결되고, 제 1 영역(A1)에 형성된 ESD 보호부(400)와 전기적으로 연결되도록 제 2 연결부(900b)가 형성된다.

제 1 연결부(900a)는 ESD 적층체(410)의 측방향에서 상기 ESD 적층체(410)와 연결되며, 하측에 위치된 캐패시터부(500)와 대응 위치하도록 형성된 제 1 연결 부재(910a), 제 1 연결 부재(910a)의 상부면에서 컨택부와 전기적으로 연결되도록 형성된 제 1 연결 전극(이하, 제 1 캐패시터 연결 전극(921a)), 제 1 연결 부재(910a) 내에서 일단이 제 1 캐패시터 연결 전극(921a)과 연결되고, 타단이 캐패시터부(500)의 제 1 외부 전극(521)과 연결되도록 형성된 제 2 연결 전극(이하, 제 2 캐패시터 연결 전극(922a))을 포함한다. 여기서 제 1 캐패시터 연결 전극(921a)은 ESD 보호부(400)의 제 1 외부 전극(421)과 이격되도록 형성된다.

또한, 제 2 연결부(900b)는 캐패시터 적층체(510)의 측방향에서 상기 캐패시터 적층체(510)와 연결되며, 상측에 위치된 ESD 보호부(400)와 대응 위치하도록 형성된 제 2 연결 부재(910b), 제 2 연결 부재(910b) 내에서 일단이 ESD 보호부(400)의 제 2 외부 전극(422)과 연결되도록 형성된 제 1 연결 전극(이하, 제 1 ESD 연결 전극(921b)), 제 2 연결 부재(910b) 하부면에서 일단이 제 1 ESD 연결 전극(921b)과 연결되고, 타단이 회로 기판(20)과 연결되도록 형성된 제 2 연결 전극(이하, 제 2 ESD 연결 전극(922b))을 포함한다. 여기서, 제 2 ESD 연결 전극(922b)은 캐패시터부(500)의 제 2 외부 전극(522)과 이격되도록 형성되며, 회로 기판(20)의 접지부와 대응 위치하도록 형성된다.

제 1 및 제 2 연결 부재(910a, 910b)는 복수의 절연 시트가 적층된 구성일 수 있으며, 절연 시트는 소정의 유전율, 예를 들어 10～20000의 유전율을 갖는 유전체 시트일 수 있다.

이렇게, 제 1 영역(A1)에서 상호 연결되도록 형성된 ESD 보호부(400) 및 제 1 연결부(900a)의 제 2 방향의 길이는 제 2 영역(A2)에서 상호 연결되도록 형성된 캐패시터부(500) 및 제 2 연결부(900b)의 제 2 방향의 길이에 비해 짧으며, 전체적인 외관 형상이 영어 알파벳 'T'자 형상이다.

이러한 제 8 실시예에 따른 감전 보호 컨택터에 의하면, 회로 기판(20)으로부터 전달되는 감전 전압은 제 2 연결부(900b)를 통해 ESD 보호부(400)로 전달되어 차단된다. 또한, 외부로부터 케이스(또는 전도체)와 컨택부(300a)를 통해 유입되는 방전 개시 전압 이상의 과전압 또는 정전기 전압에 의한 전류는 ESD 보호부(400) 및 제 2 연결부(900b)를 통해 접지부로 바이패스 된다.

상기에서는 ESD 보호부(400) 및 캐패시터부(500)와 별도로 제 1 및 제 2 연결부(900a, 900b)가 형성되는 것을 설명하였다. 하지만, 이에 한정되지 않고, ESD 적층체(410) 내에 제 1 및 제 2 캐패시터 연결 전극(921a, 922b)이 형성되고, 캐패시터 적층체(510) 내에 제 1 및 제 2 ESD 연결 전극(921b, 922b)이 형성될 수 있다(미도시).

이때, ESD 보호부(400)에서 제 1 및 제 2 내부 전극(423, 424) 사이에 ESD 보호층(430)이 형성된 ESD 보호 영역과, 캐패시터부(500)의 캐패시터(C)의 형성 위치가 좌우 방향 예컨대, X 방향 형성 위치가 중첩되지 않도록 형성된다. 예컨대, ESD 보호부(400)의 ESD 보호 영역이 제 1 영역(A1)의 우측에, 캐패시터(C)가 제 2 영역(A2)의 좌측으로 치우치도록 형성될 수 있다.

이는, ESD 보호부(400) 형성시에 ESD 적층체(410) 내부의 중심을 기준으로 우측에 제 1 및 제 2 내부 전극(423, 424)과 ESD 보호층(430)을 형성하고, ESD 적층체(410) 외면에 제 1 및 제 2 내부 전극(423, 424)과 연결되도록 제 1 및 제 2 외부 전극(421, 422)을 형성함으로써 구현될 수 있다. 그리고, 캐패시터부(500)는 캐패시터 적층체(510) 내부의 중심을 기준으로 우측에 제 1 및 제 2 내부 전극(523, 524)을 형성하고, 캐패시터 적층체(510) 외면에 제 1 및 제 2 내부 전극(523,524)과 연결되도록 제 1 및 제 2 외부 전극(521, 522)을 형성함으로써 구현될 수 있다.

그리고, 제 1 영역(A1)에 형성된 ESD 적층체(410)에서 제 2 영역(A2)에 형성된 캐패시터부(500)와 전기적으로 연결되도록 제 1 및 제 2 캐패시터 연결 전극(921a, 922a)이 형성된다. 또한, 제 2 영역(A2)에 형성된 캐패시터 적층체(510)에 제 1 영역(A1)에 형성된 ESD 보호부(400)와 전기적으로 연결되도록 제 1 및 제 2 ESD 연결 전극(921b, 921b)이 형성된다.

따라서, 외부로부터 입력되는 안테나 신호는 ESD 적층체(410)에 형성된 제 1 및 제 2 캐패시터 연결 전극(921a, 922a)을 통해 캐패시터부(500)로 전달되어 회로 기판(20)으로 입력된다. 그리고, 회로 기판(20)으로부터 전달되는 감전 전압은 캐패시터 적층체(510)에 형성된 제 1 및 제 2 ESD 연결 전극(921b, 922b)을 통해 ESD 보호부(400)로 전달되어 차단된다. 또한, 외부로부터 케이스(또는 전도체)와 컨택부(300a)를 통해 유입되는 방전 개시 전압 이상의 과전압 또는 정전기 전압에 의한 전류는 ESD 보호부(400) 및 캐패시터 적층체(510)에 형성된 제 1 및 제 2 ESD 연결 전극(921b, 922b)을 통해 접지부로 바이패스 된다.

상기에서는 제 1 영역(A1)에 ESD 보호부(400)가 형성되고, 제 2 영역(A2)에 캐패시터부(500)가 형성되는 것을 설명하였다. 하지만, 이에 한정되지 않고, 반대로 도 23에 도시된 제 8 실시예의 변형예와 같이, 제 1 영역(A1)에 캐패시터부(500)가 형성되고, 제 2 영역(A2)에 ESD 보호부(400)가 형성될 수 있다.

또한, 제 1 영역(A1)에서 캐패시터부(500)의 일측과 연결되며, 제 2 영역(A2)에 형성된 ESD 보호부(400)와 전기적으로 연결되도록 제 1 연결부(900a)가 형성되고, 제 2 영역(A2)에서 ESD 보호부(400)의 일측과 연결되며, 제 1 영역(A1)에 형성된 캐패시터부(400)와 전기적으로 연결되도록 제 2 연결부(900b)가 형성된다. 여기서 제 1 연결부(900a)의 제 1 및 제 2 연결 전극(922a, 922b)은 ESD 연결 전극이며, 제 2 연결부(900b)의 제 1 및 제 2 연결 전극(921b, 922b)은 캐패시터 연결 전극이다.

상술한 제 8 실시예 및 제 8 실시예의 변형예에서는 하나의 캐패시터부와 ESD 보호부가 형성되는 것을 설명하였다. 하지만, 이에 한정되지 않고, ESD 보호부 및 캐패시터부 각각이 제 1 영역 및 제 2 영역 중 적어도 하나에 복수개로 마련될 수 있다.

상술한 바와 같이, 본 발명의 실시예들에 따른 감전 보호 컨택터(1000)는 캐패시터부(500a, 500b) 및 ESD 보호부(400)가 같은 높이 또는 동일 평면 상에 형성된다. 즉, 실시예에 따른 ESD 보호부(500a, 500b)와 캐패시터부(400)는 상하 방향으로 나열 배치되지 되어 폭 방향 위치가 중첩되는 것이 아니라, 컨택부(300a)와 회로 기판(20) 사이에서 폭 방향으로 나열되도록 상호 이격 배치되어, 폭 방향 위치가 중첩되지 않도록 형성한다.

이렇게 형성된 ESD 보호부(400)는 ESD 전압에 의한 전류는 접지부로 바이패스시켜, 정전기에 의한 내부 회로의 파손을 방지할 수 있고, 감전전압 또는 항복 전압 이하에서 전류는 차단시켜, 사용자의 감전을 방지할 수 있다.

또한, 외부로부터 유입되는 통신 신호가 캐패시터부(500a, 500b 또는 500)로 수신 또는 통과함에 따라, 신호의 감쇄를 줄이거나 최소화할 수 있다.

그리고, 캐패시터부(500a, 500b 또는 500)와 ESD 보호부(400)를 별도로 마련하고, 이들 각각을 전도체와 회로 기판 사이에 위치하도록 형성하므로, 제조가 간단하고 쉬운 장점이 있다. 즉, 하나의 소자 내에 캐패시터부(500a, 500b 또는 500) 및 ESD 보호부를 함께 형성하여, 캐패시터부(500a, 500b 또는 500) 및 ESD 보호부(400)가 중첩되도록 형성하는 것에 비해, 제조 공정이 단순하다. 따라서, 제조 시간의 절감되는 효과가 있다.

10: 케이스 20: 회로 기판
300a, 300b: 컨택부 400: ESD 보호부
500, 500a, 500b: 캐패시터부 600a, 600b: 결합부
700, 700a, 700b: 연결 블록 800: 연결부
820, 820a, 820b: 캐패시터 연결 전극
830: ESD 연결 전극
821a, 821b 831: 제 1 연결 전극
822a, 822b 832: 제 2 연결 전극

Claims

전자 기기의 전도체에 접촉되며, 탄성력을 가지는 컨택부;
상기 컨택부와 상기 컨택부로부터 이격 배치된 회로 기판 사이에 위치하는 ESD 보호부; 및
상기 컨택부와 회로 기판 사이에서, 상기 ESD 보호부의 측 방향에 위치되는 캐패시터부;
를 포함하는 감전 보호 컨택터.
청구항 1에 있어서,
상기 캐패시터부 및 ESD 보호부 각각의 일측은 상기 컨택부에 연결되고, 타측은 상기 회로 기판에 연결된 감전 보호 컨택터.
청구항 2에 있어서,
상기 캐패시터부는 서로 마주보는 내부 전극을 구비하는 캐패시터를 포함하고, 상기 캐패시터는 ESD 보호부와 중첩되지 않는 감전 보호 컨택터.
청구항 3에 있어서,
상기 캐패시터부와 상기 ESD 보호부는 같은 높이에 형성된 감전 보호 컨택터.
청구항 4에 있어서,
상기 캐패시터부는 상기 ESD 보호부의 일측 및 타측에 각기 위치된 복수의 캐패시터부를 포함하고,
상기 복수의 캐패시터부 사이에 적어도 하나의 ESD 보호보가 형성되며,
상기 복수의 캐패시터부와 상기 ESD 보호부가 동일 평면 상에 형성된 감전 보호 컨택터.
청구항 4에 있어서,
상기 ESD 보호부는 상기 컨택부와 회로 기판 사이의 폭 방향에서 일측에 위치하도록 형성되고,
상기 캐패시터부는 타측에 형성된 감전 보호 컨택터.
청구항 2에 있어서,
상기 캐패시터부와 상기 ESD 보호부가 상호 이격 형성되며, 이격 공간은 빈 공간인 감전 보호 컨택터.
청구항 2에 있어서,
상기 캐패시터부와 상기 ESD 보호부가 상호 이격 형성되며, 이격 공간에 연결 블록이 형성되며,
상기 연결 블록은 상기 캐패시터부 및 ESD 보호부와 연결되도록 형성된 감전 보호 컨택터.
청구항 8에 있어서,
상기 연결 블록은 유전체, 세라믹 및 배리스터(Varistor) 중 적어도 어느 하나를 포함하는 감전 보호 컨택터.
청구항 1에 있어서,
상기 캐패시터부 및 ESD 보호부와 상기 회로 기판 사이에 형성된 연결부를 포함하며,
상기 연결부의 일측면은 상기 회로 기판과 연결되고,
상기 연결부는 유전체, 세라믹 및 배리스터(Varistor) 중 적어도 어느 하나를 포함하는 감전 보호 컨택터.
청구항 1 내지 청구항 10 중 어느 한 항에 있어서,
상기 ESD 보호부는 방전 물질을 포함하는 서프레서(suppressor) 타입 및 배리스터(Varistor) 타입 중 적어도 어느 하나인 감전 보호 컨택터.
청구항 1 내지 청구항 10 중 어느 한 항에 있어서,
상기 캐패시터부 및 ESD 보호부를 상기 컨택부에 결합시키며, 도전성 물질을 포함하는 결합부를 포함하는 감전 보호 컨택터.
청구항 12에 있어서,
상기 결합부는 도전성의 접합제를 포함하며, 상기 캐패시터부 및 ESD 보호부와 상기 컨택부 사이에 위치되어, 상기 캐패시터부 및 ESD 보호부를 상기 컨택부에 접합시키는 감전 보호 컨택터.
청구항 12에 있어서,
상기 결합부는 캐패시터부 및 ESD 보호부 중 적어도 하나 및 상기 컨택부와 체결되어, 상기 캐패시터부 및 ESD 보호부를 상기 컨택부에 기계적으로 결합시키는 체결 부재를 포함하고,
상기 체결 부재를 포함하는 상기 결합부는 상기 캐패시터부 및 ESD 보호부와 전기적으로 연결되도록 설치된 감전 보호 컨택터.
전자 기기의 전도체에 접촉되며, 탄성력을 가지는 컨택부;
각각이 상기 컨택부와 상기 컨택부로부터 이격 배치된 회로 기판 사이에 위치하며, 각각의 일측이 상기 컨택부와 전기적으로 연결되고, 타측이 상기 회로 기판과 전기적으로 연결된 캐패시터부와, 내부 전극이 마련된 ESD 보호부를 구비하는 감전 보호부;
상기 컨택부에 연결되고, 상기 감전 보호부의 적어도 일부를 파지하여 상기 컨택부에 결합시키며, 도전성 물질을 포함하는 결합부;
를 포함하는 감전 보호 컨택터.
청구항 15에 있어서,
상기 감전 보호부 형태는
제 1 방향으로 연장 형성된 제 1 영역과, 상기 제 1 영역과 대응하도록 상기 제 1 방향으로 연장 형성되며, 상기 제 1 영역의 하측에 위치된 영역인 제 2 영역으로 이루어지고,
상기 제 1 영역의 제 1 방향과 교차하는 제 2 방향의 길이가 상기 제 2 영역의 제 2 방향에 비해 길도록 형성되어, 상기 제 1 영역의 제 2 방향 양 가장자리가 상기 제 2 영역에 비해 돌출된 돌출 영역을 구비하도록 형성되고,
상기 캐패시터부 및 상기 ESD 보호부 각각이 상기 제 1 영역 및 제 2 영역 중 적어도 하나에 위치하도록 형성되며,
상기 결합부는 적어도 상기 제 1 영역의 돌출 영역을 파지하도록 체결된 감전 보호 컨택터.
청구항 16에 있어서,
상기 제 1 영역 및 제 2 영역 각각에 상기 캐패시터부 및 상기 ESD 보호부가 위치하도록 형성되며,
상기 결합부는 상기 제 1 영역의 돌출 영역에 대응 형성된 캐패시터부 및 ESD 보호부 중 적어도 하나를 파지하도록 체결되는 감전 보호 컨택터.
청구항 16에 있어서,
상기 제 1 영역에 상기 캐패시터부 및 상기 ESD 보호부 중 어느 하나가 위치되도록 형성되고,
상기 제 2 영역에 상기 캐패시터부 및 상기 ESD 보호부 중 어느 하나가 위치되도록 형성되며,
상기 캐패시터부 및 상기 ESD 보호부 중, 제 1 영역 및 제 2 영역이 서로 다르게 형성되고,
상기 결합부는 상기 제 1 영역에 형성된 상기 캐패시터부 및 상기 ESD 보호부 중 어느 하나와 체결된 감전 보호 컨택터.
청구항 16에 있어서,
상기 제 1 영역에 상기 캐패시터부 및 상기 ESD 보호부 중 어느 하나와, 상기 제 1 영역에서 상기 캐패시터부 및 상기 ESD 보호부 중 어느 하나에 연결되도록 형성된 연결부가 형성되고,
상기 제 2 영역에 상기 캐패시터부 및 상기 ESD 보호부 중 어느 하나가 위치되도록 형성되며,
상기 캐패시터부 및 상기 ESD 보호부 중, 제 1 영역 및 제 2 영역이 서로 다르게 형성되고,
상기 결합부는 상기 제 1 영역에 형성된 상기 캐패시터부, 상기 ESD 보호부 및 상기 연결부 중 적어도 어느 하나와 체결된 감전 보호 컨택터.
청구항 16에 있어서,
상기 제 1 영역에 상기 캐패시터부 및 상기 ESD 보호부가 측 방향으로 나열되도록 형성되며,
상기 제 2 영역에 상기 캐패시터부 및 상기 ESD 보호부가 나열 배치된 방향으로 연장 형성되며, 상기 회로 기판과 연결되도록 형성된 연결부를 포함하고,
상기 연결부는,
상기 제 2 영역에서 상기 캐패시터부 및 ESD 보호부가 나열 배치된 방향으로 연장 형성되어, 상기 캐패시터부 및 ESD 보호부와 회로 기판 사이에서 형성된 연결 부재;
상기 연결 부재에 형성되며, 상기 캐패시터부와 상기 회로 기판을 전기적으로 연결하는 캐패시터 연결 전극; 및
상기 연결 부재에 형성되며, 상기 ESD 보호부와 상기 회로 기판을 전기적으로 연결하는 ESD 연결 전극;
를 포함하는 감전 보호 컨택터.
청구항 16에 있어서,
상기 제 2 영역에 상기 캐패시터부 및 상기 ESD 보호부가 측 방향으로 나열되도록 형성되며,
상기 제 1 영역에 상기 캐패시터부 및 상기 ESD 보호부가 나열 배치된 방향으로 연장 형성되며, 상기 컨택부와 연결되도록 형성된 연결부를 포함하고,
상기 연결부는,
상기 제 1 영역에서 상기 캐패시터부 및 ESD 보호부가 나열 배치된 방향으로 연장 형성되어, 상기 캐패시터부 및 ESD 보호부와 컨택부 사이에서 형성된 연결 부재;
상기 연결 부재에 형성되며, 상기 캐패시터부와 상기 컨택부를 전기적으로 연결하는 캐패시터 연결 전극; 및
상기 연결 부재에 형성되며, 상기 ESD 보호부와 상기 컨택부를 전기적으로 연결하는 ESD 연결 전극;
를 포함하는 감전 보호 컨택터.
청구항 17, 청구항 20 및 청구항 21 중 어느 하나에 있어서,
상기 캐패시터부와 상기 ESD 보호부는 상호 이격 형성된 감전 보호 컨택터.
청구항 22에 있어서,
상기 제 1 영역에서 상호 이격 형성된 캐패시터부와 ESD 보호부 사이에 형성되어, 일측면 및 타측면이 상기 캐패시터부 및 ESD 보호부와 각기 연결되도록 연결 블록이 형성된 감전 보호 컨택터.
청구항 15 내지 청구항 23 중 어느 한 항에 있어서,
상기 결합부와 대향하는 감전 보호부의 외면 및 상기 회로 기판과 대향하는 외면 중 적어도 하나에 도금층이 형성된 감전 보호 컨택터.