KR20190122872A - 특히 전면 타입 이미저를 위한 절연체 상 반도체 타입 구조, 및 그러한 구조를 제조하는 방법 - Google Patents

특히 전면 타입 이미저를 위한 절연체 상 반도체 타입 구조, 및 그러한 구조를 제조하는 방법 Download PDF

Info

Publication number
KR20190122872A
KR20190122872A KR1020197030782A KR20197030782A KR20190122872A KR 20190122872 A KR20190122872 A KR 20190122872A KR 1020197030782 A KR1020197030782 A KR 1020197030782A KR 20197030782 A KR20197030782 A KR 20197030782A KR 20190122872 A KR20190122872 A KR 20190122872A
Authority
KR
South Korea
Prior art keywords
layer
silicon
substrate
active layer
germanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020197030782A
Other languages
English (en)
Inventor
왈터 슈와젠바흐
올레그 코논추크
루도빅 에카르넛
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Priority to KR1020237041863A priority Critical patent/KR102736696B1/ko
Publication of KR20190122872A publication Critical patent/KR20190122872A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H01L21/76254—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
    • H01L21/02164—
    • H01L21/02532—
    • H01L21/02598—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/122—Active materials comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3458—Monocrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Landscapes

  • Recrystallisation Techniques (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)
  • Silicon Compounds (AREA)

Abstract

본 발명은, 특히 전면 타입 이미저를 위한 절연체 상 반도체 타입 구조에 관한 것이며, 그 구조는, 절연체 상 반도체 타입 구조의 배면으로부터 전면까지, 반도체 지지 기판(1), 전기 절연 층(2), 및 활성 층으로 호칭되는 단결정질 반도체 층(3)을 연속적으로 포함하며, 활성 층(3)은 지지 기판(1)에 대하여 기계적 응력의 상태를 갖는 반도체 재료로 제조되고, 지지 기판(1)은 지지 기판(1)의 배면 상에 실리콘 산화물 층(4)을 포함하고, 산화물 층(4)의 두께는, 에피택시에 의해 지지 기판 상에 활성 층(3)의 적어도 일부를 형성한 후의 구조의 냉각 동안, 활성 층과 지지 기판 사이의 기계적 응력에 의해 유발되는 휨을 보상하도록 선택되는 것을 특징으로 한다.

Description

특히 전면 타입 이미저를 위한 절연체 상 반도체 타입 구조, 및 그러한 구조를 제조하는 방법
본 발명은, 특히 "전면(front side)" 타입 이미저(imager)를 위한 절연체 상 반도체(semiconductor on insulator) 타입 구조, 그러한 구조를 포함하는 이미저, 및 그러한 구조를 제조하는 방법에 관한 것이다.
지지 기판, 전기 절연 층, 및 얇은 반도체 층을 연속적으로 포함하는 절연체 상 반도체 타입 구조(SeOI)는 마이크로전자, 광학, 및 광전자 분야에서 폭넓게 적용될 수 있다.
이들 적용 분야들 중 하나는 이미저들과 관련된다.
문헌 제US 2016/0118431호는 "전면" 타입 이미저를 설명한다.
도 1에 예시된 바와 같이, 이미저는 SOI(Silicon-On-Insulator) 타입 구조를 포함하며, 그 SOI 구조는, SOI 구조의 배면으로부터 SOI 구조의 전면까지, 특정 도핑을 갖는 실리콘 지지 기판(1'), 실리콘 산화물 층(2'), 및 지지 기판(1')의 도핑과 상이할 수 있는 도핑을 갖는 활성 층으로 지정된 단결정질 실리콘 층(3')을 포함하고, 그 단결정질 실리콘 층(3')에는 픽셀을 각각 정의하는 포토다이오드들의 매트릭스 어레이가 배열된다.
그러나, 그러한 이미저는 근적외선에서, 즉 700 nm 내지 3 μm 사이에 있는 파장들에 대해 낮은 감도를 갖는다.
실제로, 활성 실리콘 층(3')은 그 활성 실리콘 층(3')이 노출되는 방사선의 파장에 따라 현저하게 감소되는 흡수 계수를 갖는데, 즉, 300 nm의 파장에 대한 약 106 cm-1에서 700 nm로부터의 수 103 cm-1로 감소되는 흡수 계수를 갖는다.
그러나, 현재, 단결정질 실리콘은 이미저 용도의 기판의 활성 층을 형성하기 위한 선호되는 재료인데, 이는 단결정질 실리콘이 이미저의 제조를 가능하게 하는 마이크로전자 방법들과 양립가능하고, 활성 층의 기능에 적합한 결정질 품질(특히, 전위(dislocation)가 없음)을 제공하는 이점을 갖기 때문이다.
근적외선에서의 이미저의 감도를 개선하기 위해, 단결정질 실리콘-게르마늄(SiGe)이 활성 층에 대해 고려될 수 있는 다른 재료인데, 이는 그 단결정질 실리콘-게르마늄(SiGe)이 유리하게, 단결정질 실리콘-게르마늄(SiGe)의 게르마늄 함유량이 증가됨에 따라 증가되는 근적외선에서의 흡수 계수를 갖기 때문이다.
벌크 단결정질 실리콘-게르마늄 기판이 존재하지 않는 한, 목표하는 적용분야를 위한 충분한 두께(대략 1 마이크로미터)의 단결정질 SiGe 층의 형성은 절연체 상 실리콘 타입 구조 상의 SiGe의 에피택시(헤테로에피택시), 또는 절연체 상 SiGe 구조(이하 SiGeOI라고 언급됨) 상의 SiGe의 에피택시(호모에피택시)를 수반할 것이다. 그러한 에피택시는 전형적으로, 대략 900 ℃의 온도로 구현될 것이다. 두 경우들 모두, 구조의 지지 기판은 실리콘으로 제조될 것이다.
그러나, 추후에 설명되는 임계 두께가 초과되지 않을 때 압축되는 실리콘-게르마늄에서의 응력으로 인해, 에피택셜 구조는 변형되어 휨(bow)을 초래하며, 그러한 휨은 구조의 중심과 구조의 에지를 포함하는 평면 사이의 거리인 것으로 정의되고, 이는 250 μm를 크게 초과하는 값들에 도달할 수 있다. 그러나, 그러한 휨을 갖는 구조를 평탄한 기판들에 대해 설계된 종래의 산업 도구들을 이용하여 다루는 것은 어려울 것이다.
문헌 제EP 2 251897호는 실리콘 기판의 전면 상의 실리콘-게르마늄 층의 에피택시에 의해 야기되는 변형의 보상에 관심을 갖는다. 이를 위해, 본 문헌는, 기판의 전면 상의 SiGe 층의 증착에 의해 초래되는 변형을 보상하도록 하는 방식으로, SiGe 층이 실리콘 기판의 배면 상에 증착되는 방법을 제안한다. 더 구체적으로, 이 방법은 다음의 연속적인 단계들을 포함한다:
(a) 전면 및 배면 상의 SiGe 층들의 추후의 증착에 의해 두껍게 되는 것을 고려하여 적합한 두께가 획득될 때까지, 실리콘 기판의 양 면들을 동시에 폴리싱하는 단계(DSP, "양면 폴리싱"에 대한 약어),
(b) 전면 상의 SiGe 층의 추후의 증착에 의해 보상될 변형을 발생시키기 위해, 실리콘 기판의 배면 상에 SiGe 층을 에피택시에 의해 형성하는 단계,
(c) 실리콘 기판의 전면을 폴리싱 및 세정하는 단계,
(d) 실리콘 기판의 전면 상에 SiGe 층을 에피택시에 의해 형성하는 단계.
그러나, 이 방법은 수백 마이크로미터의 두께를 갖는 벌크 실리콘 기판에는 적용되지만, 실리콘 또는 SiGe 층의 두께가 대략 1 마이크로미터인 SOI 또는 SiGeOI 타입 구조에는 적용 가능하지 않은데, 이는 양면 폴리싱 단계가 얇은 층을 훼손시킬 것이기 때문이다.
게다가, 단계(b)의 종료 시에, 구조는 많이 변형되고, 이는 실리콘 기판의 전면 상의 SiGe 층의 에피택시에 의한 형성 및 폴리싱을 위해 핸들링하는 것을 어렵게 만든다.
따라서, 구조의 제조 전반에 걸쳐 구조의 평탄성을 보존하는, SOI 또는 SiGeOI 타입 구조 상의 단결정질 SiGe의 에피택시를 가능하게 할 필요성이 존재한다.
본 발명의 목적은 전술된 문제를 극복하고, 그리고 에피택셜 SiGe 층, 또는 더 일반적으로는 기계적 응력의 상태를 갖는 단결정질 반도체 층을 포함하고, 상기 응력에 의해 유발되는 변형을 보상하는 것을 가능하게 하는 절연체 상 반도체 타입 기판을 제안하는 것이다. 특히, 이러한 구조는, 활성 층의 결정질 품질 및 이미저를 제조하는 방법과의 양립성 제약들을 고려하면서, 근적외선의 광의 흡수를 증가시키기 위해 전면 타입 이미저에 대해 사용될 수 있어야만 한다.
이를 위해, 본 발명은, 특히 전면 타입 이미저를 위한 절연체 상 반도체 구조를 제안하며, 그 절연체 상 반도체 타입 구조는, 절연체 상 반도체 타입 구조의 배면에서 전면으로, 반도체 지지 기판, 전기 절연 층, 및 활성 층으로 호칭되는 단결정질 반도체 층을 연속적으로 포함하며, 활성 층은 지지 기판에 대하여 기계적 응력의 상태를 갖는 반도체 재료로 제조되고, 지지 기판은 지지 기판의 배면 상에 실리콘 산화물 층을 포함하고, 산화물 층의 두께는, 에피택시에 의해 지지 기판 상에 활성 층의 적어도 일부를 형성한 후의 구조의 냉각 동안, 활성 층과 지지 기판 사이의 기계적 응력에 의해 유발되는 휨을 보상하도록 선택되는 것을 특징으로 한다.
본 명세서에서, "전면"은 광 방사선에 노출되도록 의도된 이미저의 면을 의미하는 것으로 간주되며, 그 이미저는 연관된 전자 컴포넌트들과 동일한 기판 면 상에 위치된다.
본 명세서에서, "지지 기판에 대한 기계적 응력의 상태"는 해당 층이 압축 또는 인장 응력을 갖는다는 것을 의미하는 것으로 간주되며, 그 압축 또는 인장 응력은 지지 기판에 잠재적으로 존재하는 응력과 상이하고, 실온(실온은 20 내지 25 ℃ 사이에 있는 온도로서 정의됨)에서 상기 층 및 지지 기판으로 형성된 조립체의 변형을 유발할 수 있다. 이러한 기계적 응력의 상태는, 특히, 상기 층과 지지 기판 사이의 열 팽창 계수의 차이로 인한 것이다.
바람직한 실시예에 따르면, 활성 층은 실리콘-게르마늄 층이다.
활성 층의 게르마늄 함유량은 10% 이하인 것이 유리하다.
활성 층의 두께는 임계 두께 미만인 것이 바람직하며, 그 임계 두께는 임계 두께를 넘는 경우 활성 층의 재료의 이완(relaxation)이 발생되는 두께인 것으로서 정의된다.
일 실시예에 따르면, 구조는 전기 절연 층과 활성 층 사이에 실리콘 층을 더 포함한다.
일 실시예에 따르면, 전기 절연 층은 실리콘 산화물로 제조된다.
상기 전기 절연 층의 두께는 전형적으로, 10 내지 200 nm 사이에 있다.
기판의 배면 상에 위치된 실리콘 산화물 층의 두께는 0.5 μm 내지 4 μm 사이에 있는 것이 유리하다.
본 발명은 또한, 그러한 구조, 및 상기 구조의 활성 층 내의 포토다이오드들의 매트릭스 어레이를 포함하는 전면 이미저에 관한 것이다.
본 발명의 다른 목적은 그러한 구조를 제조하는 방법에 관한 것이다. 상기 방법은 다음의 단계들을 포함한다:
- 활성 층의 재료의 에피택셜 성장에 적합한 반도체 재료를 포함하는 도너 기판을 제공하는 단계;
- 지지 기판을 제공하는 단계;
- 지지 기판 상에 도너 기판을 본딩하는 단계 ― 전기 절연 층이 본딩 계면에 있음 ―;
- 지지 기판의 전면 상에 반도체 재료의 층을 전달(transfer)하기 위해, 도너 기판을 박형화하는 단계;
- 지지 기판의 배면 상에 실리콘 산화물 층을 증착하는 단계;
- 산화물 층의 상기 증착 후에, 산화물 층의 증착 온도보다 더 높은 온도로, 반도체 재료의 전달된 층 상에 활성 층을 에피택셜 방식으로 성장시키는 단계.
바람직한 실시예에 따르면, 활성 층은 실리콘-게르마늄으로 제조된다.
본 발명의 일 실시예에 따르면, 실리콘-게르마늄의 에피택셜 성장에 적합한 도너 기판의 반도체 재료는 실리콘-게르마늄이다.
상기 반도체 재료는 베이스 기판 상에 에피택시에 의해 형성되며, 상기 반도체 재료 및 베이스 기판은 함께 도너 기판을 형성한다.
다른 실시예에 따르면, 실리콘-게르마늄의 에피택셜 성장에 적합한 도너 기판의 반도체 재료는 실리콘이다.
지지 기판 상에 전달되는 실리콘 층의 두께는 400 nm 이하인 것이 유리하다.
실리콘-게르마늄의 에피택셜 성장의 종료 시에, 실리콘 층은 전기 절연 층과 실리콘-게르마늄 층 사이에 유지될 수 있다.
대안적으로, 방법은 실리콘-게르마늄의 에피택셜 성장이 수행된 실리콘 층을 실리콘-게르마늄 층으로 변환시키기 위해, 활성 층의 실리콘-게르마늄을 응축(condensation)시키는 단계를 포함할 수 있다.
일 실시예에 따르면, 방법은, 활성 층의 재료의 에피택셜 성장에 적합한 반도체 재료의 층을 한정하기 위해, 도너 기판에 취성 구역(embrittlement zone)을 형성하는 단계를 포함하며, 도너 기판의 박형화는 상기 취성 구역을 따르는 분리를 포함한다.
상기 취성 구역의 형성은 도너 기판으로의 원자 종의 주입을 포함하는 것이 유리하다.
활성 층의 에피택시 온도는 일반적으로, 600 내지 1100 ℃ 사이에 있다.
실리콘 산화물 층의 증착 온도는 전형적으로, 100 내지 400 ℃ 사이에 있다.
특히 유리한 방식에서, 실리콘 산화물 층의 두께는, 상기 층의 증착 후에, 지지 기판과의 열 팽창 계수의 차이로 인해 구조의 냉각 동안 생성되는 응력이 한계 값 미만의 휨을 발생시키도록 선택된다.
본 발명의 다른 특징들 및 이점들은 첨부 도면을 참조하여 아래에서 이루어지는 상세한 설명을 읽을 시에 명확하게 될 것이다.
도 1은 문헌 제US 2016/0118431호에서 설명되는 바와 같은 전면 이미저를 위한 SOI 구조의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 구조의 단면도이다.
도 3은 상이한 게르마늄 함유량들에 대한 파장의 함수로서의 실리콘-게르마늄의 흡수 계수를 도시한다.
도 4는 실리콘 층-게르마늄의 게르마늄 함유량의 함수로서의 실리콘 층-게르마늄의 임계 두께를 도시한다.
도 5는 실리콘 기판의 전면 상에 에피택시된 응력을 받은 SiGe 층으로 인한 실리콘 기판의 휨을 나타내며; 이 휨은 SiGe의 두께 및 SiGe의 응력의 함수로서 플롯팅된다.
도 6은 본 발명의 대안적인 실시예에 따른 기판의 단면도이다.
도 7a 내지 도 7g는 본 발명의 일 실시예에 따른, 구조를 제조하는 방법의 주요 단계들을 예시한다.
도 8a 내지 도 8c는 도 7a 내지 도 7f에 예시된 제조 방법의 대안의 단계들을 예시한다.
도 9a 내지 도 9e는 본 발명의 다른 실시예에 따른, 구조를 제조하는 방법의 주요 단계들을 예시한다.
도 10은 본 발명의 일 실시예에 따른 구조를 포함하는 "전면" 타입 이미저의 픽셀의 단면도이다.
도면들의 가독성을 위해, 상이한 층들이 반드시 일정한 비율로 표현되는 것은 아니다.
도 2는 본 발명의 일 실시예에 따른 절연체 상 반도체 기판의 단면도이다. 그러한 기판은 특히, 전면 타입 이미저의 제조를 위해 사용될 수 있지만, 그러한 적용분야로 제한되지는 않는다.
상기 기판은 연속적으로, 기판의 배면으로부터 기판의 전면까지, 실리콘 산화물(SiO2) 층(4), 반도체 지지 기판(1), 전기 절연 층(2), 및 활성 층으로 호칭되는 단결정질 반도체 층(3)을 포함한다.
설명의 나머지 부분에서, 층(3)은 실리콘-게르마늄(SiGe) 층인 것으로 간주될 것이지만, 본 발명은 이 재료로 제한되지는 않으며, 활성 층은 또한, 지지 기판에 대하여 기계적 응력 상태를 갖는 다른 반도체 재료, 이를테면 게르마늄 또는 III-V 재료로 형성되는 것이 가능하다.
지지 기판(1)은 일반적으로, 단결정질 잉곳(ingot)을 커팅함으로써 획득된다. 기판(1)은 실리콘으로 제조되는 것이 유리하다.
일 실시예에 따르면, 전기 절연 층은 실리콘 산화물 층이다.
상기 전기 절연 층의 두께는 10 내지 200 nm 사이에 있는 것이 유리하다.
층(3)은 전자, 광학, 또는 광전자 컴포넌트의 활성 층을 형성하도록 의도된다. 따라서, 이미저를 위한 적용에 있어서, 층(3)은 이미지들의 캡처를 가능하게 하는 포토다이오드들의 매트릭스 어레이(표현되지 않음)를 수용하도록 의도된다. 층(3)의 두께는 전형적으로, 1 μm 이상이다. 상기 층(3)은 저농도로 도핑될 수 있다.
SiGe의 상이한 조성들에 대해 파장(μm 단위)의 함수로서 SiGe의 흡수 계수(cm-1 단위)를 예시하는 도 3에서 볼 수 있는 바와 같이, 흡수 계수는, 특히 적외선에서, 게르마늄 함유량에 따라 증가된다.
그러나, 층(3)의 설계는 게르마늄의 농도와 관련될 뿐만 아니라 상기 층의 두께에도 관련된다. 실제로, SiGe 층이 실리콘 기판 상에 에피택시에 의해 형성되기 때문에, 실리콘 기판의 격자 파라미터는 실리콘-게르마늄의 격자 파라미터와 상이하며, SiGe 층의 이완은 임계 두께로 지정된 특정 두께 이상에서 발생된다. 이러한 이완은 SiGe 층 내에 전위들(dislocations)이 형성되게 한다.
그러한 전위들은 SiGe 층을 활성 층(3)의 기능에 대해 부적절한 것으로 만들 것이고, 따라서, 방지되어야만 한다.
게르마늄 함유량(조성 Si1-xGex에 대응하는 화학량론 계수 x)의 함수로서 SiGe 층의 임계 두께(Å 단위)를 예시하는 도 4에 도시된 바와 같이, 임계 두께는 모두, 게르마늄 농도가 더 클수록 더 작아진다.
따라서, 활성 층(3)의 두께 및 상기 층의 게르마늄 농도는 다음의 사항들의 절충에 의해 정해진다.
- 한편으로는, 근적외선의 파장들에서 최대의 광자들을 캡처하기에 충분히 두꺼운 두께,
- 다른 한편으로는, 특히 근적외선에서 활성 층에 의해 광자들을 흡수하는 능력을 증가시키기에 충분한 농도의 게르마늄, 및
- 실리콘-게르마늄 이완 및 그로부터 기인하는 결정질 결함들(전위들)의 생성을 방지하기 위한 제한된 두께(농도에 의존함).
전형적으로, 적외선에서 가능한 최상의 흡수를 갖기 위해, 층(3)의 두께 및 게르마늄 농도를 최대화하려고 한다.
활성 층의 게르마늄 함유량은 10% 이하인 것이 바람직하다. 도 4는 실제로 Si0.9Ge0.1 층의 임계 두께가 약 1 마이크로미터인 것을 도시하며, 이는 "전면” 타입 이미저의 활성 층에 적합하다.
도 5는 상기 기판 상에 에피택시에 의해 증착된 SiGe 층의 두께(x)(μm 단위) 및 SiGe 층에서의 응력(y)(GPa 단위)의 함수로서의 300 mm 직경 및 775 μm 두께의 실리콘 기판의 휨(z)(μm 단위)을 예시하며, 상기 응력은 SiGe 층의 두께 및 게르마늄 함유량에 의존한다.
따라서, 예컨대, 0.1 GPa의 응력을 유발하는 5 μm 두께의 SiGe 층은 대략 +300 μm의 휨을 야기한다.
지지 기판(1)의 배면 상에 배열된 실리콘 산화물 층(4)은 활성 층의 응력에 의해 유발되는 변형을 보상하는 것을 가능하게 한다.
아래에서 구조를 제조하는 방법의 실시예들의 설명에서 볼 수 있는 바와 같이, 실리콘 산화물 층은, 에피택시 단계 전에 특히 구조를 변형시키지 않기 위해, 충분히 낮은 온도로, SiGe 층의 에피택시 전에 지지 기판 상에 증착된다. 따라서, 구조는 여전히, 구조의 제조 방법 전반에 걸쳐 종래의 산업 도구들에 의해 다루어질 수 있다.
이제, 도 2에 예시된 구조를 제조하는 방법들의 예들이 설명될 것이다.
일반적으로 말하자면, 구조를 제조하는 방법은 다음의 단계들을 포함한다.
한편으로, 실리콘-게르마늄의 에피택셜 성장에 적합한 반도체 재료를 포함하는 도너 기판이 제공된다. 상기 재료는 특히 SiGe(호모에피택시(homoepitaxy)를 가능하게 함)일 수 있거나, 또는 SiGe와 상이하지만 SiGe의 에피택셜 성장을 가능하게 하기 위해 SiGe의 격자 파라미터와 충분히 근사한 격자 파라미터를 갖는 재료(헤테로에피택시)일 수 있다. 이러한 후자의 경우에서, 상기 반도체 재료는 실리콘인 것이 유리하다.
다른 한편으로, 리시버(receiver) 기판이 제공되며, 도너 기판이 리시버 기판 상에 본딩되고, 본딩 계면에는 전기 절연 층이 놓인다.
다음으로, 리시버 기판 상으로의 반도체 재료의 층을 전달하기 위해 박형화된다.
이러한 박형화는 SiGe의 에피택시에 대해 요구되는 표면 상태 및 두께를 획득하기 위해 반도체 재료의 폴리싱 또는 에칭에 의해 수행될 수 있다.
그러나, 유리하게, 본딩 단계 전에, 전달할 표면 층을 한정(delimit)하기 위해 반도체 재료에 취성 구역이 형성된다. 본딩 단계 후에, 박형화는 취성 구역을 따라 도너 기판을 분리하는 것으로 구성되며, 이는 리시버 기판 상으로의 표면 층이 전달되게 한다. 전형적으로, 전달되는 층의 두께는 400 nm 이하이다. 에피택시의 구현을 유리하게 하기 위해, 전달되는 층의 자유 표면의 마무리 처리가 수행되는 것이 가능하며, 이러한 처리는 전달되는 층이 박형화되게 할 수 있다.
다음으로, 리시버 기판의 배면 상에 실리콘 산화물(SiO2) 층이 증착된다. 그러한 증착은, 실질적으로 단결정질 SiGe 층이 성장되게 하기 위해 요구되는 에피택시 온도 미만의 비교적 낮은 온도로 구현된다. 전형적으로, 산화물 층의 증착 온도는 대략 300 ℃이고, 더 일반적으로는 100 내지 400 ℃ 사이에 있다. 당업자는 그러한 증착을 가능하게 하는 기법들을 알고 있으며, 그 기법들 중에서 PECVD(플라즈마-강화 화학 기상 증착)이 예로서 언급될 수 있다.
실리콘 산화물의 열 팽창 계수가 온도에 따라 일정한 것으로 간주하면, 리시버 기판 상의 상기 층의 증착에 의해 유발되는 응력은, 실온으로 복귀된 후에, 300 ℃로 1000 Å 증착된 경우 6 μm의 휨을 초래하고, 상기 휨은 950 ℃로 1000 Å 증착된 경우 18 μm이다.
증착되는 실리콘 산화물 층의 두께는, 실온으로 복귀된 후에 획득되는 휨이 제한 값 이하, 예컨대 100 μm 이하가 되도록 선택되며, 이는 표준 마이크로전자 장비로 구조를 핸들링 및 측정하는 것을 가능하게 한다. 전형적으로, 실리콘 산화물 층의 이러한 두께는 0.5 μm 내지 4 μm 사이에 있다.
마지막으로, 시드 층으로서 역할을 하는, 전달된 반도체 재료의 층 상에, 활성 층에 대한 원하는 두께가 획득될 때까지, 실리콘-게르마늄 층의 에피택셜 성장이 구현된다. 이러한 에피택시는 전형적으로, 대략 900 ℃의 온도, 더 일반적으로는 600 내지 1100 ℃ 사이에 있는 온도로 수행된다.
에피택시가 배면 상에 위치된 실리콘 산화물 층의 유리 전이 온도에 근사한 온도로 수행되기 때문에, 상기 실리콘 산화물 층은 에피택시 동안 크리핑되고, 이는 상기 층에 의해 생성되는 응력을 감소시킨다. 다른 한편으로, 상기 층이 그 층의 증착의 온도보다 3배 더 높은 온도로 취해지는 한, 에피택시-후 냉각 동안 생성되는 응력이 또한, 그 층의 증착 후 냉각 동안 생성되는 응력보다 약 3배 더 크다.
결과적으로, SiGe 층의 증착은 다음과 같은 이중 현상을 유발한다:
- 전면 상의 SiGe에 의해 생성되는 응력에 연관되는, 휨의 포지티브 변동,
- 배면 상의 실리콘 산화물에 의해 생성되는 응력에 의해 유발되는, 휨의 네거티브 변동.
실온으로 복귀될 시, 2개의 변동들은 서로를 상쇄시키고, 그에 따라, 두꺼운 비-변형 SiGe 층에 의해 덮인 SOI 또는 SiGeOI 구조로부터 이익을 얻는 것을 가능하게 한다.
그 후, 이미저 또는 다른 전자, 광학, 또는 광전자 컴포넌트의 제조를 위해 구조가 거쳐야만 하는 단계들이 SiGe 에피택시 온도 미만의 온도들로 구현되기 때문에, 구조는 항상, 실온으로 다시 복귀될 시, 실질적으로 평탄하게 될 것이다.
시드 층이 SiGe로 제조되지 않을 때, 예컨대 시드 층이 실리콘으로 제조될 때, SiGe 에피택시의 종료 시, 시드 층이 활성 층(3) 아래에 남아 있게 된다.
이러한 상황은 본 발명의 하나의 특정 실시예에 대응하는 도 6에 예시된다. 시드 층은 참조부호(42)로 지정된다.
시드 층은, 특히 적외선에서의 흡수에 관하여 활성 SiGe 층의 특성들에 영향을 미치지 않기 위해, 활성 층의 두께와 비교하여 충분히 얇다(300 nm 이하의 두께).
그러나, 예컨대 응축 방법에 의해, 시드 층을 제거하는 것이 가능하다. 자체적으로 알려져 있는 방식으로, 상기 방법은 SiGe 층의 산화를 포함하며, 상기 산화는 고유하게 (실리콘 산화물을 형성하기 위해) 실리콘을 소모하고, 게르마늄이 SiGe 층의 자유 표면과 대향(opposite)하는 면으로 이동하게 하는 효과를 갖는다. 이어서, 에칭에 의해 제거될 수 있는 SiO2 층이 표면 상에 획득된다.
도 7a 내지 도 7f에 예시된 제1 실시예에 따르면, 표면 SiGe 층(31)을 포함하는 도너 기판(30)이 시작점이다.
전형적으로, 상기 SiGe 층은 일반적으로 실리콘으로 제조된 베이스 기판(32) 상에 에피택시에 의해 형성된다. 상기 SiGe 층은 응력을 받을 정도로 충분히 얇다.
이 실시예의 제1 버전에서, SiGe 층에 취성 구역이 형성된다.
특히 유리한 방식으로, 도 7b에 예시된 바와 같이, 상기 취성 구역(33)은 SiGe 층(31)의 자유 표면을 통한 원자 종(전형적으로는, 수소 및/또는 헬륨)의 주입에 의해 형성된다. 그에 의해, 취성 구역(33)은 도너 기판의 표면에서 SiGe 층(34)을 한정한다.
도 7c를 참조하면, 지지 기판(1) 및 전기 절연 층(2)을 포함하는 리시버 기판이 제공된다.
도 7d를 참조하면, 도너 기판이 리시버 기판 상에 본딩되며, SiGe 층(31) 및 전기 절연 층(2)이 본딩 계면에 있다.
다음으로, 도 7e에 예시된 바와 같이, 도너 기판이 취성 구역을 따라 분리된다. 상기 분리는 당업자에게 알려져 있는 임의의 기법, 이를테면 기계적, 화학적, 및/또는 열적 응력에 의해 개시될 수 있다.
그에 의해, SiGe 층(34)이 지지 기판 상으로 전달된다.
도 7f를 참조하면, 지지 기판(1)의 배면 상에 낮은 온도(대략 300 ℃)로 실리콘 산화물 층(4)이 증착된다. 위에서 나타낸 바와 같이, 층(4)의 두께는, 실온으로 복귀될 시 100 μm 초과의 휨을 생성하지 않도록, 그리고 SiGe 층의 추후의 에피택시에 의해 생성되는 휨을 보상하도록 선택된다. 층(4)의 두께는 예컨대, 대략 1.4 μm이다.
필요한 경우, 주입 및 분리에 연관된 결함들을 제거하기 위해, 그리고 이어질 에피택시 단계에 대해 충분히 평활하게 하기 위해, SiGe 층의 표면 처리가 수행된다(아래에서 설명되는 도 7h 참조).
이러한 실시예의 제2 버전에서, 도너 기판(30)에서, SiGe 층(31) 아래에 취성 구역(33)이 위치된다(도 8a 참조).
특히 유리한 방식으로, 상기 취성 구역(33)은 층(30)의 자유 표면을 통한 원자 종(전형적으로는, 수소 및/또는 헬륨)의 주입에 의해 형성된다. 따라서, 취성 구역(33)은 도너 기판의 표면에서 베이스 기판(32)의 부분(38) 및 SiGe 층을 한정한다.
지지 기판(1) 및 전기 절연 층을 포함하는 리시버 기판이 또한 제공된다(도 7c 참조).
도 8b를 참조하면, 도너 기판이 리시버 기판 상에 본딩되며, SiGe 층(31) 및 전기 절연 층(2)이 본딩 계면에 있다.
다음으로, 도너 기판이 취성 구역(33)을 따라 분리된다. 상기 분리는 당업자에게 알려져 있는 임의의 기법, 이를테면 기계적, 화학적, 및/또는 열적 응력에 의해 개시될 수 있다.
그에 의해, SiGe 층(31) 및 베이스 기판의 부분(38)이 지지 기판 상으로 전달된다(도 8c 참조).
이어서, SiGe의 표면이 노출될 때까지 표면 도너 기판의 부분(38)을 제거하기 위해 생성된 표면의 처리가 수행되고, 그에 의해, 주입 및 분리에 연관된 결함들이 제거되며, 이어질 에피택시 단계에 대해 충분히 평활하게 된다.
그에 의해, 도 7e에서와 같이, 지지 기판(1) 상의 SiGe 층(31)의 부분(34)이 획득된다.
도 7f를 참조하면, 지지 기판(1)의 배면 상에 낮은 온도(대략 300 ℃)로 실리콘 산화물 층(4)이 증착된다. 위에서 나타낸 바와 같이, 층(4)의 두께는, 실온으로의 복귀 동안 100 μm 초과의 휨을 생성하지 않도록, 그리고 SiGe 층의 추후의 에피택시에 의해 생성되는 휨을 보상하도록 선택된다. 층(4)의 두께는 예컨대, 대략 1.4 μm이다.
도 7g(양 버전의 실시예에 공통인 단계)에 예시된 바와 같이, 이어서, 활성 층(3)에 대해 원하는 두께까지, 시드 층의 역할을 수행하는 전달된 층(34) 상에 SiGe 층(35)이 성장되게 하기 위해 에피택시가 재개되며, 활성 층(3)은 2개의 SiGe 층들(34 및 35) 둘 모두로 함께 형성된다. 에피택시 동안, 원하는 전기적 특성들에 따라, 층(35)을 저농도로 도핑하는 것이 가능하다. 층(35)의 도핑은 시드 층(34)의 도핑과 동일할 필요는 없다.
대략 900-950 ℃의 온도로 수행되는 에피택시 동안, 층(4)의 산화물이 크리핑되고, 구조 내에 가해지는 응력이 이완된다.
다른 한편으로, 에피택시 후의 실온으로의 복귀 동안, 산화물 층(4)은 전면에 증착된 SiGe 층에 의해 부과되는 응력을 보상하는 응력을 발생시킨다.
그에 의해, 도 2에 예시된 구조가 획득되며, 그 구조는 휨이 없거나, 또는 적어도, 마이크로전자 산업에서의 종래의 도구들에 의한 구조의 핸들링을 가능하게 하기에 충분히 낮은 휨을 갖는다.
도 9a 내지 도 9d에 예시된 제2 실시예에 따르면, 지지 기판, 전기 절연 층, SiGe 층의 에피택셜 성장을 위해 의도된 실리콘 시드 층을 포함하는 SOI 기판을 형성하기 위해, 잘-알려진 스마트 컷TM(Smart CutTM) 방법이 사용된다.
이를 위해, 전기 절연 층(2)에 의해 덮인 도너 실리콘 기판(40)(도 9a 참조)이 제공되고, 이어서, 원자 종의 주입에 의해, 전달할 실리콘 층(42)을 한정하는 취성 구역(41)(도 9b 참조)이 형성된다.
전형적으로 최종 기판의 지지 기판(1)인 리시버 기판이 또한 제공된다.
도 9c를 참조하면, 도너 기판(40)이 리시버 기판(1) 상에 본딩되며, 전기 절연 층(2)이 본딩 계면에 있다.
다음으로, 도너 기판이 취성 구역을 따라 분리된다. 상기 분리는 당업자에게 알려져 있는 임의의 기법, 이를테면 기계적, 화학적, 및/또는 열적 응력에 의해 개시될 수 있다.
그에 의해, 실리콘 층(42)이 지지 기판(1) 상으로 전달된다(도 9d 참조).
도 9e를 참조하면, 지지 기판(1)의 배면 상에 낮은 온도(대략 300 ℃)로 실리콘 산화물 층(4)이 증착된다. 위에서 나타낸 바와 같이, 층(4)의 두께는, 실온으로의 복귀 동안 100 μm 초과의 휨을 생성하지 않도록, 그리고 SiGe 층의 추후의 에피택시에 의해 생성되는 휨을 보상하도록 선택된다. 층(4)의 두께는 예컨대, 대략 1.4 μm이다.
필요한 경우, 주입 및 분리에 연관된 결함들을 제거하기 위해, 그리고 이어질 에피택시 단계에 대해 충분히 평활하게 하기 위해, 실리콘 층의 표면 처리가 수행된다.
이어서, 마지막으로, 시드 층으로서 역할을 하는 전달된 실리콘 층(42) 상의 SiGe의 에피택시가 활성 층(3)에 대한 원하는 두께까지 재개된다. 에피택시 동안, 원하는 전기적 특성들에 따라, 층(3)을 저농도로 도핑하는 것이 가능하다.
그에 의해, 도 6에 예시된 기판이 획득된다.
위에서 언급된 바와 같이, 이미저의 형성을 위해 실리콘 시드 층이 유지될 수 있다. 대안적으로, 실리콘 층은 상술된 응축 방법에 의해 제거될 수 있다.
도 10은 도 2에 대응하지만 이에 제한되지는 않는 본 발명의 일 실시예에 따른 기판을 포함하는 전면 타입 이미저의 일부를 예시한다. 픽셀에 대응하는 이미저의 일부만이 이 도면에 도시되며, 상기 픽셀은 절연 트렌치들(7)에 의해, 활성 층(3)에 형성된 다른 픽셀들로부터 전기적으로 절연된다.
활성 층(3)의 전면의 표면 아래에, 층(3)의 타입과 상이한 타입의 도핑된 구역(36)이 형성된다. 이러한 구역(36)은 활성 층(3)에 포토다이오드를 형성한다. 층(3)의 전면과 구역(36) 사이에 형성된 구역(37)은 유리하게, 계면을 패시베이팅하기 위해, 구역(36)의 도핑 레벨보다 더 높은 도핑 레벨을 갖는다. 패시베이션 층(6)이 활성 층(3) 상에 형성되고, 엘리먼트들을 봉지하여, 상기 픽셀을 전기적으로 제어하는 것을 가능하게 할 수 있다.
패시베이션 층(6) 상에 다른 층들, 이를테면 필터들이 형성되는 것이 가능할 수 있지만, 이들은 도 10에 도시되지 않는다.
이에 따른 이미저의 구조 및 그 제조 방법이 당업자에게 알려져 있고, 그에 따라, 본원에서 상세히 설명되지 않을 것이다.

Claims (22)

  1. 특히 전면 타입 이미저(front side type imager)를 위한 절연체 상 반도체(semiconductor on insulator) 타입 구조로서,
    상기 절연체 상 반도체 타입 구조의 배면에서 전면으로 연속적으로, 반도체 지지 기판(1), 전기 절연 층(2), 및 활성 층으로 지정된 단결정질 반도체 층(3)을 포함하며, 상기 활성 층(3)은 상기 지지 기판(1)에 대하여 기계적 응력의 상태를 갖는 반도체 재료로 제조되고,
    상기 지지 기판(1)은 상기 지지 기판(1)의 배면 상에 실리콘 산화물 층(4)을 포함하고,
    상기 산화물 층(4)의 두께는, 에피택시에 의해 상기 지지 기판 상에 상기 활성 층(3)의 적어도 일부를 형성한 후의 상기 구조의 냉각 동안, 상기 활성 층과 상기 지지 기판 사이의 상기 기계적 응력에 의해 유발되는 휨을 보상하도록 선택되는 것을 특징으로 하는,
    절연체 상 반도체 타입 구조.
  2. 제1항에 있어서,
    상기 활성 층(3)은 실리콘-게르마늄 층인,
    절연체 상 반도체 타입 구조.
  3. 제2항에 있어서,
    상기 활성 층(3)의 게르마늄 함유량은 10% 이하인,
    절연체 상 반도체 타입 구조.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 활성 층(3)의 두께는 임계 두께 미만이며, 상기 임계 두께는 상기 임계 두께를 넘는 경우 상기 활성 층의 재료의 이완(relaxation)이 발생되는 두께인 것으로서 정의되는,
    절연체 상 반도체 타입 구조.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 전기 절연 층(2)과 상기 활성 층(3) 사이에 실리콘 층(42)을 더 포함하는,
    절연체 상 반도체 타입 구조.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 전기 절연 층(2)은 실리콘 산화물로 제조되는,
    절연체 상 반도체 타입 구조.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 전기 절연 층(2)의 두께는 10 내지 200 nm 사이에 있는,
    절연체 상 반도체 타입 구조.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 실리콘 산화물 층(4)의 두께는 0.5 μm 내지 4 μm 사이에 있는,
    절연체 상 반도체 타입 구조.
  9. 전면 타입 이미저(front side type imager)로서,
    제1항 내지 제8항 중 어느 한 항에 기재된 구조, 및 상기 구조의 상기 활성 층(3) 내의 포토다이오드들의 매트릭스 어레이를 포함하는 것을 특징으로 하는,
    전면 타입 이미저.
  10. 제1항 내지 제8항 중 어느 한 항에 기재된 구조를 제조하는 방법으로서,
    상기 활성 층(3)의 재료의 에피택셜 성장에 적합한 반도체 재료를 포함하는 도너 기판(30, 40)을 제공하는 단계;
    상기 지지 기판(1)을 제공하는 단계;
    상기 지지 기판(1) 상에 상기 도너 기판(30, 40)을 본딩하는 단계 ― 상기 전기 절연 층(2)이 본딩 계면에 있음 ―;
    상기 지지 기판(1)의 전면 상에 상기 반도체 재료의 층(34, 42)을 전달하기 위해, 상기 도너 기판(30, 40)을 박형화하는 단계;
    상기 지지 기판(1)의 배면 상에 상기 실리콘 산화물 층(4)을 증착하는 단계; 및
    상기 산화물 층(4)의 상기 증착 후에, 상기 산화물 층(4)의 증착 온도보다 더 높은 온도로, 상기 전달된 반도체 재료의 층(34, 42) 상에 상기 활성 층(3)을 에피택셜 방식으로 성장시키는 단계;
    를 포함하는,
    방법.
  11. 제10항에 있어서,
    상기 활성 층은 실리콘-게르마늄으로 제조되는,
    방법.
  12. 제11항에 있어서,
    상기 실리콘-게르마늄의 에피택셜 성장에 적합한 상기 도너 기판(30)의 반도체 재료는 실리콘-게르마늄인,
    방법.
  13. 제12항에 있어서,
    상기 반도체 재료(31)는 베이스 기판(32) 상에 에피택시에 의해 형성되며, 상기 반도체 재료 및 상기 베이스 기판은 함께 상기 도너 기판(30)을 형성하는,
    방법.
  14. 제11항에 있어서,
    상기 실리콘-게르마늄의 에피택셜 성장에 적합한 상기 도너 기판(40)의 반도체 재료는 실리콘인,
    방법.
  15. 제14항에 있어서,
    상기 지지 기판(1) 상에 전달되는 상기 실리콘 층(42)의 두께는 400 nm 이하인,
    방법.
  16. 제14항 또는 제15항에 있어서,
    상기 실리콘-게르마늄의 에피택셜 성장의 종료 시에, 상기 실리콘 층(42)은 상기 전기 절연 층(2)과 상기 실리콘-게르마늄 층(3) 사이에 유지되는,
    방법.
  17. 제14항 또는 제15항에 있어서,
    상기 실리콘-게르마늄의 에피택셜 성장이 수행된 상기 실리콘 층(42)을 실리콘-게르마늄 층으로 변환시키기 위해, 상기 활성 층(3)의 실리콘-게르마늄을 응축(condensation)시키는 단계를 더 포함하는,
    방법.
  18. 제10항 내지 제17항 중 어느 한 항에 있어서,
    상기 활성 층의 재료의 에피택셜 성장에 적합한 상기 반도체 재료의 층(34, 42)을 한정하기 위해, 상기 도너 기판(30, 40)에 취성 구역(33, 41)을 형성하는 단계를 포함하며,
    상기 도너 기판의 박형화는 상기 취성 구역(33, 41)을 따라 분리하는 것을 포함하는,
    방법.
  19. 제18항에 있어서,
    상기 취성 구역(33, 41)의 형성은 상기 도너 기판(30, 40)으로의 원자 종의 주입을 포함하는,
    방법.
  20. 제10항 내지 제19항 중 어느 한 항에 있어서,
    상기 활성 층(3)의 에피택시 온도는 600 내지 1100 ℃ 사이에 있는,
    방법.
  21. 제10항 내지 제20항 중 어느 한 항에 있어서,
    상기 실리콘 산화물 층(4)의 증착 온도는 100 내지 400 ℃ 사이에 있는,
    방법.
  22. 제10항 내지 제21항 중 어느 한 항에 있어서,
    상기 실리콘 산화물 층(4)의 두께는, 상기 층의 증착 후에, 상기 지지 기판과의 열 팽창 계수의 차이로 인해 상기 구조의 냉각 동안 생성되는 응력이 한계 값 미만의 휨을 발생시키도록 선택되는,
    방법.
KR1020197030782A 2017-03-21 2018-03-21 특히 전면 타입 이미저를 위한 절연체 상 반도체 타입 구조, 및 그러한 구조를 제조하는 방법 Ceased KR20190122872A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020237041863A KR102736696B1 (ko) 2017-03-21 2018-03-21 특히 전면 타입 이미저를 위한 절연체 상 반도체 타입 구조, 및 그러한 구조를 제조하는 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1752310A FR3064398B1 (fr) 2017-03-21 2017-03-21 Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure
FR1752310 2017-03-21
PCT/EP2018/057151 WO2018172405A1 (en) 2017-03-21 2018-03-21 Semiconductor on insulator type structure, notably for a front side type imager, and method of manufacturing such a structure

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020237041863A Division KR102736696B1 (ko) 2017-03-21 2018-03-21 특히 전면 타입 이미저를 위한 절연체 상 반도체 타입 구조, 및 그러한 구조를 제조하는 방법

Publications (1)

Publication Number Publication Date
KR20190122872A true KR20190122872A (ko) 2019-10-30

Family

ID=59649786

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020197030782A Ceased KR20190122872A (ko) 2017-03-21 2018-03-21 특히 전면 타입 이미저를 위한 절연체 상 반도체 타입 구조, 및 그러한 구조를 제조하는 방법
KR1020237041863A Active KR102736696B1 (ko) 2017-03-21 2018-03-21 특히 전면 타입 이미저를 위한 절연체 상 반도체 타입 구조, 및 그러한 구조를 제조하는 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020237041863A Active KR102736696B1 (ko) 2017-03-21 2018-03-21 특히 전면 타입 이미저를 위한 절연체 상 반도체 타입 구조, 및 그러한 구조를 제조하는 방법

Country Status (9)

Country Link
US (2) US11127624B2 (ko)
EP (1) EP3602617B1 (ko)
JP (1) JP7332158B2 (ko)
KR (2) KR20190122872A (ko)
CN (1) CN110383456B (ko)
FR (1) FR3064398B1 (ko)
SG (1) SG11201908704XA (ko)
TW (1) TWI775825B (ko)
WO (1) WO2018172405A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220067526A (ko) * 2019-02-18 2022-05-24 테크니쉐 유니버시테이트 아인트호벤 발광 또는 흡광 부품
JP7334698B2 (ja) * 2020-09-11 2023-08-29 信越半導体株式会社 Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ

Family Cites Families (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4795679A (en) * 1985-05-22 1989-01-03 North American Philips Corporation Monocrystalline silicon layers on substrates
FR2600582B1 (fr) 1986-06-25 1990-06-08 Elect Meca Et Const Procede de fabrication de panneaux prefabriques en briques
JPH0355822A (ja) * 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
EP0530972B1 (en) * 1991-08-02 1997-11-05 Canon Kabushiki Kaisha Liquid crystal image display unit
WO1993026041A1 (en) 1992-06-17 1993-12-23 Harris Corporation Bonded wafer processing
JPH07211602A (ja) * 1994-01-13 1995-08-11 Canon Inc 半導体基体の製造方法
JP3378135B2 (ja) * 1996-02-02 2003-02-17 三菱電機株式会社 半導体装置とその製造方法
US6054363A (en) * 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
US6689211B1 (en) * 1999-04-09 2004-02-10 Massachusetts Institute Of Technology Etch stop layer system
JP3325538B2 (ja) * 1999-04-06 2002-09-17 セイコーインスツルメンツ株式会社 半導体集積回路装置の製造方法
EP1192647B1 (en) * 1999-06-25 2010-10-20 Massachusetts Institute Of Technology Oxidation of silicon on germanium
JP2001036054A (ja) * 1999-07-19 2001-02-09 Mitsubishi Electric Corp Ｓｏｉ基板の製造方法
KR100429869B1 (ko) * 2000-01-07 2004-05-03 삼성전자주식회사 매몰 실리콘 저머늄층을 갖는 ｃｍｏｓ 집적회로 소자 및기판과 그의 제조방법
JP2001237403A (ja) * 2000-02-21 2001-08-31 Rohm Co Ltd 半導体装置の製法および超薄型半導体装置
WO2001099169A2 (en) * 2000-06-22 2001-12-27 Massachusetts Institute Of Technology Etch stop layer system for sige devices
WO2002001648A1 (en) * 2000-06-28 2002-01-03 Motorola, Inc. Semiconductor structure, device, circuit, and process
WO2002003437A1 (en) * 2000-06-30 2002-01-10 Motorola, Inc., A Corporation Of The State Of Delaware Hybrid semiconductor structure and device
US6890835B1 (en) * 2000-10-19 2005-05-10 International Business Machines Corporation Layer transfer of low defect SiGe using an etch-back process
US6743662B2 (en) * 2002-07-01 2004-06-01 Honeywell International, Inc. Silicon-on-insulator wafer for RF integrated circuit
FR2842349B1 (fr) * 2002-07-09 2005-02-18 Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon
DE10231964A1 (de) * 2002-07-15 2004-02-19 Infineon Technologies Ag Halbleiterbauelement mit stressaufnehmender Halbleiterschicht sowie zugehöriges Herstellungsverfahren
FR2848337B1 (fr) * 2002-12-09 2005-09-09 Commissariat Energie Atomique Procede de realisation d'une structure complexe par assemblage de structures contraintes
US6995427B2 (en) * 2003-01-29 2006-02-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
JP4187540B2 (ja) 2003-01-31 2008-11-26 大日本スクリーン製造株式会社 基板処理方法
JP4306266B2 (ja) * 2003-02-04 2009-07-29 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
JP4552858B2 (ja) * 2003-09-08 2010-09-29 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
WO2005027214A1 (ja) * 2003-09-10 2005-03-24 Shin-Etsu Handotai Co., Ltd. 積層基板の洗浄方法及び基板の貼り合わせ方法並びに貼り合せウェーハの製造方法
US7067430B2 (en) * 2003-09-30 2006-06-27 Sharp Laboratories Of America, Inc. Method of making relaxed silicon-germanium on insulator via layer transfer with stress reduction
US7029964B2 (en) * 2003-11-13 2006-04-18 International Business Machines Corporation Method of manufacturing a strained silicon on a SiGe on SOI substrate
US6992025B2 (en) * 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US20060014363A1 (en) * 2004-03-05 2006-01-19 Nicolas Daval Thermal treatment of a semiconductor layer
US7160753B2 (en) * 2004-03-16 2007-01-09 Voxtel, Inc. Silicon-on-insulator active pixel sensors
FR2868202B1 (fr) * 2004-03-25 2006-05-26 Commissariat Energie Atomique Procede de preparation d'une couche de dioxyde de silicium par oxydation a haute temperature sur un substrat presentant au moins en surface du germanium ou un alliage sicicium- germanium.
JP4661784B2 (ja) 2004-09-30 2011-03-30 信越半導体株式会社 Ｓｏｉウエーハの洗浄方法
JP4617820B2 (ja) * 2004-10-20 2011-01-26 信越半導体株式会社 半導体ウェーハの製造方法
FR2877491B1 (fr) * 2004-10-29 2007-01-19 Soitec Silicon On Insulator Structure composite a forte dissipation thermique
JP2006140187A (ja) * 2004-11-10 2006-06-01 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JP4427489B2 (ja) * 2005-06-13 2010-03-10 株式会社東芝 半導体装置の製造方法
US7262112B2 (en) * 2005-06-27 2007-08-28 The Regents Of The University Of California Method for producing dislocation-free strained crystalline films
JP4648134B2 (ja) * 2005-09-02 2011-03-09 大日本印刷株式会社 Ｓｏｉ基板、荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスク
TW200733244A (en) * 2005-10-06 2007-09-01 Nxp Bv Semiconductor device
FR2892733B1 (fr) * 2005-10-28 2008-02-01 Soitec Silicon On Insulator Relaxation de couches
FR2893762B1 (fr) * 2005-11-18 2007-12-21 Commissariat Energie Atomique Procede de realisation de transistor a double grilles auto-alignees par reduction de motifs de grille
FR2894715B1 (fr) * 2005-12-09 2008-02-22 Xbybus Soc Par Actions Simplif Procede de fabrication de composant silicium et/ou germanium sur isolant
JP5168788B2 (ja) * 2006-01-23 2013-03-27 信越半導体株式会社 Ｓｏｉウエーハの製造方法
FR2898431B1 (fr) * 2006-03-13 2008-07-25 Soitec Silicon On Insulator Procede de fabrication de film mince
US20070234951A1 (en) 2006-03-24 2007-10-11 Wei Lu Methods and apparatus for cleaning a substrate
US7811382B2 (en) * 2006-05-30 2010-10-12 Freescale Semiconductor, Inc. Method for forming a semiconductor structure having a strained silicon layer
EP1928020B1 (en) * 2006-11-30 2020-04-22 Soitec Method of manufacturing a semiconductor heterostructure
EP1975988B1 (en) * 2007-03-28 2015-02-25 Siltronic AG Multilayered semiconductor wafer and process for its production
US7897480B2 (en) * 2007-04-23 2011-03-01 International Business Machines Corporation Preparation of high quality strained-semiconductor directly-on-insulator substrates
US8128749B2 (en) * 2007-10-04 2012-03-06 International Business Machines Corporation Fabrication of SOI with gettering layer
CN101246819B (zh) * 2007-11-13 2010-11-10 清华大学 应变锗薄膜的制备方法
FR2924273B1 (fr) * 2007-11-28 2010-02-19 Commissariat Energie Atomique Procede de moderation de deformation
WO2010055750A1 (ja) * 2008-11-12 2010-05-20 株式会社日立製作所 発光素子並びに受光素子及びその製造方法
EP2251897B1 (en) * 2009-05-13 2016-01-06 Siltronic AG A method for producing a wafer comprising a silicon single crystal substrate having a front and a back side and a layer of SiGe deposited on the front side
JP4685953B2 (ja) * 2009-07-17 2011-05-18 Ｄｏｗａエレクトロニクス株式会社 横方向を電流導通方向とする電子デバイス用エピタキシャル基板およびその製造方法
JP5414415B2 (ja) * 2009-08-06 2014-02-12 株式会社日立製作所 半導体受光素子及びその製造方法
FR2952224B1 (fr) * 2009-10-30 2012-04-20 Soitec Silicon On Insulator Procede de controle de la repartition des contraintes dans une structure de type semi-conducteur sur isolant et structure correspondante.
US20110180896A1 (en) * 2010-01-25 2011-07-28 International Business Machines Corporation Method of producing bonded wafer structure with buried oxide/nitride layers
JP2013093339A (ja) * 2010-01-29 2013-05-16 Hitachi Ltd ゲルマニウム光学素子
US8476150B2 (en) * 2010-01-29 2013-07-02 Intersil Americas Inc. Methods of forming a semiconductor device
JP5257401B2 (ja) * 2010-04-28 2013-08-07 株式会社Ｓｕｍｃｏ 歪シリコンｓｏｉ基板の製造方法
US8877608B2 (en) * 2012-07-02 2014-11-04 Shanghai Institute Of Microsystem And Information Technology, Chinese Academy Of Sciences Method for preparing GOI chip structure
JP5780234B2 (ja) * 2012-12-14 2015-09-16 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2015046429A (ja) * 2013-08-27 2015-03-12 株式会社日立製作所 受光素子およびその製造方法
US9418870B2 (en) * 2014-02-12 2016-08-16 International Business Machines Corporation Silicon germanium-on-insulator formation by thermal mixing
JP6100200B2 (ja) * 2014-04-24 2017-03-22 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
US9691860B2 (en) * 2014-05-02 2017-06-27 Samsung Electronics Co., Ltd. Methods of forming defect-free SRB onto lattice-mismatched substrates and defect-free fins on insulators
US9219150B1 (en) * 2014-09-18 2015-12-22 Soitec Method for fabricating semiconductor structures including fin structures with different strain states, and related semiconductor structures
US9165945B1 (en) * 2014-09-18 2015-10-20 Soitec Method for fabricating semiconductor structures including transistor channels having different strain states, and related semiconductor structures
FR3027731B1 (fr) 2014-10-24 2018-01-05 Stmicroelectronics Sa Capteur d'image face avant a courant d'obscurite reduit sur substrat soi
JP6650463B2 (ja) * 2014-11-18 2020-02-19 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
US20170260651A1 (en) * 2014-11-24 2017-09-14 Innosys, Inc. Gallium Nitride Growth on Silicon
CN105810557A (zh) * 2014-12-31 2016-07-27 格科微电子（上海）有限公司 半导体晶圆及其整平方法和封装方法
FR3034909B1 (fr) * 2015-04-09 2018-02-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de dopage des regions de source et de drain d'un transistor a l'aide d'une amorphisation selective
JP6515757B2 (ja) * 2015-09-15 2019-05-22 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
JP6749394B2 (ja) * 2015-11-20 2020-09-02 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 滑らかな半導体表面の製造方法
CN105448666A (zh) * 2015-12-02 2016-03-30 苏州工业园区纳米产业技术研究院有限公司 利用二氧化硅的应力来改变晶圆硅片基体弯曲度的方法
US9799756B1 (en) * 2016-08-05 2017-10-24 International Business Machines Corporation Germanium lateral bipolar transistor with silicon passivation
JP6662250B2 (ja) * 2016-09-07 2020-03-11 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
US10170312B2 (en) * 2017-04-20 2019-01-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor substrate and manufacturing method of the same
US20190131454A1 (en) * 2017-11-01 2019-05-02 Qualcomm Incorporated Semiconductor device with strained silicon layers on porous silicon

Also Published As

Publication number Publication date
WO2018172405A1 (en) 2018-09-27
SG11201908704XA (en) 2019-10-30
EP3602617B1 (en) 2021-04-21
TW201903962A (zh) 2019-01-16
KR102736696B1 (ko) 2024-12-03
US20210366763A1 (en) 2021-11-25
JP2020511777A (ja) 2020-04-16
US12198975B2 (en) 2025-01-14
FR3064398B1 (fr) 2019-06-07
CN110383456A (zh) 2019-10-25
CN110383456B (zh) 2024-03-26
KR20230169478A (ko) 2023-12-15
FR3064398A1 (fr) 2018-09-28
JP7332158B2 (ja) 2023-08-23
US20200152689A1 (en) 2020-05-14
EP3602617A1 (en) 2020-02-05
TWI775825B (zh) 2022-09-01
US11127624B2 (en) 2021-09-21

Similar Documents

Publication Publication Date Title
US11855120B2 (en) Substrate for a front-side-type image sensor and method for producing such a substrate
US20100164048A1 (en) Method for fabricating a semiconductor substrate and semiconductor substrate
JP2010153815A6 (ja) 半導体基板の製造方法、および半導体基板
US11127775B2 (en) Substrate for front side type imager and method of manufacturing such a substrate
US12198975B2 (en) Semiconductor on insulator structure for a front side type imager
KR101595307B1 (ko) 반도체 기판 제조방법 및 이미지센서
US8058149B2 (en) Method for fabricating a semiconductor substrate
US20250072111A1 (en) Front-side-type image sensor
KR100576684B1 (ko) 절연체 상의 변형 결정층 제조방법, 그 방법을 위한반도체 구조 및 그 방법으로 제조된 반도체 구조
EP2096683B1 (en) Method for fabricating a semiconductor substrate

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

X091 Application refused [patent]
T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T13-X000 Administrative time limit extension granted

St.27 status event code: U-3-3-T10-T13-oth-X000

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

E601 Decision to refuse application
E801 Decision on dismissal of amendment
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

PE0801 Dismissal of amendment

St.27 status event code: A-2-2-P10-P12-nap-PE0801

A107 Divisional application of patent
PA0104 Divisional application for international application

St.27 status event code: A-0-1-A10-A18-div-PA0104

St.27 status event code: A-0-1-A10-A16-div-PA0104

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000