JPH0355822A - 半導体素子形成用基板の製造方法 - Google Patents

半導体素子形成用基板の製造方法

Info

Publication number
JPH0355822A
JPH0355822A JP1192282A JP19228289A JPH0355822A JP H0355822 A JPH0355822 A JP H0355822A JP 1192282 A JP1192282 A JP 1192282A JP 19228289 A JP19228289 A JP 19228289A JP H0355822 A JPH0355822 A JP H0355822A
Authority
JP
Japan
Prior art keywords
wafer
oxide film
warpage
substrate
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1192282A
Other languages
English (en)
Other versions
JPH0580133B2 (ja
Inventor
Yasuaki Nakazato
中里　泰章
Tokio Takei
武井　時男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin-Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Original Assignee
Shin-Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co Ltd, Nagano Electronics Industrial Co Ltd filed Critical Shin-Etsu Handotai Co Ltd
Priority to JP1192282A priority Critical patent/JPH0355822A/ja
Priority to EP90308060A priority patent/EP0410679B1/en
Priority to DE69023289T priority patent/DE69023289T2/de
Priority to US07/557,070 priority patent/US5071785A/en
Publication of JPH0355822A publication Critical patent/JPH0355822A/ja
Publication of JPH0580133B2 publication Critical patent/JPH0580133B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ＳＯＩ構造の半導体素子形成用基板を貼付け
法を用いて製造するにあたり、著しく反りを低減した当
該半導体素子形成用基板を提供する製造方法の改良に関
する． ［従来の技術］ 半導体素子を高密度に形成した集積回路の素子分離を容
易にしたり、あるいは特にＣＭＯＳ半導体素子回路のラ
ッチアップ現象を解消するために、半導体素子形成用基
板としてＳＯＩ構造が従来から提案されてきた． かかるＳＯＩ構造を提供するために、Ｓｉ基板の上に酸
化膜（絶縁層）を形或し、更に多結晶層を析出し、レー
ザー等による単結晶薄膜化を行なったり、あるいはサフ
ァイヤ基板の上にＳｉの多゛結品薄層を気相から熱分解
反応により形成する方法がとられてきた． しかしながら、これらの方法によって形成された絶縁層
の上のＳｉ単結晶薄層の結晶性は満足すべきものでなか
った。そこで、さらに技術的な改良が行なわれ、Ｓｉウ
ェーハを絶縁層を介して貼付け、半導体素子を形成する
活性領域のシリコンウェーハを研磨またはエッチングに
よって所望の薄層にする方法が成功をおさめつつある．
かかる貼付け法には、加圧のために単なる加重を用いる
ものと静電圧力を用いるものとがあるが、前者の例は例
えば特開昭４８−４０３７２号に述べられている。本公
知文献には，Ｓｉウェーハを酸化膜を介して重ね、約１
１００℃以上の温度で且つ約１００ｋｇ／ａＪ以上の圧
力で貼付する方法が紹介されている。また、後者の例は
、昭和６３年３月ｌ日に日経マグロウヒル社によって発
行された「日経マイクロデバイス」第９２頁〜第９８頁
に述べられている．以下，この半導体素子形成用基板に
ついて説明する． 第４図（Ｃ）には、ＳＯＩ構造を持つ半導体素子形成用
基板の一例が示されている． この基板はウェーハ１ａとウェーハ１ｂとを酸化膜１ｃ
を介して貼付した後，ウェーハ１ｂの露出面を研磨また
は／およびエッチング等により薄膜化することによって
製造される。具体的にその製造工程を説明すれば次の通
りである．先ず、ウェーハ１ａとウェーハ１ｂとを貼付
すにあたって、第４図（Ａ）に示すように平坦度の高い
ウェーハ１ａおよびウェーハ１ｂの全面に熱酸化によっ
て厚さ約０．８μｍの酸化膜１ｃをそれぞれ形成してお
く。そして、ウェーハ１ａとウェーハ１ｂとを重ね合せ
（第４図（Ｂ））．その状態で炉に仕込み、Ｎ，雰囲気
中で、この重ね合せウエー八に約５００℃の温度で、約
３００Ｖのパルス状の電圧を加える。これによって、ウ
ェーハ１ａとウェーハ１ｂが接合されることになる。
このウェーハ接合体は、ウェーハ同士の結合性が強いの
で、従来のプロセスにそのまま流すことが可能である． このようにして得られたウェー・ハ接合体のウェーハｌ
ｂをその外側から研磨または／およびエッチング等によ
り薄膜化することによって、第４図（Ｃ）に示すＳＯＩ
構造の半導体素子形成用基板が製造される。
［発明が解決しようとする課題］ ところで、従来技術においては、上記ウェーハ１ａ及び
ウェーハ１ｂは特に、接合される一方の主面において，
高精度の平坦度を有する鏡面化が要求され、その平坦度
が粗さ表示でいえば、５０ｎｍ以下となるように高精度
に仕上げられた．しかしながら、前述の製造の工程で、
ウェーハ１ｂの外側が研磨または／およびエッチング等
によって薄膜化されるにつれて、ウェーハ接合体にはウ
ェーハ１ｂ側を凸面とする反りが発生するのが常であり
、著しいときにはその反りは数１００μｍに及ぶことが
ある．このようにウェーハ１ｂ側が凸の反りを示すとき
は真空吸着によりウェーハの固定が困難となり、面積、
度が要求されるホトリソグラフィ工程の露光においてマ
スクパターンの基板上への転写の際に不都合を生ずる．
本発明者は、その原因を探るため、下記のような実験を
行なった． 先ず，ウェーハ１ａおよびウェーハ１ｂの全面に熱酸化
によりそれぞれ厚さ約１μｍの酸化膜１Ｃを形成した．
そして、ウェーハ１ａとウェーハ１ｂとを重ね合せて炉
に入れ、４００℃においてパルス状の電圧３５０Ｖを印
加して、両者を接合した．その後、ウェーハ１ｂの表面
に被着された酸化膜１ｃを除去してサーフェイスグライ
ンドし、さらにアルカリエッチングおよびプレ研磨によ
ってウェーハ１ｂを削って所定の厚さにした。
その際、ウェーハ１ａの反り、酸化膜１ｃ形成後のウェ
ーハ１ａの反り、ウェーハ１ａとウェーハ１ｂとを接合
した後の接合体の反り，サーフェイスグラインド（ＳＧ
）を行った後の接合体の反り、アルカリエッチングを行
った後の接合体の反り、プレ研磨後の接合体の反りを調
べた．その結果が第５図に示されている．同図において
●はウ，エーハ１ａの反り、▲は酸化膜ＩＣ形或後のウ
ェーハ１ａの反り，閣は接合体の反り、０はＳＧ後の接
合体の反り、Δはアルカリエッチング後の接合体の反り
、口はプレ研磨後の接合体の反りを示している。
この第５図において、接合体が形成された後の反りはウ
ェーハｌｂ側に凸に形成される．また、同図からは、接
合後の反りの状態（■）からＳＧ後の反りの状ａ　（０
）までの変位が極めて大きいことが判る． 次に、薄膜化の方法と反りとの関係を調べるため、ウェ
ーハ接合体をサーフェースグラインダのみで削った場合
の反りと、ウェーハ接合体をアルカリエッチングのみで
削った場合の反りとを調べてみた． その結果、薄膜化が進むに連れ、両者とも、接合体の表
面側が凸面となってしまうことが判った。
また、薄膜化の方法如何に拘らず、反りが発生すること
が判った。
次に、酸化膜１ｃの影響を調べるため、通常のウェーハ
において，片面に酸化膜１ａを形成し、その前後のウェ
ーハｌｃの反りを調べてみた．その結果、酸化膜１ｃを
形成した後のウェーハでは、酸化膜形成面側が凸面にな
っていることが判った。このことから、反りの原因は、
酸化膜ＩＣにあることが判った。
つまり、酸化膜とＳｉ単結晶とでは熱収縮率が異なり、
Ｓｉ単結晶は酸化膜に比べて熱収縮率が大きい。したが
って、高温雰囲気下で全面に酸化膜を形成し冷却した場
合には、Ｓｉ単結晶内に残留応力が蓄積される。そして
、ＳＯＩ構造実現のため、ウェーハ接合体の表面の酸化
膜を除去してウェーハｉｂ側を薄膜化した場合、ウェー
ハ１ａ側の残留応力（この場合、ウェー八１ｂ側は５μ
ｍ以下と極めて薄いため無視し得る）によってウェーハ
接合体の表面側が凸面となるように反るものと考えられ
る。ウェーハ接合体の背面側に酸化膜１ｃが存在する場
合には、その影響も考えられるが、ウェーハ１ａとウェ
ーハ１ｂとの間にある酸化膜１ｃの厚さの方がウェーハ
背面側の酸化膜ｌｃの厚さよりも厚いため、ウェーハ１
ａとウェーハ１ｂとの間にある酸化膜１ｃの影響の方が
強い。
なお、第５図において接合後の反りの状態（■）からＳ
Ｇ後の反りの状態（０）までの変位が極めて大きいのは
、ウェーハ接合体表面の酸化膜１ｃがＳＧによって除去
される上．ＳＧによってウェーハ１ｂの表面に加工歪層
が形成され、その表面側が裏面側に比べて伸び易くなっ
たことに原因しているものと推測される。また，ＳＧ後
の反りの状態（０）からアルカリエッチング後の反りの
状態（Δ）までは凹側に向かって変位している。これは
ＳＧによって形或された加工歪層がエッチングにより消
失するためと推測される． 本発明は、かかる問題点に鑑みなされたもので、反りが
なく平坦度の高いＳＯＩ構造の半導体素子形成用基板を
提供することを目的としている．この発明の前記ならび
にそのほかの目的と新規な特徴については，本明細書の
記述および添附図面から明らかになるであろう． ［課題を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである．本発明は、上記目
的を達成するため，Ｓｉ単結晶からなる第１ウェーハと
，同じ＜Ｓｉ単結晶からなる第２ウェーハとを酸化膜を
介して接合し、研磨または／およびエッチング等を行う
ことにより上記第２のウェーハを薄膜化してＳＯＩ構造
の半導体素子形或用基板を製造するにあたり、上記第１
ウェーハに予め反りを形成しておき、この第１ウエー八
の凹面側に上記第２ウェーハを接合するようにしたもの
である。
つまり、ＳＯＩ構造実現の際、当該基板の表面側が凸側
に向かって変位することに着目して、その変位によって
当該基板が平坦化されるように予め第１ウエー八に反り
を形成しておくようにしたものである． ［作用］ 上記した手段によれば，第１ウエー八に予め反りを形或
しておき，この第１ウェーハの凹面側に上記第２のウェ
ーハを接合するようにしたので，ＳＯＩ構造実現の際の
接合体の凸側への変位によって、当該接合体の反りが緩
和されることとなり、平坦度の高いＳＯ工構造の半導体
素子用基板が実現できることになる。
［実施例］ 以下、本発明に係るＳＯＩ構造の半導体素子形或用基板
の製造方法の実施例を図面に基づいて説明する。
第ｌ図（Ｃ）にはＳＯＩ構造の当該基板の縦断面図が示
されている。
この基板は，ウェーハ１ａとウェーハｌｂとを酸化膜１
ｃを介して貼付したウェーハ接合体において、ウェーハ
１ｂを研磨または／およびエッチング等により薄膜化す
ることによって製造される。
その際用いるウェーハ１ａおよびウェーハ１ｂとしては
、予め反りを形成しておいたウェーハが用いられ、その
ウェーハ１ａの凹面側にウェーハエｂを接合している。
このとき用いられるウェーハ１ｂは完全に反りがなくて
も良いが、ウェーハ１ａと同方向の反りを有するのが好
ましい。
なお、その際のウェーハ１ａの反りの大きさはウェーハ
の径および厚さ、さらには酸化膜の形成温度および厚さ
等によって異なるが、例えば、次のようにして決定され
る。
第２図には酸化膜厚と反りとの関係が示されている。こ
の第２図のものは１５０ｍｍφの厚さ６２５μｍのＰ型
ウェーハの片面に１０００ｎｍおよび５００ｎｍの厚さ
の酸化膜を形成した場合のそれぞれの反りを示している
．また、横軸には酸化膜形或前のウェーハの反りが示さ
れている。なお、酸化膜の形成条件は同じにしてある。
この第２図からは酸化膜形成前のウェーハの反りと酸化
膜形或後のウェーハの反りとは比例関係にあり、１次関
数ｙｗＡｘ十Ｂ（ｙは酸化膜形成後のウェーハの反り、
Ｘは酸化膜形成前のウェーハの反り、Ａ，Ｂは定数）で
表わすことができることが判る．また、同図から酸化膜
の厚さが厚いほど酸化膜形成後のウェーハの反りは大き
くなることが判る。
したがって、ｙ＝Ａｘ＋ＢがＸ軸を横切る点の値を求め
，当該値の反り（酸化膜形成面側が凹面となるような反
り）を予めウェーハに形成しておけば、酸化膜形成後に
はウェーハの反りはなくなることとなる．このように予
め実験によって上記ｙ　＝　Ａ　ｘ　十ＢのＡ，Ｂを定
め、当該直線がＸ軸を横切る点の値を求め、当該値の反
り（酸化膜形成面側が凹面となるような反り）を予めウ
ェーハに形成しておけば、酸化膜形成後にはウェーハの
反りはなくなることとなる。
なお、この第２図では片面に酸化膜を形成した場合につ
いて示したが、ＳＯＩ構造の接合体についても略同様な
ことがいえる。なぜなら、ウェー八１ｂ側は薄膜化され
無視できるので，結局、接合体の反りはウェーハ１ａの
みの反りとみることができるからである。この場合、本
発明のウェーハ接合体では、接合部の酸化膜は両ウェー
ハの酸化膜の２倍になることに注意する必要がある．ま
た、第３図にはウェーハの厚さと反りとの関係が示され
ている．この第３図のものは１５０ｍｍφのＰ型ウェー
ハの片面に１０００ｎｍの厚さの酸化膜を形成した場合
の反りを示している．また、横軸には酸化膜形成前のウ
ェーハの反りが示されている。
この第３図からは、ウェーハの厚さを違えた場合でも，
酸化膜形成前のウヱーハの反りと酸化膜形成後のウェー
ハの反りとは比例関係にあり、１次関数ｙ　＝＝　Ａ　
’　ｘ　＋　Ｂ　’　　（　ｙは酸化膜形成後のウェー
ハの反り、Ｘは酸化膜形成前のウェーハの反り．Ａ’　
，Ｂ’は定数）で表わすことができることが判る。また
、同図からウェーハの厚さが薄いほど酸化膜形成後のウ
ェーハの反りは大きくなることが判る。
したがって、ウェーハの厚さが異なった場合には、それ
に伴って反りの大きさをシフトさせれば良いことになる
． そして、上記のように反りが形成されたウェーハ同士を
張り合わせるにあたっては、第１図（Ａ）に示すように
ウェーハ１ａの全面およびウェーハ１ｂの全面にウェッ
ト酸化によって酸化膜１ｃを形成しておき、ウェーハ１
ａとウェーハ１ｂとの間に酸化膜１ｃが介在されるよう
にウェーハ１ａの凹面とウェーハ１ｂの凸面を重ね合せ
（第ｌ図（Ｂ））、その状態で炉に仕込み、Ｎ２雰囲気
中で、この重ね合せウェーハに熱若しくはパルス状の電
圧を加える。これによって，ウェーハｌａとウェーハ１
ｂが接合されることになる。このウェーハ接合体は、ウ
ェーハ同士の結合性が強いので、従来のプロセスにその
まま流すことが可能である。
このようにして得られたウェーハ接合体におけるウェー
ハ１ｂ側をサーフエイスグラインド、アルカリエッチン
グおよびプレ研磨にすることにより薄膜化することによ
って、第１図（Ｃ）に示すＳＯＩ構造の半導体素子形或
用基板を製造する。
なお、上記においては、接合性を考慮してウェーハ１ｂ
側にも反りを形成しておいたが、ウェーハ１ａ側にのみ
反りを形成しておくようにしても良い。なぜなら、ウェ
ーハ１ｂ側は薄膜化されるので、ウェーハ１ｂの側の反
りへの影響は無視できると考えられるからである． このような製造方法によって得られたウェーハによれば
下記のような効果を有する。
即ち、上記実施例によれば、ウェーハｌａに予め反りを
形成しておき、このウェーハ１ａの凹面側にウェーハｌ
ｂを接合するようにしたので、ＳＯＩ構造実現の際の接
合体の凸側への変位によって、上記ウェーハｌａの反り
が緩和されることとなり、平坦度の高いＳＯＩ構造の半
導体素子形或用基板が実現できることになる。
ちなみに、１５０ｍｍφの半導体素子形或用基板を従来
の方法で形成した場合、反りの平均値は３５μｍであっ
たのに対して、本発明の方法によって形成したものでは
、平均１５μｍであった。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない． ［発明の効果コ 本願において開示される発明のうち代表的なもの効果を
説明すれば下記のとおりである。
即ち、本発明は、Ｓｉ単結晶からなる第１ウエー八と、
同じ＜Ｓｉ単結晶からなる第２ウェーハとを酸化膜を介
して接合し、研磨または／およびエッチング等すること
により上記第２ウェーハを薄膜化してＳｏｌ構造の半導
体素子形成用基抜を製造するにあたり、上記第１ウェー
ハに予め反りを形或しておき、この第１ウェーハの凹面
側に上記第２ウェーハを接合するようにしたので、ＳＯ
Ｉ構造実現の際の接合体の凸側への変位によって、当該
接合体の反りが緩和されることとなり、平坦度の高いＳ
ＯＩ構造の半導体素子用基板が実現できることになる。
【図面の簡単な説明】
第１図（Ａ）〜（Ｃ）は本発明に係るＳＯＩ構造の半導
体素子形成用基板の製造方法の実施例の各製造工程を示
す図、 第２図は酸化膜厚と反りとの関係を示すグラフ、第３図
はウェーハの厚さと反りとの関係を示すグラフ、 第４図（Ａ）〜（Ｃ）は従来方法の各製造工程を示す図
、 第５図は工程毎の反りを示すグラフである。 １ａ・・・・ウェーハ （第１ウェーハ） ｌｂ　・・・・ ウェーハ （第２ウェーハ） ｌｃ・・・・酸化膜． 第 ■ 図 （Ａ） ＩＣ （Ｃ） 第 己 図 第３ 図 第４ 図 （Ｃ）

Claims (2)

    【特許請求の範囲】
  1. （１）Ｓｉ単結晶からなる第１ウェーハと、同じくＳｉ
    単結晶からなる第２ウェーハとを酸化膜を介して接合し
    、研磨または／およびエッチング等を行うことにより上
    記第２ウェーハを薄膜化してＳＯＩ構造の半導体素子形
    成用基板を製造するにあたり、少なくとも上記第１ウェ
    ーハに予め反りを形成しておき、この第１ウェーハの凹
    面側に上記第２ウェーハを接合するようにしたことを特
    徴とするＳＯＩ構造の半導体素子形成用基板の製造方法
    。
  2. （２）第１ウェーハと外径並びに品質同一のウェーハの
    片面に、処理時間のみを延長しその他の条件を同一とし
    た２倍の厚さを有する酸化膜を形成し、当該ウェーハの
    酸化膜形成前後の各種反りを求め、それらのデータから
    得られた面反りの関係を示す近似一次式より、第１ウェ
    ーハの反りを決定することを特徴とする請求項１記載の
    ＳＯＩ構造の半導体素子形成用基板の製造方法。
JP1192282A 1989-07-25 1989-07-25 半導体素子形成用基板の製造方法 Granted JPH0355822A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1192282A JPH0355822A (ja) 1989-07-25 1989-07-25 半導体素子形成用基板の製造方法
EP90308060A EP0410679B1 (en) 1989-07-25 1990-07-24 Method for preparing a substrate for forming semiconductor devices
DE69023289T DE69023289T2 (de) 1989-07-25 1990-07-24 Verfahren zur Vorbereitung eines Substrats für die Herstellung von Halbleiterbauelementen.
US07/557,070 US5071785A (en) 1989-07-25 1990-07-25 Method for preparing a substrate for forming semiconductor devices by bonding warped wafers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1192282A JPH0355822A (ja) 1989-07-25 1989-07-25 半導体素子形成用基板の製造方法

Publications (2)

Publication Number Publication Date
JPH0355822A true JPH0355822A (ja) 1991-03-11
JPH0580133B2 JPH0580133B2 (ja) 1993-11-08

Family

ID=16288687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1192282A Granted JPH0355822A (ja) 1989-07-25 1989-07-25 半導体素子形成用基板の製造方法

Country Status (4)

Country Link
US (1) US5071785A (ja)
EP (1) EP0410679B1 (ja)
JP (1) JPH0355822A (ja)
DE (1) DE69023289T2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH043908A (ja) * 1990-04-20 1992-01-08 Fujitsu Ltd 半導体基板の製造方法
JP2002536843A (ja) * 1999-02-10 2002-10-29 コミツサリア タ レネルジー アトミーク 内部応力制御のなされた多層構造体、およびその製造方法
JP2006509376A (ja) * 2002-12-09 2006-03-16 コミサリヤ・ア・レネルジ・アトミク 応力下の構造体の組立により複合構造体を作製する方法
JP2008140878A (ja) * 2006-11-30 2008-06-19 Sumco Corp シリコンウェーハ及びその製造方法並びに貼り合わせｓｏｉウェーハ及びその製造方法。
WO2013046525A1 (ja) 2011-09-29 2013-04-04 信越半導体株式会社 貼り合わせｓｏｉウェーハの反りを算出する方法、及び貼り合わせｓｏｉウェーハの製造方法
WO2014080563A1 (ja) 2012-11-21 2014-05-30 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US8822307B2 (en) 2011-06-27 2014-09-02 Kabushiki Kaisha Toshiba Semiconductor manufacturing apparatus and semiconductor manufacturing method
JP2015515111A (ja) * 2011-12-29 2015-05-21 コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ 多層構造体を基板に製造する方法
WO2019012866A1 (ja) * 2017-07-10 2019-01-17 株式会社Sumco シリコンウェーハの製造方法
JP2020511777A (ja) * 2017-03-21 2020-04-16 ソイテックＳｏｉｔｅｃ 特に、正面側型撮像装置のための、セミコンダクタオンインシュレータ型構造、及びこのような構造を製作する方法
JP2021513211A (ja) * 2018-02-12 2021-05-20 ソイテックＳｏｉｔｅｃ 層移転により半導体オンインシュレータ型構造を製造するための方法

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0636413B2 (ja) * 1990-03-29 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
JPH0719738B2 (ja) * 1990-09-06 1995-03-06 信越半導体株式会社 接合ウェーハ及びその製造方法
JPH0824193B2 (ja) * 1990-10-16 1996-03-06 工業技術院長 平板型光弁駆動用半導体装置の製造方法
JPH07118505B2 (ja) * 1990-12-28 1995-12-18 信越半導体株式会社 誘電体分離基板の製造方法
US5244839A (en) * 1991-06-18 1993-09-14 Texas Instruments Incorporated Semiconductor hybrids and method of making same
US5366924A (en) * 1992-03-16 1994-11-22 At&T Bell Laboratories Method of manufacturing an integrated circuit including planarizing a wafer
WO1993026041A1 (en) * 1992-06-17 1993-12-23 Harris Corporation Bonded wafer processing
DE4224395A1 (de) * 1992-07-23 1994-01-27 Wacker Chemitronic Halbleiterscheiben mit definiert geschliffener Verformung und Verfahren zu ihrer Herstellung
US5382551A (en) * 1993-04-09 1995-01-17 Micron Semiconductor, Inc. Method for reducing the effects of semiconductor substrate deformities
DE69503285T2 (de) * 1994-04-07 1998-11-05 Sumitomo Electric Industries Diamantwafer und Verfahren zur Herstellung eines Diamantwafers
US5733175A (en) 1994-04-25 1998-03-31 Leach; Michael A. Polishing a workpiece using equal velocity at all points overlapping a polisher
EP0684106B1 (en) 1994-05-23 2000-04-05 Sumitomo Electric Industries, Ltd. Method to produce a hard material coated wafer
DE69508679T2 (de) * 1994-06-09 1999-08-12 Sumitomo Electric Industries, Ltd., Osaka Wafer und Verfahren zur Herstellung eines Wafers
US5607341A (en) 1994-08-08 1997-03-04 Leach; Michael A. Method and structure for polishing a wafer during manufacture of integrated circuits
US6484585B1 (en) 1995-02-28 2002-11-26 Rosemount Inc. Pressure sensor for a pressure transmitter
US5843832A (en) * 1995-03-01 1998-12-01 Virginia Semiconductor, Inc. Method of formation of thin bonded ultra-thin wafers
US5494849A (en) * 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates
US5937312A (en) * 1995-03-23 1999-08-10 Sibond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator wafers
JPH08274285A (ja) * 1995-03-29 1996-10-18 Komatsu Electron Metals Co Ltd Ｓｏｉ基板及びその製造方法
KR0168348B1 (ko) * 1995-05-11 1999-02-01 김광호 Soi 기판의 제조방법
TW323388B (ja) * 1995-08-21 1997-12-21 Hyundai Electronics Ind
JP3378135B2 (ja) * 1996-02-02 2003-02-17 三菱電機株式会社 半導体装置とその製造方法
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
JP3139426B2 (ja) * 1997-10-15 2001-02-26 日本電気株式会社 半導体装置
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6505516B1 (en) 2000-01-06 2003-01-14 Rosemount Inc. Capacitive pressure sensing with moving dielectric
US6520020B1 (en) 2000-01-06 2003-02-18 Rosemount Inc. Method and apparatus for a direct bonded isolated pressure sensor
US6561038B2 (en) 2000-01-06 2003-05-13 Rosemount Inc. Sensor with fluid isolation barrier
US6508129B1 (en) 2000-01-06 2003-01-21 Rosemount Inc. Pressure sensor capsule with improved isolation
DE60108217T2 (de) 2000-01-06 2005-12-29 Rosemount Inc., Eden Prairie Kornwachstumsverfahren zur herstellung einer elektrischen verbindung für mikroelektromechanische systeme (mems)
JP3910004B2 (ja) * 2000-07-10 2007-04-25 忠弘 大見 半導体シリコン単結晶ウエーハ
JP2002164358A (ja) * 2000-11-28 2002-06-07 Mitsubishi Electric Corp 半導体装置用基材および半導体装置の製造方法
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
FR2823596B1 (fr) 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
US6603916B1 (en) 2001-07-26 2003-08-05 Lightwave Microsystems Corporation Lightwave circuit assembly having low deformation balanced sandwich substrate
FR2830983B1 (fr) 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
US6864142B1 (en) * 2002-02-19 2005-03-08 Xilinx, Inc. Method to produce a factory programmable IC using standard IC wafers and the structure
US7494901B2 (en) * 2002-04-05 2009-02-24 Microng Technology, Inc. Methods of forming semiconductor-on-insulator constructions
US6848316B2 (en) 2002-05-08 2005-02-01 Rosemount Inc. Pressure sensor assembly
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
JP3664704B2 (ja) * 2002-10-03 2005-06-29 沖電気工業株式会社 半導体装置
US7176108B2 (en) 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
US20070063185A1 (en) * 2003-06-26 2007-03-22 Rj Mears, Llc Semiconductor device including a front side strained superlattice layer and a back side stress layer
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
EP1667207B1 (en) * 2003-09-08 2019-07-17 SUMCO Corporation Bonded wafer and its manufacturing method
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
FR2886051B1 (fr) 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
US7262112B2 (en) * 2005-06-27 2007-08-28 The Regents Of The University Of California Method for producing dislocation-free strained crystalline films
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2899378B1 (fr) 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
FR2935537B1 (fr) 2008-08-28 2010-10-22 Soitec Silicon On Insulator Procede d'initiation d'adhesion moleculaire
FR2943177B1 (fr) 2009-03-12 2011-05-06 Soitec Silicon On Insulator Procede de fabrication d'une structure multicouche avec report de couche circuit
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
FR2947380B1 (fr) 2009-06-26 2012-12-14 Soitec Silicon Insulator Technologies Procede de collage par adhesion moleculaire.
US8691663B2 (en) * 2009-11-06 2014-04-08 Alliance For Sustainable Energy, Llc Methods of manipulating stressed epistructures
FR2965398B1 (fr) * 2010-09-23 2012-10-12 Soitec Silicon On Insulator Procédé de collage par adhésion moléculaire avec réduction de desalignement de type overlay
FR2997554B1 (fr) * 2012-10-31 2016-04-08 Soitec Silicon On Insulator Procede de modification d'un etat de contrainte initial d'une couche active vers un etat de contrainte final
CN103560136A (zh) * 2013-11-22 2014-02-05 上海新傲科技股份有限公司 低翘曲度的半导体衬底及其制备方法
US9412706B1 (en) * 2015-01-29 2016-08-09 Micron Technology, Inc. Engineered carrier wafers
JP6437404B2 (ja) 2015-09-09 2018-12-12 東芝メモリ株式会社 半導体装置の製造方法
CN108609575B (zh) * 2016-12-12 2020-09-08 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
JP6671518B2 (ja) * 2017-02-02 2020-03-25 三菱電機株式会社 半導体製造方法および半導体製造装置
CN110600416A (zh) * 2018-06-12 2019-12-20 上海新微技术研发中心有限公司 一种薄片基板的加工方法
CN119786356B (zh) * 2024-11-29 2025-11-18 西安奕斯伟材料科技股份有限公司 一种硅片以及改善硅片翘曲度的方法、装置、设备及介质

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5329551B2 (ja) * 1974-08-19 1978-08-22
EP0161740B1 (en) * 1984-05-09 1991-06-12 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor substrate
JPH0770474B2 (ja) * 1985-02-08 1995-07-31 株式会社東芝 化合物半導体装置の製造方法
JPS62158905A (ja) * 1985-12-28 1987-07-14 Tokyo Gas Co Ltd コ−クス炉に於ける排ガス再循環切換燃焼方法
US4830984A (en) * 1987-08-19 1989-05-16 Texas Instruments Incorporated Method for heteroepitaxial growth using tensioning layer on rear substrate surface
US4774196A (en) * 1987-08-25 1988-09-27 Siliconix Incorporated Method of bonding semiconductor wafers
JP2685819B2 (ja) * 1988-03-31 1997-12-03 株式会社東芝 誘電体分離半導体基板とその製造方法
US4939101A (en) * 1988-09-06 1990-07-03 General Electric Company Method of making direct bonded wafers having a void free interface

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH043908A (ja) * 1990-04-20 1992-01-08 Fujitsu Ltd 半導体基板の製造方法
JP2002536843A (ja) * 1999-02-10 2002-10-29 コミツサリア タ レネルジー アトミーク 内部応力制御のなされた多層構造体、およびその製造方法
JP4889154B2 (ja) * 1999-02-10 2012-03-07 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 多層構造体の製造方法
JP2006509376A (ja) * 2002-12-09 2006-03-16 コミサリヤ・ア・レネルジ・アトミク 応力下の構造体の組立により複合構造体を作製する方法
JP4778238B2 (ja) * 2002-12-09 2011-09-21 コミサリヤ・ア・レネルジ・アトミク 応力下の構造体の組立により複合構造体を作製する方法
JP2008140878A (ja) * 2006-11-30 2008-06-19 Sumco Corp シリコンウェーハ及びその製造方法並びに貼り合わせｓｏｉウェーハ及びその製造方法。
US8822307B2 (en) 2011-06-27 2014-09-02 Kabushiki Kaisha Toshiba Semiconductor manufacturing apparatus and semiconductor manufacturing method
JP2013077652A (ja) * 2011-09-29 2013-04-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウェーハの反りを算出する方法、及び貼り合わせｓｏｉウェーハの製造方法
CN103918058A (zh) * 2011-09-29 2014-07-09 信越半导体株式会社 计算贴合soi晶片的翘曲的方法及贴合soi晶片的制造方法
WO2013046525A1 (ja) 2011-09-29 2013-04-04 信越半導体株式会社 貼り合わせｓｏｉウェーハの反りを算出する方法、及び貼り合わせｓｏｉウェーハの製造方法
US8962352B2 (en) 2011-09-29 2015-02-24 Shin-Etsu Handotai Co., Ltd. Method for calculating warpage of bonded SOI wafer and method for manufacturing bonded SOI wafer
JP2015515111A (ja) * 2011-12-29 2015-05-21 コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ 多層構造体を基板に製造する方法
US9378999B2 (en) 2012-11-21 2016-06-28 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer
WO2014080563A1 (ja) 2012-11-21 2014-05-30 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2020511777A (ja) * 2017-03-21 2020-04-16 ソイテックＳｏｉｔｅｃ 特に、正面側型撮像装置のための、セミコンダクタオンインシュレータ型構造、及びこのような構造を製作する方法
US12198975B2 (en) 2017-03-21 2025-01-14 Soitec Semiconductor on insulator structure for a front side type imager
WO2019012866A1 (ja) * 2017-07-10 2019-01-17 株式会社Sumco シリコンウェーハの製造方法
JP2019016748A (ja) * 2017-07-10 2019-01-31 株式会社Sumco シリコンウェーハの製造方法
US10910328B2 (en) 2017-07-10 2021-02-02 Sumco Corporation Silicon wafer manufacturing method
JP2021513211A (ja) * 2018-02-12 2021-05-20 ソイテックＳｏｉｔｅｃ 層移転により半導体オンインシュレータ型構造を製造するための方法

Also Published As

Publication number Publication date
EP0410679B1 (en) 1995-11-02
US5071785A (en) 1991-12-10
JPH0580133B2 (ja) 1993-11-08
DE69023289D1 (de) 1995-12-07
EP0410679A1 (en) 1991-01-30
DE69023289T2 (de) 1996-07-04

Similar Documents

Publication Publication Date Title
JPH0580133B2 (ja)
US5152857A (en) Method for preparing a substrate for semiconductor devices
US5346848A (en) Method of bonding silicon and III-V semiconductor materials
EP0854500B1 (en) Method of manufacturing a bonded substrate
JP3321882B2 (ja) 基板はり合わせ方法
JPH0376118A (ja) 半導体素子形成用基板の製造方法
JPS61139042A (ja) ポリシリコン　サブサーフエスひずみ層を使用して基板のそりのスプリングバツクを減少するための方法
WO2006015246A3 (en) Method and system for fabricating a strained semiconductor layer
US12076973B2 (en) Bonded substrate including polycrystalline diamond film
JPH098124A (ja) 絶縁分離基板及びその製造方法
EP0968081A1 (en) Flattening process for bonded semiconductor substrates
JPH09246506A (ja) Ｓｏｉ基板の製造方法
US5597410A (en) Method to make a SOI wafer for IC manufacturing
JPH07183477A (ja) 半導体基板の製造方法
JP2766417B2 (ja) 貼り合わせ誘電体分離ウェーハの製造方法
JPH11345954A (ja) 半導体基板及びその製造方法
JP4959878B2 (ja) ウエファの製造方法
JP2927280B2 (ja) Ｓｏｉ基板の製造方法
JPH05160087A (ja) 半導体基板の製造方法
JP2754295B2 (ja) 半導体基板
JPH01215041A (ja) 半導体基板
US11315789B2 (en) Method and structure for low density silicon oxide for fusion bonding and debonding
JP3206015B2 (ja) 半導体装置の製造方法
JP3016512B2 (ja) 誘電体分離型半導体基板の製造方法
JPH0482250A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071108

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081108

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081108

Year of fee payment: 15

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081108

Year of fee payment: 15

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091108

Year of fee payment: 16

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091108

Year of fee payment: 16