KR20200021500A - 발광 장치 제작 방법 - Google Patents

발광 장치 제작 방법 Download PDF

Info

Publication number
KR20200021500A
KR20200021500A KR1020200021634A KR20200021634A KR20200021500A KR 20200021500 A KR20200021500 A KR 20200021500A KR 1020200021634 A KR1020200021634 A KR 1020200021634A KR 20200021634 A KR20200021634 A KR 20200021634A KR 20200021500 A KR20200021500 A KR 20200021500A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
electrode
organic compound
electrode terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020200021634A
Other languages
English (en)
Other versions
KR102278524B1 (ko
Inventor
아키히로 치다
카오루 하타노
토모야 아오야마
류 코마츠
마사토시 카타니와
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20200021500A publication Critical patent/KR20200021500A/ko
Priority to KR1020210091002A priority Critical patent/KR102429842B1/ko
Application granted granted Critical
Publication of KR102278524B1 publication Critical patent/KR102278524B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H01L27/3248—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H01L51/52—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 발광 장치에 있어서, 전극 단자에 손상을 주지 않고 유기막으로 덮인 전극 단자를 노출시키는 방법을 제공한다.
외부 신호나 외부 전원으로부터의 전력이 입력되는 전극 단자의 영역에 섬 형상으로 유기 화합물을 포함한 층을 형성하고, 그 상부에 유기막을 형성한다. 유기 화합물을 포함한 층과 전극 단자의 계면의 밀착성이 낮은 것을 이용하여 유기막을 제거함으로써 전극 단자를 손상시키지 않고 노출시킬 수 있다.

Description

발광 장치 제작 방법{METHOD FOR MANUFACTURING LIGHT-EMITTING DEVICE}
본 발명은 발광 장치 제작 방법에 관한 것이다.
최근, 일렉트로루미네센스(EL: Electroluminescence)를 이용한 발광 소자의 연구 개발이 활발히 행해지고 있다. 이들 발광 소자의 기본적인 구성은, 한 쌍의 전극들간에 발광성을 갖는 물질을 포함한 층을 끼운 것이다. 이 소자에 전압을 인가함으로써 발광성을 갖는 물질로부터의 발광이 얻어진다.
상술한 발광 소자는 자기 발광형이므로, 이것을 사용한 발광 장치는 시인성(視認性)이 뛰어나고 백 라이트가 불필요하고 소비 전력이 적은 등의 장점을 갖는다. 또한, 발광 소자를 사용한 발광 장치는 박형 경량으로 제작할 수 있고 응답 속도가 빠른 등의 장점도 갖는다.
또한 상술한 발광 소자를 갖는 발광 장치로서는 가요성을 도모할 수 있으므로, 가요성을 갖는 기판에 채용하는 것이 검토되고 있다.
가요성을 갖는 기판을 사용한 발광 장치 제작 방법으로서는, 예를 들어 유리 기판이나 석영 기판 등의 기판 위에 박막 트랜지스터 등의 반도체 소자를 제작한 후, 상기 반도체 소자와 기판 사이에 유기 수지를 충전하고, 유리 기판이나 석영 기판으로부터 다른 기판(예를 들어 가요성을 갖는 기판)으로 반도체 소자를 전치(轉置)하는 기술이 개발되고 있다. 가요성을 갖는 기판으로 반도체 소자를 전치한 후에 반도체 소자와 외부의 전원을 전기적으로 접속하기 위하여 상기 유기 수지와 기판에 구멍을 뚫는 공정이 필요하다.
예를 들어 유기 수지의 층간 절연막에 관통 구멍을 형성하는 방법으로서, 레이저 어블레이션법이 고안되고 있다(특허문헌 1).
일본국 특개평 07-80670호 공보
상술한 가요성을 갖는 기판을 사용한 발광 장치에 있어서 발광 장치를 구성하는 반도체 소자와 외부의 전원 및 신호선에 접속하기 위한 전극 위에 제공되는 유기막이나 기판 등의 층에 구멍을 뚫을 필요가 있다. 그러나 예를 들어 레이저 어블레이션법 등을 이용하여 유기막이나 기판에 구멍을 뚫는 경우 구멍 밑이나 주변이 열로 인한 손상을 받을 우려나, 또는 원하는 깊이까지 구멍을 뚫을 수 없을 우려가 있다. 그러므로 구멍 밑이나 주변이 열로 인한 손상을 받지 않고 유기막에 원하는 깊이까지 구멍을 뚫어 전극 단자를 노출시켜, 외부 전원 등과 용이하게 전기 접속이 가능한 발광 장치 제작 방법을 제공하는 것을 과제 중 하나로 한다. 또는, 전극 단자에 손상을 주지 않고 유기막 등으로 덮여 있는 전극 단자를 노출시키는 방법을 제공하는 것을 과제 중 하나로 한다. 또한 여기서 말하는 열로 인한 손상이란, 눌어붙거나 표면이 거칠어지는 것 등을 포함한다.
본 발명의 일 형태는, 제 1 기판 위에 전극 단자를 형성하는 공정과, 전극 단자와 전기적으로 접속되는 제 1 전극층을 형성하는 공정과, 제 1 전극층의 단부를 덮는 격벽을 형성하는 공정과, 전극 단자 및 제 1 전극층 위에 유기 화합물을 포함한 층을 형성하는 공정과, 유기 화합물을 포함한 층 위에 제 2 전극층을 형성하는 공정과, 제 2 기판 위에 박리층을 형성하는 공정과, 박리층과 제 2 전극층이 대향하도록 제 1 기판과 제 2 기판을 접착층을 개재(介在)하여 접착시키는 공정과, 제 2 기판을 박리하고 상기 박리에 의하여 노출된 면 위에 유기층을 형성하는 공정과, 유기층의 전극 단자와 중첩되는 부분을 둘러싸도록 칼집을 내고 그 칼집을 낸 부분에 둘러싸이는 접착층 및 유기층을 박리하여 전극 단자를 노출시키는 공정과, 전극 단자와 전기적으로 접속되는 도전층을 형성하는 공정을 갖는, 발광 장치 제작 방법이다.
제 1 전극층뿐만 아니라 외부 신호와 외부 전원으로부터의 전력이 입력되는 전극 단자의 영역에도 섬 형상의 유기 화합물을 포함한 층을 형성한다. 유기 화합물을 포함한 층과 전극 단자의 계면은 밀착성이 낮다. 그러므로 전극 단자 위의 유기 화합물을 포함한 층 위에 형성된 접착층은 전극 단자로부터 용이하게 박리할 수 있다. 결과적으로 유기층에 칼집을 내고, 그 유기층을 박리함으로써 전극 단자를 노출시킬 수 있다.
본 발명의 일 형태의 발광 장치 제작 방법에 의하여, 레이저 어블레이션법, 드라이 에칭법, 및 이온 빔 스퍼터링법 등을 사용했을 때보다 외부 신호와 외부 전원으로부터의 전력이 입력되는짧을 시간으로]]짧은 시간에 유기층을 제거하여 전극 단자를 노출시킬 수 있다. 또한 전극 단자에 손상을 주지 않고 유기층을 제거할 수 있다.
또한 본 발명의 다른 일 형태는, 제 1 기판 위에 제 1 박리층을 형성하는 공정과, 제 1 박리층 위에 전극 단자를 형성하는 공정과, 전극 단자와 전기적으로 접속되는 제 1 전극층을 형성하는 공정과, 제 1 전극층의 단부를 덮는 격벽을 형성하는 공정과, 전극 단자 및 제 1 전극층 위에 유기 화합물을 포함한 층을 형성하는 공정과, 유기 화합물을 포함한 층 위에 제 2 전극층을 형성하는 공정과, 제 2 기판 위에 제 2 박리층을 형성하는 공정과, 제 2 박리층과 제 2 전극층이 대향하도록 제 1 기판과 제 2 기판을 접착층을 개재하여 접착시키는 공정과, 제 2 기판을 박리하고 상기 박리에 의하여 노출된 면 위에 제 2 유기층을 형성하고 제 2 유기층에 접하여 제 2 가요성을 갖는 기판을 제공하는 공정과, 제 1 기판을 박리하고 상기 박리에 의하여 노출된 면 위에 제 1 유기층을 형성하고 제 1 유기층에 접하여 제 1 가요성을 갖는 기판을 제공하는 공정과, 제 2 가요성을 갖는 기판 및 제 2 유기층의 전극 단자와 중첩되는 부분을 둘러싸도록 칼집을 내고 그 칼집을 낸 부분에 둘러싸이는 제 2 가요성을 갖는 기판, 접착층, 및 제 2 유기층을 박리하여 전극 단자를 노출시키는 공정과, 전극 단자와 전기적으로 접속되는 도전층을 형성하는 공정을 갖는, 발광 장치 제작 방법이다.
제 1 전극층뿐만 아니라, 외부 신호와 외부 전원으로부터의 전력이 입력되는 전극 단자의 영역에도 섬 형상의 유기 화합물을 포함한 층을 형성한다. 유기 화합물을 포함한 층과 전극 단자의 계면은 밀착성이 낮다. 그러므로 전극 단자 위의 유기 화합물을 포함한 층 위에 형성된 접착층은 전극 단자로부터 용이하게 박리할 수 있다. 결과적으로 제 2 유기층에 칼집을 내고 그 제 2 유기층을 박리함으로써 전극 단자를 노출시킬 수 있다.
본 발명의 일 형태의 발광 장치 제작 방법에 의하여, 레이저 어블레이션법, 드라이 에칭법, 및 이온 빔 스퍼터링법 등을 이용했을 때보다 짧은 시간에 제 2 유기층을 제거하여 전극 단자를 노출시킬 수 있다. 또한 전극 단자에 손상을 주지 않고 제 2 유기층을 제거할 수 있다.
본 발명의 일 형태의 발광 장치 제작 방법에 의하여, 가요성을 갖는 기판을 사용하여 가요성 발광 장치를 얻을 수 있다.
또한 제 2 전극층이 투광성을 갖고, 박리층(또는 제 2 박리층)을 형성하는 공정 후에 박리층(또는 제 2 박리층) 위에 착색층을 형성하는 공정을 갖는 것이 바람직하다.
본 발명의 일 형태의 발광 장치 제작 방법에 의하여, 제 2 유기층 측으로부터의 발광 소자의 발광을 외부에 추출할 수 있다. 또한, 착색층을 통하여 발광 소자가 나타내는 광을 외부에 추출할 수 있으므로 원하는 발광색을 얻을 수 있다.
본 발명의 일 형태에 따르면, 전극 단자에 손상을 주지 않고 유기 수지 등에 전극 단자를 노출시키는 구멍을 뚫을 수 있다. 그 전극 단자로부터 전원과 신호를 입력할 수 있는 가요성 발광 장치를 제공할 수 있다.
도 1a 내지 도 1d는 본 발명의 일 형태의 발광 장치의 단면도.
도 2a 내지 도 2e는 본 발명의 일 형태의 발광 장치 제작 방법을 설명하는 단면도.
도 3a 내지 도 3d는 본 발명의 일 형태의 발광 장치 제작 방법을 설명하는 단면도.
도 4a 내지 도 4c는 본 발명의 일 형태의 발광 장치 제작 방법을 설명하는 단면도.
도 5a 내지 도 5e는 본 발명의 일 형태의 발광 장치 제작 방법을 설명하는 단면도.
도 6a 내지 도 6c는 본 발명의 일 형태의 발광 장치 제작 방법을 설명하는 단면도.
도 7a는 본 발명의 일 형태의 발광 장치의 상면도이고, 도 7b는 본 발명의 일 형태의 발광 장치의 단면도.
도 8a 내지 도 8d는 본 발명의 일 형태의 발광 장치 제작 방법을 설명하는 단면도.
도 9a 내지 도 9c는 본 발명의 일 형태의 발광 장치 제작 방법을 설명하는 단면도.
도 10a 및 도 10b는 본 발명의 일 형태의 발광 장치 제작 방법을 설명하는 단면도.
도 11a 및 도 11b는 본 발명의 일 형태의 발광 장치 제작 방법을 설명하는 단면도.
도 12a 및 도 12b는 본 발명의 일 형태의 발광 장치 제작 방법을 설명하는 단면도.
도 13a 및 도 13b는 본 발명의 일 형태의 발광 소자의 단면도.
도 14a 내지 도 14e는 본 발명의 일 형태의 발광 장치를 사용한 전자 기기를 설명하는 도면.
도 15a 및 도 15b는 본 발명의 일 형태의 발광 장치를 사용한 전자 기기를 설명하는 도면.
도 16은 본 발명의 일 형태의 발광 장치의 단면도.
실시형태에 대하여, 도면을 사용하여 자세하게 설명한다. 다만 본 발명은 이하의 설명에 한정되지 않고 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하에서 제시하는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한, 이하에서 설명하는 발명의 구성에 있어서, 동일 부분 또는 같은 기능을 갖는 부분에는 동일 부호를 다른 도면들간에서 공통적으로 사용하고 그 반복 설명은 생략한다.
(실시형태 1)
본 발명의 일 형태의 발광 장치 제작 방법에 의하여 제작할 수 있는 발광 장치(901)의 단면도를 도 1a에 도시하였다. 상기 발광 장치(901)는, 제 1 기판(100a) 위에, 전극 단자(157), 제 1 전극층(118)을 갖는다. 제 1 전극층(118)의 단부는 격벽(124)으로 덮여 절연되어 있다. 유기 화합물을 포함한 층(120)은 제 1 전극층(118) 및 격벽(124)의 적어도 상면에 접한다. 전극 단자(157) 위에는 유기 화합물을 포함한 층(120)이 존재하지 않는 부분을 갖는다. 제 2 전극층(122)은 유기 화합물을 포함한 층(120)의 적어도 상면에 접한다. 전극 단자(157) 위에는 제 2 전극층(122)은 존재하지 않는다. 접착층(170)은 제 2 전극층(122)에 접한다. 전극 단자(157) 위에는 접착층(170)은 존재하지 않는다. 제 2 박리층(101b)은 접착층(170)의 상면에 접한다. 제 2 유기층(700b)은 제 2 박리층(101b)의 상면에 접한다. 전극 단자(157) 위에는 제 2 유기층(700b)은 존재하지 않는다. 도전층(600)은 전극 단자(157)와 전기적으로 접속된다.
또한 격벽(124)으로 둘러싸인, 제 1 전극층(118), 유기 화합물을 포함한 층(120), 및 제 2 전극층(122)을 발광 소자(130)라고 부르기로 한다.
(기판)
제 1 기판(100a)으로서는, 유리 기판, 석영 기판, 사파이어 기판, 세라믹스 기판, 금속 기판 등을 사용할 수 있다. 또한 본 실시형태의 처리 온도에 견딜 수 있는 내열성을 갖는 플라스틱 기판을 사용하여도 좋다.
또한 유리 기판으로서, 나중의 가열 처리 온도가 높은 경우에는 변형점이 730℃ 이상의 유리 기판을 사용하는 것이 바람직하다. 또한 유리 기판에는 예를 들어 알루미노실리케이트 유리, 알루미노보로실리케이트 유리, 바륨보로실리케이트 유리 등의 유리 재료가 사용된다. 또한, 산화 바륨(BaO)을 많이 포함시킴으로써 더욱 실용적인 내열 유리를 얻을 수 있다. 이 외에도, 결정화 유리 등을 사용할 수 있다.
(전극 단자)
전극 단자(157)는 전기 전도성을 갖는 물질을 사용하여 형성할 수 있다. 예를 들어 금속, 반도체 등으로 형성할 수 있다.
(제 1 전극층)
제 1 전극층(118)으로서는, 나중에 형성되는 유기 화합물을 포함한 층(120)이 발하는 광을 효율적으로 반사하는 재료가 바람직하다. 이것은 광을 추출하는 효율성을 향상시킬 수 있기 때문이다. 또한 제 1 전극층(118)을 적층 구조로 하여도 좋다. 예를 들어 유기 화합물을 포함한 층(120)에 접하는 측에 금속 산화물에 의한 도전막, 또는 티타늄 등을 얇게 형성하고, 다른 쪽에 반사율이 높은 금속막(알루미늄, 알루미늄을 포함하는 합금, 또는 은 등)을 사용할 수 있다. 이와 같은 구성으로 함으로써, 유기 화합물을 포함한 층(120)과 반사율이 높은 금속막(알루미늄, 알루미늄을 포함하는 합금, 또는 은 등) 사이에 형성되는 절연막의 생성을 억제할 수 있으므로 적합하다.
또한 본 실시형태에 있어서 톱 이미션 구조(전면 발광 구조)의 발광 장치에 대하여 제시하지만 보텀 이미션 구조(배면 발광 구조), 및 듀얼 이미션 구조(양면 발광 구조)의 발광 장치로 하는 경우에는 제 1 전극층(118)에 투광성을 갖는 재료를 사용하면 좋다.
(격벽)
격벽(124)은 인접하는 제 1 전극층(118)간의 전기적 단락을 방지하기 위하여 제공한다. 도면에는 제 1 전극층(118)을 하나만 도시하였으나 발광 장치에 있어서 제 1 전극층(118)은 복수로 제공하는 경우가 있다. 또한 후술하는 유기 화합물을 포함한 층(120)의 형성시에 메탈 마스크를 사용하는 경우, 발광 소자간의 유기 화합물을 포함한 층(120)은 상기 격벽(124) 위에서 분단된다. 격벽(124)은 유기 수지, 무기막 등으로 형성할 수 있다.
(유기 화합물을 포함한 층)
유기 화합물을 포함한 층(120)의 구성에 대해서는 실시형태 3에서 설명한다.
(제 2 전극층)
제 2 전극층(122)은 후술하는 유기 화합물을 포함한 층(120)에 전자를 주입할 수 있는 일함수가 작은 전극이 바람직하다. 일함수가 작은 금속 단층이 아니라 일함수가 작은 알칼리 금속, 또는 알칼리 토금속을 수nm 형성한 층을 완충층으로서 그 위에 알루미늄 등의 금속, 인듐-주석 산화물 등의 금속 산화물 또는 반도체를 형성한 전극을 사용하는 것이 바람직하다. 완충층으로서는, 알칼리 금속, 또는 알칼리 토금속의 산화물, 할로겐화물을 사용할 수도 있다. 또한 마그네슘-은 등의 합금을 제 2 전극층(122)으로서 사용할 수도 있다.
또한 제 2 전극층(122)을 개재하여 발광 소자가 나타내는 광을 추출하는 경우에는 제 2 전극층(122)은 가시광에 대하여 투광성을 갖는 것이 바람직하다.
(접착층)
접착층(170)은 제 2 전극층(122)에 접한다. 제 2 박리층(101b)과 제 1 기판(100a)은 접착층(170)에 의하여 고정된다. 접착층(170)으로서는, 광경화형의 접착제, 반응경화형 접착제, 열경화형 접착제, 또는 혐기형 접착제를 사용할 수 있다. 예를 들어 에폭시 수지, 아크릴 수지, 이미드 수지 등을 사용할 수 있다. 또한 접착제에 광의 파장 이하의 크기의 건조제(제올라이트 등)나, 굴절률이 높은 필러(산화 티타늄이나 지르코늄 등)를 혼합함으로써 발광 소자(130)의 신뢰성이 향상, 또는 발광 소자(130)로부터 광을 추출하는 효율성이 향상되기 때문에 적합하다.
(박리층)
제 2 박리층(101b)은, 텅스텐, 몰리브덴, 티타늄, 탄탈, 니오븀, 니켈, 코발트, 지르코늄, 루테늄, 로듐, 팔라듐, 오스뮴, 이리듐, 실리콘 중으로터 선택된 원소, 또는 상기 원소를 포함하는 합금 재료, 또는 상기 원소를 포함하는 화합물 재료로 이루어지고, 단층 또는 적층된 층이다. 실리콘을 포함하는 층의 결정 구조는 비정질, 미결정, 다결정 중 어느 것라도 좋다. 또한 산화 알루미늄, 산화 갈륨, 산화 아연, 이산화 티타늄, 산화 인듐, 산화 인듐 주석, 산화 인듐 아연, 및 In-Ga-Zn계 산화물 등의 금속 산화물 중 어느 것이라도 좋다.
또한, 제 2 박리층(101b)은, 스퍼터링법이나 플라즈마 CVD법, 도포법, 인쇄법 등에 의하여 형성할 수 있다. 또한, 도포법은 스핀 코팅법, 액적 토출법, 디스펜서법을 포함한다.
제 2 박리층(101b)이 단층 구조인 경우, 바람직하게는 텅스텐층, 몰리브덴층, 또는 텅스텐과 몰리브덴의 혼합물을 포함하는 층을 형성한다. 또는, 텅스텐의 산화물 또는 산화질화물을 포함하는 층, 몰리브덴의 산화물 또는 산화질화물을 포함하는 층, 또는 텅스텐과 몰리브덴의 혼합물의 산화물 또는 산화질화물을 포함하는 층을 형성한다. 또한, 텅스텐과 몰리브덴의 혼합물이란, 예를 들어 텅스텐과 몰리브덴의 합금에 상당한다.
또한, 제 2 박리층(101b)으로서, 텅스텐을 포함하는 층과 텅스텐의 산화물을 포함하는 층의 적층 구조를 형성하는 경우, 텅스텐을 포함하는 층을 형성하고 그 위층에 산화물로 형성되는 절연층을 형성함으로써, 텅스텐층과 절연층의 계면에 텅스텐의 산화물을 포함하는 층이 형성되는 것을 활용하여도 좋다. 또한, 텅스텐을 포함하는 층의 표면을 열산화 처리, 산소 플라즈마 처리, 오존수 등의 산화력이 강한 용액을 사용한 처리 등을 수행하여 텅스텐의 산화물을 포함하는 층을 형성하여도 좋다. 또한 제 2 박리층(101b)과 나중에 설명하는 제 1 박리층(101a)은 같은 재료로 형성할 수 있다.
(제 2 유기층)
제 2 유기층(700b)은 제 2 박리층(101b)에 접한다. 제 2 유기층(700b)은 유기 수지를 사용할 수 있다. 예를 들어 에폭시 수지, 아크릴 수지, 이미드 수지 등을 사용할 수 있다.
(도전층)
도전층(600)은 전극 단자(157)와 전기적으로 접속된다. 도전층(600)은 은 페이스트 등의 도전성 페이스트, 이방성 도전체를 포함하는 필름 또는 페이스트, 또는 스퍼터링법으로 형성한 금속 등을 사용할 수 있다.
<발광 장치 제작 방법>
도 2a 내지 도 2e는 본 발명의 일 형태의 발광 장치 제작 방법에 대하여 도시한 것이다. 상기 단면도에 있어서, 제 2 전극층(122)을 형성하는 공정까지의 제작 방법을 도시하였다. 이하에서 설명하는 각 구성 요소를 구성하는 재료는 상기를 참작할 수 있는 것으로 한다.
우선 제 1 기판(100a) 위에, 전극 단자(157)를 형성한다(도 2a). 전극 단자(157)는 스퍼터링법 등으로 형성하면 좋다.
다음에 제 1 기판(100a) 위에 제 1 전극층(118)을 형성한다(도 2b). 제 1 전극층(118)은, 전극 단자(157)와 전기적으로 접속된다. 제 1 전극층(118)은 증착법, 스퍼터링법으로 도전막을 형성한 후에 포토리소그래피법을 이용하여 원하는 형상으로 가공함으로써 형성된다.
다음에 제 1 전극층(118)의 단부를 덮어 격벽(124)을 형성한다(도 2c). 격벽(124)은 유기 수지를 도포법으로 형성하고 포토리소그래피법을 이용하여 원하는 형상으로 가공함으로써 형성한다.
다음에 유기 화합물을 포함한 층(120)을 전극 단자(157), 제 1 전극층(118), 및 격벽(124)에 접하도록 형성한다(도 2d). 유기 화합물을 포함한 층(120)과 전극 단자(157)의 계면은 밀착성이 낮기 때문에 전극 단자(157)에 접하도록 유기 화합물을 포함한 층(120)을 형성하면 나중의 공정에서 유기 화합물을 포함한 층(120)을 전극 단자(157)로부터 용이하게 박리할 수 있다. 그러므로 전극 단자(157)를 노출시킬 수 있다.
다음에 제 2 전극층(122)을 유기 화합물을 포함한 층(120)에 접하도록 형성한다(도 2e). 제 2 전극층(122)은 증착법, 스퍼터링법 등으로 형성할 수 있다.
도 3a 내지 도 3d는, 제 2 기판(100b)에 제 2 박리층(101b)을 형성하는 공정 및 제 2 유기층(700b)을 형성하는 공정까지를 도시한 것이다.
제 2 기판(100b)에 접하도록 제 2 박리층(101b)을 형성한다(도 3a). 제 2 기판(100b)은 제 1 기판(100a)과 같은 재료를 사용할 수 있다. 제 2 박리층(101b)은 스퍼터링법, 증착법 등으로 형성할 수 있다.
다음에 제 2 기판(100b)에 접하는 제 2 박리층(101b)에 접하도록 접착층(170)을 도포한다. 도포된 접착층(170)에 의하여 제 2 전극층(122)과 제 2 박리층(101b)을 고정한다(도 3b). 접착층(170)에 의하여 발광 소자(130)는 보호되기 때문에 신뢰성이 높은 발광 장치를 얻을 수 있다.
다음에 발광 장치로부터 제 2 기판(100b)을 박리한다(도 3c). 박리 방법으로서는 기계적으로 힘을 주는 방법(인간의 손이나, 그리퍼(gripper)로 박리하는 처리나, 롤러를 회전시키면서 분리하는 처리, 초음파 처리 등)을 이용하여 수행하면 좋다. 예를 들어 제 2 박리층(101b)에 날카로운 칼날 또는 레이저광 조사로 칼집을 내고 그 칼집을 낸 부분에 물을 주입한다. 모세관 현상에 의하여 물이 제 2 박리층(101b)과 제 2 기판(100b) 사이에 스며들어 제 2 기판(100b)을 발광 장치로부터 용이하게 박리할 수 있다. 또한 레이저광 조사에 의하여 칼집을 내는 경우 제 1 기판(100a) 또는 제 2 기판(100b)으로부터 레이저광을 조사하여도 좋다.
다음에 제 2 박리층(101b) 위의 먼지를 제거하고 제 2 박리층(101b) 위에 제 2 유기층(700b)을 형성한다(도 3d).
도 4a 내지 도 4c는 전극 단자(157)와 중첩되는 부분을 둘러싸도록 제 2 유기층(700b), 제 2 박리층(101b), 및 접착층(170)에 칼집을 내는 공정에서 도전층(600)의 형성 공정까지를 도시한 것이다.
전극 단자(157)와 중첩되는 부분을 둘러싸도록 제 2 유기층(700b), 제 2 박리층(101b), 및 접착층(170)에 칼집을 낸다(도 4a). 날카로운 칼날 등을 사용하여 칼집을 내면 좋다.
다음에 전극 단자(157)와 중첩되는 부분을 둘러싸도록 칼집을 낸 제 2 유기층(700b)의 일부를 발광 장치로부터 박리하는 방향으로 끌어내면 좋다. 예를 들어, 점착성 테이프를 접합하거나 하여 그 후에 상기 테이프를 발광 장치로부터 제 2 유기층(700b)을 박리하는 방향으로 끌어내면 좋다. 유기 화합물을 포함한 층(120)과 전극 단자(157)의 계면은 밀착성이 낮기 때문에 전극 단자(157)를 노출시킬 수 있다(도 4b). 상술한 바와 같이, 제 2 유기층(700b), 제 2 박리층(101b), 접착층(170), 및 유기 화합물을 포함한 층(120) 중에 전극 단자(157)에 달하는 구멍을 형성할 수 있다. 또한 제 2 유기층(700b)을 박리한 후에 전극 단자(157) 위에 유기 화합물을 포함한 층(120)의 일부가 부착되는 경우가 있다. 또한 전극 단자(157) 위에 부착된 유기 화합물을 포함한 층(120)에 의하여 나중에 형성하는 도전층(600)과 전극 단자(157)의 밀착성이나 전기적인 접속에 대하여 문제가 생길 경우가 있다. 이 경우, 제 2 유기층(700b)을 박리한 후에 아세톤 등의 유기 용매 등을 사용하여 전극 단자(157) 위에 부착된 유기 화합물을 포함한 층(120)을 제거하는 것이 바람직하다.
다음에 상술한 공정을 거쳐 개구한 구멍을 도전층(600)으로 매립한다(도 4c). 도전층(600)은 은 페이스트 등으로 형성하는 것이 바람직하다. 도전층(600)을 통하여 외부 신호와 외부 전원으로부터의 전력이 입력되는 것이 가능하게 된다. 또는 도전층(600)으로서 이방성 도전성 필름, 또는 이방성 도전성 페이스트를 사용하여, FPC(Flexible Printed Circuit)를 그 위 층에 배치한 후, 열압착에 의하여 FPC와 전극 단자(157)를 도전층(600)을 통하여 전기적으로 접속시켜도 좋다. 또는 FPC 대신에 IC칩을 직접 실장하는 방법을 사용하여도 좋다.
레이저 어블레이션법에 의하여 원하는 부분에 구멍을 뚫는 것이 어려운 수지 등에 본 발명의 일 형태의 발광 장치 제작 방법에 의하여 구멍을 뚫을 수 있다. 또한 전극 단자(157)에 손상을 주지 않고 개구하는 것이 어려운 수지 등에 구멍을 뚫을 수 있다.
<발광 장치 제작 방법의 변형예 1>
본 발명의 일 형태의 발광 장치 제작 방법으로 제작할 수 있는 발광 장치(902)의 단면도를 도 1b에 도시하였다. 상기 발광 장치(902)는 가요성을 갖는 기판(501)과 제 2 유기층(700b)으로 구성되어 있기 때문에, 가요성을 갖는다. 상기 발광 장치(902)의 제작 방법은 발광 장치(901)의 제작 방법에 제 1 기판(100a)과 발광 소자(130) 사이에 제 1 박리층(101a)을 형성하는 공정을 추가한 점이 다르다.
본 변형예에 있어서는, 제 1 기판(100a)에 유리 기판을 사용하는 경우에, 제 1 기판(100a)과 제 1 박리층(101a) 사이에 산화 실리콘막, 산화질화 실리콘막, 질화 실리콘막, 질화산화 실리콘막 등의 절연층을 형성함으로써 유리 기판으로부터 알칼리 금속의 오염을 방지할 수 있어 보다 바람직하다.
상기 발광 장치(902)는 가요성을 갖는 기판(501)의 상면에 접하여 제 1 유기층(700a)을 갖는다. 제 1 박리층(101a)은 제 1 유기층(700a)의 상면에 접한다. 전극 단자(157), 제 1 전극층(118)은 제 1 박리층(101a) 위에 형성된다. 제 1 전극층(118)의 단부는 격벽(124)으로 덮여 절연되어 있다. 유기 화합물을 포함한 층(120)은 전극 단자(157), 제 1 전극층(118), 및 격벽(124)의 적어도 상면에 접한다. 전극 단자(157) 위의 유기 화합물을 포함한 층(120)은 후술하는 접착층(170) 등을 개구할 때 제거된다. 제 2 전극층(122)은 유기 화합물을 포함한 층(120)의 적어도 상면에 접한다. 전극 단자(157) 위의 제 2 전극층(122)도 후술하는 접착층(170) 등을 개구할 때 제거된다. 접착층(170)은 제 2 전극층(122)에 접한다. 전극 단자(157) 위의 접착층(170)도 후술하는 접착층(170) 등을 개구할 때 제거된다. 제 2 박리층(101b)은 접착층(170)의 상면에 접한다. 전극 단자(157) 위의 제 2 박리층(101b)도 후술하는 접착층(170) 등을 개구할 때 제거된다. 제 2 유기층(700b)은 제 2 박리층(101b)의 상면에 접한다. 전극 단자(157) 위의 제 2 유기층(700b)도 후술하는 접착층(170) 등을 개구할 때 제거된다. 도전층(600)은 전극 단자(157)와 전기적으로 접속된다.
도 5a 내지 도 5e는 발광 장치(902)의 제작 공정에 대하여 발광 장치(901)의 제작 공정과 다른 공정만을 도시한 것이다. 이 외의 공정은 실시형태 1을 참작할 수 있다.
제 1 기판(100a)에 접하도록 제 1 박리층(101a)을 형성한다(도 5a). 제 1 박리층(101a)은 제 2 박리층(101b)과 같은 재료를 사용할 수 있다.
다음에 전극 단자(157)를 제 1 박리층(101a)에 접하도록 형성한다(도 5b).
제 1 전극층(118)의 형성에서 제 2 유기층(700b)의 형성까지 실시형태 1의 도 2b 내지 도 2e, 및 도 3a 내지 도 3d를 참작할 수 있다. 발광 장치의 한쪽 면은 제 2 유기층(700b)으로 형성된다(도 5c). 이하에서 제시하는 공정에서는, 다른 쪽의 기판을 발광 장치로부터 박리하고 가요성을 갖는 기판(501)에 전재하여 가요성 발광 장치로 한다.
발광 장치로부터 제 1 기판(100a)을 박리한다(도 5d). 박리 방법으로서는, 기계적으로 힘을 주는 방법(인간의 손이나 그리퍼로 박리하는 처리나, 롤러를 회전시키면서 분리하는 처리, 초음파 처리 등)을 사용하면 좋다. 예를 들어 제 1 박리층(101a)에 날카로운 칼날 또는 레이저광 조사로 칼집을 내고, 그 칼집을 낸 부분에 물을 주입한다. 모세관 현상에 의하여 물이 제 1 박리층(101a)과 제 1 기판(100a) 사이에 스며들어 제 1 기판(100a)을 발광 장치로부터 용이하게 박리할 수 있다. 또한 레이저광 조사로 칼집을 내는 경우, 제 2 기판(100b) 또는 제 1 기판(100a)으로부터 레이저광을 조사하여도 좋다.
다음에 제 1 박리층(101a) 위의 물을 제거하여 제 1 박리층(101a)에 접하도록 제 1 유기층(700a)을 형성하고 가요성을 갖는 기판(501)을 제 1 유기층(700a)과 접합한다(도 5e).
가요성을 갖는 기판(501)으로서는, 가요성 및 가시광에 대한 투광성을 갖는 기판을 사용할 수 있고, 예를 들어 폴리에틸렌테레프탈레이트 수지, 폴리에틸렌나프탈레이트 수지, 폴리아크릴로나이트릴 수지, 폴리이미드 수지, 폴리메틸메타크릴레이트 수지, 폴리카보네이트 수지, 폴리에테르설폰 수지, 폴리아미드 수지, 사이클로올레핀 수지, 폴리스타이렌 수지, 폴리아미드이미드 수지, 폴리염화비닐 수지 등을 적합하게 사용할 수 있다. 또한 가요성을 갖는 기판(501)은 열팽창 계수가 30ppm/K 이하, 더 바람직하게는 10ppm/K 이하가 좋다. 또한, 가요성을 갖는 기판(501)에는 미리 질화 실리콘이나 산화질화 실리콘 등의 질소와 실리콘을 포함하는 막이나 질화 알루미늄 등의 질소와 알루미늄을 포함하는 막과 같은 투수성이 낮은 보호막을 형성해 두어도 좋다. 또한, 가요성을 갖는 기판(501)으로서 섬유체에 유기 수지가 함침된 구조물(소위 프리프레그(prepreg)라고도 함)을 사용하여도 좋다.
도 6a 내지 도 6c는 전극 단자(157)와 중첩되는 부분을 둘러싸도록 제 2 유기층(700b), 제 2 박리층(101b), 및 접착층(170)에 칼집을 내는 공정에서 도전층(600)의 형성까지를 도시한 것이다.
전극 단자(157)와 중첩되는 부분을 둘러싸도록 제 2 유기층(700b), 제 2 박리층(101b), 및 접착층(170)에 칼집을 낸다(도 6a). 날카로운 칼날 등을 사용하여 칼집을 내면 좋다.
다음에 전극 단자(157)와 중첩되는 부분을 둘러싸도록 칼집을 낸 제 2 유기층(700b)의 일부를 발광 장치로부터 박리하는 방향으로 끌어낸다. 유기 화합물을 포함한 층과 전극 단자의 계면은 밀착성이 낮기 때문에 전극 단자(157)를 노출시킬 수 있다.
다음에 상술한 공정을 거쳐 개구한 구멍을 도전층(600)으로 매립한다(도 6b). 도전층(600)은 은 페이스트 등으로 형성하는 것이 바람직하다. 도전층(600)을 통하여 외부 신호와 외부 전원으로부터의 전력이 입력되는 것이 가능하게 된다. 또는 도전층(600)으로서 이방성 도전성 필름, 또는 이방성 도전성 페이스트를 사용하여, FPC(Flexible Print Circuit)를 그 위 층에 배치한 후, 열압착에 의하여 FPC와 전극 단자(157)를 도전층(600)을 통하여 전기적으로 접속시켜도 좋다. 또는 FPC 대신에 IC칩을 직접 실장하는 방법을 사용하여도 좋다.
전극 단자(157)와 중첩되는 영역을 개구하는 것이 어려운 수지 등에 본 발명의 일 형태의 발광 장치 제작 방법에 의하여 구멍을 뚫을 수 있다. 전극 단자(157)에 손상을 주지 않고 개구하는 것이 어려운 수지 등에 구멍을 뚫을 수 있다.
또한 가요성을 갖는 기판(501)과 제 2 유기층(700b)으로 구성되어 있기 때문에 가요성 발광 장치를 얻을 수 있다.
<발광 장치 제작 방법의 변형예 2>
본 발명의 일 형태의 발광 장치 제작 방법으로 제작할 수 있는 발광 장치(903)의 단면도를 도 1c에 도시하였다. 상기 발광 장치(903)는 접착층(170)과 제 2 박리층(101b) 사이에 착색층(166)을 갖는다. 이 외의 구성은 발광 장치(901)와 같은 구성이기 때문에 상술한 실시형태를 참작할 수 있다. 그러므로 착색층(166)의 제작 방법에 대해서만 이하에서 설명한다.
제 2 전극층(122)을 형성하는 공정까지는 발광 장치(901)의 형성 공정(도 2a 내지 도 2e)을 참작할 수 있다.
(착색층)
착색층(166)을 제 2 기판(100b)의 제 2 박리층(101b) 위에 형성한다. 또한 도 6c는 제 2 박리층(101b) 및 착색층(166)의 위치를 제 2 기판(100b)에 대하여 아래 쪽으로 도시한 것이다. 착색층(166)은 컬러 필터라고도 불리며, 특정한 파장 영역의 빛을 투과하는 유색층이다. 예를 들어, 적색 파장 대역의 광을 투과하는 적색의 착색층, 녹색 파장 대역의 광을 투과하는 녹색의 착색층, 청색 파장 대역의 광을 투과하는 청색의 착색층 등을 사용할 수 있다. 각 착색층은 공지의 재료를 사용하여 인쇄법, 잉크젯법, 포토리소그래피 기술을 사용한 에칭법으로 형성하면 좋다(도 6c).
제 2 기판(100b)에 형성한 착색층(166)은 접착층(170)을 개재하여 제 2 전극층(122)과 접착시키면 좋다. 이 공정은 실시형태 1을 참작할 수 있다.
제 2 기판(100b)을 발광 장치로부터 박리하고 제 2 유기층(700b)을 형성하는 공정은 실시형태 1을 참작할 수 있다.
전극 단자(157)를 노출시키는 방법에 대해서도 실시형태 1을 참작할 수 있다.
본 발명의 일 형태의 발광 장치 제작 방법에 의하여, 전극 단자(157)와 중첩되는 영역에 구멍을 뚫을 수 있다. 전극 단자(157)에 손상을 주지 않고 수지 등에 구멍을 뚫을 수 있다.
상기 발광 장치 제작 방법에 의하여 제작한 발광 장치는 착색층을 개재하여 발광 소자가 나타내는 광을 외부에 추출할 수 있기 때문에 원하는 발광색을 얻을 수 있다.
<발광 장치 제작 방법의 변형예 3>
본 발명의 일 형태의 발광 장치 제작 방법으로 제작할 수 있는 발광 장치(904)의 단면도를 도 1d에 도시하였다. 가요성을 갖는 기판(501)과 제 2 유기층(700b)으로 구성되어 있기 때문에 상기 발광 장치(904)는 가요성을 갖는다. 또한 상기 발광 장치(904)는 접착층(170)과 제 2 박리층(101b) 사이에 착색층(166)을 갖는다. 이 외의 구성은 발광 장치(903)와 마찬가지이다.
제 2 기판(100b)에 형성한 착색층(166)은 접착층(170)을 개재하여 제 2 전극층(122)과 접착시키면 좋다. 이 공정은 실시형태 1을 참작할 수 있다.
제 2 기판(100b)을 발광 장치로부터 박리하고 제 2 유기층(700b)을 형성하는 공정은 실시형태 1을 참작할 수 있다.
제 1 기판(100a)을 발광 장치로부터 박리하고 제 1 유기층(700a)을 형성하고 가요성을 갖는 기판(501)을 제공하는 공정은 실시형태 1을 참작할 수 있다.
전극 단자(157)와 중첩되는 영역을 개구하는 것이 어려운 수지 등에 본 발명의 일 형태의 발광 장치 제작 방법에 의하여 구멍을 뚫을 수 있다. 전극 단자(157)에 손상을 주지 않고 개구하는 것이 어려운 수지 등에 구멍을 뚫을 수 있다.
또한 가요성을 갖는 기판(501)과 제 2 유기층(700b)으로 구성되어 있기 때문에 상기 발광 장치 제작 방법에 의하여 가요성 발광 장치를 얻을 수 있다.
또한, 상기 발광 장치 제작 방법에 의하여 제작한 발광 장치는 착색층을 개재하여 발광 소자가 나타내는 광을 외부에 추출할 수 있기 때문에 원하는 발광색을 얻을 수 있다.
(실시형태 2)
본 실시형태에서는 본 발명의 발광 장치의 일 형태에 대하여 발광 장치의 구성을 도 7a 및 도 7b를 사용하여 설명하고, 다음에 발광 장치 제작 방법을 도 8a 내지 도 12b를 사용하여 설명한다.
<발광 장치의 구성>
도 7a는 발광 장치를 도시한 상면도이고, 도 7b는 도 7a를 쇄선 A1-A2로 절단한 단면도이다.
도 7a에 도시한 발광 장치는 가요성을 갖는 기판(501) 위에 제공된 화소부(4502), 신호선 회로부(4503)가 제공되어 있다.
각 화소에는 발광 소자의 구동을 제어하는 트랜지스터(150)를 구비한다. 또한 도 7a 및 도 7b에는 신호선 회로부(4503)의 일례로서 트랜지스터(152)를 도시하였다.
도 7b에 도시한 발광 장치는 접착층(170)에 의하여 가요성을 갖는 기판(501)과 가요성을 갖는 기판(502)이 접합된 구조이다. 가요성을 갖는 기판(501)에는 트랜지스터(150)와, 트랜지스터(150) 위에 형성된 발광 소자(130)와, 각 화소간에 형성된 격벽(124)과, 전극 단자(157)가 형성된다. 가요성을 갖는 기판(502)에는 차광막(164)과, 착색층(166)이 형성된다.
또한 도 7b에 도시한 발광 장치는 발광 소자(130)로부터의 광이 착색층(166)을 개재하여 가요성을 갖는 기판(502) 측으로부터 사출되는, 소위 톱 이미션 구조의 발광 장치이다.
가요성을 갖는 기판(501)은 가요성을 갖는 기판(501) 위에 제공된 제 1 유기층(700a)과, 제 1 유기층(700a) 위에 제공된 제 1 버퍼층(104)과, 제 1 버퍼층(104) 위에 제공된 발광 소자의 구동을 제어하는 트랜지스터(150)와, 트랜지스터(150)와 전기적으로 접속된 발광 소자(130)와, 발광 소자(130)간에 격벽(124)을 갖는다.
트랜지스터(150)는 제 1 버퍼층(104) 위에 형성된 게이트 전극층(106)과, 게이트 전극층(106) 위에 형성된 게이트 절연층(108)과, 게이트 절연층(108) 위에 형성된 반도체층(110)과, 반도체층(110) 위에 형성된 소스 전극층(112a) 및 드레인 전극층(112b)을 갖는다. 또한 트랜지스터(150)는 제 1 절연층(114) 및 제 2 절연층(116)에 의하여 덮여 있고, 제 2 절연층(116) 위에는 제 1 전극층(118)과, 제 1 전극층(118) 위에 형성된 유기 화합물을 포함한 층(120)과, 유기 화합물을 포함한 층(120) 위에 형성된 제 2 전극층(122)을 갖는다.
도 7b에 도시한 트랜지스터(151)나 트랜지스터(152)는, 트랜지스터(150)와 같은 구성이다. 다만 트랜지스터의 크기(예를 들어 L길이 및 W길이)나, 트랜지스터의 접속 등은 각 트랜지스터에서 적절히 조정할 수 있다.
또한 제 1 전극층(118), 유기 화합물을 포함한 층(120), 및 제 2 전극층(122)에 의하여 발광 소자(130)가 형성되어 있다. 또한 발광 소자(130)는 제 1 절연층(114), 및 제 2 절연층(116)에 제공된 개구를 개재하여 트랜지스터(150)와 전기적으로 접속된다. 전극 단자(157)는 제 2 절연층(116)으로 덮이지 않도록 한다. 이것은 전극 단자(157) 표면에 유기 화합물을 포함한 층(120)을 형성하기 때문이다.
유기 화합물을 포함한 층(120) 및 제 2 전극층(122)은 전극 단자(157)의 상면에 접하도록 형성한다. 전극 단자(157)와 유기 화합물을 포함한 층(120)의 계면에서 박리하고, 접착층(170)을 박리하기 때문이다.
또한 발광 소자(130)는 격벽(124)에 의하여 분리되어 화소를 형성한다.
격벽(124)에 대해서는, 제 1 전극층(118)이나 제 1 절연층(114), 및 제 2 절연층(116)에 제공된 개구 등의 단차에 의하여 상면에 형성되는 막이 끊어지지 않도록 제공된다. 그러므로, 격벽(124)은 그 상면에 형성되는 막이 끊어지지 않도록 순 테이퍼 형상을 갖는 것이 바람직하다. 또한 순 테이퍼 형상이란, 베이스가 되는 층에 다른 층이 완만한 각도로 두께를 증대시켜 접하는 구성을 말한다.
여기서 도 7b에 도시한 발광 장치 제작 방법에 대하여 도 8a 내지 도 12b를 사용하여 자세하게 설명한다.
<발광 장치 제작 방법>
우선, 제 1 기판(100a) 위에 제 1 박리층(101a)을 형성하고, 제 1 박리층(101a) 위에 제 1 버퍼층(104)을 형성한다. 제 1 버퍼층(104)은, 제 1 박리층(101a)을 대기에 노출시키지 않은 상태에서 연속적으로 형성하는 것이 적합하다. 연속적으로 형성함으로써 제 1 박리층(101a)과 제 1 버퍼층(104) 사이에 먼지나 불순물이 혼입하는 것을 방지할 수 있다.
제 1 기판(100a)으로서는, 유리 기판, 석영 기판, 사파이어 기판, 세라믹스 기판, 금속 기판 등을 사용할 수 있다. 자세한 내용은 실시형태 1을 참작할 수 있다.
제 1 박리층(101a)은, 텅스텐, 몰리브덴, 티타늄, 탄탈, 니오븀, 니켈, 코발트, 지르코늄, 루테늄, 로듐, 팔라듐, 오스뮴, 이리듐, 실리콘 중으로부터 선택된 원소, 또는 상기 원소를 포함하는 합금 재료, 또는 상기 원소를 포함하는 화합물 재료로 이루어지고, 단층 또는 적층된 층이다. 실리콘을 포함하는 층의 결정 구조는 비정질, 미결정, 다결정 중 어느 것이라도 좋다. 자세한 내용은 실시형태 1을 참작할 수 있다.
다음에, 제 1 버퍼층(104)을 제 1 박리층(101a) 위에 형성한다. 제 1 버퍼층(104)은, 질화 실리콘, 산화질화 실리콘, 및 질화산화 실리콘 등을 단층 또는 적층으로 형성하는 것이 바람직하다.
제 1 버퍼층(104)은 스퍼터링법이나 플라즈마 CVD법, 도포법, 인쇄법 등을 이용하여 형성하는 것이 가능하고, 예를 들어 플라즈마 CVD법에 의하여 성막 온도를 250℃ 이상 400℃ 이하로 하여 형성함으로써 치밀하고 투수성이 매우 낮은 막으로 할 수 있다. 또한, 제 1 버퍼층(104)의 두께는 10nm 이상 3000nm 이하, 또한 200nm 이상 1500nm 이하가 바람직하다.
다음에, 제 1 버퍼층(104), 절연층(103) 위에 도전막을 형성하고 포토리소그래피법에 의하여 게이트 전극층(106)을 형성한다(도 8a 참조).
게이트 전극층(106)의 재료는 몰리브덴, 티타늄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐 등의 금속 재료 또는 이들 원소를 포함하는 합금 재료를 사용하여 단층으로 또는 적층하여 형성할 수 있다.
다음에, 게이트 전극층(106) 위에 게이트 절연층(108)을 형성한다. 게이트 절연층(108)은 플라즈마 CVD법 또는 스퍼터링법 등을 이용하여 산화 실리콘, 질화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 또는 산화 알루미늄을 단층으로 또는 적층하여 형성할 수 있다. 예를 들어, 성막 가스로서 SiH4, N2O를 사용하여 플라즈마 CVD법에 의하여 산화질화 실리콘막을 형성하면 좋다.
다음에, 반도체층을 형성하고 포토리소그래피법에 의하여 섬 형상의 반도체층(110)을 형성한다(도 8a 참조).
반도체층(110)의 재료는, 실리콘 반도체나 산화물 반도체를 사용하여 형성할 수 있다. 실리콘 반도체로서는 단결정 실리콘이나 다결정 실리콘 등이 있고, 산화물 반도체로서는 In-Ga-Zn계 금속 산화물 등을 적절히 사용할 수 있다. 다만 반도체층(110)으로서는 In-Ga-Zn계 금속 산화물인 산화물 반도체를 사용하여 오프 전류가 낮은 반도체층으로 함으로써 나중에 형성되는 발광 소자가 오프 상태일 때의 누설 전류를 억제할 수 있어 바람직하다. 본 발명에 적용할 수 있는 산화물 반도체에 대해서는 실시형태 4에서 설명한다.
다음에, 게이트 절연층(108) 및 반도체층(110) 위에 도전막을 형성하고 포토리소그래피법에 의하여 소스 전극층(112a) 및 드레인 전극층(112b)을 형성한다.
소스 전극층(112a) 및 드레인 전극층(112b)에 사용하는 도전막으로서는 예를 들어 Al, Cr, Cu, Ta, Ti, Mo, W 중으로부터 선택된 원소를 포함하는 금속막, 또는 상술한 원소를 포함하는 금속 질화물막(질화 티타늄막, 질화 몰리브덴막, 질화 텅스텐막) 등을 사용할 수 있다. 또한, Al, Cu 등의 금속막의 아래 측 또는 위 측의 한쪽 또는 양쪽 모두에 Ti, Mo, W 등의 고융점 금속막 또는 이들의 금속 질화물막(질화 티타늄막, 질화 몰리브덴막, 질화 텅스텐막)을 적층한 구성으로 하여도 좋다. 또한, 소스 전극층(112a) 및 드레인 전극층(112b)에 사용하는 도전막으로서는 도전성의 금속 산화물로 형성하여도 좋다. 도전성의 금속 산화물로서는 산화 인듐(In2O3 등), 산화 주석(SnO2 등), 산화 아연(ZnO), ITO, 산화 인듐 산화 아연(In2O3-ZnO 등), 또는 이들 금속 산화물 재료에 산화 실리콘을 포함시킨 것을 사용할 수 있다.
다음에 전극 단자(157)를 형성한다. 전극 단자(157)는 도전막으로 형성하면 좋다. 소스 전극층(112a) 및 드레인 전극층(112b)의 형성과 함께 전극 단자(157)를 형성하여도 좋다.
다음에, 반도체층(110), 소스 전극층(112a) 및 드레인 전극층(112b) 위에 제 1 절연층(114)을 형성한다(도 8b 참조). 제 1 절연층(114)으로서는 산화 실리콘막, 산화질화 실리콘막, 산화 알루미늄막 등의 무기 절연막을 사용할 수 있다.
다음에 제 1 절연층(114) 위에 제 2 절연층(116)을 형성한다.
제 2 절연층(116)으로서는 트랜지스터에 기인한 표면의 요철화를 저감시키기 위하여 평탄화 기능을 갖는 절연막을 선택하는 것이 적합하다. 예를 들어, 폴리이미드 수지나 아크릴 수지 등의 유기 재료를 사용할 수 있다. 또한, 상기 유기 재료 이외에 저유전율 재료(low-k 재료) 등을 사용할 수 있다. 또한, 이들 재료로 형성되는 절연막을 복수 적층시킴으로써 제 2 절연층(116)을 형성하여도 좋다.
다음에, 포토리소그래피법에 의하여 제 1 절연층(114), 및 제 2 절연층(116)에 전극 단자(157) 및 드레인 전극층(112b)에 달하는 개구를 형성한다. 개구를 형성하는 방법으로서는 드라이 에칭이나 웨트 에칭 등을 적절히 선택하여 이용하면 좋다.
다음에, 제 2 절연층(116) 및 드레인 전극층(112b) 위에 도전막을 형성하고 포토리소그래피 공정에 의하여 제 1 전극층(118)을 형성한다.
제 1 전극층(118)으로서는, 유기 화합물을 포함한 층(120)(나중에 형성됨)이 발하는 광을 효율적으로 반사하는 재료가 바람직하다. 자세한 내용은 실시형태 1을 참작할 수 있다.
다음에, 제 1 전극층(118) 위에 격벽(124)을 형성한다(도 8c 참조).
격벽(124)은, 유기 절연 재료, 또는 무기 절연 재료를 사용하여 형성된다. 특히 감광성을 갖는 수지 재료를 사용하고 그 측벽이 연속한 곡률을 가지고 형성되는 경사면이 되도록 형성하는 것이 바람직하다.
유기 화합물을 포함한 층(120)을 전극 단자(157), 제 1 전극층(118) 및 격벽(124)에 접하도록 형성한다. 전극 단자(157) 위의 접착층(170)을 박리하기 쉽게 하기 위하여 전극 단자(157)에 유기 화합물을 포함한 층(120)을 형성한다. 유기 화합물을 포함한 층(120) 및 제 2 전극층(122)에 사용할 수 있는 재료는 실시형태 1 및 실시형태 2를 참작할 수 있다.
또한, 본 실시형태에서는 유기 화합물을 포함한 층(120)이 발하는 광은 착색층(166)을 개재하여 사출하는 구조에 대하여 제시하였으나 이것에 한정되지 않는다. 유기 화합물을 포함한 층(120)을 각 색깔(예를 들어 RGB) 별로 나누어 채색하여 착색층(166)을 사용하지 않은 구성으로 하여도 좋다. 다만, 유기 화합물을 포함한 층(120)을 각 색깔 별로 나누어 채색함에 따라 공정 수나 비용이 증가하는 등의 우려가 있으므로, 본 실시형태에서 제시한 백색 발광을 나타내는 유기 화합물을 포함한 층(120)과 착색층(166)에 의한 구성이 적합하다.
다음에, 유기 화합물을 포함한 층(120) 위에 제 2 전극층(122)을 형성한다(도 8d 참조). 제 2 전극층(122)도 전극 단자(157) 위에 형성하여도 좋다.
제 2 전극층(122)으로서는, 투광성을 갖는 금속 산화물을 사용하여 형성할 수 있다. 적용할 수 있는 재료에 대해서는 실시형태 1을 참작할 수 있다.
또한, 제 1 전극층(118) 또는 제 2 전극층(122) 중 어느 한쪽은 발광 소자(130)의 양극(anode)으로서 기능하고 다른 쪽은 발광 소자(130)의 음극(cathode)으로서 기능한다. 양극으로서 기능하는 전극에는 큰 일함수를 갖는 물질을 적용하는 것이 바람직하고 음극으로서 기능하는 전극에는 작은 일함수를 갖는 물질을 적용하는 것이 바람직하다.
또한 제 1 전극층(118), 유기 화합물을 포함한 층(120), 및 제 2 전극층(122)에 의하여 발광 소자(130)가 형성된다.
상술한 공정에 의하여 제 1 기판(100a) 위에 발광 소자의 구동을 제어하는 트랜지스터(150), 트랜지스터(151), 및 발광 소자(130)가 형성된다.
다음에 제 2 기판(100b) 위에 차광막(164), 착색층(166), 및 오버코트층(168)을 형성하는 방법을 이하에서 제시한다.
우선, 제 2 기판(100b) 위에 제 2 박리층(101b)을 형성하고 제 2 박리층(101b) 위에 제 2 버퍼층(162)을 형성한다(도 9a 참조).
제 2 박리층(101b) 및 제 2 버퍼층(162)은 앞에서 기재한 제 1 박리층(101a) 및 제 1 버퍼층(104)과 같은 재료 및 방법에 의하여 형성할 수 있다.
다음에, 제 2 버퍼층(162) 위에 패시베이션층(163)과 도전막을 형성하고 포토리소그래피법에 의하여 도전막을 가공하여 차광막(164)을 형성한다(도 9b 참조).
차광막(164)에 의하여 각 화소간에서의 혼색을 방지할 수 있다. 차광막(164)으로서는 티타늄, 크롬 등의 반사율이 낮은 금속막, 또는 흑색 안료나 흑색 염료가 함침된 유기 수지막 등을 사용할 수 있다.
다음에 패시베이션층(163) 및 차광막(164) 위에 착색층(166)을 형성한다.
착색층(166)에 대해서는, 특정한 파장 대역의 광을 투과하는 유색층이다. 예를 들어, 적색의 파장 대역의 광을 투과하는 적색(R)의 컬러 필터, 녹색의 파장 대역의 광을 투과하는 녹색(G)의 컬러 필터, 청색의 파장 대역의 광을 투과하는 청색(B)의 컬러 필터 등을 사용할 수 있다. 각 컬러 필터는 공지의 재료를 사용하여 인쇄법, 잉크젯법, 포토리소그래피법을 이용한 에칭 방법 등에 의하여 각각 원하는 위치에 형성한다.
또한, 여기서는 RGB의 3색을 사용한 방법에 대하여 설명하였으나, 이것에 한정되지 않으며 RGBY(황색) 등의 4색을 사용한 구성 또는 5색 이상을 사용한 구성으로 하여도 좋다.
다음에 차광막(164) 및 착색층(166) 위에 오버코트층(168)을 형성한다(도 9c 참조).
오버코트층(168)은 아크릴 수지, 폴리이미드 수지 등의 유기 수지막에 의하여 형성할 수 있다. 오버코트층(168)에 의하여 착색층(166)에 함유된 불순물 성분 등이 유기 화합물을 포함한 층(120) 측으로 확산되는 것을 방지할 수 있다. 또한 오버코트층(168)은 유기 수지막과 무기 절연막의 적층 구조로 하여도 좋다. 무기 절연막으로서는 질화 실리콘, 산화 실리콘 등을 사용할 수 있다. 또한, 오버코트층(168)을 제공하지 않은 구성으로 하여도 좋다.
또한 나중에 접착층(170)을 형성하는 경우에 있어서 접착층(170)에 사용하는 수지를 제 2 기판(100b) 위에 도포하는 경우 오버코트층(168)의 재료로서 상기 수지에 대하여 습윤성이 높은 재료를 사용하는 것이 바람직하다. 특히 오버코트층(168)에 사용하는 재료로서는 투과율이 높은 것, 상기 수지와 접촉하였을 때 반응하지 않는 것, 또한 상기 수지를 도포할 때 사용하는 용매에 용해하지 않는 것 등이 바람직하다. 예를 들어 오버코트층(168)에 ITO막 등의 산화물 도전막이나 투광성을 가질 정도로 얇은 Ag막 등의 금속막을 사용하는 것이 바람직하다.
이상의 공정에 의하여 제 2 기판(100b) 위에 제 2 박리층(101b), 제 2 버퍼층(162), 패시베이션층(163), 차광막(164), 착색층(166), 및 오버코트층(168)을 형성할 수 있다. 또한 본 실시형태에서는 제 2 기판(100b) 위에 착색층(166)이 형성되어 있기 때문에 이하에서 제시하는 제 1 기판(100a)과의 접합 정밀도를 10ppm 이하, 더 바람직하게는 5ppm 이하로 할 수 있다.
다음에 제 1 기판(100a)과 제 2 기판(100b)의 위치 맞춤을 하고, 접착층(170)을 사용하여 접합한다(도 10a 참조).
접착층(170)에 사용할 수 있는 재료는 실시형태 1을 참작할 수 있다.
또한 접착층(170)과 제 2 전극층(122) 사이에 투습성이 낮은 밀봉막이 형성되어도 좋다. 투습성이 낮은 밀봉막으로서는 예를 들어 산화 실리콘, 질화 실리콘, 산화 알루미늄 등을 사용할 수 있다.
다음에 제 2 기판(100b)에 형성된 제 2 박리층(101b)과 제 2 기판(100b) 사이에서 박리(분리)를 수행한다(도 10b 참조). 박리 방법에는 다양한 방법을 사용할 수 있다.
또한 제 1 기판(100a)에 형성한 제 1 박리층(101a)과 제 2 기판(100b)에 형성한 제 2 박리층(101b)의 평면 방향의 크기는 서로 달라도 좋다. 예를 들어 제 2 박리층(101b)의 크기를 제 1 박리층(101a)보다 작게 형성함으로써 제 1 기판(100a)과 제 2 기판(100b)을 접합시킨 후에 제 2 박리층(101b)에 홈부를 형성하기 쉬워지기 때문에 적합하다.
박리 방법으로서는, 기계적으로 힘을 주는 방법(인간의 손이나 그리퍼로 박리하는 처리나, 롤러를 회전시키면서 분리하는 처리, 초음파 처리 등)을 이용하여 수행하면 좋다. 또한, 홈부에 액체를 적하하여 제 2 박리층(101b) 및 제 2 버퍼층(162)의 계면에 액체를 침투시켜 제 2 박리층(101b)으로부터 제 2 버퍼층(162)을 박리하여도 좋다. 또한, 홈부에 NF3, BrF3, ClF3 등의 불화 가스를 도입하고 제 2 박리층(101b)을 불화 가스로 에칭하여 제거하고 절연 표면을 갖는 제 2 기판(100b)으로부터 제 2 버퍼층(162)을 박리하는 방법을 이용하여도 좋다.
또한 예를 들어 제 2 박리층(101b)으로서 산화되기 쉬운 금속(예를 들어 텅스텐, 몰리브덴, 티타늄 등), 또는 상기 금속을 포함하는 합금을, 제 2 버퍼층(162)으로서 산화물(예를 들어 산화 실리콘 등)을 각각 사용하고, 제 2 버퍼층(162)을 형성한 후에 가열 처리함으로써 이들 계면에 금속 산화물로 이루어진 층을 형성한다. 상기 금속 산화물로 이루어진 층에서 제 2 박리층(101b)과 제 2 버퍼층(162)을 박리할 수 있다. 이 때, 박리한 후의 제 2 박리층(101b)의 표면, 및 제 2 버퍼층(162)의 표면 중 한쪽 또는 양쪽 모두에 상기 금속 산화물로 이루어진 층이 부착되는 경우가 있다. 또한 제 2 버퍼층(162)에 제 2 박리층(101b)의 일부가 부착되는 경우도 있다. 여기서 상기 금속 산화물로 이루어진 층을 형성할 때 제 2 버퍼층(162)을 형성하기 전에 제 2 박리층(101b)의 표면을 열산화, 플라즈마 산화 등의 산화 처리를 수행하여 제 2 박리층(101b)의 표면에 금속 산화물로 이루어진 층을 형성하여도 좋다.
상술한 바와 같이, 제 2 박리층(101b)과 제 2 버퍼층(162) 사이에서 박리하여도 좋다. 이 경우에는 제 2 박리층(101b)이 제 2 기판(100b)과 함께 박리되어 제작되는 발광 장치에 제 2 박리층(101b)이 잔존하지 않는 구성이 된다.
상기 이외의 박리 방법으로서는, 제 2 박리층(101b)을 텅스텐으로 형성한 경우는 암모니아수와 과산화 수소수의 혼합 용액에 의하여 제 2 박리층(101b)을 에칭하면서 박리할 수 있다.
또한 제 2 박리층(101b)으로서 질소, 산소나 수소 등을 포함하는 막(예를 들어, 수소를 포함하는 비정질 실리콘막, 수소 함유 합금막, 산소 함유 합금막 등)을 사용하고, 제 2 기판(100b)으로서 투광성을 갖는 기판을 사용한 경우에는 제 2 기판(100b)으로부터 제 2 박리층(101b)으로 레이저광을 조사하여 박리층 내에 함유된 질소, 산소나 수소를 기화시켜 제 2 기판(100b)과 제 2 박리층(101b) 사이에서 박리하는 방법을 이용할 수 있다.
다음에 가요성을 갖는 기판(502)을 제 2 버퍼층(162)에 제 2 유기층(700b)을 사용하여 접착한다(도 11a 참조).
가요성을 갖는 기판(502)으로서는, 가요성 및 가시광에 대한 투광성을 갖는 기판을 사용할 수 있다. 또한 가요성을 갖는 기판(502)에 터치 패널 기능을 갖는 기판을 사용하여도 좋다. 예를 들어 가요성을 갖는 기판(502)의 한쪽 면에 투광성을 갖는 도전막을 형성한 기판을 사용하면 좋다. 터치 패널의 검출 방식은 다양한 방식을 이용할 수 있으며 투영형 정전 용량 방식이 바람직하다. 가요성을 갖는 기판(502)에 터치 패널의 기능을 가지게 함으로써 발광 장치의 두께를 얇게 할 수 있다.
또한 본 실시형태에서 제시하는 발광 장치는 가요성을 갖는 기판(502) 측의 면으로부터 발광을 추출하는 톱 이미션형의 발광 장치이기 때문에 제 1 기판(100a)으로서 비투광성을 가질 정도로 얇게 필름화된 금속 기판을 사용하여도 좋다. 금속 기판은 광을 추출하지 않는 측에 제공한다. 금속 기판을 구성하는 재료는 특별히 한정되지 않지만, 알루미늄, 구리, 니켈이나, 알루미늄 합금, 또는 스테인리스 등의 금속 합금 등을 적합하게 사용할 수 있다.
가요성을 갖는 기판(502)의 재료 중에 섬유체가 포함되어 있는 경우에는, 섬유체로서는 유기 화합물 또는 무기 화합물의 고강도 섬유를 사용한다. 고강도 섬유란, 구체적으로는 인장 탄성률(tensile modulus of elasticity) 또는 영률(Young's modulus)이 높은 섬유를 말하고, 대표예로서는 폴리비닐알코올계 섬유, 폴리에스테르계 섬유, 폴리아미드계 섬유, 폴리에틸렌계 섬유, 아라미드계 섬유, 폴리파라페닐렌벤조비스옥사졸 섬유, 유리 섬유, 또는 탄소 섬유를 들 수 있다. 유리 섬유로서는 E유리, S유리, D유리, Q유리 등을 사용한 유리 섬유를 들 수 있다. 이들은, 직포 또는 부직포 상태로 사용하고, 이 섬유체에 유기 수지를 함침시켜 유기 수지를 경화시킨 구조물을 가요성을 갖는 기판(502)으로서 사용하여도 좋다. 가요성을 갖는 기판(502)으로서 섬유체와 유기 수지로 이루어진 구조물을 사용하면 굴곡이나 국소적인 가압으로 인한 파손에 대한 신뢰성이 향상되기 때문에 바람직한 구성이다.
제 2 유기층(700b)으로서는 자외선 경화형 접착제 등의 광경화형 접착제, 반응경화형 접착제, 열경화형 접착제, 또는 혐기형 접착제 등 각종 경화형 접착제를 사용할 수 있다. 이들 접착제의 재질로서는 에폭시 수지나 아크릴 수지, 실리콘(silicone) 수지, 페놀 수지 등을 사용할 수 있다.
또한 가요성을 갖는 기판(502)으로서 프리프레그를 사용한 경우에는 제 2 유기층(700b)을 사용하지 않고 가요성을 갖는 기판(502)과 제 2 버퍼층(162)을 압착하여 접합시켜도 좋다.
다음에 제 1 기판(100a)에 형성된 제 1 박리층(101a)과 제 1 기판(100a) 사이에서 박리(분리)를 수행하고, 제 1 유기층(700a)을 사용하여 가요성을 갖는 기판(501)의 접착을 수행한다(도 11b 참조).
박리 방법에는 상술한 제 2 기판(100b)에 형성된 제 2 박리층(101b)과 제 2 버퍼층(162) 사이에서 박리한 방법과 같은 방법에 의하여 수행할 수 있다. 또한 가요성을 갖는 기판(501), 및 제 1 유기층(700a)은 각각 가요성을 갖는 기판(502), 및 제 2 유기층(700b)과 같은 재료 및 방법에 의하여 형성할 수 있다.
또한 상술한 바와 같이, 제 1 박리층(101a)과 제 1 버퍼층(104) 사이에서 박리하여도 좋다. 이 경우에는 제 1 박리층(101a)이 제 1 기판(100a)과 함께 박리되어, 제작되는 발광 장치에 제 1 박리층(101a)이 잔존하지 않는 구성이 된다.
또한 상술한 바와 같이 제 1 박리층(101a)으로서 산화되기 쉬운 금속 또는 합금을 사용하고 이들을 산화하여 얻어지는 금속 산화물로 이루어진 층으로 박리하는 경우에는 제 1 박리층(101a)의 표면 및 제 1 버퍼층(104)의 표면 중 한쪽 또는 양쪽 모두에 상기 금속 산화물로 이루어진 층이 부착되는 경우가 있다.
가요성을 갖는 기판(501) 측의 면으로부터 발광을 추출하는 보텀 이미션형의 발광 장치로 한 경우 가요성을 갖는 기판(502)에 터치 패널 기능을 갖는 기판을 사용하여도 좋다.
상술한 공정에 의하여 가요성을 갖는 기판에 형성된 발광 장치를 제작할 수 있다.
또한 본 실시형태에서는 제 2 기판(100b)을 박리한 후에 제 1 기판(100a)을 박리하는 방법을 제시하였으나 본 명세서 중에서 개시하는 발명은 이것에 한정되지 않으며 제 1 기판(100a)을 박리한 후에 제 2 기판(100b)을 박리하여도 좋다.
또한 본 실시형태에서는 제 1 기판(100a) 위에 형성한 트랜지스터(150), 발광 소자(130)로부터 제 1 기판(100a)을 박리하고, 가요성을 갖는 기판(501)에 전치하는 방법을 제시하였다. 그러나 본 명세서 중에서 개시하는 발명은 이것에 한정되지 않으며 가요성을 갖는 기판(501)에 트랜지스터(150), 발광 소자(130) 등을 직접 형성하여도 좋다.
다음에 전극 단자(157)와 중첩된 부분을 둘러싸도록 가요성을 갖는 기판(502) 측으로부터 가요성을 갖는 기판(502)과 제 2 유기층(700b)에 칼집을 낸다(도 12a).
다음에 전극 단자(157)와 중첩된 부분을 둘러싸도록 칼집을 낸 제 2 유기층(700b)의 일부를 발광 장치로부터 박리하는 방향으로 끌어내면 좋다. 유기 화합물을 포함한 층(120)과 전극 단자(157)의 계면은 밀착성이 낮기 때문에 전극 단자(157)를 노출시킬 수 있다(도 12b).
다음에 상술한 공정을 거쳐 개구한 구멍을 도전층(600)으로 매립한다. 도전층(600)은 은 페이스트 등으로 형성하는 것이 바람직하다. 도전층(600)은 FPC(4518)를 갖는 단자와, 이방성 도전막(4519)을 통하여 전기적으로 접속되고, 외부 신호와 외부 전원으로부터의 전력을 발광 장치 내의 트랜지스터 등에 입력하는 것이 가능하게 된다. 또는 이방성 도전막(4519)을 사용하지 않고 도전층(600)으로서 이방성 도전성 필름, 또는 이방성 도전성 페이스트를 사용하여, FPC(4518)를 그 위 층에 배치한 후, 열압착에 의하여 FPC(4518)와 전극 단자(157)를 도전층(600)을 통하여 전기적으로 접속시켜도 좋다. 또는 FPC 대신에 IC칩을 직접 실장하는 방법을 이용하여도 좋다.
또한 본 실시형태에서는 발광 장치의 하나로서, 액티브 매트릭스형의 발광 장치에 대하여 제시하였으나, 패시브 매트릭스형의 발광 장치에 적용할 수도 있다.
상술한 바와 같이, 본 실시형태에서 제시하는 발광 장치는 전극 단자(157)에 접하도록 유기 화합물을 포함한 층(120)과 제 2 전극층(122)을 형성한다. 유기 화합물을 포함한 층(120)과 전극 단자(157)의 계면은 밀착성이 낮기 때문에 전극 단자(157)와 중첩되는 접착층(170), 제 2 유기층, 및 가요성을 갖는 기판을 박리함으로써 구멍을 형성할 수 있다.
여기서 상술한 바와 같이, 제 1 기판(100a)이나 제 2 기판(100b)을 박리할 때 박리층과 버퍼층 사이에서 박리한 경우에는 도 16에 도시한 바와 같이 제작된 발광 장치에 박리층이 잔존하지 않는 구성이 된다. 또한 도 16은 제 1 박리층(101a)과 제 2 박리층(101b) 중 어느 것도 잔존하지 않는 경우의 발광 장치의 단면 개략도이다. 발광 소자(130)로부터 발광을 추출하는 측에 박리층이 잔존하지 않는 구성으로 함으로써 발광 장치로부터 발광을 추출하는 효율성을 향상시킬 수 있다.
또한 박리층이 발광 장치에 잔존하는 구성으로 하는 경우에는 발광 소자(130)로부터 발광을 추출하는 측에 사용하는 박리층으로서 투광성을 갖는 재료를 사용하는 것이 바람직하다. 또한 박리층으로서 금속막, 합금막 또는 반도체막을 사용하는 경우에는 광을 투과시킬 정도로 얇게 형성하는 것이 바람직하다.
또한 본 발명의 일 형태의 발광 장치 제작 방법은 대형의 기판에 복수의 발광 장치를 동시에 제작하는, 소위 다면취를 수행하는 경우에 바람직하다. 예를 들어 제 1 기판(100a)과 제 2 기판(100b)으로서 같은 크기의 대형 기판을 사용하여 가요성을 갖는 기판 위에 복수의 발광 장치를 제작한다. 이 후에 각각 발광 장치마다 분단한 후에 FPC(4518)와 전기적으로 접속되는 전극 단자(157)를 노출시킬 수 있다.
예를 들어 종래의 방법을 이용하여 다면취를 수행하는 경우는, 분단은 전극 단자(157)를 노출시키기 위하여 가요성을 갖는 기판(502)의 분단 위치를 가요성을 갖는 기판(501)의 분단 위치와 다르게 할 필요가 있었다. 그러나 이 방법을 이용하는 경우, 가요성을 갖는 기판(501)과 가요성을 갖는 기판(502)은 접착층(170)에 의하여 접착되어 있기 때문에 전극 단자(157) 위의 가요성을 갖는 기판(502)을 제거하는 것이 어려웠다. 본 발명의 일 형태의 발광 장치 제작 방법에 따르면, 가요성을 갖는 기판(501) 및 가요성을 갖는 기판(502)을 같은 위치에서 분단할 수 있기 때문에 수율 좋게 많은 발광 장치를 동시에 제작할 수 있어 생산성을 높일 수 있다.
또한 제 1 기판(100a)과 제 2 기판(100b)으로서 같은 크기의 기판을 사용함으로써 다른 크기의 기판을 준비할 필요가 없으므로 사용하는 기판의 종류나 제작 장치(예를 들어 성막 장치 등)를 공통화하는 것도 가능하게 되어 생산성을 향상시킬 수 있다. 또한 이들의 기판에 같은 크기의 기판을 사용함으로써 각각 기판을 박리(분리)할 때 발광 장치를 구성하는 막에 응력이 집중하여 크랙(crack) 등이 생기는 문제를 억제할 수 있다.
본 실시형태는 다른 실시형태에서 기재한 구성과 적절히 조합하여 실시하는 것이 가능하다.
(실시형태 3)
<발광 소자의 구성>
도 13a에 도시한 발광 소자(130)는, 한 쌍의 전극(제 1 전극층(118), 제 2 전극층(122)) 사이에 유기 화합물을 포함한 층(120)이 끼워진 구조를 갖는다. 또한, 이하의 본 실시형태의 설명에서는 예로서, 제 1 전극층(118)을 양극으로서 사용하고 제 2 전극층(122)을 음극으로서 사용하는 것으로 한다.
또한, 유기 화합물을 포함한 층(120)은 적어도 발광층을 포함하여 형성되어 있으면 좋고, 발광층 이외의 기능층을 포함하는 적층 구조이어도 좋다. 발광층 이외의 기능층으로서는, 정공 주입성이 높은 물질, 정공 수송성이 높은 물질, 전자 수송성이 높은 물질, 전자 주입성이 높은 물질, 바이폴러성(전자 및 정공의 수송성이 높은 물질)의 물질 등을 포함하는 층을 사용할 수 있다. 구체적으로는, 정공 주입층, 정공 수송층, 전자 수송층, 전자 주입층 등의 기능층을 적절히 조합하여 사용할 수 있다.
도 13a에 도시한 발광 소자(130)는, 제 1 전극층(118)과 제 2 전극층(122) 사이에 발생한 전위 차에 의하여 전류가 흐르고, 유기 화합물을 포함한 층(120)에서 정공과 전자가 재결합하여 발광하는 것이다. 즉, 유기 화합물을 포함한 층(120)에 발광 영역이 형성되는 구성으로 되어 있다.
본 발명에서, 발광 소자(130)로부터의 발광은, 제 1 전극층(118), 또는 제 2 전극층(122) 측으로부터 외부로 추출된다. 따라서, 제 1 전극층(118) 또는 제 2 전극층(122) 중 어느 한쪽은 투광성을 갖는 물질로 이루어진다.
또한, 유기 화합물을 포함한 층(120)은 도 13b와 같이 제 1 전극층(118)과 제 2 전극층(122) 사이에 복수로 적층되어 있어도 좋다. n(n은 2 이상의 자연수)층의 적층 구조를 갖는 경우에는, m(m은 자연수이며 1 이상 n-1 이하)번째의 유기 화합물을 포함한 층(120)과 (m+1)번째의 유기 화합물을 포함한 층(120) 사이에는 각각 전하 발생층(120a)을 제공하는 것이 바람직하다.
전하 발생층(120a)은, 유기 화합물과 금속 산화물의 복합 재료, 금속 산화물, 유기 화합물과 알칼리 금속, 알칼리 토금속, 또는 이들 화합물과의 복합 재료 외에도, 이들을 적절히 조합하여 형성할 수 있다. 유기 화합물과 금속 산화물의 복합 재료로서는, 예를 들어, 유기 화합물과 산화 바나듐이나 산화 몰리브덴이나 산화 텅스텐 등의 금속 산화물을 포함한다. 유기 화합물로서는, 방향족 아민 화합물, 카바졸 유도체, 방향족 탄화 수소 등의 저분자 화합물, 또는 이들의 저분자 화합물을 기본 골격으로 한 올리고머, 덴드리머, 폴리머 등 다양한 화합물을 사용할 수 있다. 또한, 유기 화합물로서는 정공 수송성 유기 화합물로서 정공 이동도가 10-6㎠/Vs 이상인 것을 적용하는 것이 바람직하다. 다만, 전자보다 정공의 수송성이 높은 물질이면 이들 이외의 물질을 사용하여도 좋다. 또한, 전하 발생층(120a)으로서 사용하는 이들 재료는 캐리어 주입성, 캐리어 수송성이 뛰어나기 때문에 발광 소자(130)의 저전류 구동 및 저전압 구동을 실현할 수 있다.
또한, 전하 발생층(120a)은 유기 화합물과 금속 산화물의 복합 재료와 다른 재료를 조합하여 형성하여도 좋다. 예를 들어, 유기 화합물과 금속 산화물의 복합 재료를 포함하는 층과, 전자 공여성 물질 중으로부터 선택된 하나의 화합물과 전자 수송성이 높은 화합물을 포함하는 층을 조합하여 형성하여도 좋다. 또한, 유기 화합물과 금속 산화물의 복합 재료를 포함하는 층과 투명 도전막을 조합하여 형성하여도 좋다.
이와 같은 구성을 갖는 발광 소자(130)는, 에너지의 이동이나 소광 등의 문제가 발생하기 어렵고, 재료의 선택 폭이 넓어져 높은 발광 효율과 긴 수명을 함께 갖는 발광 소자로 하는 것이 용이하다. 또한, 한쪽 발광층에서 인광 발광, 다른 쪽 발광층에서 형광 발광을 얻는 것도 용이하다.
또한, 전하 발생층(120a)이란, 제 1 전극층(118)과 제 2 전극층(122)에 전압을 인가하였을 때 전하 발생층(120a)에 접하여 형성되는 한쪽의 유기 화합물을 포함한 층(120)에 대하여 정공을 주입하는 기능을 갖고, 다른 쪽의 유기 화합물을 포함한 층(120)에 전자를 주입하는 기능을 갖는다.
도 13b에 도시한 발광 소자(130)는, 유기 화합물을 포함한 층(120)으로서 사용하는 발광 물질의 종류를 바꿈으로써 다양한 발광색을 얻을 수 있다. 또한, 발광 물질로서 발광색이 상이한 복수의 발광 물질을 사용함으로써 스펙트럼이 넓은 발광이나 백색 발광을 얻을 수도 있다.
도 13b에 도시한 발광 소자(130)를 사용하여, 백색 발광을 얻는 경우, 복수의 유기 화합물을 포함한 층(120)의 조합으로서는 적색, 청색 및 녹색의 광을 포함하여 백색으로 발광하는 구성이면 좋고, 예를 들어 청색의 형광 재료를 발광 물질로서 포함하는 제 1 발광층, 녹색과 적색의 인광 재료를 발광 물질로서 포함하는 제 2 발광층을 갖는 구성을 들 수 있다. 또한, 적색 발광을 나타내는 제 1 발광층과, 녹색 발광을 나타내는 제 2 발광층과, 청색 발광을 나타내는 제 3 발광층을 갖는 구성으로 할 수도 있다. 또는, 보색(補色) 관계인 광을 발하는 발광층을 갖는 구성이어도 백색 발광을 얻을 수 있다. 발광층이 2층 적층된 적층형 소자에 있어서, 제 1 발광층으로부터 얻을 수 있는 발광의 발광색과 제 2 발광층으로부터 얻을 수 있는 발광의 발광색을 보색 관계로 하는 경우 보색 관계로서는 청색과 황색, 또는 청록색과 적색 등을 들 수 있다.
또한, 상술한 적층형 소자의 구성에 있어서, 적층되는 발광층들 사이에 전하 발생층을 배치함으로써, 전류 밀도를 낮게 유지한 채 고휘도 영역에서의 장수명 소자를 실현할 수 있다. 또한, 전극 재료의 저항으로 인한 전압 강하를 작게 할 수 있으므로 대면적에서 균일하게 발광하는 것이 가능하다.
본 실시형태는 다른 실시형태에서 기재한 구성과 적절히 조합하여 실시하는 것이 가능하다.
(실시형태 4)
본 실시형태에서는 실시형태 2에서의 반도체층에 사용할 수 있는 산화물 반도체에 대하여 자세히 설명한다.
트랜지스터의 반도체층에 사용하는 산화물 반도체로서는, 적어도 인듐(In) 또는 아연(Zn)을 포함하는 것이 바람직하다. 특히 In 및 Zn을 포함하는 것이 바람직하다. 또한, In 및 Zn에 더하여 산소를 강하게 연결시키는 스테빌라이저를 갖는 것이 바람직하다. 스테빌라이저로서는 갈륨(Ga), 주석(Sn), 지르코늄(Zr), 하프늄(Hf) 및 알루미늄(Al) 중 적어도 어느 하나를 가지면 좋다.
또한, 다른 스테빌라이저로서, 란타노이드인, 란탄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 테르븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 에르븀(Er), 툴륨(Tm), 이테르븀(Yb), 루테튬(Lu) 중 어느 하나 또는 복수 종류를 가져도 좋다.
예를 들어, In-Sn-Ga-Zn계 산화물이나, In-Ga-Zn계 산화물, In-Sn-Zn계 산화물, In-Zr-Zn계 산화물, In-Al-Zn계 산화물, Sn-Ga-Zn계 산화물, Al-Ga-Zn계 산화물, Sn-Al-Zn계 산화물, In-Hf-Zn계 산화물, In-La-Zn계 산화물, In-Ce-Zn계 산화물, In-Pr-Zn계 산화물, In-Nd-Zn계 산화물, In-Sm-Zn계 산화물, In-Eu-Zn계 산화물, In-Gd-Zn계 산화물, In-Tb-Zn계 산화물, In-Dy-Zn계 산화물, In-Ho-Zn계 산화물, In-Er-Zn계 산화물, In-Tm-Zn계 산화물, In-Yb-Zn계 산화물, In-Lu-Zn계 산화물이나, In-Zn계 산화물, Sn-Zn계 산화물, Al-Zn계 산화물, Zn-Mg계 산화물, Sn-Mg계 산화물, In-Mg계 산화물, In-Ga계 산화물, In계 산화물, Sn계 산화물, Zn계 산화물 등을 사용할 수 있다.
또한, 여기서 예를 들어 In-Ga-Zn계 산화물이란, In, Ga 및 Zn을 주성분으로서 갖는 산화물이라는 뜻이며 In, Ga 및 Zn의 비율은 불문한다.
또한, 산화물 반도체로서, InMO3(ZnO)m(m>0)으로 표기되는 재료를 사용하여도 좋다. 또한, M은, Ga, Fe, Mn 및 Co 중으로부터 선택된 하나의 금속 원소 또는 복수의 금속 원소를 나타낸다. 또한, 산화물 반도체로서, In2SnO5(ZnO)n(n>0)으로 표기되는 재료를 사용하여도 좋다.
예를 들어, 원자수비가 In:Ga:Zn=3:1:2, In:Ga:Zn=1:1:1, 또는 In:Ga:Zn=2:2:1인 In-Ga-Zn계 산화물이나 그 조성의 근방의 산화물을 사용할 수 있다. 또는 원자수비가 In:Sn:Zn=1:1:1, In:Sn:Zn=2:1:3, 또는 In:Sn:Zn=2:1:5인 In-Sn-Zn계 산화물이나 그 조성의 근방의 산화물을 사용하면 좋다.
또한, 예를 들어 In, Ga, Zn의 원자수비가 In:Ga:Zn=a:b:c(a+b+c=1)인 산화물의 조성이, 원자수비가 In:Ga:Zn=A:B:C(A+B+C=1)인 산화물의 조성의 근방이라는 것은 a, b, c가 하기 식(1)을 만족하는 것을 말한다.
(a-A)2+(b-B)2+(c-C)2≤r2‥‥(1)
r로서는, 예를 들어, 0.05로 하면 좋다. 다른 산화물도 마찬가지이다.
그러나, 이들에 한정되지 않으며, 필요한 반도체 특성(전계 효과 이동도, 문턱 전압 등)에 따라 적절한 조성을 갖는 것을 사용하면 좋다. 또한, 필요한 반도체 특성을 얻기 위하여, 캐리어 농도나 불순물 농도, 결함 밀도, 금속 원소와 산소의 원자수비, 원자간 거리, 밀도 등을 적절한 것으로 하는 것이 바람직하다.
또한, 산화물 반도체를 반도체층에 사용한 트랜지스터는 산화물 반도체를 고순도화함으로써, 오프 전류(여기서는 오프 상태일 때, 예를 들어 소스 전위를 기준으로 한 경우의 게이트 전위와의 전위차가 문턱 전압 이하일 때의 드레인 전류로 함)를 충분히 낮게 할 수 있다. 예를 들어, 산화물 반도체의 고순도화는 가열 성막에 의하여 수소나 수산기를 산화물 반도체 중에 포함시키지 않도록 하고, 또는 성막 후의 가열에 의하여 막 중에서 제거하여 실현할 수 있다. 고순도화됨으로써 채널 영역에 In-Ga-Zn계 산화물을 사용한 트랜지스터로 채널 폭 당의 오프 전류를 1×10-24 A/㎛(1yA/㎛) 내지 1×10-22 A/㎛(100yA/㎛) 정도로 할 수 있다.
반도체층에 사용할 수 있는 산화물 반도체막은 예를 들어 비단결정을 가져도 좋다. 비단결정은 예를 들어 CAAC(C Axis Aligned Crystal), 다결정, 미결정, 비정질부를 갖는다. 비정질부는, 미결정 및 CAAC보다 결함 준위 밀도가 높다. 또한, 미결정은 CAAC보다 결함 준위 밀도가 높다. 또한, CAAC를 갖는 산화물 반도체를 CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor)라고 부른다.
바람직하게는, 산화물 반도체막은 CAAC-OS막으로 한다. CAAC-OS는 예를 들어 c축 배향되고, a축 또는/및 b축은 거시적으로 보면 정렬되어 있지 않다.
산화물 반도체막은 예를 들어 미결정을 가져도 좋다. 또한, 미결정을 갖는 산화물 반도체를 미결정 산화물 반도체라고 부른다. 미결정 산화물 반도체막은 예를 들어 막 중에 1nm 이상 10nm 미만의 사이즈의 미결정(나노 결정이라고도 함)을 포함한다.
산화물 반도체막은 예를 들어 비정질부를 가져도 좋다. 또한, 비정질부를 갖는 산화물 반도체를 비정질 산화물 반도체라고 부른다. 비정질 산화물 반도체막은 예를 들어 원자 배열이 무질서한 막이고, 결정 성분을 갖지 않는다. 또는, 비정질 산화물 반도체막은 예를 들어 완전한 비정질이고, 결정부를 갖지 않는다.
또한, 산화물 반도체막이 CAAC-OS, 미결정 산화물 반도체, 비정질 산화물 반도체의 혼합막이어도 좋다. 혼합막은 예를 들어 비정질 산화물 반도체의 영역과, 미결정 산화물 반도체의 영역과, CAAC-OS의 영역을 갖는다. 또한, 혼합막은 예를 들어 비정질 산화물 반도체의 영역과, 미결정 산화물 반도체의 영역과, CAAC-OS의 영역의 적층 구조를 가져도 좋다.
또한, 산화물 반도체막은 예를 들어 단결정을 가져도 좋다.
산화물 반도체막은 복수의 결정부를 갖고, 상기 결정부의 c축이 피형성면의 법선 벡터 또는 표면의 법선 벡터에 평행한 방향으로 정렬되어 있는 것이 바람직하다. 또한, 상이한 결정부 사이에서 a축 및 b축의 방향이 각각 상이하여도 좋다. 이와 같은 산화물 반도체막의 일례로서는, CAAC-OS막이 있다.
CAAC-OS막에 포함되는 결정부는 하나의 변이 100nm 미만인 입방체 내에 들어가는 크기인 경우가 많다. 또한, 투과형 전자 현미경(TEM: Transmission Electron Microscope)에 의한 관찰상에서는 CAAC-OS막에 포함되는 결정부와 결정부의 경계는 명확하지 않다. 또한, TEM에 의하여 CAAC-OS막에는 입계(그레인 바운더리라고도 함)는 확인할 수 없다. 그러므로, CAAC-OS막은 입계에 기인하는 전자 이동도의 저하가 억제된다.
CAAC-OS막에 포함되는 결정부는, 예를 들어 c축이 CAAC-OS막의 피형성면의 법선 벡터 또는 표면의 법선 벡터에 평행한 방향으로 정렬되고, 또 ab면에 수직인 방향에서 볼 때 삼각 형상 또는 육각 형상의 원자 배열을 갖고, c축에 수직인 방향에서 볼 때 금속 원자가 층상 또는 금속 원자와 산소 원자가 층상으로 배열되어 있다. 또한, 다른 결정부 사이에서, 각각 a축 및 b축의 방향이 달라도 좋다. 본 명세서에서 단순히 "수직"이라고 기재하는 경우, 80° 이상 100° 이하, 바람직하게는 85° 이상 95° 이하의 범위도 그 범주에 포함되는 것으로 한다. 또한, 단순히 "평행"이라고 기재하는 경우, -10° 이상 10° 이하, 바람직하게는 -5° 이상 5° 이하의 범위도 그 범주에 포함되는 것으로 한다.
또한, CAAC-OS막에서 결정부의 분포가 균일하지 않아도 좋다. 예를 들어, CAAC-OS막의 형성 과정에서 산화물 반도체막의 표면 측에서 결정 성장시키는 경우에는, 피형성면의 근방보다 표면의 근방에서 결정부가 차지하는 비율이 높은 경우가 있다. 또한, CAAC-OS막에 불순물을 첨가함으로써 상기 불순물 첨가 영역에서 결정부의 결정화가 저하하는 경우도 있다.
CAAC-OS막에 포함되는 결정부의 c축은, CAAC-OS막의 피형성면의 법선 벡터 또는 표면의 법선 벡터에 평행한 방향이 되도록 정렬되기 때문에, CAAC-OS막의 형상(피형성면의 단면 형상 또는 표면의 단면 형상)에 따라서는 서로 상이한 방향을 향하는 경우가 있다. 또한, 성막하였을 때 또는 성막 후에 가열 처리 등의 결정화 처리를 수행하였을 때, 결정부는 형성된다. 따라서, 결정부의 c축은, CAAC-OS막이 형성되었을 때의 피형성면의 법선 벡터 또는 표면의 법선 벡터에 평행한 방향으로 정렬된다.
또한 CAAC-OS는 예를 들어 결함 준위 밀도를 저감하여 형성할 수 있다. 산화물 반도체에 있어서 예를 들어 산소 결손은 결함 준위이다. 산소 결손은 트랩 준위가 되거나, 수소를 포획함으로써 캐리어 발생원이 되는 경우가 있다. CAAC-OS를 형성하기 위해서는 예를 들어 산화물 반도체에 산소 결손을 발생시키지 않는 것이 중요하다. 따라서 CAAC-OS는 결함 준위 밀도가 낮은 산화물 반도체이다. 또는, CAAC-OS는 산소 결손이 적은 산화물 반도체이다.
불순물 농도가 낮고 결함 준위 밀도가 낮은(산소 결손이 적은) 것을 고순도 진성, 또는 실질적으로 고순도 진성이라고 부른다. 고순도 진성인 산화물 반도체 또는 실질적으로 고순도 진성인 산화물 반도체는 캐리어 발생원이 적기 때문에 캐리어 밀도를 낮게 할 수 있는 경우가 있다. 따라서 상기 산화물 반도체를 채널 형성 영역에 사용한 트랜지스터는 문턱 전압이 마이너스가 되는 전기 특성(노멀리 온이라고도 함)이 될 때가 적은 경우가 있다. 또한 고순도 진성인 산화물 반도체 또는 실질적으로 고순도 진성인 산화물 반도체는 결함 준위 밀도가 낮기 때문에 트랩 준위 밀도도 낮아지는 경우가 있다. 따라서 상기 산화물 반도체를 채널 형성 영역에 사용한 트랜지스터는 전기 특성 변동이 작고 신뢰성이 높은 트랜지스터가 되는 경우가 있다. 또한 산화물 반도체의 트랩 준위에 포획된 전하는 소실될 때까지에 필요한 시간이 길고, 마치 고정 전하와 같이 행동하는 경우가 있다. 그러므로 트랩 준위 밀도가 높은 산화물 반도체를 채널 형성 영역에 사용한 트랜지스터는 전기 특성이 불안정하게 되는 경우가 있다.
고순도 진성, 또는 실질적으로 고순도 진성인 CAAC-OS를 사용한 트랜지스터는 가시광이나 자외광의 조사에 의한 전기 특성의 변동이 작다. 따라서 상기 트랜지스터는 신뢰성이 높다.
스퍼터링법을 이용하여 CAAC-OS막을 형성하는 경우, 성막시의 기판 온도를 높게 하는 것이 바람직하다. 예를 들어 기판 가열 온도를 100℃ 이상 600℃ 이하, 바람직하게는 200℃ 이상 500℃ 이하, 더 바람직하게는 150℃ 이상 450℃ 이하로 하여 산화물막을 형성함으로써 CAAC-OS막을 형성할 수 있다.
또한 스퍼터링법에 사용하는 전원으로서, 직류(DC) 전원을 사용하는 것이 바람직하다. 또한 고주파(RF) 전원, 교류(AC) 전원을 사용할 수도 있다. 다만 RF 전원은 대면적의 기판으로의 성막이 가능한 스퍼터링 장치에는 적용하기 어렵다. 또한 이하에서 나타내는 관점에서 보아 AC 전원보다 DC 전원이 바람직하다고 생각할 수 있다.
스퍼터링용 타깃으로서 In-Ga-Zn-O화합물 타깃을 사용하는 경우, 예를 들어 InOx분말, GaOy분말, 및 ZnOz분말을 2:2:1, 8:4:3, 3:1:1, 1:1:1, 4:2:3, 3:1:2, 3:1:4, 1:6:4, 1:6:9 등의 mol수비로 혼합하여 형성한 In-Ga-Zn-O화합물 타깃을 사용하는 것이 바람직하다. x, y, 및 z는 임의의 정수(正數)이다. 또한 스퍼터링용 타깃은 다결정이어도 좋다.
또한 마그네트론을 사용하고 자기장에 의하여 스퍼터링용 타깃의 근방의 플라즈마 공간을 고밀도화시켜도 좋다. 마그네트론 스퍼터링 장치에서는, 예를 들어 스퍼터링용 타깃의 앞부분에 자기장을 형성하기 위하여 스퍼터링용 타깃의 뒷부분에 자석 조립체(磁石 組立體)가 배치된다. 상기 자기장은 스퍼터링용 타깃을 스퍼터링할 때, 전리한 전자나 스퍼터링에 의하여 생긴 이차 전자를 포착한다. 이로써 보착된 전자는 성막실 내의 희가스 등의 불활성 가스와의 충돌 확률을 높여 결과적으로 플라즈마 밀도가 높아진다. 이로써 예를 들어 피소자 형성층의 온도를 현저히 상승시키지 않고 성막의 속도를 빠르게 할 수 있다.
스퍼터링법을 이용하여 CAAC-OS막을 형성하는 경우, 예를 들어 스퍼터링 장치의 성막실 내에 존재하는 불순물(수소, 물, 이산화탄소, 및 질소 등)을 저감시키는 것이 바람직하다. 또한 성막 가스 내의 불순물을 저감시키는 것이 바람직하다. 예를 들어 산소 가스나 아르곤 가스의 성막 가스로서 노점이 -40℃ 이하, 바람직하게는 -80℃ 이하, 더 바람직하게는 -100℃ 이하까지 고순도화된 가스를 사용함으로써 CAAC-OS막으로의 불순물의 혼입을 억제할 수 있다.
스퍼터링법을 이용하여 CAAC-OS막을 형성하는 경우, 성막 가스 내의 산소 비율을 높이고 전력을 최적화하여 성막시의 플라즈마 대미지를 억제하는 것이 바람직하다. 예를 들어 성막 가스 내의 산소 비율을 30vol% 이상, 바람직하게는 100vol%로 하는 것이 바람직하다.
스퍼터링법을 이용하여 CAAC-OS막을 형성하는 경우, 성막시의 기판 가열에 더하여 가열 처리를 수행하여도 좋다. 가열 처리에 의하여 예를 들어 산화물막 내의 불순물 농도를 저감시킬 수 있다.
상기 가열 처리는 예를 들어 350℃ 이상 기판의 변형점 미만의 온도, 또한 350℃ 이상 450℃ 이하로 수행하여도 좋다. 또한 가열 처리는 복수회 수행하여도 좋다.
상기 가열 처리를 수행하기 위하여 사용되는 가열 처리 장치로서는, GRTA(Gas Rapid Thermal Annealing) 장치 또는 LRTA(Lamp Rapid Thermal Annealing) 장치 등의 RTA(Rapid Thermal Annealing) 장치를 사용하여도 좋다. 또한, 이것에 한정되지 않으며 전기로 등 다른 가열 처리 장치를 사용하여도 좋다.
상기 공정에서 제시한 바와 같이, 성막하고 있을 때 수소나 물 등을 막 내에 포함시키지 않도록 함으로써 산화물 반도체막에 포함되는 불순물 농도를 저감시킨다. 또한 산화물 반도체막을 형성한 후에 가열 처리를 수행하여 산화물 반도체막에 포함되는 수소나 물 등을 제거함으로써 불순물 농도를 저감시켜도 좋다. 이 후에 산화물 반도체막에 산소를 공급하고 산소 결손을 보전함으로써 산화물 반도체막을 고순도화시킬 수 있다. 또한 산화물 반도체막에 산소를 첨가시켜도 좋다. 고순도화된 산화물 반도체막은 i형(진성 반도체) 또는 i형에 매우 가깝다. 또한 i형에 매우 가까운 산화물 반도체막의 캐리어 밀도는 1×1017/㎤ 미만, 1×1015/㎤ 미만, 또는 1×1013/㎤ 미만이다.
이상이 트랜지스터의 반도체층에 사용하는 산화물 반도체에 대한 설명이다.
(실시형태 5)
본 실시형태에서는 본 발명의 일 형태의 발광 장치가 적용된 전자 기기나 조명 장치의 예에 대하여 도면을 참조하여 설명한다.
가요성 형상을 구비한 발광 장치를 적용한 전자 기기로서, 예를 들어, 텔레비전 장치(텔레비전, 또는 텔레비전 수신기라고도 함), 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라, 디지털 포토 프레임, 휴대 전화기(휴대 전화, 휴대 전화 장치라고도 함), 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 파칭코기 등의 대형 게임기 등을 들 수 있다.
또한 조명이나 표시 장치를 집이나 빌딩의 내벽 또는 외벽이나, 자동차의 내장 또는 외장의 곡면을 따라서 조합하는 것도 가능하다.
도 14a는 휴대 전화기의 일례를 도시한 것이다. 휴대 전화기(7400)는 하우징(7401)에 내장된 표시부(7402) 외에, 조작 버튼(7403), 외부 접속 포트(7404), 스피커(7405), 마이크(7406) 등을 구비한다. 또한, 휴대 전화기(7400)는 발광 장치를 표시부(7402)에 사용함으로써 제작된다.
도 14a에 도시한 휴대 전화기(7400)는 표시부(7402)를 손가락 등으로 터치함으로써 정보를 입력할 수 있다. 또한 전화를 걸거나 문자를 입력하는 등, 표시부(7402)를 손가락 등으로 터치하여 모든 조작을 수행할 수 있다.
또한 조작 버튼(7403)에 의하여 조작함으로써 전원의 ON, OFF나 표시부(7402)에 표시되는 화상의 종류를 전환시킬 수 있다. 예를 들어 메일 작성 화면에서 메인 메뉴 화면으로 전환시킬 수 있다.
여기서 표시부(7402)에는 본 발명의 일 형태의 발광 장치가 내장되어 있다. 그러므로 만곡된 표시부를 구비하고 또 신뢰성이 높은 휴대 전화기로 할 수 있다.
도 14b는 손목 밴드형의 휴대 표시 장치의 일례를 도시한 것이다. 휴대 표시 장치(7100)는 하우징(7101), 표시부(7102), 조작 버튼(7103), 및 송수신 장치(7104)를 구비한다.
휴대 표시 장치(7100)는 송수신 장치(7104)에 의하여 영상 신호를 수신할 수 있고 수신한 영상을 표시부(7102)에 표시할 수 있다. 또한 음성 신호를 다른 수신기기로 송신할 수도 있다.
또한 조작 버튼(7103)에 의하여 전원의 ON, OFF 동작이나 표시하는 영상의 전환, 또는 음성의 음량 조정 등을 수행할 수 있다.
여기서 표시부(7102)에는 본 발명의 일 형태의 발광 장치가 내장된다. 그래서 만곡된 표시부를 구비하고 또 신뢰성이 높은 휴대 표시 장치로 할 수 있다.
도 14c 내지 도 14e는 조명 장치의 일례를 도시한 것이다. 조명 장치(7200), 조명 장치(7210), 조명 장치(7220)는 각각 조작 스위치(7203)를 구비한 스테이지부(7201)와, 스테이지부(7201)에 지탱되는 발광부를 갖는다.
도 14c에 도시한 조명 장치(7200)는 파(波) 형상의 발광면을 갖는 발광부(7202)를 구비한다. 이로써 디자인성이 높은 조명 장치가 된다.
도 14d에 도시한 조명 장치(7210)가 구비한 발광부(7212)는 볼록 형상으로 만곡된 2개의 발광부가 대칭적으로 배치된 구성으로 되어 있어, 따라서 조명 장치(7210)를 중심으로 전방위를 조사할 수 있다.
도 14e에 도시한 조명 장치(7220)는 오목 형상으로 만곡된 발광부(7222)를 구비한다. 따라서 발광부(7222)로부터의 발광을 조명 장치(7220)의 앞쪽 면에 집광하기 때문에 특정한 범위를 밝게 조사하기에 적합하다.
또한 조명 장치(7200), 조명 장치(7210) 및 조명 장치(7220)가 구비한 각각의 발광부는 가요성을 가지기 때문에 상기 발광부를 가소성을 갖는 부재나 가동 프레임 등의 부재로 고정하여 각각 용도에 맞도록 발광부의 발광면이 자재하게 만곡되는 것이 가능한 구성으로 하여도 좋다.
여기서 발광부(7202), 발광부(7212), 발광부(7222)에는 본 발명의 일 형태의 발광 장치가 내장되어 있다. 따라서 만곡된 발광부를 구비하고 또 신뢰성이 높은 조명 장치로 할 수 있다.
도 15a는 휴대형 표시 장치의 일례를 도시한 것이다. 표시 장치(7300)는 하우징(7301), 표시부(7302), 조작 버튼(7303), 표시부를 꺼내는 손잡이(display portion pull)(7304), 제어부(7305)를 구비한다.
표시 장치(7300)는 통 형상의 하우징(7301) 내에 롤 형상으로 말린 가요성 표시부(7302)를 구비한다.
또한 표시 장치(7300)는 제어부(7305)에 의하여 영상 신호를 수신하는 것이 가능하고 수신한 영상을 표시부(7302)에 표시할 수 있다. 또한 제어부(7305)에는 배터리를 구비한다. 또한 제어부(7305)에 커넥터를 구비하고 영상 신호나 전력을 직접 공급하는 구성으로 하여도 좋다.
또한 조작 버튼(7303)에 의하여 전원의 ON, OFF 동작이나 표시하는 영상의 전환 등을 수행할 수 있다.
도 15b에는 표시부(7302)를 꺼내는 손잡이(7304)에 의하여 꺼낸 상태를 도시하였다. 이 상태에서 표시부(7302)에 영상을 표시시킬 수 있다. 또한 하우징(7301)의 표면에 배치된 조작 버튼(7303)에 의하여 한쪽 손으로 용이하게 조작할 수 있다.
또한 표시부(7302)를 꺼냈을 때 표시부(7302)가 만곡되지 않도록 표시부(7302)의 단부에 보강하기 위한 프레임을 제공하여도 좋다.
또한 이 구성 이외에 하우징에 스피커를 제공하고 영상 신호와 함께 수신한 음성 신호에 의하여 음성을 출력하는 구성으로 하여도 좋다.
표시부(7302)에는 본 발명의 일 형태의 발광 장치가 내장되어 있다. 따라서 표시부(7302)에는 가요성을 갖고 신뢰성이 높은 발광 장치가 적용되기 때문에 표시 장치(7300)는 경량 또 신뢰성이 높은 표시 장치로 할 수 있다.
또한 본 발명의 일 형태의 발광 장치를 구비하면 상기에서 설명한 전자 기기나 조명 장치에 특별히 한정되지 않는 것은 물론이다.
본 실시형태는 본 명세서 중에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
100a: 제 1 기판
100b: 제 2 기판
101a: 제 1 박리층
101b: 제 2 박리층
103: 절연층
104: 버퍼층
106: 게이트 전극층
108: 게이트 절연층
110: 반도체층
112a: 소스 전극층
112b: 드레인 전극층
114: 절연층
116: 절연층
118: 제 1 전극층
120: 유기 화합물을 포함한 층
120a: 전하 발생층
122: 제 2 전극층
124: 격벽
130: 발광 소자
150: 트랜지스터
151: 트랜지스터
152: 트랜지스터
162: 버퍼층
163: 패시베이션층
164: 차광막
168: 오버코트층
157: 전극 단자
166: 착색층
170: 접착층
501: 가요성을 갖는 기판
502: 가요성을 갖는 기판
600: 도전층
700a: 제 1 유기층
700b: 제 2 유기층
901: 발광 장치
902: 발광 장치
903: 발광 장치
904: 발광 장치
4502: 화소부
4503: 신호선 회로부
4519: 이방성 도전막
7100: 휴대 표시 장치
7101: 하우징
7102: 표시부
7103: 조작 버튼
7104: 송수신 장치
7200: 조명 장치
7201: 스테이지부
7202: 발광부
7203: 조작 스위치
7210: 조명 장치
7212: 발광부
7220: 조명 장치
7222: 발광부
7300: 표시 장치
7301: 하우징
7302: 표시부
7303: 조작 버튼
7304: 표시부를 꺼내는 손잡이
7305: 제어부
7400: 휴대 전화기
7401: 하우징
7402: 표시부
7403: 조작 버튼
7404: 외부 접속 포트
7405: 스피커
7406: 마이크

Claims (11)

  1. 발광 장치에 있어서:
    기판;
    상기 기판 위의 전극 단자;
    상기 기판 위의 발광 소자로서,
    상기 전극 단자와 전기적으로 접속된 제 1 전극층;
    상기 제 1 전극층과 상기 전극 단자 위의 유기 화합물을 포함한 층; 및
    상기 유기 화합물을 포함한 층 위의 제 2 전극층을 포함하는, 상기 발광 소자; 및
    상기 제 2 전극층과 중첩하는 수지층을 포함하고,
    상기 수지층과 상기 유기 화합물을 포함한 층은 상기 전극 단자의 표면과 중첩하는 구멍을 포함하고,
    상기 유기 화합물을 포함한 층은 상기 전극 단자와 접촉하는 영역을 가지는, 발광 장치.
  2. 발광 장치에 있어서:
    기판;
    상기 기판 위의 박리층;
    상기 박리층 위의 전극 단자;
    상기 박리층 위의 발광 소자로서,
    상기 전극 단자와 전기적으로 접속된 제 1 전극층;
    상기 제 1 전극층과 상기 전극 단자 위의 유기 화합물을 포함한 층; 및
    상기 유기 화합물을 포함한 층 위의 제 2 전극층을 포함하는, 상기 발광 소자; 및
    상기 제 2 전극층과 중첩하는 수지층을 포함하고,
    상기 수지층과 상기 유기 화합물을 포함한 층은 상기 전극 단자의 표면과 중첩하는 구멍을 포함하고,
    상기 유기 화합물을 포함한 층은 상기 전극 단자와 접촉하는 영역을 가지는, 발광 장치.
  3. 발광 장치에 있어서:
    전극 단자;
    상기 전극 단자와 전기적으로 접속된 제 1 전극층;
    상기 제 1 전극층과 상기 전극 단자 위의 유기 화합물을 포함한 층;
    상기 유기 화합물을 포함한 층 위의 제 2 전극층; 및
    상기 제 2 전극층과 중첩하는 수지층을 포함하고,
    상기 수지층과 상기 유기 화합물을 포함한 층은 상기 전극 단자의 표면과 중첩하는 구멍을 포함하고,
    상기 유기 화합물을 포함한 층은 상기 전극 단자와 접촉하는 영역을 가지고,
    상기 제 1 전극층, 상기 유기 화합물을 포함한 층, 및 상기 제 2 전극층은 발광 소자를 형성하는, 발광 장치.
  4. 발광 장치에 있어서:
    전극 단자;
    상기 전극 단자 위에서 상기 전극 단자와 접촉하는 도전층;
    상기 전극 단자와 전기적으로 접속된 제 1 전극층;
    상기 전극 단자와 상기 제 1 전극층 위의 제 1 유기 화합물을 포함한 층;
    상기 제 1 유기 화합물을 포함한 층 위의 제 2 전극층;
    상기 전극 단자 위의 제 2 유기 화합물을 포함한 층; 및
    상기 제 1 유기 화합물을 포함한 층 및 상기 제 2 유기 화합물을 포함한 층과 중첩하는 수지층을 포함하고,
    상기 수지층과 상기 제 2 유기 화합물을 포함한 층은 상기 도전층과 중첩하는 구멍을 포함하고,
    상기 제 1 전극층, 상기 제 1 유기 화합물을 포함한 층, 및 상기 제 2 전극층은 발광 소자를 형성하는, 발광 장치.
  5. 발광 장치에 있어서:
    전극 단자;
    상기 전극 단자와 전기적으로 접속된 제 1 전극층;
    상기 전극 단자와 상기 제 1 전극층 위의 유기 화합물을 포함한 층;
    상기 유기 화합물을 포함한 층 위의 제 2 전극층; 및
    상기 유기 화합물을 포함한 층과 중첩하는 수지층을 포함하고,
    상기 수지층과 상기 유기 화합물을 포함한 층은 구멍을 포함하고,
    상기 구멍을 통해 상기 전극 단자와 도전층이 접촉하고,
    상기 제 1 전극층과 중첩하지 않는 상기 유기 화합물을 포함한 층의 영역은 상기 전극 단자와 접촉하고,
    상기 제 1 전극층, 상기 유기 화합물을 포함한 층, 및 상기 제 2 전극층은 발광 소자를 형성하는, 발광 장치.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 기판은 가요성 기판인, 발광 장치.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 구멍을 통해 상기 전극 단자와 접촉하는 도전층을 더 포함하는, 발광 장치.
  8. 제 7 항에 있어서,
    상기 도전층과 전기적으로 접속된 FPC(flexible printed circuit)를 더 포함하는, 발광 장치.
  9. 제 4 항 또는 제 5 항에 있어서,
    상기 도전층과 전기적으로 접속된 FPC를 더 포함하는, 발광 장치.
  10. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 수지층 위의 착색층을 더 포함하는, 발광 장치.
  11. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 수지층은 광경화형 접착제, 반응경화형 접착제, 열경화형 접착제, 및 혐기형 접착제 중 적어도 하나를 포함하는, 발광 장치.
KR1020200021634A 2012-05-04 2020-02-21 발광 장치 제작 방법 Active KR102278524B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210091002A KR102429842B1 (ko) 2012-05-04 2021-07-12 발광 장치 제작 방법

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2012-105553 2012-05-04
JP2012105553 2012-05-04
JP2013053332A JP2013251255A (ja) 2012-05-04 2013-03-15 発光装置の作製方法
JPJP-P-2013-053332 2013-03-15
KR1020130048534A KR102083411B1 (ko) 2012-05-04 2013-04-30 발광 장치 제작 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020130048534A Division KR102083411B1 (ko) 2012-05-04 2013-04-30 발광 장치 제작 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210091002A Division KR102429842B1 (ko) 2012-05-04 2021-07-12 발광 장치 제작 방법

Publications (2)

Publication Number Publication Date
KR20200021500A true KR20200021500A (ko) 2020-02-28
KR102278524B1 KR102278524B1 (ko) 2021-07-15

Family

ID=49877076

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020130048534A Active KR102083411B1 (ko) 2012-05-04 2013-04-30 발광 장치 제작 방법
KR1020200021634A Active KR102278524B1 (ko) 2012-05-04 2020-02-21 발광 장치 제작 방법
KR1020210091002A Active KR102429842B1 (ko) 2012-05-04 2021-07-12 발광 장치 제작 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020130048534A Active KR102083411B1 (ko) 2012-05-04 2013-04-30 발광 장치 제작 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020210091002A Active KR102429842B1 (ko) 2012-05-04 2021-07-12 발광 장치 제작 방법

Country Status (5)

Country Link
US (3) US9331310B2 (ko)
JP (1) JP2013251255A (ko)
KR (3) KR102083411B1 (ko)
CN (3) CN107256928B (ko)
TW (3) TWI607556B (ko)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101879831B1 (ko) * 2012-03-21 2018-07-20 삼성디스플레이 주식회사 플렉시블 표시 장치, 유기 발광 표시 장치 및 플렉시블 표시 장치용 원장 기판
JP6532911B2 (ja) * 2012-05-04 2019-06-19 株式会社半導体エネルギー研究所 発光装置の作製方法
JP2013251255A (ja) 2012-05-04 2013-12-12 Semiconductor Energy Lab Co Ltd 発光装置の作製方法
JP6064502B2 (ja) * 2012-10-05 2017-01-25 大日本印刷株式会社 積層体製造方法、積層体製造装置および積層体
JP6490901B2 (ja) * 2013-03-14 2019-03-27 株式会社半導体エネルギー研究所 発光装置の作製方法
US9356049B2 (en) 2013-07-26 2016-05-31 Semiconductor Energy Laboratory Co., Ltd. Display device with a transistor on an outer side of a bent portion
JP6219659B2 (ja) * 2013-10-04 2017-10-25 株式会社ジャパンディスプレイ 表示装置
KR102062353B1 (ko) * 2013-10-16 2020-01-06 엘지디스플레이 주식회사 유기전계발광소자 및 그 제조방법
CN103927041B (zh) * 2013-10-23 2017-01-04 上海天马微电子有限公司 触摸侦测结构、触摸显示装置及触摸侦测和制作方法
JP6209964B2 (ja) * 2013-12-17 2017-10-11 コニカミノルタ株式会社 有機エレクトロルミネッセンス素子の製造方法
US9229481B2 (en) 2013-12-20 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015143843A (ja) * 2013-12-24 2015-08-06 株式会社半導体エネルギー研究所 電子機器
JP6294670B2 (ja) * 2014-01-07 2018-03-14 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
JP2015156298A (ja) * 2014-02-20 2015-08-27 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置の製造方法
TWI696023B (zh) * 2014-02-28 2020-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法及電子裝置的製造方法
JPWO2015129891A1 (ja) * 2014-02-28 2017-03-30 コニカミノルタ株式会社 有機エレクトロルミネッセンス素子とその製造方法および製造装置
TWI679560B (zh) * 2014-03-13 2019-12-11 日商半導體能源研究所股份有限公司 觸控面板
KR102292148B1 (ko) * 2014-03-13 2021-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 제작 방법, 및 전자 기기의 제작 방법
TWI832717B (zh) * 2014-04-25 2024-02-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
JP2015228367A (ja) 2014-05-02 2015-12-17 株式会社半導体エネルギー研究所 半導体装置、入出力装置、及び電子機器
WO2015198183A1 (en) 2014-06-23 2015-12-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR102368997B1 (ko) * 2014-06-27 2022-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치, 모듈, 전자 기기, 발광 장치의 제작 방법
TWI755773B (zh) * 2014-06-30 2022-02-21 日商半導體能源研究所股份有限公司 發光裝置，模組，及電子裝置
TWI790912B (zh) * 2014-07-03 2023-01-21 晶元光電股份有限公司 光電元件
JP2016018734A (ja) * 2014-07-10 2016-02-01 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP6636736B2 (ja) 2014-07-18 2020-01-29 株式会社半導体エネルギー研究所 回路基板の作製方法、発光装置の作製方法、電子機器の作製方法、及び発光装置
WO2016012900A1 (en) * 2014-07-25 2016-01-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP6586090B2 (ja) 2014-08-07 2019-10-02 株式会社半導体エネルギー研究所 運転支援システム
US9843017B2 (en) * 2014-08-22 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and electronic device
WO2016067144A1 (en) 2014-10-28 2016-05-06 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method of display device, and electronic device
JP6462325B2 (ja) * 2014-11-14 2019-01-30 株式会社ジャパンディスプレイ 表示装置の製造方法および表示装置の端子露出方法
KR102919714B1 (ko) * 2014-11-28 2026-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 모듈, 표시 시스템, 및 전자 기기
TWI696108B (zh) * 2015-02-13 2020-06-11 日商半導體能源研究所股份有限公司 功能面板、功能模組、發光模組、顯示模組、位置資料輸入模組、發光裝置、照明設備、顯示裝置、資料處理裝置、功能面板的製造方法
US20160299454A1 (en) * 2015-04-08 2016-10-13 Canon Kabushiki Kaisha Light emitter, image formation system, and exposure unit
JP2016201216A (ja) * 2015-04-08 2016-12-01 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
JP2016208020A (ja) 2015-04-22 2016-12-08 株式会社半導体エネルギー研究所 回路基板の作製方法、発光装置の作製方法、及び発光装置
JP6761276B2 (ja) 2015-05-28 2020-09-23 株式会社半導体エネルギー研究所 表示装置の作製方法、および電子機器の作製方法
WO2016203340A1 (ja) * 2015-06-19 2016-12-22 株式会社半導体エネルギー研究所 表示装置の作製方法、表示装置、電子機器、プロジェクター、及びヘッドマウントディスプレイ
CN106575168A (zh) * 2015-08-05 2017-04-19 深圳市柔宇科技有限公司 触摸膜、有机发光二极管显示面板及触摸膜的制备方法
JP6587511B2 (ja) * 2015-11-06 2019-10-09 株式会社ジャパンディスプレイ 有機ｅｌ表示装置の製造方法
US10522574B2 (en) * 2016-05-16 2019-12-31 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of display device and manufacturing method of electronic device
KR102378976B1 (ko) * 2016-05-18 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 모듈, 및 전자 기기
KR102561329B1 (ko) 2016-06-10 2023-07-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
CN108206196B (zh) * 2016-12-16 2025-02-25 京东方科技集团股份有限公司 一种有机电致发光显示装置
WO2018211355A1 (ja) * 2017-05-19 2018-11-22 株式会社半導体エネルギー研究所 表示装置およびその作製方法
JP6992369B2 (ja) * 2017-09-27 2022-01-13 凸版印刷株式会社 カラーフィルタ及びそれを用いた表示装置
KR102406966B1 (ko) * 2017-11-28 2022-06-08 엘지디스플레이 주식회사 Oled 조명 장치
JP2019105721A (ja) * 2017-12-12 2019-06-27 株式会社ジャパンディスプレイ 表示装置
DE102017129524A1 (de) 2017-12-12 2019-06-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines semitransparenten Displays sowie ein semitransparentes Display
TWI921457B (zh) * 2021-02-03 2026-04-11 日商Ｊｓｒ股份有限公司 顯示器的製造方法及顯示器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0780670A (ja) 1993-09-17 1995-03-28 Fujitsu Ltd レーザによる樹脂膜加工方法
US20020113248A1 (en) * 2001-02-19 2002-08-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
JP2003174153A (ja) * 2001-07-16 2003-06-20 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法、および半導体装置
US20070045616A1 (en) * 2005-07-20 2007-03-01 Naoki Tokuda Organic light emitting display
KR20100035584A (ko) * 2008-09-26 2010-04-05 도시바 모바일 디스플레이 가부시키가이샤 유기 ｅｌ 디스플레이 장치
JP2012003988A (ja) * 2010-06-17 2012-01-05 Hitachi Displays Ltd 有機エレクトロルミネッセンスパネルの製造方法

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH073915B2 (ja) 1985-08-15 1995-01-18 株式会社東芝 放熱システム
JPH0524153Y2 (ko) * 1985-08-30 1993-06-18
US6343171B1 (en) 1998-10-09 2002-01-29 Fujitsu Limited Systems based on opto-electronic substrates with electrical and optical interconnections and methods for making
US6587086B1 (en) 1999-10-26 2003-07-01 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
JP2001148291A (ja) 1999-11-19 2001-05-29 Sony Corp 表示装置及びその製造方法
US6197663B1 (en) 1999-12-07 2001-03-06 Lucent Technologies Inc. Process for fabricating integrated circuit devices having thin film transistors
TW465122B (en) 1999-12-15 2001-11-21 Semiconductor Energy Lab Light-emitting device
JP2001176855A (ja) * 1999-12-16 2001-06-29 Tokyo Electron Ltd 基板処理方法および基板処理装置
US6747638B2 (en) 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
US6738034B2 (en) 2000-06-27 2004-05-18 Hitachi, Ltd. Picture image display device and method of driving the same
TW466888B (en) 2000-09-29 2001-12-01 Ind Tech Res Inst Pixel device structure and process of organic light emitting diode display
US6515428B1 (en) 2000-11-24 2003-02-04 Industrial Technology Research Institute Pixel structure an organic light-emitting diode display device and its manufacturing method
JP4801278B2 (ja) * 2001-04-23 2011-10-26 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP2002373779A (ja) * 2001-06-13 2002-12-26 Sony Corp 電気的接続装置および電気的接続装置を有する電子機器
TW548860B (en) 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US8415208B2 (en) 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
TW594947B (en) 2001-10-30 2004-06-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
EP1343206B1 (en) 2002-03-07 2016-10-26 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus, electronic apparatus, illuminating device and method of fabricating the light emitting apparatus
KR101079757B1 (ko) 2002-10-30 2011-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 반도체장치의 제작방법
JP4623701B2 (ja) * 2003-08-29 2011-02-02 株式会社 日立ディスプレイズ カラーフィルター用着色組成物及びこの着色組成物で形成したカラーフィルターを用いた表示装置
EP1528594B1 (en) * 2003-10-28 2019-05-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100579184B1 (ko) 2003-11-24 2006-05-11 삼성에스디아이 주식회사 유기전계발광표시장치
JP2006155920A (ja) * 2004-11-25 2006-06-15 Denso Corp Ｅｌ素子の製造方法
JP4641417B2 (ja) * 2004-11-30 2011-03-02 トッキ株式会社 有機ｅｌ素子の製造装置並びに有機ｅｌ素子
US8059109B2 (en) 2005-05-20 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
US7692610B2 (en) 2005-11-30 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2008098148A (ja) * 2006-09-14 2008-04-24 Canon Inc 有機発光装置
JP5408842B2 (ja) * 2007-04-27 2014-02-05 キヤノン株式会社 発光装置およびその製造方法
US7897482B2 (en) * 2007-05-31 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2009064590A (ja) 2007-09-04 2009-03-26 Toshiba Matsushita Display Technology Co Ltd 有機ｅｌ表示パネルの製造方法
KR101553691B1 (ko) 2008-07-10 2015-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치
US8928597B2 (en) * 2008-07-11 2015-01-06 Samsung Display Co., Ltd. Organic light emitting display device
JP5216716B2 (ja) * 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP2010062232A (ja) * 2008-09-02 2010-03-18 Nec Electronics Corp 素子の機能部を露出させた半導体装置の製造方法
JP2011003522A (ja) * 2008-10-16 2011-01-06 Semiconductor Energy Lab Co Ltd フレキシブル発光装置、電子機器及びフレキシブル発光装置の作製方法
WO2010071089A1 (en) 2008-12-17 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device
TWI476915B (zh) 2008-12-25 2015-03-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8653544B2 (en) * 2009-03-05 2014-02-18 Koninklijke Philips N.V. OLEDs connected in series
KR102236140B1 (ko) 2009-09-16 2021-04-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
KR101944239B1 (ko) 2009-10-09 2019-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
KR101711236B1 (ko) 2009-10-09 2017-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9000442B2 (en) 2010-01-20 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, flexible light-emitting device, electronic device, and method for manufacturing light-emitting device and flexible-light emitting device
JP5010698B2 (ja) * 2010-03-02 2012-08-29 株式会社東芝 照明装置及びその製造方法
JP2011192567A (ja) * 2010-03-16 2011-09-29 Rohm Co Ltd 有機ｅｌ装置
KR101182233B1 (ko) * 2010-06-11 2012-09-12 삼성디스플레이 주식회사 유기 발광 표시 장치
US8603841B2 (en) 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
US8766253B2 (en) 2010-09-10 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9142568B2 (en) 2010-09-10 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting display device
KR101426515B1 (ko) * 2010-09-15 2014-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
US8772795B2 (en) 2011-02-14 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and lighting device
JP2012178262A (ja) * 2011-02-25 2012-09-13 Canon Inc 発光装置の製造方法
KR102040242B1 (ko) * 2011-05-12 2019-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 이용한 전자 기기
US9954110B2 (en) 2011-05-13 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. EL display device and electronic device
KR101960971B1 (ko) 2011-08-05 2019-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101419810B1 (ko) * 2012-04-10 2014-07-15 서울대학교산학협력단 엑시플렉스를 형성하는 공동 호스트를 포함하는 유기 발광 소자
JP2013251255A (ja) 2012-05-04 2013-12-12 Semiconductor Energy Lab Co Ltd 発光装置の作製方法
CN105144841B (zh) * 2013-04-15 2017-11-17 株式会社半导体能源研究所 发光装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0780670A (ja) 1993-09-17 1995-03-28 Fujitsu Ltd レーザによる樹脂膜加工方法
US20020113248A1 (en) * 2001-02-19 2002-08-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
JP2003174153A (ja) * 2001-07-16 2003-06-20 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法、および半導体装置
US20070045616A1 (en) * 2005-07-20 2007-03-01 Naoki Tokuda Organic light emitting display
KR20100035584A (ko) * 2008-09-26 2010-04-05 도시바 모바일 디스플레이 가부시키가이샤 유기 ｅｌ 디스플레이 장치
JP2012003988A (ja) * 2010-06-17 2012-01-05 Hitachi Displays Ltd 有機エレクトロルミネッセンスパネルの製造方法

Also Published As

Publication number Publication date
CN103383991A (zh) 2013-11-06
TW201351631A (zh) 2013-12-16
TW201907560A (zh) 2019-02-16
JP2013251255A (ja) 2013-12-12
US10510992B2 (en) 2019-12-17
US20180205042A1 (en) 2018-07-19
CN107256928A (zh) 2017-10-17
TW201810649A (zh) 2018-03-16
TWI661552B (zh) 2019-06-01
CN107256928B (zh) 2019-08-02
KR102429842B1 (ko) 2022-08-04
KR102083411B1 (ko) 2020-03-02
CN103383991B (zh) 2017-07-14
CN107256929A (zh) 2017-10-17
TWI659528B (zh) 2019-05-11
CN107256929B (zh) 2019-11-05
US20160240822A1 (en) 2016-08-18
TWI607556B (zh) 2017-12-01
US9923174B2 (en) 2018-03-20
KR20210090145A (ko) 2021-07-19
US20130240855A1 (en) 2013-09-19
KR20130124201A (ko) 2013-11-13
KR102278524B1 (ko) 2021-07-15
US9331310B2 (en) 2016-05-03

Similar Documents

Publication Publication Date Title
KR102429842B1 (ko) 발광 장치 제작 방법
US11621407B2 (en) Light-emitting device having first to third supports
JP6415622B2 (ja) 表示装置
JP2022081576A (ja) 発光装置
JP6468686B2 (ja) 入出力装置
JP2018141992A (ja) 半導体装置
JP6896128B2 (ja) 発光装置の作製方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
PA0107 Divisional application

St.27 status event code: A-0-1-A10-A18-div-PA0107

St.27 status event code: A-0-1-A10-A16-div-PA0107

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

A107 Divisional application of patent
GRNT Written decision to grant
PA0107 Divisional application

St.27 status event code: A-0-1-A10-A18-div-PA0107

St.27 status event code: A-0-1-A10-A16-div-PA0107

PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 6