KR20200026673A - 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판 - Google Patents

디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판 Download PDF

Info

Publication number
KR20200026673A
KR20200026673A KR1020190068834A KR20190068834A KR20200026673A KR 20200026673 A KR20200026673 A KR 20200026673A KR 1020190068834 A KR1020190068834 A KR 1020190068834A KR 20190068834 A KR20190068834 A KR 20190068834A KR 20200026673 A KR20200026673 A KR 20200026673A
Authority
KR
South Korea
Prior art keywords
substrate
light emitting
assembly
semiconductor light
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020190068834A
Other languages
English (en)
Other versions
KR102746623B1 (ko
Inventor
박창서
이진형
김정섭
문성민
허윤호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020190068834A priority Critical patent/KR102746623B1/ko
Priority to PCT/KR2020/002304 priority patent/WO2020251136A1/en
Priority to EP20823237.1A priority patent/EP3984066A4/en
Publication of KR20200026673A publication Critical patent/KR20200026673A/ko
Priority to US16/834,315 priority patent/US11211366B2/en
Priority to US17/530,155 priority patent/US11798921B2/en
Application granted granted Critical
Publication of KR102746623B1 publication Critical patent/KR102746623B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H01L27/156—
    • H01L25/167—
    • H01L33/0079—
    • H01L33/0095—
    • H01L33/44—
    • H01L33/62—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0446—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7428—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7432—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 전기장 및 자기장을 이용하여 반도체 발광소자들을 조립 기판의 기 설정된 위치로 안착 시키는, 디스플레이 장치의 제조 방법에 사용되는 조립 기판을 제공한다. 구체적으로, 상기 조립 기판은 베이스부, 일 방향으로 연장 형성되고, 상기 베이스부 상에 배치되는 복수의 조립 전극들, 상기 조립 전극들을 덮도록 상기 베이스부에 적층되는 유전체층, 반도체 발광소자들을 기 설정된 위치로 가이드하는 복수의 홈을 구비하고, 상기 베이스부 상에 형성되는 격벽 및 상기 베이스부 상에 형성되는 금속 차폐층을 포함하고, 상기 금속 차폐층은 상기 조립 전극들 사이에 형성되는 전기장이 차폐되도록 상기 격벽과 오버랩 될 수 있다.

Description

디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판{METHOD FOR MANUFACTURING DISPLAY DEVICE AND SUBSTRATE FOR MANUFACTURING DISPLAY DEVICE}
본 발명은 디스플레이 장치의 제조방법에 관한 것으로 특히, 수㎛ 내지 수십㎛ 크기의 반도체 발광소자를 이용한 디스플레이 장치의 제조 방법 및 디스플레이 장치 제조에 사용되는 조립 기판에 관한 것이다.
최근에는 디스플레이 기술분야에서 대면적 디스플레이를 구현하기 위하여, 액정 디스플레이(LCD), 유기 발광 소자(OLED) 디스플레이, 그리고 마이크로 LED 디스플레이 등이 경쟁하고 있다.
그러나, LCD의 경우에 빠르지 않은 반응 시간과, 백라이트에 의해 생성된 광의 낮은 효율 등의 문제점이 존재하고, OLED의 경우에 수명이 짧고, 양산 수율이 좋지 않을 뿐 아니라 효율이 낮은 취약점이 존재한다.
이에 반해, 디스플레이에 100 마이크론 이하의 직경 또는 단면적을 가지는 반도체 발광소자(마이크로 LED (uLED))를 사용하면 디스플레이가 편광판 등을 사용하여 빛을 흡수하지 않기 때문에 매우 높은 효율을 제공할 수 있다. 그러나 대형 디스플레이에는 수백만 개의 반도체 발광소자들을 필요로 하기 때문에 다른 기술에 비해 소자들을 전사하는 것이 어려운 단점이 있다.
전사공정으로 현재 개발되고 있는 기술은 픽앤플레이스(pick & place), 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 자가조립 등이 있다. 이 중에서, 자가조립 방식은 유체내에서 반도체 발광소자가 스스로 위치를 찾아가는 방식으로서, 대화면의 디스플레이 장치의 구현에 가장 유리한 방식이다.
최근에는 미국등록특허 제9,825,202에서 자가조립에 적합한 마이크로 LED 구조를 제시한 바 있으나, 아직 마이크로 LED의 자가조립을 통하여 디스플레이를 제조하는 기술에 대한 연구가 미비한 실정이다. 이에, 본 발명에서는 마이크로 LED가 자가조립될 수 있는 새로운 형태의 제조방법과 제조장치를 제시한다.
본 발명의 일 목적은 마이크로 크기의 반도체 발광소자를 사용한 대화면 디스플레이에서, 높은 신뢰성을 가지는 새로운 제조공정을 제공하는 것이다.
본 발명의 또 다른 일 목적은 반도체 발광소자를 조립 기판으로 자가조립할 때에, 전사 정밀도를 향상시킬 수 있는 제조공정을 제공하기 위한 것이다.
본 발명의 또 다른 일 목적은 반도체 발광소자의 자가조립 후 공정 시 반도체 발광소자가 조립 기판으로부터 원활하게 이탈할 수 있도록 하는 제조 공정 및 조립 기판을 제공하기 위한 것이다.
상술한 목적을 달성하기 위하여, 본 발명은 전기장 및 자기장을 이용하여 반도체 발광소자들을 조립 기판의 기 설정된 위치로 안착 시키는, 디스플레이 장치의 제조 방법에 사용되는 조립 기판을 제공한다. 구체적으로, 상기 조립 기판은 베이스부, 일 방향으로 연장 형성되고, 상기 베이스부 상에 배치되는 복수의 조립 전극들, 상기 조립 전극들을 덮도록 상기 베이스부에 적층되는 유전체층, 반도체 발광소자들을 기 설정된 위치로 가이드하는 복수의 홈을 구비하고, 상기 베이스부 상에 형성되는 격벽 및 상기 베이스부 상에 형성되는 금속 차폐층을 포함하고, 상기 금속 차폐층은 상기 조립 전극들 사이에 형성되는 전기장이 차폐되도록 상기 격벽과 오버랩 될 수 있다.
일 실시 예에 있어서, 상기 금속 차폐층은 상기 격벽의 전체 영역 중 상기 복수의 홈이 형성되는 영역을 제외한 나머지 영역의 적어도 일부와 오버랩 되도록 배치될 수 있다.
일 실시 예에 있어서, 상기 금속 차폐층은 상기 복수의 홈의 테두리에 형성될 수 있다.
일 실시 예에 있어서, 상기 금속 차폐층은 상기 조립 전극들 사이를 덮도록 형성될 수 있다.
일 실시 예에 있어서, 상기 금속 차폐층은 상기 격벽과 상기 유전체층 사이에 형성될 수 있다.
일 실시 예에 있어서, 상기 격벽은 상기 유전체층 상에 형성되는 제1격벽 및 상기 제1격벽 상에 형성되는 제2격벽을 포함하고, 상기 금속 차폐층은 상기 제1 및 제2격벽 사이에 배치될 수 있다.
일 실시 예에 있어서, 상기 격벽은 상기 유전체층과 접하는 제1면 및 상기 제1면과 대향하는 제2면을 구비하고, 상기 금속 차폐층은 상기 제2면을 덮도록 배치될 수 있다.
일 실시 예에 있어서, 상기 조립 기판에 수직한 방향을 기준으로, 상기 격벽의 두께와 상기 금속 차폐층의 두께의 총 합은 상기 홈 내부에 안착되는 반도체 발광소자의 두께보다 작을 수 있다.
일 실시 예에 있어서, 상기 금속 차폐층과 상기 조립 전극들간의 절연 상태가 유지되도록, 상기 상기 금속 차폐층과 상기 조립 전극들 사이에는 적어도 한 종류의 절연 물질이 배치될 수 있다.
또한, 본 발명은 복수의 조립 전극들을 구비하는 조립 기판을 조립위치로 이송하고, 반도체 발광소자들을 유체 챔버에 투입하는 단계, 상기 유체 챔버 내에서 상기 반도체 발광소자들이 일방향을 따라 이동하도록, 상기 반도체 발광소자들에 자기력을 가하는 단계, 상기 반도체 발광소자들이 일 방향을 따라 이동하는 중 상기 조립 전극들 사이에 전기장을 형성되는 전기장에 의하여 상기 반도체 발광소자들이 상기 기 설정된 위치로 유도되도록, 상기 조립 전극들 각각에 전압을 인가하는 단계 및 상기 조립 기판 상에 안착된 반도체 발광소자들을 배선 기판으로 전사하는 단계를 포함하고, 상기 기 설정된 위치를 제외한 영역에 전기장이 형성되는 것을 방지하도록, 상기 조립 기판에는 전기장을 차폐하도록 이루어지는 금속 차폐층이 배치되는 것을 특징으로 하는 디스플레이 장치의 제조 방법을 제공한다.
일 실시 예에 있어서, 상기 조립 기판 상에 안착된 반도체 발광소자들을 배선 기판으로 전사하는 단계는, 상기 조립 기판에 전사 기판을 압착시켜, 상기 반도체 발광소자들을 상기 조립 기판에서 상기 전사 기판으로 전사시키는 단계 및 상기 전사 기판을 상기 배선 기판에 압착시켜, 반도체 발광소자들을 상기 전사 기판에서 상기 배선 기판으로 전사시키는 단계를 포함할 수 있다.
일 실시 예에 있어서, 상기 전사 기판은 복수의 돌기부를 포함하고, 상기 반도체 발광소자들을 상기 조립 기판에서 상기 전사 기판으로 전사시키는 단계는, 상기 돌기부와 상기 반도체 발광소자들이 서로 오버랩되도록, 상기 조립 기판과 상기 전사 기판을 얼라인 시킨 후, 수행될 수 있다.
일 실시 예에 있어서, 상기 조립 기판은 제1색을 발광하는 반도체 발광소자들이 안착되는 제1조립 기판 및 상기 제1색과 다른 제2색을 발광하는 반도체 발광소자들이 안착되는 제2조립 기판을 포함하고, 상기 조립 기판 상에 안착된 반도체 발광소자들을 배선 기판으로 전사하는 단계는, 상기 제1조립기판에 안착된 제1색을 발광하는 반도체 발광소자들을 상기 배선 기판으로 전사하는 단계 및 상기 제2조립기판에 안착된 제2색을 발광하는 반도체 발광소자들을 상기 배선 기판으로 전사하는 단계를 포함할 수 있다.
일 실시 예에 있어서, 상기 조립 기판 상에 안착된 반도체 발광소자들을 배선 기판으로 전사하는 단계는, 상기 제1조립 기판에 전사 기판을 압착시켜, 상기 제1색을 발광하는 반도체 발광소자들을 상기 제1조립 기판에서 상기 전사 기판으로 전사시키는 단계, 상기 제2조립 기판에 상기 전사 기판을 압착시켜, 상기 제2색을 발광하는 반도체 발광소자들을 상기 제2조립 기판에서 상기 전사 기판으로 전사시키는 단계 및 상기 전사 기판을 상기 배선 기판에 압착시켜, 상기 제1 및 제2색을 발광하는 반도체 발광소자들을 상기 전사 기판에서 상기 배선 기판으로 전사시키는 단계를 포함할 수 있다.
일 실시 예에 있어서, 상기 조립 기판 상에 안착된 반도체 발광소자들을 배선 기판으로 전사하는 단계는, 상기 제1조립 기판에 제1전사 기판을 압착시켜, 상기 제1색을 발광하는 반도체 발광소자들을 상기 제1조립 기판에서 상기 제1전사 기판으로 전사시키는 단계, 상기 제2조립 기판에 제2전사 기판을 압착시켜, 상기 제2색을 발광하는 반도체 발광소자들을 상기 제2조립 기판에서 상기 제2전사 기판으로 전사시키는 단계 및 상기 제1 및 제2전사 기판 각각을 상기 배선 기판에 압착시켜, 상기 제1 및 제2색을 발광하는 반도체 발광소자들을 상기 제1 및 제2전사 기판 각각에서 상기 배선 기판으로 전사시키는 단계를 포함할 수 있다.
일 실시 예에 있어서, 상기 전사 기판은 PDMS 기판일 수 있다.
상기와 같은 구성의 본 발명에 의하면, 개별화소를 마이크로 발광 다이오드로 형성하는 디스플레이 장치에서, 다량의 반도체 발광소자를 한 번에 조립할 수 있다.
이와 같이, 본 발명에 따르면 작은 크기의 웨이퍼 상에서 반도체 발광소자를 다량으로 화소화시킨 후 대면적 기판으로 전사시키는 것이 가능하게 된다. 이를 통하여, 저렴한 비용으로 대면적의 디스플레이 장치를 제작하는 것이 가능하게 된다.
또한, 본 발명의 제조방법에 따르면, 용액 중에 자기장과 전기장을 이용하여 반도체 발광소자를 정위치에 동시 다발적으로 전사함으로, 부품의 크기나 개수, 전사 면적에 상관없이 저비용, 고효율, 고속 전사 구현이 가능하다.
나아가, 전기장에 의한 조립이기 때문에 별도의 추가적인 장치나 공정없이 선별적 전기적 인가를 통하여 선택적 조립이 가능하게 된다. 또한, 조립 기판을 챔버의 상측에 배치함으로 기판의 로딩 및 언로딩이 용이하며, loading, unloading을 용이하게 하고, 반도체 발광소자의 비특이적 결합이 방지될 수 있다.
또한, 본 발명에 따른 조립 기판을 활용하면, 불필요한 위치에 전기장이 형성되는 것을 막을 수 있기 때문에 자가조립 정밀도가 향상될 수 있다.
한편, 종래에는 불필요한 위치에 전기장이 형성되는 것을 방지하기 위해 조립 기판에 형성되는 격벽의 두께가 불가피하게 두꺼워지는 문제가 있었다. 상기 격벽의 두께가 두꺼워질 경우, 자가 조립 후공정에서 반도체 발광소자가 조립 기판으로부터 원활하게 이탈하지 못하는 문제가 발생될 수 있다. 본 발명에 따른 조립 기판은 불필요한 위치의 전기장을 완전히 차폐시키는 금속 차폐층을 구비하기 때문에 격벽의 두께가 두꺼워질 필요가 없다. 이를 통해, 본 발명은 자가 조립 후공정시 반도체 발광소자가 조립 기판으로부터 원활하게 이탈할 수 있도록 한다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 디스플레이 장치의 A 부분의 부분 확대도이다.
도 3은 도 2의 반도체 발광소자의 확대도이다.
도 4는 도 2의 반도체 발광소자의 다른 실시예를 나타내는 확대도이다.
도 5a 내지 도 5e는 전술한 반도체 발광 소자를 제작하는 새로운 공정을 설명하기 위한 개념도들이다.
도 6은 본 발명에 따른 반도체 발광소자의 자가조립 장치의 일 예를 나타내는 개념도이다.
도 7은 도 6의 자가조립 장치의 블록 다이어그램이다.
도 8a 내지 도 8e는 도 6의 자가조립 장치를 이용하여 반도체 발광소자를 자가조립하는 공정을 나타내는 개념도이다.
도 9는 도 8a 내지 도 8d의 반도체 발광소자를 설명하기 위한 개념도이다.
도 10a 내지 10c는 본 발명에 따른 자가 조립 공정 후 반도체 발광소자가 전사되는 모습을 나타내는 개념도들이다.
도 11 내지 13은 적색(R), 녹색(G), 청색(B)을 발광하는 반도체 발광소자를 포함하는 디스플레이 장치의 제조 방법을 나타내는 순서도이다.
도 14 및 15는 조립 전극 사이에 형성되는 전기장의 형태를 설명하는 개념도이다.
도 16 내지 18은 본 발명에 따른 조립 기판의 단면도이다.
도 19 내지 20은 본 발명에 따른 조립 기판을 상측에서 바라본 개념도이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 피씨(Slate PC), Tablet PC, Ultra Book, 디지털 TV, 디지털 사이니지, 헤드 마운팅 디스플레이(HMD), 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시 예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에는 적용될 수도 있음을 본 기술분야의 당업자라면 쉽게 알 수 있을 것이다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이고, 도 2는 도 1의 디스플레이 장치의 A 부분의 부분 확대도이고, 도 3은 도 2의 반도체 발광소자의 확대도이며, 도 4는 도 2의 반도체 발광소자의 다른 실시예를 나타내는 확대도이다.
도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 디스플레이 모듈(140)에서 출력될 수 있다. 상기 디스플레이 모듈의 테두리를 감싸는 폐루프 형태의 케이스(101)가 상기 디스플레이 장치의 베젤을 형성할 수 있다.
상기 디스플레이 모듈(140)은 영상이 표시되는 패널(141)을 구비하고, 상기 패널(141)은 마이크로 크기의 반도체 발광소자(150)와 상기 반도체 발광소자(150)가 장착되는 배선기판(110)을 구비할 수 있다.
상기 배선기판(110)에는 배선이 형성되어, 상기 반도체 발광소자(150)의 n형 전극(152) 및 p형 전극(156)과 연결될 수 있다. 이를 통하여, 상기 반도체 발광소자(150)는 자발광하는 개별화소로서 상기 배선기판(110) 상에 구비될 수 있다.
상기 패널(141)에 표시되는 영상은 시각 정보로서, 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 상기 배선을 통하여 독자적으로 제어됨에 의하여 구현된다.
본 발명에서는 전류를 빛으로 변환시키는 반도체 발광소자(150)의 일 종류로서 마이크로 LED(Light Emitting Diode)를 예시한다. 상기 마이크로 LED는 100마이크로 이하의 작은 크기로 형성되는 발광 다이오드가 될 수 있다. 상기 반도체 발광소자(150)는 청색, 적색 및 녹색이 발광영역에 각각 구비되어 이들의 조합에 의하여 단위 화소가 구현될 수 있다. 즉, 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미하며, 상기 단위 화소 내에 적어도 3개의 마이크로 LED가 구비될 수 있다.
보다 구체적으로, 도 3을 참조하면, 상기 반도체 발광 소자(150)는 수직형 구조가 될 수 있다.
예를 들어, 상기 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이러한 수직형 반도체 발광 소자는 p형 전극(156), p형 전극(156) 상에 형성된 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154)상에 형성된 n형 반도체층(153), 및 n형 반도체층(153) 상에 형성된 n형 전극(152)을 포함한다. 이 경우, 하부에 위치한 p형 전극(156)은 배선기판의 p전극과 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(152)은 반도체 발광소자의 상측에서 n전극과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(150)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다른 예로서 도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입(flip chip type)의 발광 소자가 될 수 있다.
이러한 예로서, 상기 반도체 발광 소자(250)는 p형 전극(256), p형 전극(256)이 형성되는 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층(254), 활성층(254) 상에 형성된 n형 반도체층(253), 및 n형 반도체층(253) 상에서 p형 전극(256)과 수평방향으로 이격 배치되는 n형 전극(252)을 포함한다. 이 경우, p형 전극(256)과 n형 전극(152)은 모두 반도체 발광소자의 하부에서 배선기판의 p전극 및 n전극과 전기적으로 연결될 수 있다.
상기 수직형 반도체 발광소자와 수평형 반도체 발광소자는 각각 녹색 반도체 발광소자, 청색 반도체 발광소자 또는 적색 반도체 발광소자가 될 수 있다. 녹색 반도체 발광소자와 청색 반도체 발광소자의 경우에 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 녹색이나 청색의 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다. 이러한 예로서, 상기 반도체 발광소자는 n-Gan, p-Gan, AlGaN, InGan 등 다양한 계층으로 형성되는 질화갈륨 박막이 될 수 있으며, 구체적으로 상기 p형 반도체층은 P-type GaN 이고, 상기 n형 반도체층은 N-type GaN 이 될 수 있다. 다만, 적색 반도체 발광소자의 경우에는, 상기 p형 반도체층은 P-type GaAs 이고, 상기 n형 반도체층은 N-type GaAs 가 될 수 있다.
또한, 상기 p형 반도체층은 p 전극 쪽은 Mg가 도핑된 P-type GaN 이고, n형 반도체층은 n 전극 쪽은 Si가 도핑된 N-type GaN 인 경우가 될 수 있다. 이 경우에, 전술한 반도체 발광소자들은 활성층이 없는 반도체 발광소자가 될 수 있다.
한편, 도 1 내지 도 4를 참조하면, 상기 발광 다이오드가 매우 작기 때문에 상기 디스플레이 패널은 자발광하는 단위화소가 고정세로 배열될 수 있으며, 이를 통하여 고화질의 디스플레이 장치가 구현될 수 있다.
상기에서 설명된 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치에서는 웨이퍼 상에서 성장되어, 메사 및 아이솔레이션을 통하여 형성된 반도체 발광소자가 개별 화소로 이용된다. 이 경우에, 마이크로 크기의 반도체 발광소자(150)는 웨이퍼에 상기 디스플레이 패널의 기판 상의 기설정된 위치로 전사되어야 한다. 이러한 전사기술로 픽앤플레이스(pick and place)가 있으나, 성공률이 낮고 매우 많은 시간이 요구된다. 다른 예로서, 스탬프나 롤을 이용하여 한 번에 여러개의 소자를 전사하는 기술이 있으나, 수율에 한계가 있어 대화면의 디스플레이에는 적합하지 않다. 본 발명에서는 이러한 문제를 해결할 수 있는 디스플레이 장치의 새로운 제조방법 및 제조장치를 제시한다.
이를 위하여, 이하, 먼저 디스플레이 장치의 새로운 제조방법에 대하여 살펴본다. 도 5a 내지 도 5e는 전술한 반도체 발광 소자를 제작하는 새로운 공정을 설명하기 위한 개념도들이다.
본 명세서에서는, 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다. 또한, 수평형 반도체 발광소자를 자가조립하는 방식에 대하여 예시하나, 이는 수직형 반도체 발광소자를 자가조립하는 방식에도 적용가능하다.
먼저, 제조방법에 의하면, 성장기판(159)에 제1도전형 반도체층(153), 활성층(154), 제2 도전형 반도체층(155)을 각각 성장시킨다(도 5a).
제1도전형 반도체층(153)이 성장하면, 다음은, 상기 제1도전형 반도체층(153) 상에 활성층(154)을 성장시키고, 다음으로 상기 활성층(154) 상에 제2도전형 반도체층(155)을 성장시킨다. 이와 같이, 제1도전형 반도체층(153), 활성층(154) 및 제2도전형 반도체층(155)을 순차적으로 성장시키면, 도 5a에 도시된 것과 같이, 제1도전형 반도체층(153), 활성층(154) 및 제2도전형 반도체층(155)이 적층 구조를 형성한다.
이 경우에, 상기 제1도전형 반도체층(153)은 p형 반도체층이 될 수 있으며, 상기 제2도전형 반도체층(155)은 n형 반도체층이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 제1도전형이 n형이 되고 제2도전형이 p형이 되는 예시도 가능하다.
또한, 본 실시예에서는 상기 활성층이 존재하는 경우를 예시하나, 전술한 바와 같이 경우에 따라 상기 활성층이 없는 구조도 가능하다. 이러한 예로서, 상기 p형 반도체층은 Mg가 도핑된 P-type GaN 이고, n형 반도체층은 n 전극 쪽은 Si가 도핑된 N-type GaN 인 경우가 될 수 있다.
성장기판(159)(웨이퍼)은 광 투과적 성질을 가지는 재질, 예를 들어 사파이어(Al2O3), GaN, ZnO, AlO 중 어느 하나를 포함하여 형성될 수 있으나, 이에 한정하지는 않는다. 또한, 성장기판(159)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 열 전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판을 포함하여 예를 들어, 사파이어(Al2O3) 기판에 비해 열전도성이 큰 SiC 기판 또는 Si, GaAs, GaP, InP, Ga2O3 중 적어도 하나를 사용할 수 있다.
다음으로, 제1도전형 반도체층(153), 활성층(154) 및 제2 도전형 반도체층(155)의 적어도 일부를 제거하여 복수의 반도체 발광소자를 형성한다(도 5b).
보다 구체적으로, 복수의 발광소자들이 발광 소자 어레이를 형성하도록, 아이솔레이션(isolation)을 수행한다. 즉, 제1도전형 반도체층(153), 활성층(154) 및 제2 도전형 반도체층(155)을 수직방향으로 식각하여 복수의 반도체 발광소자를 형성한다.
만약, 수평형 반도체 발광소자를 형성하는 경우라면, 상기 활성층(154) 및 제2 도전형 반도체층(155)은 수직방향으로 일부가 제거되어, 상기 제1도전형 반도체층(153)이 외부로 노출되는 메사 공정과, 이후에 제1도전형 반도체층을 식각하여 복수의 반도체 발광소자 어레이를 형성하는 아이솔레이션(isolation)이 수행될 수 있다.
다음으로, 상기 제2도전형 반도체층(155)의 일면 상에 제2도전형 전극(156, 또는 p형 전극)를 각각 형성한다(도 5c). 상기 제2도전형 전극(156)은 스퍼터링 등의 증착 방법으로 형성될 수 있으나, 본 발명은 반드시 이에 한정되는 것은 아니다. 다만, 상기 제1도전형 반도체층과 제2도전형 반도체층이 각각 n형 반도체층과 p형 반도체층인 경우에는, 상기 제2도전형 전극(156)은 n형 전극이 되는 것도 가능하다.
그 다음에, 상기 성장기판(159)을 제거하여 복수의 반도체 발광소자를 구비한다. 예를 들어, 성장기판(159)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다(도 5d).
이후에, 유체가 채워진 챔버에서 반도체 발광소자들(150)이 기판에 안착되는 단계가 진행된다(도 5e).
예를 들어, 유체가 채워진 챔버 속에 상기 반도체 발광소자들(150) 및 기판을 넣고 유동, 중력, 표면 장력 등을 이용하여 상기 반도체 발광소자들이 상기 기판(161)에 스스로 조립되도록 한다. 이 경우에, 상기 기판은 조립기판(161)이 될 수 있다.
다른 예로서, 상기 조립기판(161) 대신에 배선기판을 유체 챔버내에 넣어, 상기 반도체 발광소자들(150)이 배선기판에 바로 안착되는 것도 가능하다. 이 경우에, 상기 기판은 배선기판이 될 수 있다. 다만, 설명의 편의상, 본 발명에서는 기판이 조립기판(161)으로서 구비되어 반도체 발광소자들(1050)이 안착되는 것을 예시한다.
반도체 발광소자들(150)이 조립기판(161)에 안착하는 것이 용이하도록, 상기 조립기판(161)에는 상기 반도체 발광소자들(150)이 끼워지는 셀들(미도시)이 구비될 수 있다. 구체적으로, 상기 조립기판(161)에는 상기 반도체 발광소자들(150)이 배선전극에 얼라인되는 위치에 상기 반도체 발광소자들(150)이 안착되는 셀들이 형성된다. 상기 반도체 발광소자들(150)은 상기 유체 내에서 이동하다가, 상기 셀들에 조립된다.
상기 조립기판(161)에 복수의 반도체 발광소자들이 어레이된 후에, 상기 조립기판(161)의 반도체 발광소자들을 배선기판으로 전사하면, 대면적의 전사가 가능하게 된다. 따라서, 상기 조립기판(161)은 임시기판으로 지칭될 수 있다.
한편, 상기에서 설명된 자가조립 방법은 대화면 디스플레이의 제조에 적용하려면, 전사수율을 높여야만 한다. 본 발명에서는 전사수율을 높이기 위하여, 중력이나 마찰력의 영향을 최소화하고, 비특이적 결합을 막는 방법과 장치를 제안한다.
이 경우, 본 발명에 따른 디스플레이 장치는, 반도체 발광소자에 자성체를 배치시켜 자기력을 이용하여 반도체 발광소자를 이동시키고, 이동과정에서 전기장을 이용하여 상기 반도체 발광소자를 기설정된 위치에 안착시킨다. 이하에서는, 이러한 전사 방법과 장치에 대하여 첨부된 도면과 함께 보다 구체적으로 살펴본다.
도 6은 본 발명에 따른 반도체 발광소자의 자가조립 장치의 일 예를 나타내는 개념도이고, 도 7은 도 6의 자가조립 장치의 블록 다이어그램이다. 또한, 도 8a 내지 도 8d는 도 6의 자가조립 장치를 이용하여 반도체 발광소자를 자가조립하는 공정을 나타내는 개념도이며, 도 9는 도 8a 내지 도 8d의 반도체 발광소자를 설명하기 위한 개념도이다.
도 6 및 도 7의 도시에 의하면, 본 발명의 자가조립 장치(160)는 유체 챔버(162), 자석(163) 및 위치 제어부(164)를 포함할 수 있다.
상기 유체 챔버(162)는 복수의 반도체 발광소자들을 수용하는 공간을 구비한다. 상기 공간에는 유체가 채워질 수 있으며, 상기 유체는 조립용액으로서 물 등을 포함할 수 있다. 따라서, 상기 유체 챔버(162)는 수조가 될 수 있으며, 오픈형으로 구성될 수 있다. 다만, 본 발명은 이에 한정되는 것은 아니며, 상기 유체 챔버(162)는 상기 공간이 닫힌 공간으로 이루어지는 클로즈형이 될 수 있다.
상기 유체 챔버(162)에는 기판(161)이 상기 반도체 발광소자들(150)이 조립되는 조립면이 아래를 향하도록 배치될 수 있다. 예를 들어, 상기 기판(161)은 이송부에 의하여 조립위치로 이송되며, 상기 이송부는 기판이 장착되는 스테이지(165)를 구비할 수 있다. 상기 스테이지(165)가 제어부에 의하여 위치조절되며, 이를 통하여 상기 기판(161)은 상기 조립위치로 이송될 수 있다.
이 때에, 상기 조립위치에서 상기 기판(161)의 조립면이 상기 유체 챔버(150)의 바닥을 향하게 된다. 도시에 의하면, 상기 기판(161)의 조립면은 상기 유체 챔버(162)내의 유체에 잠기도록 배치된다. 따라서, 상기 반도체 발광소자(150)는 상기 유체내에서 상기 조립면으로 이동하게 된다.
상기 기판(161)은 전기장 형성이 가능한 조립기판으로서, 베이스부(161a), 유전체층(161b) 및 복수의 전극들(161c)을 포함할 수 있다.
상기 베이스부(161a)는 절연성 있는 재질로 이루어지며, 상기 복수의 전극들(161c)은 상기 베이스부(161a)의 일면에 패턴된 박막 또는 후막 bi-planar 전극이 될 수 있다. 상기 전극(161c)은 예를 들어, Ti/Cu/Ti 의 적층, Ag 페이스트 및 ITO 등으로 형성될 수 있다.
상기 유전체층(161b)은, SiO2, SiNx, SiON, Al2O3, TiO2, HfO2 등의 무기 물질로 이루어질 있다. 이와 다르게, 유전체층(161b)은, 유기 절연체로서 단일층이거나 멀티층으로 구성될 수 있다. 유전체층(161b)의 두께는, 수십 nm~수μm의 두께로 이루어질 수 있다.
나아가, 본 발명에 따른 기판(161)은 격벽에 의하여 구획되는 복수의 셀들(161d)을 포함한다. 셀들(161d)은, 일방향을 따라 순차적으로 배치되며, 폴리머(polymer) 재질로 이루어질 수 있다. 또한, 셀들(161d)을 이루는 격벽(161e)은, 이웃하는 셀들(161d)과 공유되도록 이루어진다. 상기 격벽(161e)은 상기 베이스부(161a)에서 돌출되며, 상기 격벽(161e)에 의하여 상기 셀들(161d)이 일방향을 따라 순차적으로 배치될 수 있다. 보다 구체적으로, 상기 셀들(161d)은 열과 행 방향으로 각각 순차적으로 배치되며, 매트릭스 구조를 가질 수 있다.
셀들(161d)의 내부는, 도시와 같이, 반도체 발광소자(150)를 수용하는 홈을 구비하며, 상기 홈은 상기 격벽(161e)에 의하여 한정되는 공간이 될 수 있다. 상기 홈의 형상은 반도체 발광소자의 형상과 동일 또는 유사할 수 있다. 예를 들어, 반도체 발광소자가 사각형상인 경우, 홈은 사각형상일 수 있다. 또한, 비록 도시되지는 않았지만, 반도체 발광소자가 원형인 경우, 셀들 내부에 형성된 홈은, 원형으로 이루어질 수 있다. 나아가, 셀들 각각은, 단일의 반도체 발광소자를 수용하도록 이루어진다. 즉, 하나의 셀에는, 하나의 반도체 발광소자가 수용된다.
한편, 복수의 전극들(161c)은 각각의 셀들(161d)의 바닥에 배치되는 복수의 전극라인을 구비하며, 상기 복수의 전극라인은 이웃한 셀로 연장되도록 이루어질 수 있다.
상기 복수의 전극들(161c)은 상기 셀들(161d)의 하측에 배치되며, 서로 다른 극성이 각각 인가되어 상기 셀들(161d) 내에 전기장을 생성한다. 상기 전기장 형성을 위하여, 상기 복수의 전극들(161c)을 상기 유전체층이 덮으면서, 상기 유전체층이 상기 셀들(161d)의 바닥을 형성할 수 있다. 이런 구조에서, 각 셀들(161d)의 하측에서 한 쌍의 전극(161c)에 서로 다른 극성이 인가되면 전기장이 형성되고, 상기 전기장에 의하여 상기 셀들(161d) 내부로 상기 반도체 발광소자가 삽입될 수 있다.
상기 조립위치에서 상기 기판(161)의 전극들은 전원공급부(171)와 전기적으로 연결된다. 상기 전원공급부(171)는 상기 복수의 전극에 전원을 인가하여 상기 전기장을 생성하는 기능을 수행한다.
도시에 의하면, 상기 자가조립 장치는 상기 반도체 발광소자들에 자기력을 가하기 위한 자석(163)을 구비할 수 있다. 상기 자석(163)은 상기 유체 챔버(162)와 이격 배치되어 상기 반도체 발광소자들(150)에 자기력을 가하도록 이루어진다. 상기 자석(163)은 상기 기판(161)의 조립면의 반대면을 마주보도록 배치될 수 있으며, 상기 자석(163)과 연결되는 위치 제어부(164)에 의하여 상기 자석의 위치가 제어된다.
상기 자석(163)의 자기장에 의하여 상기 유체내에서 이동하도록, 상기 반도체 발광소자(1050)는 자성체를 구비할 수 있다.
도 9를 참조하면, 자성체를 구비하는 반도체 발광 소자는 제1도전형 전극(1052) 및 제2도전형 전극(1056), 상기 제1도전형 전극(1052)이 배치되는 제1도전형 반도체층(1053), 상기 제1도전형 반도체층(1052)과 오버랩되며, 상기 제2도전형 전극(1056)이 배치되는 제2도전형 반도체층(1055), 그리고 상기 제1 및 제2도전형 반도체층(1053, 1055) 사이에 배치되는 활성층(1054)을 포함할 수 있다.
여기에서, 제1도전형은 p형이고, 제2도전형은 n형으로 구성될 수 있으며, 그 반대로도 구성될 수 있다. 또한, 전술한 바와 같이 상기 활성층이 없는 반도체 발광소자가 될 수 있다.
한편, 본 발명에서, 상기 제1도전형 전극(1052)는 반도체 발광소자의 자가조립 등에 의하여, 반도체 발광소자가 배선기판에 조립된 이후에 생성될 수 있다. 또한, 본 발명에서, 상기 제2도전형 전극(1056)은 상기 자성체를 포함할 수 있다. 자성체는 자성을 띄는 금속을 의미할 수 있다. 상기 자성체는 Ni, SmCo 등이 될 수 있으며, 다른 예로서 Gd 계, La계 및 Mn계 중 적어도 하나에 대응되는 물질을 포함할 수 있다.
자성체는 입자 형태로 상기 제2도전형 전극(1056)에 구비될 수 있다. 또한, 이와 다르게, 자성체를 포함한 도전형 전극은, 도전형 전극의 일 레이어가 자성체로 이루어질 수 있다. 이러한 예로서, 도 9에 도시된 것과 같이, 반도체 발광소자(1050)의 제2도전형 전극(1056)은, 제1층(1056a) 및 제2층(1056b)을 포함할 수 있다. 여기에서, 제1층(1056a)은 자성체를 포함하도록 이루어질 수 있고, 제2층(1056b)는 자성체가 아닌 금속소재를 포함할 수 있다.
도시와 같이, 본 예시에서는 자성체를 포함하는 제1층(1056a)이, 제2도전형 반도체층(1055)과 맞닿도록 배치될 수 있다. 이 경우, 제1층(1056a)은, 제2층(1056b)과 제2도전형 반도체층(1055) 사이에 배치된다. 상기 제2층(1056b)은 배선기판의 제2전극과 연결되는 컨택 메탈이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 자성체는 상기 제1도전형 반도체층의 일면에 배치될 수 있다.
다시 도 6 및 도 7을 참조하면, 보다 구체적으로, 상기 자가조립 장치는 상기 유체 챔버의 상부에 x,y,z 축으로 자동 또는 수동으로 움직일 수 있는 자석 핸들러를 구비하거나, 상기 자석(163)을 회전시킬 수 있는 모터를 구비할 수 있다. 상기 자석 핸들러 및 모터는 상기 위치 제어부(164)를 구성할 수 있다. 이를 통하여, 상기 자석(163)은 상기 기판(161)과 수평한 방향, 시계방향 또는 반시계방향으로 회전하게 된다.
한편, 상기 유체 챔버(162)에는 광투과성의 바닥판(166)이 형성되고, 상기 반도체 발광소자들은 상기 바닥판(166)과 상기 기판(161)의 사이에 배치될 수 있다. 상기 바닥판(166)을 통하여 상기 유체 챔버(162)의 내부를 모니터링하도록, 이미지 센서(167)가 상기 바닥판(166)을 바라보도록 배치될 수 있다. 상기 이미지 센서(167)는 제어부(172)에 의하여 제어되며, 기판(161)의 조립면을 관찰할 수 있도록 inverted type 렌즈 및 CCD 등을 구비할 수 있다.
상기에서 설명한 자가조립 장치는 자기장과 전기장을 조합하여 이용하도록 이루어지며, 이를 이용하면, 상기 반도체 발광소자들이 상기 자석의 위치변화에 의하여 이동하는 과정에서 전기장에 의하여 상기 기판의 기설정된 위치에 안착될 수 있다. 이하, 상기에서 설명한 자기조립 장치를 이용한 조립과정에 대하여 보다 상세히 설명한다.
먼저, 도 5a 내지 도 5c에서 설명한 과정을 통하여 자성체를 구비하는 복수의 반도체 발광소자들(1050)을 형성한다. 이 경우에, 도 5c의 제2도전형 전극을 형성하는 과정에서, 자성체를 상기 반도체 발광소자에 증착할 수 있다.
다음으로, 기판(161)을 조립위치로 이송하고, 상기 반도체 발광소자들(1050)을 유체 챔버(162)에 투입한다(도 8a).
전술한 바와 같이, 상기 기판(161)의 조립위치는 상기 기판(161)의 상기 반도체 발광소자들(1050)이 조립되는 조립면이 아래를 향하도록 상기 유체 챔버(162)에 배치되는 위치가 될 수 있다.
이 경우에, 상기 반도체 발광소자들(1050) 중 일부는 유체 챔버(162)의 바닥에 가라앉고 일부는 유체 내에 부유할 수 있다. 상기 유체 챔버(162)에 광투과성의 바닥판(166)이 구비되고, 상기 반도체 발광소자들(1050) 중 일부는 바닥판(166)에 가라앉을 수 있다.
다음으로, 상기 유체 챔버(162) 내에서 상기 반도체 발광소자들(1050)이 수직방향으로 떠오르도록 상기 반도체 발광소자들(1050)에 자기력을 가한다(도 8b).
상기 자가조립 장치의 자석(163)이 원위치에서 상기 기판(161)의 조립면의 반대면으로 이동하면, 상기 반도체 발광소자들(1050)은 상기 기판(161)을 향하여 상기 유체 내에서 떠오르게 된다. 상기 원위치는 상기 유체 챔버(162)로부터 벗어난 위치가 될 수 있다. 다른 예로서, 상기 자석(163)이 전자석으로 구성될 수 있다. 이 경우에는 전자석에 전기를 공급하여 초기 자기력을 생성하게 된다.
한편, 본 예시에서, 상기 자기력의 크기를 조절하면 상기 기판(161)의 조립면과 상기 반도체 발광소자들(1050)의 이격거리가 제어될 수 있다. 예를 들어, 상기 반도체 발광소자들(1050)의 무게, 부력 및 자기력을 이용하여 상기 이격거리를 제어한다. 상기 이격거리는 상기 기판의 최외각으로부터 수 밀리미터 내지 수십 마이크로미터가 될 수 있다.
다음으로, 상기 유체 챔버(162) 내에서 상기 반도체 발광소자들(1050)이 일방향을 따라 이동하도록, 상기 반도체 발광소자들(1050)에 자기력을 가한다. 예를 들어, 상기 자석(163)을 상기 기판과 수평한 방향, 시계방향 또는 반시계방향으로 이동한다(도 8c). 이 경우에, 상기 반도체 발광소자들(1050)은 상기 자기력에 의하여 상기 기판(161)과 이격된 위치에서 상기 기판(161)과 수평한 방향으로 따라 이동하게 된다.
다음으로, 상기 반도체 발광소자들(1050)이 이동하는 과정에서 상기 기판(161)의 기설정된 위치에 안착되도록, 전기장을 가하여 상기 반도체 발광소자들(1050)을 상기 기설정된 위치로 유도하는 단계가 진행된다(도 8c). 예를 들어, 상기 반도체 발광소자들(1050)이 상기 기판(161)과 수평한 방향으로 따라 이동하는 도중에 상기 전기장에 의하여 상기 기판(161)과 수직한 방향으로 이동하여 상기 기판(161)의 기설정된 위치에 안착된다.
보다 구체적으로, 기판(161)의 bi-planar 전극에 전원을 공급하여 전기장을 생성하고, 이를 이용하여 기설정된 위치에서만 조립이 되도록 유도한게 된다. 즉 선택적으로 생성한 전기장을 이용하여, 반도체 발광소자들(1050)이 상기 기판(161)의 조립위치에 스스로 조립되도록 한다. 이를 위하여, 상기 기판(161)에는 상기 반도체 발광소자들(1050)이 끼워지는 셀들이 구비될 수 있다.
이후에, 상기 기판(161)의 언로딩 과정이 진행되며, 조립 공정이 완료된다. 상기 기판(161)이 조립 기판인 경우에, 전술한 바와 같이 어레인된 반도체 발광소자들을 배선기판으로 전사하여 디스플레이 장치를 구현하기 위한 후공정이 진행될 수 있다.
한편, 상기 반도체 발광소자들(1050)을 상기 기설정된 위치로 유도한 후에, 상기 유체 챔버(162) 내에 남아있는 반도체 발광소자들(1050)이 상기 유체 챔버(162)의 바닥으로 떨어지도록 상기 자석(163)을 상기 기판(161)과 멀어지는 방향으로 이동시킬 수 있다(도 8d). 다른 예로서, 상기 자석(163)이 전자석인 경우에 전원공급을 중단하면, 상기 유체 챔버(162) 내에 남아있는 반도체 발광소자들(1050)이 상기 유체 챔버(162)의 바닥으로 떨어지게 된다.
이후에, 상기 유체 챔버(162)의 바닥에 있는 반도체 발광소자들(1050)을 회수하면, 상기 회수된 반도체 발광소자들(1050)의 재사용이 가능하게 된다.
상기에서 설명된 자가조립 장치 및 방법은 fluidic assembly에서 조립 수율을 높이기 위해 자기장을 이용하여 먼거리의 부품들을 미리 정해진 조립 사이트 근처에 집중시키고, 조립 사이트에 별도 전기장을 인가하여 조립 사이트에만 선택적으로 부품이 조립되도록 한다. 이때 조립기판을 수조 상부에 위치시키고 조립면이 아래로 향하도록 하여 부품의 무게에 의한 중력 영향을 최소화하면서 비특이적 결합을 막아 불량을 제거한다. 즉, 전사수율을 높이기 위해 조립 기판을 상부에 위치시켜 중력이나 마찰력 영향을 최소화하며, 비특이적 결합을 막는다.
이상에서 살펴본 것과 같이, 상기와 같은 구성의 본 발명에 의하면, 개별화소를 반도체 발광소자로 형성하는 디스플레이 장치에서, 다량의 반도체 발광소자를 한번에 조립할 수 있다.
이와 같이, 본 발명에 따르면 작은 크기의 웨이퍼 상에서 반도체 발광소자를 다량으로 화소화시킨 후 대면적 기판으로 전사시키는 것이 가능하게 된다. 이를 통하여, 저렴한 비용으로 대면적의 디스플레이 장치를 제작하는 것이 가능하게 된다.
한편, 본 발명은 상술한 자가 조립 공정의 수율 및 자가 조립 이후 공정 수율을 높이기 위한 조립 기판의 구조 및 방법을 제공한다. 본 발명은 상기 기판(161)이 조립 기판으로 사용될 때로 한정된다. 즉, 후술할 조립 기판은 디스플레이 장치의 배선 기판으로 사용되는 것이 아니다. 이에, 이하에서는 상기 기판(161)을 조립 기판(161)이라 칭한다.
본 발명은 두 가지 관점에서 공정 수율을 향상시킨다. 첫 번째, 본 발명은 원하지 않는 위치에 전기장이 강하게 형성되어, 반도체 발광소자가 원하지 않는 위치에 안착되는 것을 방지한다. 두 번째, 본 발명은 조립 기판에 안착된 반도체 발광소자들을 다른 기판으로 전사할 때, 반도체 발광소자가 조립 기판 상에 잔류하는 것을 방지한다.
상술한 해결과제는 서로 다른 구성 요소에 의해 개별적으로 달성되는 것이 아니다. 상술한 두 가지 해결과제는 후술할 구성요소와 기 설명한 조립 기판(161)의 유기적인 결합에 의해 달성될 수 있다.
본 발명에 대하여 구체적으로 설명하기에 앞서, 자가 조립 후 디스플레이 장치를 제조하기 위한 후공정에 대하여 설명한다.
도 10a 내지 10c는 본 발명에 따른 자가 조립 공정 후 반도체 발광소자가 전사되는 모습을 나타내는 개념도들이다.
도 8a 내지 8e에서 설명한 자가 조립 공정이 종료되면, 조립 기판(161)의 기설정된 위치에는 반도체 발광소자들이 안착된 상태가 된다. 상기 조립 기판(161)에 안착된 반도체 발광소자들은 적어도 한 번 다른 기판으로 전사된다. 본 명세서에서는 상기 조립 기판(161)에 안착된 반도체 발광소자들이 2회 전사되는 일 실시 예에 대하여 설명하지만 이에 한정되지 않고, 상기 조립 기판(161)에 안착된 반도체 발광소자들은 1회 또는 3회 이상 다른 기판으로 전사될 수 있다.
한편, 자가 조립 공정이 종료된 직후에는 조립 기판(161)의 조립면이 하측 방향(또는 중력 방향)을 향하고 있는 상태이다. 자가 조립 후 공정을 위해 상기 조립 기판(161)은 반도체 발광소자가 안착된 상태로 180도 뒤집어질 수 있다. 이 과정에서 반도체 발광소자가 조립 기판(161)으로부터 이탈할 위험이 있기 때문에, 상기 조립 기판(161)을 뒤집는 동안 상기 복수의 전극들(161c, 이하 조립 전극들)에는 전압이 인가되어야 한다. 상기 조립 전극들간에 형성되는 전기장은 상기 조립 기판(161)이 뒤집어지는 동안 반도체 발광소자가 조립 기판(161)으로부터 이탈하는 것을 방지한다.
자가 조립 공정 후 조립 기판(161)을 180도로 뒤집으면 도 10a와 같은 형상이 된다. 구체적으로, 도 10a와 같이, 조립 기판(161)의 조립면은 상측(또는 중력의 반대 방향)을 향하는 상태가 된다. 이 상태에서, 전사 기판(400)이 상기 조립 기판(161) 상측에 얼라인 된다.
상기 전사 기판(400)은 상기 조립 기판(161)에 안착된 반도체 발광소자들을 이탈시켜 배선 기판으로 전사하기 위한 기판이다. 상기 전사 기판(400)은 PDMS(polydimethylsiloxane) 재질로 형성될 수 있다. 따라서, 상기 전사 기판(400)은 PDMS 기판으로 지칭될 수 있다.
상기 전사 기판(400)은 상기 조립 기판(161)에 얼라인된 후 상기 조립 기판(161)에 압착된다. 이후, 상기 전사 기판(400)을 상기 조립 기판(161)의 상측으로 이송하면, 전사 기판(400)의 부착력에 의하여, 조립 기판(161)에 배치된 반도체 발광소자들(350)은 상기 전사 기판(400)으로 이동하게 된다.
이를 위해, 상기 반도체 발광소자(350)와 전사 기판(400)간의 표면 에너지는 상기 반도체 발광소자(350)와 유전체층(161b) 간의 표면 에너지보다 높아야 한다. 상기 반도체 발광소자(350)와 전사 기판(400)간의 표면 에너지와 상기 반도체 발광소자(350)와 유전체층(161b) 간의 표면 에너지의 차이가 클수록, 반도체 발광소자(350)가 조립 기판(161)으로부터 이탈될 확률이 높아지므로, 상기 두 표면 에너지의 차이는 클수록 바람직하다.
한편, 상기 전사 기판(400)을 상기 조립 기판(161)에 압착시킬 때, 전사 기판(400)에 의해 가해지는 압력이 반도체 발광소자(350)에 집중되도록, 상기 전사 기판(400)은 복수의 돌기부(410)를 포함할 수 있다. 상기 돌기부(410)는 상기 조립 기판(161)에 안착된 반도체 발광소자들과 동일한 간격으로 형성될 수 있다. 상기 돌기부(410)가 상기 반도체 발광소자들(350)과 오버랩되도록 얼라인 한 후, 상기 전사 기판(400)을 조립 기판(161)에 압착시킬 경우, 전사 기판(400)에 의한 압력이 반도체 발광소자들(350)에만 집중될 수 있다. 이를 통해, 본 발명은 반도체 발광소자가 조립 기판(161)으로부터 이탈될 확률을 증가시킨다.
한편, 상기 반도체 발광소자들이 상기 조립 기판(161)에 안착된 상태에서 반도체 발광소자의 일부는 홈 외부로 노출되는 것이 바람직하다. 반도체 발광소자들(350)이 홈 외부로 노출되지 않는 경우, 전사 기판(400)에 의한 압력이 반도체 발광소자들(350)에 집중되지 않아 반도체 발광소자(350)가 조립 기판(161)으로부터 이탈할 확률이 낮아질 수 있다.
마지막으로, 도 10c를 참조하면, 상기 전사 기판(400)을 배선 기판(500)에 압착시켜, 반도체 발광소자들(350)을 상기 전사 기판(400)에서 상기 배선 기판(500)으로 전사시키는 단계가 진행된다. 이때, 상기 배선 기판(500)에는 돌출부(510)가 형성될 수 있다. 상기 전사 기판(400)에 배치된 반도체 발광소자들(350)과 상기 돌출부(510)가 오버랩되도록, 상기 전사 기판(400)과 상기 배선 기판(500)을 얼라인 시킨다. 이후, 상기 전사 기판(400)과 상기 배선 기판(500)을 압착 시킬 경우, 상기 돌출부(510)로 인하여 상기 반도체 발광소자들(350)이 상기 전사 기판(400)으로부터 이탈할 확률이 증가할 수 있다.
한편, 전사 기판(400)에 배치된 반도체 발광소자들(350)이 배선 기판(500)으로 전사되기 위해서는, 상기 반도체 발광소자(350)와 상기 배선 기판(500) 간의 표면 에너지가 상기 반도체 발광소자(350)와 전사 기판(400)간의 표면 에너지보다 높아야 한다. 상기 반도체 발광소자(350)와 상기 배선 기판(500) 간의 표면 에너지와 상기 반도체 발광소자(350)와 전사 기판(400)간의 표면 에너지의 차이가 클수록, 반도체 발광소자(350)가 전사 기판(400)으로부터 이탈될 확률이 높아지므로, 상기 두 표면 에너지의 차이는 클수록 바람직하다.
상기 배선 기판(500)으로 상기 전사 기판(400)에 배치된 반도체 발광소자를(350) 모두 전사한 후, 상기 반도체 발광소자들(350)과 배선 기판에 형성된 배선 전극 간에 전기적 연결을 형성하는 단계가 진행될 수 있다. 상기 배선 전극의 구조 및 전기적 연결을 형성하는 방법은 반도체 발광소자(350)의 종류에 따라 달라질 수 있다.
한편, 도시되지 않았지만, 상기 배선 기판(500)에는 이방성 전도성 필름이 배치될 수 있다. 이 경우, 상기 전사 기판(400)과 상기 배선 기판(500)을 압착시키는것 만으로 반도체 발광소자들(350)과 배선 기판(500)에 형성된 배선 전극들간에 전기적 연결이 형성될 수 있다.
한편, 서로 다른 색을 발광하는 반도체 발광소자들을 포함하는 디스플레이 장치를 제조하는 경우, 도 10a 내지 10c에서 설명한 방법은 다양한 방식으로 구현될 수 있다. 이하, 적색(R), 녹색(G), 청색(B)을 발광하는 반도체 발광소자를 포함하는 디스플레이 장치의 제조 방법에 대하여 설명한다.
도 11 내지 13은 적색(R), 녹색(G), 청색(B)을 발광하는 반도체 발광소자를 포함하는 디스플레이 장치의 제조 방법을 나타내는 순서도이다.
서로 다른 색을 발광하는 반도체 발광소자들은 서로 다른 조립 기판에 개별적으로 조립될 수 있다. 구체적으로, 상기 조립 기판(161)은 제1색을 발광하는 반도체 발광소자들이 안착되는 제1조립 기판, 상기 제1색과 다른 제2색을 발광하는 반도체 발광소자들이 안착되는 제2조립 기판, 상기 제1색 및 제2색과 다른 제3색을 발광하는 반도체 발광소자들이 안착되는 제3조립 기판을 포함할 수 있다. 각각의 조립 기판에는 도 8a 내지 8e에서 설명한 방법에 따라, 서로 다른 종류의 반도체 발광소자들이 조립된다. 예를 들어, 제1 내지 제3조립 기판 각각에는 적색(R), 녹색(G), 청색(B)을 발광하는 반도체 발광소자 각각이 조립될 수 있다.
도 11을 참조하면, 제1 내지 제3조립 기판(RED TEMPLATE, GREEN TEMPLATE, BLUE TEMPLATE) 각각에 RED 칩, GREEN 칩, BLUE 칩 각각이 조립될 수 있다. 이 상태에서, 상기 RED 칩, GREEN 칩, BLUE 칩 각각은 서로 다른 전사 기판에 의해 배선 기판으로 전사될 수 있다.
구체적으로, 조립 기판에 안착된 반도체 발광소자들을 배선 기판으로 전사하는 단계는, 상기 제1조립 기판(RED TEMPLATE)에 제1전사 기판(스탬프(R))을 압착시켜, 상기 제1색을 발광하는 반도체 발광소자들(RED 칩)을 상기 제1조립 기판(RED TEMPLATE)에서 상기 제1전사 기판(스탬프(R))으로 전사시키는 단계, 상기 제2조립 기판(GREEN TEMPLATE)에 제2전사 기판(스탬프(G))을 압착시켜, 상기 제2색을 발광하는 반도체 발광소자들(GREEN 칩)을 상기 제2조립 기판(GREEN TEMPLATE)에서 상기 제2전사 기판(스탬프(G))으로 전사시키는 단계 및 상기 제3조립 기판(BLUE TEMPLATE)에 제3전사 기판(스탬프(B))을 압착시켜, 상기 제3색을 발광하는 반도체 발광소자들(BLUE 칩)을 상기 제3조립 기판(BLUE TEMPLATE)에서 상기 제3전사 기판(스탬프(B))으로 전사시키는 단계를 포함할 수 있다.
이후, 상기 제1 내지 제3전사 기판 각각을 상기 배선 기판에 압착시켜, 상기 제1 내지 제3색을 발광하는 반도체 발광소자들을 상기 제1 내지 제3전사 기판 각각에서 상기 배선 기판으로 전사시키는 단계가 진행된다.
도 11에 따른 제조방법에 따르면, RED 칩, GREEN 칩, BLUE 칩을 포함하는 디스플레이 장치를 제조하기 위해 세 종류의 조립 기판 및 세 종류의 전사 기판을 필요로 한다.
이와 달리, 도 12를 참조하면, 제1 내지 제3조립 기판(RED TEMPLATE, GREEN TEMPLATE, BLUE TEMPLATE) 각각에 RED 칩, GREEN 칩, BLUE 칩 각각이 조립될 수 있다. 이 상태에서, 상기 RED 칩, GREEN 칩, BLUE 칩 각각은 동일한 전사 기판에 의해 배선 기판으로 전사될 수 있다.
구체적으로, 상기 조립 기판 상에 안착된 반도체 발광소자들을 배선 기판으로 전사하는 단계는, 상기 제1조립 기판(RED TEMPLATE)에 전사 기판(RGB 통합 스탬프)을 압착시켜, 상기 제1색을 발광하는 반도체 발광소자들(RED 칩)을 상기 제1조립 기판(RED TEMPLATE)에서 상기 전사 기판(RGB 통합 스탬프)으로 전사시키는 단계, 상기 제2조립 기판(GREEN TEMPLATE)에 상기 전사 기판(RGB 통합 스탬프)을 압착시켜, 상기 제2색을 발광하는 반도체 발광소자들(GREEN 칩)을 상기 제2조립 기판(GREEN TEMPLATE)에서 상기 전사 기판(RGB 통합 스탬프)으로 전사시키는 단계, 상기 제3조립 기판(BLUE TEMPLATE)에 상기 전사 기판(RGB 통합 스탬프)을 압착시켜, 상기 제3색을 발광하는 반도체 발광소자들(BLUE 칩)을 상기 제3조립 기판(BLUE TEMPLATE)에서 상기 전사 기판(RGB 통합 스탬프)으로 전사시키는 단계를 포함한다.
이 경우, 상기 제1 내지 제3조립 기판 각각과 상기 전사 기판 간의 얼라인 위치가 서로 달라질 수 있다. 예를 들어, 조립 기판과 전사 기판 간의 얼라인이 완료되었을 때, 상기 제1조립 기판에 대한 상기 전사 기판의 상대적 위치와 상기 제2조립 기판에 대한 상기 전사 기판의 상대적 위치는 서로 다를 수 있다. 상기 전사 기판은 조립 기판의 종류가 바뀔 때마다, SUB PIXEL의 PITCH 만큼 얼라인 위치를 쉬프트할 수 있다. 이러한 방식을 통해, 상기 전사 기판을 상기 제1 내지 제3조립 기판에 순차적으로 압착시켰을 때, 세 종류의 칩이 모두 상기 전사 기판으로 전사되도록 할 수 있다.
이후, 도 11과 마찬가지로, 상기 전사 기판을 상기 배선 기판에 압착시켜, 상기 제1 내지 제3색을 발광하는 반도체 발광소자들을 상기 전사 기판에서 상기 배선 기판으로 전사시키는 단계가 진행된다.
도 12에 따른 제조방법에 따르면, RED 칩, GREEN 칩, BLUE 칩을 포함하는 디스플레이 장치를 제조하기 위해 세 종류의 조립 기판 및 한 종류의 전사 기판을 필요로 한다.
상술한 도 11 및 12와는 달리, 도 13에 따르면, 하나의 조립 기판(RGB 통합 TEMPLATE)에 RED 칩, GREEN 칩, BLUE 칩 각각이 조립될 수 있다. 이 상태에서, 상기 RED 칩, GREEN 칩, BLUE 칩 각각은 동일한 전사 기판(RGB 통합 스탬프)에 의해 배선 기판으로 전사될 수 있다.
도 13에 따른 제조방법에 따르면, RED 칩, GREEN 칩, BLUE 칩을 포함하는 디스플레이 장치를 제조하기 위해 한 종류의 조립 기판 및 한 종류의 전사 기판을 필요로 한다.
상술한 바와 같이, 서로 다른 색을 발광하는 반도체 발광소자들을 포함하는 디스플레이 장치를 제조하는 경우, 그 제조 방법은 다양한 방식으로 구현될 수 있다. 이하에서는, 도 10a 내지 10c, 도 11 내지 13에서 설명한 디스플레이 장치의 제조 방법의 수율을 높이기 위한 조립 기판의 구조에 대하여 설명한다.
이에 앞서, 도 8a 내지 8e에서 설명한 자가 조립 시 형성되는 조립 전극 사이에 형성되는 전기장에 대하여 설명한다.
도 14 및 15는 조립 전극 사이에 형성되는 전기장의 형태를 설명하는 개념도이다.
도 14를 참조하면, 조립 전극(161c)들에 전압을 인가하는 경우, 조립 전극(161c)들 사이에는 전기장이 형성된다. 상기 전기장(E1)은 조립 전극과 가까울수록 강하게 형성되며, 조립 전극으로부터 멀어질수록 약해진다. 조립 전극과 인접한 격벽의 표면에는 전기장이 강하게 형성될 수 있다.
구체적으로, 도 15를 참조하면, 격벽(161e)에 형성되는 홈 이외의 영역에도 전기장이 강하게 형성되는 영역이 존재할 수 있다. 예를 들어, 격벽(161e)의 전체 영역 중 조립 전극(161c) 또는 조립 전극(161)들 사이를 덮는 영역의 표면에서는 전기장이 강하게 형성될 수 있다. 이로 인하여, 일부 반도체 발광소자들은 홈이 형성되지 않은 격벽 표면에 달라붙을 수 있다.
이러한 현상을 방지하기 위해, 격벽(161e)의 두께가 두꺼워질수밖에 없다. 구체적으로, 격벽(161e)의 두께를 증가시킬 경우, 조립 전극과 격벽 표면 간의 거리가 멀어지기 때문에, 반도체 발광소자들이 격벽 표면에 달라붙는 현상을 감소시킬 수 있다.
하지만, 격벽 두께의 증가는 자가 조립 후공정의 수율을 감소시킬 수 있다. 극단적인 예로, 격벽의 두께가 홈 내부에 안착되는 반도체 발광소자의 두께보다 클 경우, 조립 기판에 안착된 반도체 발광소자들을 다른 기판으로 전사시키기 어려워 진다.
도 10a 내지 10c에서 설명한 자가 조립 후공정을 수행하는 경우, 상기 격벽은 전사 기판에 의한 압력이 반도체 발광소자로 가해지는 것을 방해한다. 상술한 바와 같이, 자가 조립 후공정 수율을 높이기 위해서는 상기 격벽의 두께가 작을 수록 유리하다.
정리하면, 상기 격벽의 두께가 증가할수록 자가 조립 수율은 향상될 수 있으나, 자가 조립 후공정 수율은 감소한다. 반면, 상기 격벽의 두께가 감소할수록 자가 조립 수율은 감소될 수 있으나, 자가 조립 후공정 수율은 향상된다.
본 발명은 격벽 두께를 감소시킴과 동시에 자가 조립 수율을 향상시킬 수 있는 조립 기판의 구조를 제공한다. 이하, 본 발명에 따른 조립 기판의 구조에 대하여 설명한다.
도 16 내지 18은 본 발명에 따른 조립 기판의 단면도이고, 도 19 내지 20은 본 발명에 따른 조립 기판을 상측에서 바라본 개념도이다.
본 발명에 따른 조립 기판은 상술한 베이스부(161a), 조립 전극들(161c), 유전체층(161b), 격벽(161e)을 포함할 수 있다. 이에 대한 설명은 상술한 설명으로 갈음한다.
한편, 본 발명에 따른 조립 기판은 베이스부 상에 형성되는 금속 차폐층을 포함한다. 상기 금속 차폐층은 조립 전극들(161c) 사이에서 형성되는 전기장을 차폐하기 위한 용도로 사용된다.
상기 금속 차폐층은 상기 조립 전극들(161c) 사이에 형성되는 전기장이 차폐되도록 상기 격벽과 오버랩되도록 배치된다.
상기 금속 차폐층은 Mo, Al, Ni, Cr 중 어느 하나로 이루어지거나, 상기 금속들의 합금으로 이루어질 수 있다. 다만, 이에 한정되지는 않는다.
상기 금속 차폐층의 두께는 별도로 한정하지 않지만, 상기 조립 전극에서 형성되는 전기장을 완전히 차폐시킬 수 있는 정도면 충분하다.
상기 금속 차폐층은 다양한 위치에 형성될 수 있다. 일 실시 예에 있어서, 도 16을 참조하면, 상기 금속 차폐층(500a)은 상기 격벽(161e)과 상기 유전체층(161b) 사이에 형성될 수 있다.
상기 금속 차폐층(500a)은 조립 전극에 의해 형성되는 전기장이 홈 내부에만 형성되도록 한다. 도 14에서 설명한 전기장(E1)과 비교할 때, 도 16에서 형성되는 자기장(E2)은 홈 내부에만 집중되는 것을 확인할 수 있다.
상기 금속 차폐층과 상기 조립 전극들 간에는 절연 상태가 유지되어야 한다. 상기 금속 차폐층과 상기 조립 전극들이 전기적으로 연결되는 경우, 상기 금속 차폐층이 차폐기능을 수행할 수 없게 된다. 이에, 상기 금속 차폐층과 상기 조립 전극들간의 절연 상태가 유지되도록, 상기 상기 금속 차폐층과 상기 조립 전극들 사이에는 적어도 한 종류의 절연 물질이 배치되어야 한다.
상기 금속 차폐층(500a)이 도 16과 같이 배치되는 경우, 상기 금속 차폐층(500a)과 상기 조립 전극들(161c) 사이에는 유전체층(161b)만 존재하게 된다. 상기 금속 차폐층(500a)과 상기 조립 전극들(161c) 사이의 절연 상태 유지를 위해, 상기 유전체층(161b)는 충분한 두께로 형성되어야 한다.
다른 일 실시 예에 있어서, 도 17을 참조하면, 상기 격벽(161e)은 상기 유전체층(161b)과 접하는 제1면 및 상기 제1면과 대향하는 제2면을 구비하고, 상기 금속 차폐층(500b)은 상기 제2면을 덮도록 배치될 수 있다. 상기 금속 차폐층(500b)은 상기 격벽(161e)의 상측 표면에 배치될 수 있다.
이 경우, 상기 금속 차폐층(500b)은 조립 기판의 내구성을 향상시킬 수 있다. 구체적으로, 조립 기판을 복수 회 자가 조립에 활용하는 경우, 외부 압력으로 인해 격벽이 파손될 수 있다. 상기 금속 차폐층(500b)이 격벽을 덮을 경우, 상기 금속 차폐층(500b)은 반복되는 자가 조립 시 외부 압력으로 인해 격벽(161e)이 파손되는 것을 방지할 수 있다.
도 17에 따른 구조에 따르면, 상기 금속 차폐층(500b)과 조립 전극(161c) 사이에는 두 종류의 절연층(격벽 및 유전체층)이 존재하기 때문에, 상기 금속 차폐층(500b)과 조립 전극(161c)은 절연상태를 유지한다.
상기 금속 차폐층(500b)은 조립 전극에 의해 형성되는 전기장이 홈 내부에만 형성되도록 한다. 도 14에서 설명한 전기장(E1)과 비교할 때, 도 17에서 형성되는 자기장(E3)은 홀 내부에만 집중되는 것을 확인할 수 있다.
다른 일 실시 예에 있어서, 도 18을 참조하면, 상기 격벽은 상기 유전체층 상에 형성되는 제1격벽(161e') 및 상기 제1격벽(161e') 상에 형성되는 제2격벽(161e'')을 포함하고, 상기 금속 차폐층(500c)은 상기 제1 및 제2격벽(161e' 및 161e'') 사이에 배치될 수 있다.
상기 제1 및 제2격벽(161e' 및 161e'') 각각은 금속 차폐층(500c)의 양면을 덮기 때문에, 자가 조립 시 금속 차폐층(500c)이 유체와 접촉하여 산화되는 것을 방지할 수 있다.
도 18에 따른 구조에 따르면, 상기 금속 차폐층(500c)과 조립 전극(161c) 사이에는 두 종류의 절연층(제2격벽 및 유전체층)이 존재하기 때문에, 상기 금속 차폐층(500c)과 조립 전극(161c)은 절연상태를 유지한다.
상기 금속 차폐층(500c)은 조립 전극에 의해 형성되는 전기장이 홈 내부에만 형성되도록 한다. 도 14에서 설명한 전기장(E1)과 비교할 때, 도 18에서 형성되는 자기장(E4)은 홀 내부에만 집중되는 것을 확인할 수 있다.
상술한 바와 같이, 금속 차폐층은 격벽의 하측, 격벽의 중간층 및 격벽의 상측 중 적어도 하나에 배치될 수 있다.
한편, 상기 금속 차폐층은 격벽, 조립 전극 및 베이스부의 다양한 영역과 오버랩되도록 배치될 수 있다.
상기 금속 차폐층은 상기 격벽(161e)의 전체 영역 중 홈이 형성되는 영역을 제외한 나머지 영역의 적어도 일부와 오버랩되도록 배치될 수 있다. 상기 금속 차폐층이 홈 내부에 형성될 경우, 자가 조립을 방해할 우려가 있기 때문에 상기 금속 차폐층은 홈 외부에 배치되는 것이 바람직하다.
한편, 상기 금속 차폐층은 상기 홈들의 테두리에 형성될 수 있다. 상기 반도체 발광소자가 상기 홈 내부에 안착된 상태에서 상기 홈 내측벽과 상기 반도체 발광소자 간에는 이격이 발생될 수 있다. 상기 이격 공간에는 불필요한 반도체 발광소자가 조립될 수 있다. 상기 홈들의 테두리에 배치되는 금속 차폐층은 상기 이격 공간 주변에 형성되는 전기장을 차폐시킴으로써, 상기 이격 공간으로 반도체 발광소자가 조립되는 것을 방지한다.
한편, 상기 금속 차폐층은 조립 전극들 사이를 덮도록 배치될 수 있다. 구체적으로, 상기 조립 전극들 사이에는 전기장이 강하게 형성된다. 상기 격벽에 구비되는 홈은 상기 조립 전극들 사이에 형성되어 상기 조립 전극이 반도체 발광소자들을 강하게 끌어 당길 수 있도록 한다. 한편, 상기 조립 전극들 사이 영역 중 상기 홈이 형성되지 않는 영역은 격벽으로 덮이게 된다. 상기 조립 전극들 사이 영역이 격벽들로 덮이더라도, 상기 영역에는 전기장이 강하게 형성되기 때문에 상기 영역으로 반도체 발광소자가 안착될 수 있다. 즉, 조립 전극과 인접한 격벽 표면에 반도체 발광소자가 오조립될 수 있다. 상기 금속 차폐층은 전기장이 강하게 형성되는 조립 전극들 사이들 덮도록 배치됨으로써, 격벽 표면에 반도체 발광소자가 오조립되는 현상을 방지한다.
구체적인 실시 예로, 도 19를 참조하면, 금속 차폐층(500d)은 조립 전극 사이 영역을 덮는 바 형태로 형성될 수 있다. 이 경우, 금속 차폐층(500d)의 일단은 격벽에 구비된 홈 테두리에 배치될 수 있다. 상기 금속 차폐층(500d)은 전기장(E5)이 홈 내부에만 형성될 수 있도록 한다.
다른 실시 예로, 도 20을 참조하면, 금속 차폐층(500e)은 상기 홈 테두리에 환 형상으로 형성될 수 있다. 상기 금속 차폐층(500e)은 전기장(E6)이 홈 내부에만 형성될 수 있도록 한다. 상기 금속 차폐층(500e)은 반도체 발광소자와 홈 내측벽 사이의 이격 공간 주변에 형성되는 전기장을 차폐시킴으로써, 상기 이격 공간으로 반도체 발광소자가 조립되는 것을 방지한다.
한편, 상기 조립 기판에 수직한 방향을 기준으로 상기 격벽의 두께와 상기 금속 차폐층의 두께의 총 합은 상기 홈 내부에 안착되는 반도체 발광소자의 두께보다 작은 것이 바람직하다. 반도체 발광소자가 홈 내부에 안착된 상태에서 반도체 발광소자의 일부는 외부로 노출되어야 한다. 도 10a 내지 10c에서 설명한 방식으로 조립 기판에 안착된 반도체 발광소자들을 전사기판으로 전사시킬 경우, 반도체 발광소자의 일부를 홈 외부로 노출시킴으로써, 전사 기판에 의한 압력이 반도체 발광소자에 집중되도록 할 수 있다.
상술한 바와 같이, 본 발명에 따른 조립 기판은 불필요한 위치의 전기장을 완전히 차폐시키는 금속 차폐층을 구비하기 때문에 격벽의 두께가 두꺼워질 필요가 없다. 이를 통해, 본 발명은 자가 조립 후공정시 반도체 발광소자가 조립 기판으로부터 원활하게 이탈할 수 있도록 한다.

Claims (20)

  1. 전기장 및 자기장을 이용하여 반도체 발광소자들을 조립 기판의 기 설정된 위치로 안착 시키는, 디스플레이 장치의 제조 방법에 사용되는 조립 기판에 있어서,
    상기 조립 기판은,
    베이스부;
    일 방향으로 연장 형성되고, 상기 베이스부 상에 배치되는 복수의 조립 전극들;
    상기 조립 전극들을 덮도록 상기 베이스부에 적층되는 유전체층;
    반도체 발광소자들을 기 설정된 위치로 가이드하는 복수의 홈을 구비하고, 상기 베이스부 상에 형성되는 격벽; 및
    상기 베이스부 상에 형성되는 금속 차폐층을 포함하고,
    상기 금속 차폐층은,
    상기 조립 전극들 사이에 형성되는 전기장이 차폐되도록 상기 격벽과 오버랩 되는 것을 특징으로 하는 조립 기판.
  2. 제1항에 있어서,
    상기 금속 차폐층은,
    상기 격벽의 전체 영역 중 상기 복수의 홈이 형성되는 영역을 제외한 나머지 영역의 적어도 일부와 오버랩 되도록 배치되는 것을 특징으로 하는 조립 기판.
  3. 제2항에 있어서,
    상기 금속 차폐층은,
    상기 복수의 홈의 테두리에 형성되는 것을 특징으로 하는 조립 기판.
  4. 제2항에 있어서,
    상기 금속 차폐층은,
    상기 조립 전극들 사이를 덮도록 형성되는 것을 특징으로 하는 조립 기판.
  5. 제1항에 있어서,
    상기 금속 차폐층은,
    상기 격벽과 상기 유전체층 사이에 형성되는 것을 특징으로 하는 조립 기판.
  6. 제1항에 있어서,
    상기 격벽은,
    상기 유전체층 상에 형성되는 제1격벽; 및
    상기 제1격벽 상에 형성되는 제2격벽을 포함하고,
    상기 금속 차폐층은 상기 제1 및 제2격벽 사이에 배치되는 것을 특징으로 하는 조립 기판.
  7. 제1항에 있어서,
    상기 격벽은,
    상기 유전체층과 접하는 제1면; 및
    상기 제1면과 대향하는 제2면을 구비하고,
    상기 금속 차폐층은 상기 제2면을 덮도록 배치되는 것을 특징으로 하는 조립 기판.
  8. 제1항에 있어서,
    상기 조립 기판에 수직한 방향을 기준으로,
    상기 격벽의 두께와 상기 금속 차폐층의 두께의 총 합은 상기 홈 내부에 안착되는 반도체 발광소자의 두께보다 작은 것을 특징으로 하는 조립 기판.
  9. 제1항에 있어서,
    상기 금속 차폐층과 상기 조립 전극들간의 절연 상태가 유지되도록, 상기 상기 금속 차폐층과 상기 조립 전극들 사이에는 적어도 한 종류의 절연 물질이 배치되는 것을 특징으로 하는 조립 기판.
  10. 복수의 조립 전극들을 구비하는 조립 기판을 조립위치로 이송하고, 반도체 발광소자들을 유체 챔버에 투입하는 단계;
    상기 유체 챔버 내에서 상기 반도체 발광소자들이 일방향을 따라 이동하도록, 상기 반도체 발광소자들에 자기력을 가하는 단계;
    상기 반도체 발광소자들이 일 방향을 따라 이동하는 중 상기 조립 전극들 사이에 전기장을 형성되는 전기장에 의하여 상기 반도체 발광소자들이 상기 기 설정된 위치로 유도되도록, 상기 조립 전극들 각각에 전압을 인가하는 단계; 및
    상기 조립 기판 상에 안착된 반도체 발광소자들을 배선 기판으로 전사하는 단계를 포함하고,
    상기 기 설정된 위치를 제외한 영역에 전기장이 형성되는 것을 방지하도록, 상기 조립 기판에는 전기장을 차폐하도록 이루어지는 금속 차폐층이 배치되는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  11. 제10항에 있어서,
    상기 조립 기판 상에 안착된 반도체 발광소자들을 배선 기판으로 전사하는 단계는,
    상기 조립 기판에 전사 기판을 압착시켜, 상기 반도체 발광소자들을 상기 조립 기판에서 상기 전사 기판으로 전사시키는 단계; 및
    상기 전사 기판을 상기 배선 기판에 압착시켜, 반도체 발광소자들을 상기 전사 기판에서 상기 배선 기판으로 전사시키는 단계를 포함하는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 전사 기판은 복수의 돌기부를 포함하고,
    상기 반도체 발광소자들을 상기 조립 기판에서 상기 전사 기판으로 전사시키는 단계는,
    상기 돌기부와 상기 반도체 발광소자들이 서로 오버랩되도록, 상기 조립 기판과 상기 전사 기판을 얼라인 시킨 후, 수행되는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  13. 제10항에 있어서,
    상기 조립 기판은 상기 반도체 발광소자들을 기 설정된 위치로 유도하는 복수의 홈을 구비하는 격벽을 포함하고,
    상기 금속 차폐층은 상기 격벽과 오버랩 되도록 배치되는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  14. 제13항에 있어서,
    상기 금속 차폐층은,
    상기 격벽의 전체 영역 중 상기 복수의 홈이 형성되는 영역을 제외한 나머지 영역의 적어도 일부와 오버랩 되도록 배치되는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  15. 제14항에 있어서,
    상기 금속 차폐층은,
    상기 복수의 홈 각각의 테두리에 형성되는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  16. 제14항에 있어서,
    상기 조립 기판에 수직한 방향을 기준으로,
    상기 격벽의 두께와 상기 금속 차폐층의 두께의 총 합은 상기 홈 내부에 안착되는 반도체 발광소자의 두께보다 작은 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  17. 제10항에 있어서,
    상기 조립 기판은 제1색을 발광하는 반도체 발광소자들이 안착되는 제1조립 기판 및 상기 제1색과 다른 제2색을 발광하는 반도체 발광소자들이 안착되는 제2조립 기판을 포함하고,
    상기 조립 기판 상에 안착된 반도체 발광소자들을 배선 기판으로 전사하는 단계는,
    상기 제1조립기판에 안착된 제1색을 발광하는 반도체 발광소자들을 상기 배선 기판으로 전사하는 단계; 및
    상기 제2조립기판에 안착된 제2색을 발광하는 반도체 발광소자들을 상기 배선 기판으로 전사하는 단계를 포함하는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  18. 제17항에 있어서,
    상기 조립 기판 상에 안착된 반도체 발광소자들을 배선 기판으로 전사하는 단계는,
    상기 제1조립 기판에 전사 기판을 압착시켜, 상기 제1색을 발광하는 반도체 발광소자들을 상기 제1조립 기판에서 상기 전사 기판으로 전사시키는 단계;
    상기 제2조립 기판에 상기 전사 기판을 압착시켜, 상기 제2색을 발광하는 반도체 발광소자들을 상기 제2조립 기판에서 상기 전사 기판으로 전사시키는 단계; 및
    상기 전사 기판을 상기 배선 기판에 압착시켜, 상기 제1 및 제2색을 발광하는 반도체 발광소자들을 상기 전사 기판에서 상기 배선 기판으로 전사시키는 단계를 포함하는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  19. 제17항에 있어서,
    상기 조립 기판 상에 안착된 반도체 발광소자들을 배선 기판으로 전사하는 단계는,
    상기 제1조립 기판에 제1전사 기판을 압착시켜, 상기 제1색을 발광하는 반도체 발광소자들을 상기 제1조립 기판에서 상기 제1전사 기판으로 전사시키는 단계;
    상기 제2조립 기판에 제2전사 기판을 압착시켜, 상기 제2색을 발광하는 반도체 발광소자들을 상기 제2조립 기판에서 상기 제2전사 기판으로 전사시키는 단계; 및
    상기 제1 및 제2전사 기판 각각을 상기 배선 기판에 압착시켜, 상기 제1 및 제2색을 발광하는 반도체 발광소자들을 상기 제1 및 제2전사 기판 각각에서 상기 배선 기판으로 전사시키는 단계를 포함하는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  20. 제11항에 있어서,
    상기 전사 기판은 PDMS 기판인 것을 특징으로 하는 디스플레이 장치의 제조 방법.
KR1020190068834A 2019-06-11 2019-06-11 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판 Active KR102746623B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190068834A KR102746623B1 (ko) 2019-06-11 2019-06-11 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
PCT/KR2020/002304 WO2020251136A1 (en) 2019-06-11 2020-02-18 Method for manufacturing display device and substrate for manufacturing display device
EP20823237.1A EP3984066A4 (en) 2019-06-11 2020-02-18 METHOD FOR MAKING A DISPLAY DEVICE AND SUBSTRATE FOR MAKING A DISPLAY DEVICE
US16/834,315 US11211366B2 (en) 2019-06-11 2020-03-30 Method for manufacturing display device and substrate for manufacturing display device
US17/530,155 US11798921B2 (en) 2019-06-11 2021-11-18 Method for manufacturing display device and substrate for manufacturing display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190068834A KR102746623B1 (ko) 2019-06-11 2019-06-11 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판

Publications (2)

Publication Number Publication Date
KR20200026673A true KR20200026673A (ko) 2020-03-11
KR102746623B1 KR102746623B1 (ko) 2024-12-27

Family

ID=69810033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190068834A Active KR102746623B1 (ko) 2019-06-11 2019-06-11 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판

Country Status (4)

Country Link
US (2) US11211366B2 (ko)
EP (1) EP3984066A4 (ko)
KR (1) KR102746623B1 (ko)
WO (1) WO2020251136A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230142979A (ko) * 2022-04-04 2023-10-11 고려대학교 산학협력단 정렬 도선을 포함하는 led칩 정렬 기판, 이를 포함하는 led칩 수직 정렬 어셈블리, 및 이를 이용하는 led칩 수직 정렬 방법
US12324290B2 (en) 2021-09-30 2025-06-03 Lg Electronics Inc. Display device
US12568855B2 (en) 2020-10-19 2026-03-03 Samsung Electronics Co., Ltd. Display module

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102746623B1 (ko) * 2019-06-11 2024-12-27 엘지전자 주식회사 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
CN110379760B (zh) * 2019-07-05 2021-04-02 深超光电（深圳）有限公司 发光元件的转移方法、显示面板及其制备方法、基板
WO2021084783A1 (ja) * 2019-10-31 2021-05-06 アルディーテック株式会社 半導体チップ集積装置の製造方法、半導体チップ集積装置、半導体チップ集積装置集合体、半導体チップインクおよび半導体チップインク吐出装置
JP7525878B2 (ja) * 2020-06-17 2024-07-31 東北マイクロテック株式会社 積層型半導体装置及びこれに用いる搭載部品、基体及びバンプ接続体
KR20240122809A (ko) * 2021-12-09 2024-08-13 엘지전자 주식회사 반도체 발광소자 디스플레이 장치의 조립기판 구조 및 이를 포함하는 디스플레이 장치
CN114447185B (zh) * 2022-01-25 2023-10-17 Tcl华星光电技术有限公司 Micro LED灯及其转移装置、喷洒式巨量转移方法
CN116936438A (zh) * 2022-03-30 2023-10-24 深超光电（深圳）有限公司 巨量转移系统和巨量转移方法
CN117153962B (zh) * 2023-11-01 2024-01-23 季华实验室 发光二极管的转移方法、装置以及阵列基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120130751A (ko) * 2009-12-22 2012-12-03 큐나노에이비 나노와이어 구조체를 제조하는 방법
KR20170091805A (ko) * 2016-01-14 2017-08-10 피에스아이 주식회사 초소형 led 전극어셈블리 및 이의 제조방법
US20190148213A1 (en) * 2017-11-13 2019-05-16 Au Optronics Corporation Transfer device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355577A (en) * 1992-06-23 1994-10-18 Cohn Michael B Method and apparatus for the assembly of microfabricated devices
DE10084793T1 (de) * 2000-05-22 2002-09-05 Mitsubishi Electric Corp Elektrische Entladungsbearbeitungsvorrichtung, die einen Linearmotorantrieb verwendet
US6888178B2 (en) * 2002-01-24 2005-05-03 Massachusetts Institute Of Technology Method and system for magnetically assisted statistical assembly of wafers
JP3978189B2 (ja) * 2004-01-23 2007-09-19 松下電器産業株式会社 半導体装置の製造方法及びその製造装置
US7943052B2 (en) * 2005-07-05 2011-05-17 National Taiwan University Method for self-assembling microstructures
US7926176B2 (en) * 2005-10-19 2011-04-19 General Electric Company Methods for magnetically directed self assembly
CN102971873B (zh) * 2010-07-14 2016-10-26 夏普株式会社 微小物体的配置方法、排列装置、照明装置以及显示装置
JP2013004792A (ja) * 2011-06-17 2013-01-07 Sharp Corp 発光装置および自発光ディスプレイ装置、並びに、上記発光装置を備えた照明装置およびバックライト
TWI440059B (zh) * 2012-05-10 2014-06-01 財團法人工業技術研究院 自組裝設備、使元件自組裝的方法以及熱電元件組裝方法
US10418527B2 (en) * 2014-10-31 2019-09-17 eLux, Inc. System and method for the fluidic assembly of emissive displays
US9825202B2 (en) 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
US10535640B2 (en) * 2014-10-31 2020-01-14 eLux Inc. System and method for the fluidic assembly of micro-LEDs utilizing negative pressure
US10242977B2 (en) * 2014-10-31 2019-03-26 eLux, Inc. Fluid-suspended microcomponent harvest, distribution, and reclamation
JPWO2016129109A1 (ja) * 2015-02-13 2017-11-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN106571371B (zh) * 2015-10-09 2019-08-09 群创光电股份有限公司 阵列基板及其应用装置与组装方法
TWI590433B (zh) * 2015-10-12 2017-07-01 財團法人工業技術研究院 發光元件以及顯示器的製作方法
US9711443B2 (en) * 2015-11-14 2017-07-18 Intel Corporation Magnetic alignment for flip chip microelectronic devices
TWI785052B (zh) * 2017-06-01 2022-12-01 美商康寧公司 包括穿透孔洞貫孔的組件基板及其製作方法
KR102746623B1 (ko) * 2019-06-11 2024-12-27 엘지전자 주식회사 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120130751A (ko) * 2009-12-22 2012-12-03 큐나노에이비 나노와이어 구조체를 제조하는 방법
KR20170091805A (ko) * 2016-01-14 2017-08-10 피에스아이 주식회사 초소형 led 전극어셈블리 및 이의 제조방법
US20190148213A1 (en) * 2017-11-13 2019-05-16 Au Optronics Corporation Transfer device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12568855B2 (en) 2020-10-19 2026-03-03 Samsung Electronics Co., Ltd. Display module
US12324290B2 (en) 2021-09-30 2025-06-03 Lg Electronics Inc. Display device
KR20230142979A (ko) * 2022-04-04 2023-10-11 고려대학교 산학협력단 정렬 도선을 포함하는 led칩 정렬 기판, 이를 포함하는 led칩 수직 정렬 어셈블리, 및 이를 이용하는 led칩 수직 정렬 방법

Also Published As

Publication number Publication date
US20220077122A1 (en) 2022-03-10
WO2020251136A1 (en) 2020-12-17
KR102746623B1 (ko) 2024-12-27
US20200395345A1 (en) 2020-12-17
US11798921B2 (en) 2023-10-24
EP3984066A1 (en) 2022-04-20
US11211366B2 (en) 2021-12-28
EP3984066A4 (en) 2023-06-14

Similar Documents

Publication Publication Date Title
US12444637B2 (en) Substrate for manufacturing display device and a manufacturing method using the same
KR102173349B1 (ko) 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법
CN113228288B (zh) 使用半导体发光器件的显示装置及其制造方法
EP3989283B1 (en) Substrate for manufacturing display device and method for manufacturing display device
KR102746623B1 (ko) 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
EP4095906A1 (en) Display apparatus using semiconductor light-emitting device
KR20200026775A (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200023316A (ko) 반도체 발광소자를 이용한 디스플레이 장치
US12034107B2 (en) Substrate for manufacturing display device and method for manufacturing display device
EP4030481B1 (en) Display device using semiconductor light-emitting diode
KR102221470B1 (ko) 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
KR20190122113A (ko) 반도체 발광소자의 자가조립 장치 및 방법
KR20200026683A (ko) 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
KR20190122117A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200021966A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20200014867A (ko) 반도체 발광소자의 자가조립 장치 및 방법
US12080689B2 (en) Display device using semiconductor light-emitting elements and manufacturing method therefor
KR20200024177A (ko) 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
KR20200026678A (ko) 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법
KR102791690B1 (ko) 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
EP4075508A1 (en) Display device using semiconductor light emitting element, and method for manufacturing same
KR20230011974A (ko) 디스플레이 장치 제조용 기판 및 이를 이용한 디스플레이 장치의 제조방법
KR20200023327A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US12512443B2 (en) Display device manufacturing substrate, and method for manufacturing display device by using same
KR20200021484A (ko) 디스플레이 장치 제조용 기판 및 이의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

G15R Request for early publication
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000