KR20200029008A - 포토리소그래피 마스크의 정렬 방법 및 반도체 재료의 웨이퍼에서 집적 회로를 제조하기 위한 대응 공정 방법 - Google Patents
포토리소그래피 마스크의 정렬 방법 및 반도체 재료의 웨이퍼에서 집적 회로를 제조하기 위한 대응 공정 방법 Download PDFInfo
- Publication number
- KR20200029008A KR20200029008A KR1020207004215A KR20207004215A KR20200029008A KR 20200029008 A KR20200029008 A KR 20200029008A KR 1020207004215 A KR1020207004215 A KR 1020207004215A KR 20207004215 A KR20207004215 A KR 20207004215A KR 20200029008 A KR20200029008 A KR 20200029008A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- field
- mask
- alignment
- masks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70475—Stitching, i.e. connecting image fields to produce a device field, the field occupied by a device such as a memory chip, processor chip, CCD, flat panel display
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
도 1a는 포토리소그래피 공정을 위한 공지된 필드 마스크의 개략도이다.
도 1b는 2개의 공지된 필드 마스크의 스티칭의 개략도이다.
도 1c는 복수의 공지된 필드 마스크의 스티칭의 개략도이다.
도 2는 추가로 공지된 필드 마스크의 개략도이다.
도 3a 및 3b는 필드 마스크의 스티칭에서의 정렬 에러에 관한 개략도이다.
도 4는 본 발명의 제1 실시예에 따른 필드 마스크 정렬 구조의 개략도이다.
도 5 및 6은 도 4의 정렬 구조를 통한 2개의 필드 마스크의 스티칭의 개략도이다.
도 7 및 8은 도 4의 정렬 구조를 통해, 웨이퍼에서 다이를 제조하기 위한 복수의 필드 마스크의 스티칭에 관한 개략도이다.
도 9는 본 발명의 제2 실시예에 따른 필드 마스크 정렬 구조의 개략도이다.
도 10은 도 9의 정렬 구조를 통해, 웨이퍼에서 다이를 제조하기 위한 복수의 필드 마스크의 스티칭에 관한 개략도이다.
도 11은 도 9의 정렬 구조를 통해, 상이한 크기의 필드 마스크의 스티칭에 관한 개략도이다.
도 12는 도 9의 정렬 구조를 통해, 웨이퍼에서 다이를 제조하기 위한 복수의 필드 마스크의 스티칭에 관한 추가 개략도이다.
도 13은 웨이퍼를 처리하기 위한 포토리소그래피 시스템의 개략적인 블록도이다.
Claims (19)
- 반도체 재료 웨이퍼(20)에서 집적 회로의 제조 공정을 위한 포토 마스크 정렬 방법으로서,
제1 레벨에서, 단일 포토리소그래피 프로세스에 의해, 상기 웨이퍼(20) 상의 적어도 하나의 정렬 구조(10; 10')를 정의하는 단계 - 상기 정렬 구조(10; 10')는 적어도 제1(4a) 및 제2(4b) 기준 마크를 포함함 -;
상기 제1 레벨보다 높은 상위 레벨에서, 상기 적어도 하나의 제1 기준 마크 (4a)에 대해 제1 필드 마스크(11a)를 정렬하는 단계; 및
상기 제1 필드 마스크 및 제2 필드 마스크(11a, 11b)가 상호 중첩없이 제1 결합 방향으로 서로 인접한 웨이퍼(20) 상에 배열되도록, 상기 적어도 하나의 제2 기준 마크(4b)와 관련하여, 상기 웨이퍼(20) 내의 각각의 다이(22) 내부에서 상기 집적 회로의 포토리소그래피 형성을 위해, 상기 제1 필드 마스크(11a)와 함께 사용되는 상기 제2 필드 마스크(11b)를 정렬하는 단계를 포함하는, 방법.
- 제1항에 있어서,
상기 웨이퍼(20)는 수평면(xy)에서 주 연장부를 가지고,
상기 정렬 구조(10; 10')는 상기 수평면(xy)에서 상기 제1(11a) 및 제2(11b) 필드 마스크의 각각에 의해 정의된 프린팅 필드보다 작은 연장 영역을 가지는, 방법.
- 제1항 또는 제2항에 있어서,
상기 웨이퍼(20)는 수평면(xy)에서 주 연장부를 가지고, 상기 정렬 구조(10; 10')는 상기 수평면(xy)의 제1(x) 및 제2(y) 방향을 따라 상기 제1(4a) 및 제2(4b) 기준 마크와 쌍으로 정렬된 제3(4c) 및 제4(4d) 기준 마크를 더 포함하고, 상기 제1(4a), 제2(4b), 제3(4c) 및 제4(4d) 기준 마크는 상기 단일 포토리소그래피 공정에 의해 상기 웨이퍼(20) 상에 인쇄되는, 방법.
- 제3항에 있어서,
제1 필드 마스크(11a)를 정렬하는 단계는, 상기 제1(4a) 및 제3(4c) 기준 마크에 대해 상기 제1 필드 마스크(11a)를 정렬하는 단계를 포함하고,
상기 제2 필드 마스크(11b)를 정렬하는 단계는, 상기 제2(4b) 및 제4(4d) 기준 마크에 대해 상기 제2 필드 마스크(11b)를 정렬하는 단계를 포함하는, 방법.
- 제4항에 있어서,
상기 기준 구조(10)는, 상기 제 1 및 제 2 필드 마스크(11a, 11b)에 의해 취해지도록 설계된 위치에 대해, 제1 결합 방향을 따라 중심 위치에서 상기 웨이퍼(20) 상에 배열되고, 서로 인접하게 스티칭되는, 방법.
- 제4항에 또는 제5항에 있어서,
상기 기준 구조(10)는, 상기 제1 및 제2 필드 마스크(11a, 11b)에 대응하는 크기와 동일한 상기 제1(x) 및 제2(y) 방향 사이의 하나를 따르는 크기 및 상기 제1 및 제2 필드 마스크(11, 11b)에 대응하는 크기보다 작은 상기 제1(x) 및 제2(y) 방향 사이의 다른 하나를 따르는 크기를 가지는, 방법.
- 제3항에 있어서,
상기 제1 레벨보다 높은 상기 상위 레벨에서, 상기 제1 및 제3 필드 마스크(11a, 11c)가 상호 오버레이 영역 없이, 제2 결합 방향에서 서로 인접한 상기 웨이퍼(20) 상에 배열되도록, 상기 제3 기준 마크(4c)에 대해 제3 필드 마스크(11c)를 정렬하는 단계를 더 포함하고,
상기 제3 필드 마스크(11c)는 상기 웨이퍼(20)에서 각각의 다이(22) 내부에서 상기 집적 회로의 포토리소그래피 형성을 위해 상기 제1 및 제2 필드 마스크(11a, 11b)와 함께 사용되는, 방법.
- 제7항에 있어서,
상기 제1 레벨보다 높은 상기 상위 레벨에서, 상기 제2 및 제4 필드 마스크(11b, 11d)가 상호 오버레이 영역 없이, 상기 제2 결합 방향에서 서로 인접한 상기 웨이퍼(20) 상에 배열되도록, 상기 제4 기준 마크(4d)에 대해 제4 필드 마스크(11d)를 정렬하는 단계를 더 포함하고,
상기 제4 필드 마스크(11c)는 상기 웨이퍼(20)에서 각각의 다이(22) 내부에서 상기 집적 회로의 포토리소그래피 형성을 위해 상기 제1, 제2 및 제3 필드 마스크(11a, 11b, 11c)와 함께 사용되는, 방법.
- 제8항에 있어서,
상기 기준 구조(10')는, 상기 제1, 제2, 제3 및 제4 필드 마스크(11a, 11b, 11c, 11d)에 의해 취해지도록 설계된 위치에 대한 중심 위치에서 상기 제1, 제2, 제3 및 제4 필드 마스크(11a, 11b, 11c, 11d)의 공통 코너에 상기 웨이퍼(20) 상에 배열되고, 서로 인접하게 스티칭되는, 방법.
- 제7항 내지 제9항 중 어느 한 항에 있어서,
상기 기준 구조(10')는, 상기 제1 및 제2 필드 마스크(11a, 11b)에 대응하는 크기보다 작은 상기 제1(x) 및 제2(y) 방향에 따른 각각의 크기를 가지는, 방법.
- 제1항 내지 제10항 중 어느 한 항에 있어서,
상기 제1 레벨에서 정의하는 단계는, 상기 웨이퍼(20) 상에 복수의 정렬 구조(10; 10')를 정의하는 단계를 포함하고,
상기 복수의 정렬구조(10; 10') 각각은 상기 제1 및 제2 결합 방향을 따라 상기 웨이퍼(20) 상의 그리드에 배열되고 각각의 제1 및 제2 기준 마크(4)를 포함하고, 각각의 정렬 구조는 각각의 단일 포토리소그래피 공정에 의해 정의되는, 방법.
- 제11항에 있어서,
상기 제1 및 제2 결합 방향에 따른 상기 정렬 구조(10; 10') 사이의 거리는 상기 필드 마스크(11a, 11b)에 대응하는 크기를 정의하는, 방법.
- 제12항에 있어서,
상기 필드 마스크(11a, 11b)의 크기는 서로 다르고, 상기 필드 마스크(11a, 11b) 중 하나 이상에 대해 다른, 방법.
- 제11항 내지 제13항 중 어느 한 항에 있어서,
상기 웨이퍼(20) 상에 복수의 정렬 구조(10; 10')를 정의하는 단계는,
광학 포토리소그래피 기계(32)에 의해 단일 포토리소그래피 공정 및 단일 마스크를 통해 상기 웨이퍼(20)의 영역 상에 정렬 구조(10; 10')를 프린팅하는 단계; 및 상기 프린팅 단계를 반복하기 전에 상기 웨이퍼(20)의 다른 영역 상에 포토마스크를 정렬하기 위해, 상기 광학 포토리소그래피 기계(32)에 대한 상기 웨이퍼(20)의 상대 위치를 변경하는 단계를 되풀이하여 반복하는 동작을 포함하는, 방법.
- 제1항 내지 제14항 중 어느 한 항에 있어서,
상기 기준 마크(4) 각각은 복수의 기준 요소(4')를 포함하고,
상기 복수의 기준 요소(4') 각각은, 하위 레벨에 대해 상기 제1 기준보다 높은 상위 레벨에서 각각의 포토리소그래피 공정의 정렬을 위한 것인, 방법.
- 제1항 내지 제15항 중 어느 한 항에 있어서,
상기 적어도 하나의 제1 기준 마크(4a)에 대해 상기 제1 필드 마스크(11a)를 정렬하고, 상기 적어도 하나의 제2 기준 마크(4b)에 대해 상기 제2 필드 마스크(11b)를 정렬하는 단계는:
상기 웨이퍼(20) 상의 상기 제1 및 제2 기준 마크의 위치를 광학적으로 검출하는 단계; 및
상기 웨이퍼(20) 상의 상기 제1 및 제2 기준 마크 각각의 검출된 위치에 대해 상기 제1 및 제2 필드 마스크 각각을 정렬하는 단계를 포함하는, 방법.
- 반도체 재료 웨이퍼(20)의 다이(22)에서 집적 회로를 제조하기 위한 공정 방법에 있어서,
제1항 내지 제16항 중 어느 한 항에 따른 방법에 의해 적어도 하나의 제1 필드 마스크(11a) 및 제2 필드 마스크(11b)를 정렬하는 단계를 포함하는, 공정 방법.
- 제17항에 있어서,
상기 제1 및 제2 필드 마스크(11a, 11b)의 스티칭에 의해 공동으로 정의된 상기 웨이퍼(20)의 영역에서 상기 집적 회로의 처리 단계를 수행하는 단계를 더 포함하고,
상기 처리 단계는, 상기 웨이퍼(20)를 코팅하는 포토 레지스트 층의 상기 제1 및 제2 필드 마스크(11a, 11b)를 통한 노출 및 상기 노출된 포토 레지스트 층을 통한 상기 웨이퍼의 처리를 포함하는, 공정 방법.
- 광학 포토리소그래피 시스템(30)에 있어서,
반도체 재료 웨이퍼(20)에 대해 포토리소그래피 절차를 수행하도록 설계되고, 광학 프로젝터(33) 및 제1항 내지 제 16항 중 어느 한 항에 따른 정렬 방법에 따라 상기 광학 프로젝터(33)를 제어하도록 구성된 제어 유닛(34)이 제공되는 광학 포토리소그래피 기계(32)를 포함하는, 시스템.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT102017000079201A IT201700079201A1 (it) | 2017-07-13 | 2017-07-13 | Metodo di allineamento di maschere fotolitografiche e relativo procedimento di fabbricazione di circuiti integrati in una fetta di materiale semiconduttore |
| IT102017000079201 | 2017-07-13 | ||
| PCT/IB2018/055208 WO2019012499A1 (en) | 2017-07-13 | 2018-07-13 | METHOD FOR ALIGNING PHOTOLITHOGRAPHIC MASKS AND CORRESPONDING METHOD FOR MANUFACTURING INTEGRATED CIRCUITS IN A SEMICONDUCTOR MATERIAL WAFER |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200029008A true KR20200029008A (ko) | 2020-03-17 |
| KR102633183B1 KR102633183B1 (ko) | 2024-02-01 |
Family
ID=60202369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020207004215A Active KR102633183B1 (ko) | 2017-07-13 | 2018-07-13 | 포토리소그래피 마스크의 정렬 방법 및 반도체 재료의 웨이퍼에서 집적 회로를 제조하기 위한 대응 공정 방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US10895809B2 (ko) |
| EP (1) | EP3652588B1 (ko) |
| JP (1) | JP7249994B2 (ko) |
| KR (1) | KR102633183B1 (ko) |
| CN (1) | CN110892331B (ko) |
| IT (1) | IT201700079201A1 (ko) |
| WO (1) | WO2019012499A1 (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102020126211A1 (de) * | 2020-05-28 | 2021-12-02 | Taiwan Semiconductor Manufacturing Co. Ltd. | Photolithographie-Ausrichtungsprozess für gebondete Wafer |
| KR102937512B1 (ko) | 2020-09-29 | 2026-03-12 | 삼성전자주식회사 | 극자외선(euv) 포토마스크 및 이를 이용한 반도체 장치 제조 방법 |
| CN114695087B (zh) * | 2020-12-30 | 2024-05-24 | 科磊股份有限公司 | 一种制造集成电路的方法和系统 |
| CN113219797B (zh) * | 2021-03-25 | 2023-11-17 | 北海惠科半导体科技有限公司 | 晶圆半导体产品及其制作方法 |
| CN113219799B (zh) * | 2021-03-25 | 2024-03-19 | 北海惠科半导体科技有限公司 | 晶圆半导体产品、掩膜版以及光刻机 |
| TWI779874B (zh) * | 2021-10-12 | 2022-10-01 | 鴻海精密工業股份有限公司 | 光刻量測機及其操作方法 |
| CN114089608B (zh) * | 2021-11-30 | 2024-01-23 | 上海华力集成电路制造有限公司 | 拼接工艺中的修正方法 |
| US12094100B2 (en) * | 2022-03-03 | 2024-09-17 | Kla Corporation | Measurement of stitching error using split targets |
| CN116841127B (zh) * | 2022-03-25 | 2026-04-21 | 京东方科技集团股份有限公司 | 阵列基板及液晶面板 |
| KR20250107850A (ko) * | 2022-11-02 | 2025-07-14 | 디지토 테크놀로지스 인크. | 반도체 다이에 고유 식별자를 임프린팅하기 위한 방법 및 시스템 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08330204A (ja) * | 1995-05-29 | 1996-12-13 | Nikon Corp | 露光方法 |
| JP2002229215A (ja) * | 2001-01-30 | 2002-08-14 | Nikon Corp | 露光方法及び露光装置 |
| JP2003249640A (ja) * | 2002-02-22 | 2003-09-05 | Sony Corp | 固体撮像素子の製造方法 |
| JP2009003074A (ja) * | 2007-06-20 | 2009-01-08 | Mitsubishi Electric Corp | 露光方法およびイメージセンサの製造方法 |
| JP2013033870A (ja) * | 2011-08-02 | 2013-02-14 | Canon Inc | 半導体デバイスおよびその製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3198310B2 (ja) * | 1993-01-06 | 2001-08-13 | 株式会社ニコン | 露光方法及び装置 |
| JP3706951B2 (ja) * | 1995-06-26 | 2005-10-19 | 株式会社ニコン | 露光装置 |
| US6455211B1 (en) * | 1998-02-09 | 2002-09-24 | Canon Kabushiki Kaisha | Pattern transfer method and apparatus, and device manufacturing method |
| JP2003248329A (ja) | 2002-02-26 | 2003-09-05 | Canon Inc | 半導体装置及びその製造方法 |
| SG123589A1 (en) * | 2002-12-19 | 2006-07-26 | Asml Netherlands Bv | A lithographic projection mask, a device manufacturing method using a lithographic projection mask and a device manufactured thereby |
| US7879514B2 (en) * | 2006-08-04 | 2011-02-01 | Asml Netherlands B.V. | Lithographic method and patterning device |
| US8440372B2 (en) * | 2011-02-03 | 2013-05-14 | Micrel, Inc. | Single field zero mask for increased alignment accuracy in field stitching |
| US9703214B2 (en) * | 2013-07-19 | 2017-07-11 | Canon Kabushiki Kaisha | Lithography apparatus, lithography method, and article manufacturing method |
| JP6271922B2 (ja) * | 2013-09-10 | 2018-01-31 | キヤノン株式会社 | 位置を求める方法、露光方法、露光装置、および物品の製造方法 |
| CN104808451B (zh) * | 2015-05-15 | 2017-07-18 | 合肥京东方光电科技有限公司 | 一种对位曝光方法 |
-
2017
- 2017-07-13 IT IT102017000079201A patent/IT201700079201A1/it unknown
-
2018
- 2018-07-13 EP EP18747019.0A patent/EP3652588B1/en active Active
- 2018-07-13 KR KR1020207004215A patent/KR102633183B1/ko active Active
- 2018-07-13 WO PCT/IB2018/055208 patent/WO2019012499A1/en not_active Ceased
- 2018-07-13 JP JP2020501339A patent/JP7249994B2/ja active Active
- 2018-07-13 CN CN201880046713.8A patent/CN110892331B/zh active Active
- 2018-07-13 US US16/630,129 patent/US10895809B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08330204A (ja) * | 1995-05-29 | 1996-12-13 | Nikon Corp | 露光方法 |
| JP2002229215A (ja) * | 2001-01-30 | 2002-08-14 | Nikon Corp | 露光方法及び露光装置 |
| JP2003249640A (ja) * | 2002-02-22 | 2003-09-05 | Sony Corp | 固体撮像素子の製造方法 |
| JP2009003074A (ja) * | 2007-06-20 | 2009-01-08 | Mitsubishi Electric Corp | 露光方法およびイメージセンサの製造方法 |
| JP2013033870A (ja) * | 2011-08-02 | 2013-02-14 | Canon Inc | 半導体デバイスおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110892331B (zh) | 2022-11-01 |
| KR102633183B1 (ko) | 2024-02-01 |
| US20200166853A1 (en) | 2020-05-28 |
| IT201700079201A1 (it) | 2019-01-13 |
| EP3652588A1 (en) | 2020-05-20 |
| WO2019012499A1 (en) | 2019-01-17 |
| CN110892331A (zh) | 2020-03-17 |
| WO2019012499A8 (en) | 2019-04-04 |
| JP2020527254A (ja) | 2020-09-03 |
| EP3652588B1 (en) | 2023-07-05 |
| US10895809B2 (en) | 2021-01-19 |
| JP7249994B2 (ja) | 2023-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102633183B1 (ko) | 포토리소그래피 마스크의 정렬 방법 및 반도체 재료의 웨이퍼에서 집적 회로를 제조하기 위한 대응 공정 방법 | |
| JP4594280B2 (ja) | 偏向リソグラフィーのためのアライメントマークおよびその検出方法 | |
| EP3734361B1 (en) | Method of making an integrated circuit device and reticle comprising optical control modules | |
| EP2622414B1 (en) | Production methods using two exposure tools and adjacent exposures | |
| JP5792431B2 (ja) | 半導体装置の製造方法 | |
| JP2013033870A (ja) | 半導体デバイスおよびその製造方法 | |
| TWI302341B (en) | Improved overlay mark | |
| KR102713425B1 (ko) | 노광 공정의 디스토션 제어방법 | |
| US6878506B2 (en) | Method for manufacturing semiconductor device | |
| JP2008277463A (ja) | 半導体装置の製造方法、露光方法、パターン補正方法および半導体装置 | |
| JP2006310446A (ja) | 半導体装置の製造方法、および露光装置 | |
| CN116560193A (zh) | 掩膜版和芯片的形成方法 | |
| US20240310720A1 (en) | Overlay correction method and semiconductor device manufacturing method comprising the overlay correction method | |
| JPH0950950A (ja) | 露光方法 | |
| JP7034771B2 (ja) | 露光装置、露光方法、及び半導体装置の製造方法 | |
| US20230092256A1 (en) | Mark, template, and semicondctor device manufacturing method | |
| JP4794408B2 (ja) | フォトマスク及び半導体装置の製造方法 | |
| CN119126480A (zh) | 光刻掩膜版、对准标记及同层曝光误差的补偿方法 | |
| JP2003272993A (ja) | 重ね合わせ精度測定方法および重ね合わせ精度測定用パターン | |
| TW202505319A (zh) | 對準方法、基板之製造方法、對準標記形成方法及程式 | |
| JPH0222532B2 (ko) | ||
| KR20020045744A (ko) | 반도체 소자의 오버레이 마크 | |
| JPH05160007A (ja) | 電子ビーム描画方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0105 | International application |
Patent event date: 20200212 Patent event code: PA01051R01D Comment text: International Patent Application |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20210707 Comment text: Request for Examination of Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20231020 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20240116 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20240130 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20240130 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration |