KR20200044974A - 에칭 방법 및 반도체의 제조 방법 - Google Patents

에칭 방법 및 반도체의 제조 방법 Download PDF

Info

Publication number
KR20200044974A
KR20200044974A KR1020207010772A KR20207010772A KR20200044974A KR 20200044974 A KR20200044974 A KR 20200044974A KR 1020207010772 A KR1020207010772 A KR 1020207010772A KR 20207010772 A KR20207010772 A KR 20207010772A KR 20200044974 A KR20200044974 A KR 20200044974A
Authority
KR
South Korea
Prior art keywords
etching
silicon nitride
hole
silicon oxide
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020207010772A
Other languages
English (en)
Other versions
KR102376841B1 (ko
Inventor
요스케 다니모토
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20200044974A publication Critical patent/KR20200044974A/ko
Application granted granted Critical
Publication of KR102376841B1 publication Critical patent/KR102376841B1/ko
Assigned to 가부시끼가이샤 레조낙 reassignment 가부시끼가이샤 레조낙 권리의 전부이전등록 Assignors: 가부시키가이샤 레조낙 홀딩스
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H01L21/31116—
    • H01L21/02164—
    • H01L21/0217—
    • H01L27/11556—
    • H01L27/11582—
    • H01L29/788—
    • H01L29/792—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/694—Inorganic materials composed of nitrides
    • H10P14/6943—Inorganic materials composed of nitrides containing silicon
    • H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Weting (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)

Abstract

실리콘 질화물층의 에칭 속도와 실리콘 산화물층의 에칭 속도를 동일 정도로 제어할 수 있고, 또한, 고애스펙트비의 홀이어도 높은 에칭 속도에서 양호한 형상으로 형성할 수 있는 에칭 방법을 제공한다. 적층된 실리콘 산화물층(2)과 실리콘 질화물층(3)을 갖는 적층막(5)을 구비하는 피처리체를, 화학식 C2HxF(3-x)Br(화학식 중의 x는 0, 1, 또는 2임)으로 표시되는 불포화 할론을 함유하는 에칭 가스에 의해 처리한다. 그러면, 실리콘 산화물층(2)과 실리콘 질화물층(3)이 동일 정도의 에칭 속도에서 에칭된다.

Description

에칭 방법 및 반도체의 제조 방법
본 발명은 에칭 방법 및 반도체의 제조 방법에 관한 것이다.
반도체의 제조 공정에 있어서는, 레지스트나 유기막이나 카본막을 마스크로 하여, 적층된 실리콘 산화물층과 실리콘 질화물층을 갖는 적층막을, 에칭 가스를 사용하여 에칭함으로써, 콘택트 홀 등의 홀(관통 구멍)을 형성하는 공정이 있다. 이러한 홀의 형성에 있어서는, 그 홀의 입구 부분이 폐색되는 형상으로 되는 네킹이나, 홀의 길이 방향 중간부가 배럴 형상으로 되는 보잉이 생기기 쉽다.
또한, Si-N 결합은 Si-O 결합에 비하여 결합 에너지가 약하므로, 실리콘 질화물층의 에칭 속도가 실리콘 산화물층의 에칭 속도보다 커지는 경향이 있다. 그 때문에, 고애스펙트비의 홀을 형성하는 심층 에칭을 상기 적층막에 대해 실시한 경우에는, 실리콘 산화물층이 두께 방향으로 에칭되는 속도보다, 실리콘 질화물층이 두께 방향에 직교하는 면 방향으로 에칭되는 속도쪽이 커지므로, 실리콘 질화물층이 면 방향으로 과잉으로 에칭되어, 에칭 형상의 이상이 생길 우려가 있었다.
또한, 고애스펙트비의 홀에서는, 심부에 에칭 가스가 닿기 어렵기 때문에, 에칭 속도가 저하되기 쉽다.
특히 근년은, 반도체 장치의 미세화에 수반하여, 콘택트 홀의 직경은 보다 작아지고, 그 애스펙트비는 증대되는 경향이 있다. 따라서, 미세 직경, 고애스펙트비의 콘택트 홀을, 에칭 속도를 저하시키지 않고, 대략 수직으로 네킹이나 보잉이 적은 양호한 형상으로 형성하는 기술이 요구되고 있다.
예를 들어 특허문헌 1에는, 1,3,3,3-테트라플루오로프로펜(CF3CHCHF), 탄소수 2 내지 5의 불포화 퍼플루오로카본, 산화성 가스 및 불활성 가스를 포함하는 에칭 가스를 사용하여, 상기 적층막을 실리콘 질화물층과 실리콘 산화물층의 에칭 속도를 동등하게 제어하면서 에칭하는 방법이 개시되어 있다.
또한, 특허문헌 2에는, 브로모트리플루오로메탄(CF3Br)이라는, 원자 번호가 큰 할로겐 원소, 탄소 및 불소를 갖는 가스를 에칭 가스로서 사용함으로써, 이방성 에칭 가스로부터 생성된 플라스마를 홀의 저부에 도달시키는 것이 기재되어 있다.
또한, 특허문헌 3에는, 1-브로모-3,3,3-트리플루오로프로핀(CF3CCBr)이라는, 원자 번호가 큰 할로겐 원소, 탄소 및 불소와 3중 결합을 갖는 가스를 에칭 가스로서 사용하는 에칭 방법이 기재되어 있다.
또한, 특허문헌 4에는, 브로모트리플루오로에틸렌(CBrFCF2)을 실리콘 산화막의 에칭에 사용하는 방법이 기재되어 있다. 그러나, 브로모트리플루오로에틸렌을 실리콘 질화막의 에칭에 사용하였다는 보고는 없다.
일본 특허 공개 공보 2017년 제50529호 공보 일본 특허 공개 공보 2013년 제70098호 공보 일본 특허 공개 공보 2011년 제176293호 공보 일본 특허 공개 공보 1993년 제152255호 공보
그러나, 상기 종래 기술에는, 미세 직경, 고애스펙트비의 콘택트 홀을 형성하는 경우에는, 그 콘택트 홀의 심부에 있어서 에칭 속도가 저하된다고 하는 문제가 있었다. 또한, 퇴적 효과가 약하기 때문에, 홀의 길이 방향 중간부가 배럴 형상으로 되는 보잉이 생기기 쉽다는 문제가 있었다. 또한, 탄소수가 적은 불소화 프로핀류는 안정성이 낮고 취급이 어렵다는 문제가 있었다.
본 발명은 실리콘 질화물층의 에칭 속도와 실리콘 산화물층의 에칭 속도를 동일 정도로 제어할 수 있고, 또한, 고애스펙트비의 홀이어도 높은 에칭 속도에서 양호한 형상으로 형성할 수 있는 에칭 방법 및 반도체의 제조 방법을 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위해, 본 발명의 일 형태는 이하의 [1] 내지 [5]와 같다.
[1] 적층된 실리콘 산화물층과 실리콘 질화물층을 갖는 적층막을 구비하는 피처리체를, 화학식 C2HxF(3-x)Br(상기 화학식 중의 x는 0, 1, 또는 2임)으로 표시되는 불포화 할론을 함유하는 에칭 가스에 의해 처리하고, 상기 실리콘 산화물층과 상기 실리콘 질화물층의 양쪽을 에칭하는 에칭 공정을 구비하는, 에칭 방법.
[2] 상기 불포화 할론이 브로모트리플루오로에틸렌, (E)-1-브로모-2-플루오로에틸렌 및 1-브로모-1-플루오로에틸렌으로 이루어지는 군으로부터 선택되는 적어도 하나인 [1]에 기재된, 에칭 방법.
[3] 상기 에칭 가스가 불활성 가스를 더 함유하는 [1] 또는 [2]에 기재된, 에칭 방법.
[4] 상기 에칭 공정에 있어서는, 상기 에칭 가스를 플라스마화하여 얻어지는 플라스마 가스를 사용하여 에칭하는 [1] 내지 [3]의 어느 하나에 기재된, 에칭 방법.
[5] [1] 내지 [4]의 어느 하나에 기재된 에칭 방법으로 에칭을 행하는 것을 포함하는, 반도체의 제조 방법.
본 발명의 에칭 방법 및 반도체의 제조 방법에 의해, 적층된 실리콘 산화물층과 실리콘 질화물층을 갖는 적층막을 구비하는 피처리체를 에칭하면, 실리콘 질화물층의 에칭 속도와 실리콘 산화물층의 에칭 속도를 동일 정도로 제어할 수 있고, 또한, 고애스펙트비의 홀이어도 높은 에칭 속도에서 양호한 형상으로 형성할 수 있다.
도 1은 본 발명의 일 실시 형태에 관한 에칭 방법을 설명하는 피처리체의 단면도이다.
도 2는 실시예 및 비교예에 사용한 시험편의 구조를 설명하는 모식도이다.
도 3은 에칭 속도의 측정 결과를 나타내는 그래프이다.
도 4는 에칭 속도비의 측정 결과를 나타내는 그래프이다.
도 5는 애스펙트비의 측정 결과를 나타내는 그래프이다.
도 6은 사이드 에치율의 측정 결과를 나타내는 그래프이다.
본 발명의 일 실시 형태에 대해 이하에 설명한다. 또한, 본 실시 형태는 본 발명의 일례를 나타낸 것으로서, 본 발명은 본 실시 형태로 한정되는 것은 아니다. 또한, 본 실시 형태에는 다양한 변경 또는 개량을 가하는 것이 가능하며, 그와 같은 변경 또는 개량을 가한 형태도 본 발명에 포함될 수 있다.
본 실시 형태의 에칭 방법은, 적층된 실리콘 산화물층(SiOy층)과 실리콘 질화물층을 갖는 적층막을 구비하는 피처리체를, 화학식 C2HxF(3-x)Br(화학식 중의 x는 0, 1, 또는 2임)으로 표시되는 불포화 할론을 함유하는 에칭 가스에 의해 처리하여, 실리콘 산화물층과 실리콘 질화물층의 양쪽을 에칭하는 에칭 공정을 구비한다.
본 실시 형태의 에칭 방법에 의해, 적층된 실리콘 산화물층과 실리콘 질화물층을 갖는 적층막을 구비하는 피처리체를 에칭하면, 에칭 조건 등에 의해, 실리콘 산화물층의 에칭 속도에 대한 실리콘 질화물층의 에칭 속도의 비([실리콘 질화물층의 에칭 속도]/[실리콘 산화물층의 에칭 속도])를 0.8 이상 1.5 미만의 사이에서 임의로 제어할 수 있다. 따라서, 본 실시 형태의 에칭 방법에 의하면, 실리콘 질화물층의 에칭 속도와 실리콘 산화물층의 에칭 속도를 동일 정도로 제어하는 것이 가능하고, 실리콘 산화물층의 에칭 속도에 대한 실리콘 질화물층의 에칭 속도의 비는 0.9 이상 1.2 미만으로 하는 것이 바람직하다.
또한, 본 실시 형태의 에칭 방법에 의하면, 고애스펙트비의 홀이어도, 다음에 설명하는 퇴적 효과에 의해 높은 에칭 속도에서 양호한 형상으로 형성할 수 있다.
상세하게 설명하면, 화학식 C2HxF(3-x)Br로 표시되는 불포화 할론은, 분자 내에 이중 결합을 갖고 있으므로, 플라스마 속에서 중합하여 고분자화한다. 그리고, 생성된 고분자가 콘택트 홀 등의 홀(관통 구멍)의 측벽에 퇴적하여, 보호막을 형성한다. 이 퇴적 효과에 의해 등방적인 에칭이 억제되므로, 대략 수직으로 네킹이나 보잉이 적은 양호한 형상의 홀을 형성할 수 있다.
또한, 화학식 C2HxF(3-x)Br로 표시되는 불포화 할론은, 분자 내에 불소 원자보다 무거운 브롬 원자를 가지므로, 고애스펙트비의 홀이어도 에칭 가스가 홀의 심부까지 도달하기 쉽다. 그 때문에, 고애스펙트비의 홀이어도 에칭 속도의 저하가 일어나기 어렵고, 높은 에칭 속도에서의 에칭이 가능하다.
화학식 C2HxF(3-x)Br로 표시되는 불포화 할론의 종류는 특히 한정되는 것은 아니지만, 브로모트리플루오로에틸렌(CBrFCF2), (E)-1-브로모-2-플루오로에틸렌(CHBrCHF) 및 1-브로모-1-플루오로에틸렌(CBrFCH2)으로 이루어지는 군으로부터 선택되는 적어도 하나를 사용할 수 있다.
에칭 가스에는, 화학식 C2HxF(3-x)Br로 표시되는 불포화 할론과 함께 불활성 가스를 함유시켜도 된다. 불활성 가스를 공존시키면서 에칭을 행함으로써, 마스크에 대해 실리콘 산화물층 및 실리콘 질화물층을 선택적으로 또한 높은 에칭 속도에서 에칭할 수 있다. 불활성 가스의 종류는 특히 한정되는 것은 아니지만, 헬륨(He), 아르곤(Ar), 네온(Ne), 크립톤(Kr), 크세논(Xe), 질소(N2)를 들 수 있다. 이들 불활성 가스는 1종을 단독으로 사용해도 되고, 2종 이상을 병용해도 된다. 이들 불활성 가스 중에서는, 취급 용이성의 관점에서 아르곤이 바람직하다. 또한, 불활성 가스를 함유시켜 불포화 할론을 희석하는 경우에는, 희석 비율은, 예를 들어 체적비로, 상기 불포화 할론:불활성 가스=1:99 내지 80:20으로 할 수 있고, 바람직하게는 5:95 내지 50:50으로 할 수 있고, 더욱 바람직하게는 5:95 내지 20:80으로 할 수 있다.
또한, 에칭 공정에 있어서 채용되는 에칭 방법은 특히 한정되는 것은 아니지만, 에칭 가스를 플라스마화하여 얻어지는 플라스마 가스를 사용하여 에칭하는 플라스마 에칭법을 채용할 수 있다.
에칭에 사용되는 플라스마에는, 플라스마 용량 결합형 플라스마(CCP: Capacitively Coupled Plasma), 전자 사이클로트론 공명 플라스마(ECP: Electron Cyclotron resonance Plasma), 헬리콘파 여기 플라스마(HWP: Helicon Wave Plasma), 유도 결합형 플라스마(ICP: Inductively Coupled Plasma), 마이크로파 여기 표면파 플라스마(SWP: Surface Wave Plasma) 등이 있다.
이러한 본 실시 형태의 에칭 방법은, 예를 들어 3차원 NAND형 플래시 메모리의 제조 과정 중의 일 공정인, 실리콘 질화물층과 실리콘 산화물층이 기판 위에 교대로 다수 적층된 적층막에 대해 두께 방향으로 연장되는 관통 구멍을 형성하는 공정에 있어서 사용 가능하다.
적층된 실리콘 산화물층과 실리콘 질화물층을 갖는 적층막을 구비하는 피처리체를, 본 실시 형태의 에칭 방법에 의해 에칭하여, 적층막에 관통 구멍을 형성하는 방법의 일례를, 도 1을 참조하면서 설명한다.
도 1은, 적층막(5)에 관통 구멍(9)이 형성된 피처리체의 단면도이지만, 이 피처리체는, 실리콘 질화물층(3)과 실리콘 산화물층(2)이 교대로 다수(도 1의 예에서는 3층씩) 적층된 적층막(5)이, 반도체 기판(1) 위에 마련되어 구성되어 있다. 또한, 반도체 기판(1)의 바로 위에는 적층막(5)의 실리콘 산화물층(2)이 적층되어 있다.
적층막(5)의 최상층의 실리콘 질화물층(3)의 위에는, 패턴이 형성된 마스크(7)가 피복되어 있고, 본 실시 형태의 에칭 방법에 의해 에칭을 행하면, 마스크(7)로부터 노출되는 적층막(5)이 에칭되어 관통 구멍(9)이 형성된다.
본 실시 형태의 에칭 방법은, 실리콘 질화물층(3)의 에칭 속도와 실리콘 산화물층(2)의 에칭 속도를 동일 정도로 제어하는 것이 가능하므로, 적층막(5)에 관통 구멍(9)을 형성할 때에는, 관통 구멍(9)의 내면에 노출되는 실리콘 질화물층(3)이 면 방향(두께 방향에 직교하는 방향)으로 과잉으로 에칭되는 것이 억제된다. 따라서, 애스펙트비 20을 초과하는 고애스펙트비의 관통 구멍(9)을 형성하는 심층 에칭을 적층막(5)에 대해 실시한 경우에도, 도 1에 도시하는 바와 같이, 적층막(5)의 적층 구조 붕괴나 에칭 형상 이상을 생기게 하지 않고 관통 구멍(9)을 형성할 수 있다. 게다가, 애스펙트비 20을 초과하는 고애스펙트비의 관통 구멍(9)을 형성하는 심층 에칭을 적층막(5)에 대해 실시한 경우에도, 높은 에칭 속도를 유지하면서 양호한 형상의 관통 구멍(9)을 형성할 수 있다.
실시예
이하에 실시예 및 비교예를 제시하여, 본 발명을 보다 상세하게 설명한다.
[실시예 1]
도 2를 참조하면서 실시예 1의 시험편 제조 방법을 설명한다. 플라스마 화학 기상 성장법에 의해, 도시하지 않은 Si 기판 위에 실리콘 질화물을 포함하는 실리콘 화합물층(21)을 성막하였다. 실리콘 화합물층(21)의 막 두께는 2000㎚로 하였다. 다음에, 실리콘 화합물층(21) 위에 포토레지스트 도트 패턴 마스크(23)를 형성하여, 시험편 A를 얻었다. 도트 패턴의 개구부(23a)의 직경은 50㎚ 내지 200㎚로 하였다. 또한, 포토레지스트 도트 패턴 마스크(23)의 막 두께는 1000㎚로 하였다.
다음에, 실리콘 질화물을 포함하는 실리콘 화합물층(21) 대신에 실리콘 산화물을 포함하는 실리콘 화합물층(21)을 Si 기판 위에 성막하는 점 이외는 상기와 마찬가지로 하여, 시험편 B를 얻었다.
이들 시험편 A, B에 대해 유도 결합형 플라스마 에칭(ICP 에칭)을 실시하고, 실리콘 화합물층(21)(실리콘 질화물층 또는 실리콘 산화물층)을 에칭하여 홀을 형성하였다. 에칭 조건은 이하와 같다.
에칭 장치: 사무코 가부시키가이샤제의 ICP 에칭 장치 RIE-200iP
에칭 시간: 10분간
ICP 전력: 500W
바이어스 전력: 200W
압력: 2Pa
에칭 가스: 브로모트리플루오로에틸렌(이하 「BTFE」라고 기재함) 1체적부와 아르곤 9체적부의 혼합 가스
에칭 가스의 유량: 100SCCM
에칭이 종료되면, Si 기판, 실리콘 화합물층(21) 및 포토레지스트 도트 패턴 마스크(23)의 적층 방향을 따르는 평면에서 시험편 A, B를 각각 절단하고, 그 단면을 니혼 덴시 가부시키가이샤제의 전계 방출형 주사 전자 현미경(FE-SEM 장치)에 의해 관찰하였다. 그리고, 그 관찰 결과로부터, 실리콘 화합물층(21)(실리콘 질화물층 및 실리콘 산화물층)의 에칭 속도와, 형성된 홀의 애스펙트비 및 사이드 에치율을 각각 측정하였다.
에칭 속도는, 포토레지스트 도트 패턴 마스크(23)에 피복된 피복부와 개구부(23a)에 있어서의 실리콘 화합물층(21)의 막 두께차(즉, 도 2에서의 에칭 깊이 c)와 에칭 시간으로부터 산출하였다. 또한, 홀의 애스펙트비는, 개구부(23a)의 직경 b와 에칭 깊이 c의 비 c/b이다. 또한, 홀의 사이드 에치율은, 홀의 측벽의 절삭량 a와 개구부(23a)의 직경 b의 비 a/b이다. 또한, 홀의 측벽의 절삭량 a란, 도 2에 도시하는 바와 같이, 대략 수직으로 연장되는 홀의 측벽이 깎여서 홀의 길이 방향 중간부가 배럴 형상으로 된 경우에, 깎인 부분의 홀의 길이 방향에 직교하는 방향의 길이를 의미한다.
[실시예 2]
에칭 가스 속의 불포화 할론을 BTFE로부터 1-브로모-1-플루오로에틸렌(이하, 「1B1FE」라고 기재함)으로 대체한 점 이외는, 실시예 1과 마찬가지로 하여 에칭 및 현미경 관찰을 행하고, 실리콘 화합물층(21)(실리콘 질화물층 및 실리콘 산화물층)의 에칭 속도와, 형성된 홀의 애스펙트비 및 사이드 에치율을 각각 측정하였다.
[실시예 3]
에칭 가스 속의 불포화 할론을 BTFE로부터 (E)-1-브로모-2-플루오로에틸렌(이하, 「1B2FE」라고 기재함)으로 대체한 점 이외는, 실시예 1과 마찬가지로 하여 에칭 및 현미경 관찰을 행하고, 실리콘 화합물층(21)(실리콘 질화물층 및 실리콘 산화물층)의 에칭 속도와, 형성된 홀의 애스펙트비 및 사이드 에치율을 각각 측정하였다.
[비교예 1]
에칭 가스를 (E)-1,3,3,3-테트라플루오로프로펜(이하, 「HFO-1234ze」라고 기재함) 1체적부와 산소 가스 1체적부와 아르곤 8체적부의 혼합 가스로 대체한 점 이외는, 실시예 1과 마찬가지로 하여 에칭 및 현미경 관찰을 행하고, 실리콘 화합물층(21)(실리콘 질화물층 및 실리콘 산화물층)의 에칭 속도와, 형성된 홀의 애스펙트비 및 사이드 에치율을 각각 측정하였다.
[비교예 2]
에칭 가스를 HFO-1234ze 1체적부와 헥사플루오로프로펜(C3F6) 0.5체적부와 산소 가스 0.6체적부와 아르곤 7.9체적부의 혼합 가스로 대체한 점 이외는, 실시예 1과 마찬가지로 하여 에칭 및 현미경 관찰을 행하고, 실리콘 화합물층(21)(실리콘 질화물층 및 실리콘 산화물층)의 에칭 속도와, 형성된 홀의 애스펙트비 및 사이드 에치율을 각각 측정하였다.
[비교예 3]
에칭 가스를 브로모트리플루오로메탄(CBrF3)으로 대체한 점 이외는, 실시예 1과 마찬가지로 하여 에칭 및 현미경 관찰을 행하고, 실리콘 화합물층(21)(실리콘 질화물층 및 실리콘 산화물층)의 에칭 속도와, 형성된 홀의 애스펙트비 및 사이드 에치율을 각각 측정하였다.
[비교예 4]
에칭 가스를 사불화탄소(CF4)로 대체한 점 이외는, 실시예 1과 마찬가지로 하여 에칭 및 현미경 관찰을 행하고, 실리콘 화합물층(21)(실리콘 질화물층 및 실리콘 산화물층)의 에칭 속도와, 형성된 홀의 애스펙트비 및 사이드 에치율을 각각 측정하였다.
Figure pct00001
실시예 1 내지 3 및 비교예 1 내지 4의 결과를, 표 1 및 도 3 내지 6의 그래프에 나타낸다. 표 1 및 도 3 내지 6의 그래프로부터 명백한 바와 같이, F와 Br을 갖는 에틸렌 유도체를 함유하는 에칭 가스를 사용하여 에칭을 행한 실시예 1 내지 3은, 비교예 1 내지 4에 비하여, 고애스펙트비의 홀을 높은 에칭 속도에서 형성할 수 있으며, 또한, 사이드 에치율이 낮고 양호한 형상의 홀이 형성되어 있다. 또한, 실시예 1 내지 3은, 실리콘 질화물층의 에칭 속도와 실리콘 산화물층의 에칭 속도가 동일 정도로 제어되어 있다.
비교예 1은, 사이드 에치율이 낮기는 했지만, 고애스펙트비의 홀을 형성할 때의 에칭 속도가 충분하지는 못하였다. 또한, 실리콘 질화물층의 에칭 속도와 실리콘 산화물층의 에칭 속도의 차가 컸다.
비교예 2는, 사이드 에치율이 낮고, 비교예 1에 비교하면 실리콘 질화물층의 에칭 속도와 실리콘 산화물층의 에칭 속도가 동일 정도로 되어 있기는 하지만, 고애스펙트비의 홀을 형성할 때의 에칭 속도가 충분하지는 못하였다.
비교예 3은, 실리콘 질화물층의 에칭 속도와 실리콘 산화물층의 에칭 속도가 동일 정도로 제어되어 있고, 고애스펙트비의 홀을 형성할 때의 에칭 속도도 양호한 레벨이기는 했지만, 사이드 에치율이 높았다.
비교예 4는, 실리콘 질화물층의 에칭 속도와 실리콘 산화물층의 에칭 속도의 차가 크고, 사이드 에치율도 높았다.
1: 반도체 기판
2: 실리콘 산화물층
3: 실리콘 질화물층
5: 적층막
7: 마스크
9: 관통 구멍
21: 실리콘 화합물층
23: 포토레지스트 도트 패턴 마스크
23a: 개구부

Claims (5)

  1. 적층된 실리콘 산화물층과 실리콘 질화물층을 갖는 적층막을 구비하는 피처리체를, 화학식 C2HxF(3-x)Br(상기 화학식 중의 x는 0, 1, 또는 2임)으로 표시되는 불포화 할론을 함유하는 에칭 가스에 의해 처리하여, 상기 실리콘 산화물층과 상기 실리콘 질화물층의 양쪽을 에칭하는 에칭 공정을 구비하는, 에칭 방법.
  2. 제1항에 있어서, 상기 불포화 할론이 브로모트리플루오로에틸렌, (E)-1-브로모-2-플루오로에틸렌 및 1-브로모-1-플루오로에틸렌으로 이루어지는 군으로부터 선택되는 적어도 하나인, 에칭 방법.
  3. 제1항 또는 제2항에 있어서, 상기 에칭 가스가 불활성 가스를 더 함유하는, 에칭 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 에칭 공정에 있어서는, 상기 에칭 가스를 플라스마화하여 얻어지는 플라스마 가스를 사용하여 에칭하는, 에칭 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 기재된 에칭 방법으로 에칭을 행하는 것을 포함하는, 반도체의 제조 방법.
KR1020207010772A 2017-11-02 2018-10-22 에칭 방법 및 반도체의 제조 방법 Active KR102376841B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017212871 2017-11-02
JPJP-P-2017-212871 2017-11-02
PCT/JP2018/039220 WO2019087850A1 (ja) 2017-11-02 2018-10-22 エッチング方法及び半導体の製造方法

Publications (2)

Publication Number Publication Date
KR20200044974A true KR20200044974A (ko) 2020-04-29
KR102376841B1 KR102376841B1 (ko) 2022-03-18

Family

ID=66331838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207010772A Active KR102376841B1 (ko) 2017-11-02 2018-10-22 에칭 방법 및 반도체의 제조 방법

Country Status (9)

Country Link
US (1) US11114305B2 (ko)
EP (1) EP3706158A4 (ko)
JP (1) JP7310608B2 (ko)
KR (1) KR102376841B1 (ko)
CN (1) CN111213224B (ko)
IL (1) IL274331B2 (ko)
SG (1) SG11202003151VA (ko)
TW (1) TWI713920B (ko)
WO (1) WO2019087850A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230009471A (ko) * 2020-08-31 2023-01-17 쇼와 덴코 가부시키가이샤 플라스마 에칭 방법 및 반도체 소자의 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113784776B (zh) * 2019-08-06 2024-03-19 株式会社力森诺科 气体处理方法和气体处理装置
JP7390134B2 (ja) * 2019-08-28 2023-12-01 東京エレクトロン株式会社 エッチング処理方法およびエッチング処理装置
KR102730276B1 (ko) * 2019-11-08 2024-11-13 어플라이드 머티어리얼스, 인코포레이티드 3d nand 게이트 스택 보강
EP4443478A4 (en) * 2021-12-02 2025-11-26 Resonac Corp METHOD FOR FORMING A DEPOSIT FILM

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US152255A (en) 1874-06-23 Improvement in transplanters
US176293A (en) 1876-04-18 Improvement in grain-binders
JPH05152255A (ja) * 1991-10-02 1993-06-18 Sony Corp ドライエツチング方法
JP2012038864A (ja) * 2010-08-05 2012-02-23 Toshiba Corp 半導体装置の製造方法
JP2013070098A (ja) 2008-07-11 2013-04-18 Tokyo Electron Ltd 基板処理方法
KR20150099515A (ko) * 2012-12-27 2015-08-31 제온 코포레이션 드라이 에칭 방법
JP2017050529A (ja) 2015-08-12 2017-03-09 セントラル硝子株式会社 ドライエッチング方法
JP2017103388A (ja) * 2015-12-03 2017-06-08 東京エレクトロン株式会社 プラズマエッチング方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01304731A (ja) * 1988-06-01 1989-12-08 Matsushita Electric Ind Co Ltd エッチング方法とエッチドミラーとエッチング装置
US6660643B1 (en) * 1999-03-03 2003-12-09 Rwe Schott Solar, Inc. Etching of semiconductor wafer edges
JP2010041028A (ja) * 2008-07-11 2010-02-18 Tokyo Electron Ltd 基板処理方法
SG173283A1 (en) 2010-01-26 2011-08-29 Semiconductor Energy Lab Method for manufacturing soi substrate
JP2014041849A (ja) 2010-06-24 2014-03-06 Nippon Zeon Co Ltd プラズマ反応用ガス及びその利用
JP6788177B2 (ja) * 2015-05-14 2020-11-25 セントラル硝子株式会社 ドライエッチング方法、ドライエッチング剤及び半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US152255A (en) 1874-06-23 Improvement in transplanters
US176293A (en) 1876-04-18 Improvement in grain-binders
JPH05152255A (ja) * 1991-10-02 1993-06-18 Sony Corp ドライエツチング方法
JP2013070098A (ja) 2008-07-11 2013-04-18 Tokyo Electron Ltd 基板処理方法
JP2012038864A (ja) * 2010-08-05 2012-02-23 Toshiba Corp 半導体装置の製造方法
KR20150099515A (ko) * 2012-12-27 2015-08-31 제온 코포레이션 드라이 에칭 방법
JP2017050529A (ja) 2015-08-12 2017-03-09 セントラル硝子株式会社 ドライエッチング方法
JP2017103388A (ja) * 2015-12-03 2017-06-08 東京エレクトロン株式会社 プラズマエッチング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230009471A (ko) * 2020-08-31 2023-01-17 쇼와 덴코 가부시키가이샤 플라스마 에칭 방법 및 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
IL274331B2 (en) 2023-04-01
CN111213224B (zh) 2023-12-19
TWI713920B (zh) 2020-12-21
EP3706158A4 (en) 2021-01-06
CN111213224A (zh) 2020-05-29
JPWO2019087850A1 (ja) 2020-09-24
SG11202003151VA (en) 2020-05-28
JP7310608B2 (ja) 2023-07-19
US20210217627A1 (en) 2021-07-15
IL274331A (en) 2020-06-30
US11114305B2 (en) 2021-09-07
EP3706158A1 (en) 2020-09-09
IL274331B (en) 2022-12-01
KR102376841B1 (ko) 2022-03-18
WO2019087850A1 (ja) 2019-05-09
TW201930648A (zh) 2019-08-01

Similar Documents

Publication Publication Date Title
KR102376841B1 (ko) 에칭 방법 및 반도체의 제조 방법
KR102090650B1 (ko) 드라이 에칭 방법
JP4579611B2 (ja) ドライエッチング方法
US10916442B2 (en) Etching method
US20150371861A1 (en) Protective silicon oxide patterning
JPWO2017154407A1 (ja) プラズマ処理方法およびプラズマ処理装置
JP2010245101A (ja) ドライエッチング方法
US20160379841A1 (en) Etching method
JP6544215B2 (ja) ドライエッチング方法
KR20190042556A (ko) 플라즈마 에칭 방법
KR20140016905A (ko) 에칭 가스 및 에칭 방법
KR20160134537A (ko) 에칭 방법
JP2017059822A (ja) ドライエッチング方法及びドライエッチング剤
CN110546743B (zh) 蚀刻方法
KR20220109437A (ko) 에칭 방법 및 에칭 장치
KR20170106380A (ko) 플라즈마 에칭 방법
KR20220147519A (ko) 에칭 방법
JP2019050305A (ja) プラズマエッチング方法、及び、半導体装置の製造方法
US20250118556A1 (en) Method for forming deposition film
CN118266061A (zh) 沉积膜的形成方法

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000