KR20200047545A - 반도체 부품, 및 반도체 부품과 인쇄 회로 기판을 구비한 접촉 어셈블리 - Google Patents

반도체 부품, 및 반도체 부품과 인쇄 회로 기판을 구비한 접촉 어셈블리 Download PDF

Info

Publication number
KR20200047545A
KR20200047545A KR1020207005747A KR20207005747A KR20200047545A KR 20200047545 A KR20200047545 A KR 20200047545A KR 1020207005747 A KR1020207005747 A KR 1020207005747A KR 20207005747 A KR20207005747 A KR 20207005747A KR 20200047545 A KR20200047545 A KR 20200047545A
Authority
KR
South Korea
Prior art keywords
adjacent
contacts
connection
connection points
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020207005747A
Other languages
English (en)
Other versions
KR102537645B1 (ko
Inventor
마티아스 라우스만
클라우스 코스비
귄터 게라
라르스 폴머
Original Assignee
로베르트 보쉬 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로베르트 보쉬 게엠베하 filed Critical 로베르트 보쉬 게엠베하
Publication of KR20200047545A publication Critical patent/KR20200047545A/ko
Application granted granted Critical
Publication of KR102537645B1 publication Critical patent/KR102537645B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L23/482—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H01L23/49541—
    • H01L23/498—
    • H01L23/49838—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/657—Shapes or dispositions of interconnections on sidewalls or bottom surfaces of the package substrates, interposers or redistribution layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09772—Conductors directly under a component but not electrically connected to the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 반도체 칩(3), 하우징(5), 및 적어도 2 열(14, 16)의 플랫 연결점들(12)을 갖는 연결점 장치(10)를 포함하는 반도체 부품(2)에 관한 것이다. 상기 연결점들(12)은 하우징(5)의 저면에 배치되고, 연결부를 통해, 인쇄 회로 기판 상에 배치되며 적어도 2 열을 가진 콘택트 장치의 상응하는 콘택트에 전기적으로 연결될 수 있으며, 상기 콘택트 장치의 기하학적 구조는 연결점 장치(10)의 기하학적 구조에 상응하고, 연결점 장치(10)의 제 1 열(14)의 2 개의 인접한 제 1 연결점(14A) 사이에 제 1 거리가 지정되며, 연결점 장치(10)의 제 2 열(16)의 2 개의 인접한 제 2 연결점(16A) 사이에 제 2 거리가 지정되고, 제 2 열(16)의 제 2 연결점들(16A)은 제 1 열(14)의 제 1 연결점(14A)에 대해 오프셋되어 배치된다. 본 발명은 또한 상기 반도체 부품(2) 및 인쇄 회로 기판을 구비한 상응하는 접촉 어셈블리에 관한 것이다. 연결점 장치(10)의 제 1 열(14)의 2 개의 인접한 제 1 연결점(14A) 사이의 제 1 거리는 상응하는 콘택트 장치의 2 개의 콘택트 사이의 중간 공간(C, D)에 상응하고, 상기 중간 공간 내에는 기능상 신뢰성 있는 치수 및 거리를 갖는 적어도 2 개의 도체 트랙(28)이 배치될 수 있다.

Description

반도체 부품, 및 반도체 부품과 인쇄 회로 기판을 구비한 접촉 어셈블리
본 발명은 독립 청구항 제 1 항의 전제부에 따른 반도체 부품에 관한 것이다. 본 발명은 또한 독립 청구항 제 4 항의 전제부에 따른 반도체 부품과 인쇄 회로 기판을 구비한 접촉 어셈블리에 관한 것이다.
반도체 부품들(IC)은 비용 및 성능상의 이유로 점점 더 소형화되고 있으며(무어의 법칙), 면적당 반도체 부품의 전기적 연결부들의 수가 증가하고 있다. 반도체 부품 레벨에서 이러한 집적 밀도 증가는 반도체 부품 하우징(IC 패키지)에서의 집적 밀도의 상응하는 증가를 동시에 요구한다. 그 이유는 반도체 부품 자체에서와 마찬가지로 비용과 성능 때문이다. 반도체 부품 하우징은 주변 연결점들을 가진 구조들(SOIC, QFP, QFN)을 더 많이 집적해서 다열 플랫 연결점들을 가진 구조(multi row QFN, Fusion Quad) 또는 소위 영역 어레이(Area-Array) 구조(BGA, LGA, WLP)로 만드는 과정에서 개발되었다. 반도체 부품 하우징의 집적 밀도의 특징은 연결점들의 상호 거리 치수(피치)이다. 현재, 주변 및 영역 어레이 구조에 대해 0.4 mm의 최소 거리 치수가 종래 기술이다. 소형화는 표준적으로 항상 연결점들의 상호 거리 치수(피치)의 감소와 연관된다.
QFN 패키지(Quad Flat No Leads Package)는 집적 회로 또는 반도체 부품의 일반적인 하우징 형태이다. 이 명칭에는 다양한 크기의 하우징이 포함되며, 이 하우징은 인쇄 회로 기판 상에 표면 실장 부품으로서 납땜된다. 중요한 특징으로는, 유사한 QFP(Quad Flat Package)와는 달리, 전기 연결점들이 하우징 치수를 넘어 측면으로 돌출되지 않으며 예컨대 주석 도금되지 않은 구리 연결점들의 형태로 하우징의 저면 내로 평평하게 통합된다는 것이다. 이로 인해, 인쇄 회로 기판 상의 필요한 공간이 감소될 수 있고 더 높은 패킹 밀도가 달성될 수 있다.
고집적 반도체 부품 하우징을 사용하면, 이것이 적합한 인쇄 회로 기판에 가공될 수 있다. 회로 기판 기술은 기계적으로 천공되며 아연 도금된(galvanized) 비아(Via)를 가진 거친 표준 기술, 및 레이저로 천공된 비아로 인해 회로 기판 상의 부품들의 배선 거리를 더 좁히는 미세한 고밀도 상호 연결 기술(HDI 기술)로 나눠진다. HDI 기술은 더 복잡한 제조 공정으로 인해 표준 기술에 비해 더 많은 비용을 요구한다. 일반적으로 고집적 반도체 부품 하우징은 HDI 기술의 인쇄 회로 기판을 필요로 한다.
"Application Notes for Surface Mount Assembly of Amkor's Dual Row MLF Packages", 2005년 8월-개정 A에는 반도체 칩, 하우징, 및 적어도 2 열의 플랫 연결점들을 가진 연결점 장치를 포함하는 반도체 부품이 개시되어 있으며, 상기 연결점들은 하우징의 저면 상에 배치되고, 연결부를 통해, 인쇄 회로 기판 상에 배치된, 적어도 2 열을 가진 콘택트 장치의 상응하는 콘택트들에 전기적으로 연결될 수 있다. 콘택트 장치의 기하학적 구조는 연결점 장치의 기하학적 구조에 상응하고, 연결점 장치의 제 1 열의 2 개의 인접한 제 1 연결점들 사이에 제 1 거리가 지정되며, 연결점 장치의 제 2 열의 2 개의 인접한 제 2 연결점들 사이에 제 2 거리가 지정된다. 제 2 열의 제 2 연결점들은 제 1 열의 제 1 연결점들에 대해 오프셋되어 배치된다. 제 1 열의 2 개의 인접한 제 1 연결점들 사이의 제 1 거리들과 제 2 열의 2 개의 인접한 제 2 연결점들 사이의 제 2 거리들은 동일한 값을 갖는다. 거리들에 대한 가능한 값으로 500 ㎛ 또는 650 ㎛가 개시된다. 연결점 장치의 제 1 열의 2 개의 인접한 제 1 연결점들 사이의 제 1 거리는 인쇄 회로 기판의 상응하는 콘택트 장치의 2 개의 콘택트 사이의 중간 공간에 상응하며, 상기 중간 공간에는 제 2 열의 제 2 콘택트와 접촉하는 도체 트랙이 기능상 신뢰성 있는 치수 및 거리로 배치될 수 있다.
본 발명의 과제는 높은 집적 밀도에도 불구하고 반도체 부품의 연결점 장치가 저렴한 표준 인쇄 회로 기판 기술과 호환될 수 있는, 반도체 부품, 및 반도체 부품과 인쇄 회로 기판을 구비한 접촉 어셈블리를 제공하는 것이다.
독립 청구항 제 1 항의 특징들을 갖는 반도체 부품, 및 청구항 제 4 항의 특징들을 갖는, 반도체 부품 및 인쇄 회로 기판을 구비한 접촉 어셈블리는 높은 집적 밀도에도 불구하고 반도체 부품의 연결점 장치가 저렴한 표준 인쇄 회로 기판 기술과 호환될 수 있다는 장점을 갖는다. 이는 표준 기술을 사용하여 인쇄 회로 기판 상의 배선이 가능하도록 연결점 장치의 플랫 연결점들 사이의 거리를 설계함으로써 달성된다. 연결점 장치의 이러한 유연한 구성에 의해, 콘택트 장치의 콘택트 열들 사이의 비아(Via)가 실현될 수 있다.
연결점 장치의 제 1 열의 적어도 2 개의 인접한 연결점들 사이의 제 1 거리를 증가시킴으로써, 예를 들어, 다열(multi-row) QFN에서와 같은 플랫 연결점들을 갖는 다열 연결점 장치에서 소형화가 달성될 수 있고, 상기 다열 연결점 장치가 저렴한 표준 기술로 제조된 인쇄 회로 기판과 구분될 수 있다.
표준 기술로 제조된 인쇄 회로 기판의 콘택트 장치와 이러한 다열 연결점 장치를 구분하기 위해서는, 연결점 장치의 모든 연결점들이 인쇄 회로 기판 상의 콘택트들 및 도체 트랙들을 통해 구분되어야 한다. 종래 기술과는 달리, 본 발명에 따른 반도체 부품 및 본 발명에 따른 접촉 어셈블리의 실시 예에서, 소형화 또는 배선 밀도의 증가는 연결점 장치의 제 1 열의 2 개의 인접한 제 1 연결점들 사이 또는 콘택트 장치의 제 1 열의 2 개의 인접한 제 1 콘택트들 사이의 거리를 증가시킴으로써 달성될 수 있는데, 그 이유는 연결점 장치의 제 2 열의 2 개의 인접한 제 2 연결점들 사이 또는 콘택트 장치의 제 2 열의 2 개의 인접한 제 2 열결점들 사이의 제 2 거리가 최소 콘택트 거리까지 감소될 수 있기 때문이며, 이 경우 제 2 열의 제 2 콘택트들의 더 많은 개수가 제 1 열의 인접한 제 1 콘택트들 사이의 중간 공간에서 안내되는 도체 트랙을 통해 접근될 수 있다.
본 발명의 실시예는 반도체 칩, 하우징, 및 적어도 2 열의 플랫 연결점들을 가진 연결점 장치를 포함하는 반도체 부품을 제공하며, 상기 연결점들은 하우징의 저면 상에 배치되고, 연결부를 통해, 인쇄 회로 기판 상에 배치된, 적어도 2 열을 가진 콘택트 장치의 상응하는 콘택트들에 전기적으로 연결될 수 있다. 콘택트 장치의 기하학적 구조는 연결점 장치의 기하학적 구조에 상응하고, 연결점 장치의 제 1 열의 2 개의 인접한 제 1 연결점들 사이에 제 1 거리가 지정되며, 연결점 장치의 제 2 열의 2 개의 인접한 제 2 연결점들 사이에 제 2 거리가 지정된다. 제 2 열의 제 2 연결점들은 제 1 열의 제 1 연결점들에 대해 오프셋되어 배치된다. 이 경우, 연결점 장치의 제 1 열의 2 개의 인접한 제 1 연결점들 사이의 제 1 거리는 상응하는 콘택트 장치의 2 개의 콘택트 사이의 중간 공간에 상응하며, 상기 중간 공간 내에는 기능상 신뢰성 있는 치수 및 거리를 갖는 적어도 2개의 도체 트랙이 배치될 수 있다.
또한, 반도체 칩, 하우징, 및 상기 하우징의 저면에 배치된 적어도 2 열의 플랫 연결점들을 갖는 연결점 장치를 구비한 반도체 부품, 및 적어도 2 열의 콘택트들을 갖는 콘택트 장치를 구비한 인쇄 회로 기판을 포함하는 접촉 어셈블리가 제공된다. 콘택트 장치의 기하학적 구조는 연결점 장치의 기하학적 구조에 상응하고, 연결점 장치의 연결점들은 연결부를 통해 콘택트 장치의 상응하는 콘택트들에 전기적으로 연결된다. 또한, 연결점 장치의 연결점들은 콘택트 장치의 콘택트들에 의해 그리고 인쇄 회로 기판의 도체 트랙에 의해 구분된다. 연결점 장치의 제 1 열의 2 개의 인접한 제 1 연결점들 사이 및 콘택트 장치의 제 1 열의 2 개의 인접한 제 1 콘택트들 사이에 제 1 거리가 지정되고, 연결점 장치의 제 2 열의 2 개의 인접한 제 2 연결점들 사이 및 콘택트 장치의 제 2 열의 2 개의 인접한 제 2 콘택트들 사이에 제 2 거리가 지정된다. 각각의 제 2 열의 제 2 연결점들 및 제 2 콘택트들은 각각의 제 1 열의 제 1 연결점들 및 제 1 콘택트들에 대해 오프셋되고, 제 2 열의 제 2 콘택트들은 도체 트랙들을 통해 접촉될 수 있으며, 상기 도체 트랙들은 각각 제 1 열의 2 개의 인접한 콘택트들 사이의 중간 공간을 통해 안내된다. 이 경우, 연결점 장치의 제 1 열의 2 개의 인접한 제 1 연결점들 사이 및 콘택트 장치의 제 1 열의 2 개의 상응하는 인접한 제 1 콘택트들 사이의 제 1 거리는 콘택트 장치의 2 개의 콘택트들 사이의 중간 공간에 상응하고, 상기 중간 공간 내에는 각각 제 2 열의 제 2 콘택트와 접촉하는 적어도 2 개의 도체 트랙이 기능상 신뢰성 있는 치수 및 거리로 배치될 수 있다.
반도체 부품은 이하에서, 플랫 전기 연결점들이 하우징의 저면에 배치되는, 쿼드 플랫 무연 패키지(QFN 패키지) 내의 집적 회로 또는 반도체 칩을 의미한다.
종속 청구항들에 제시된 조치 및 개선에 의해, 독립 청구항 제 1 항에 제시된 반도체 부품 및 독립 청구항 제 4 항에 제시된, 반도체 부품과 인쇄 회로 기판 사이의 접촉 어셈블리의 바람직한 개선이 가능하다.
접촉 어셈블리의 바람직한 실시 예에서, 각각의 제 1 열의 2 개의 인접한 제 1 연결점들 사이 및 2 개의 인접한 제 1 콘택트들 사이의 제 1 거리들은 동일한 값을 가질 수 있다. 대안으로서, 각각의 제 1 열의 2 개의 인접한 제 1 연결점들 사이 및 2 개의 인접한 제 1 콘택트들 사이의 제 1 거리들은 상이한 값을 가질 수 있다. 결과적으로, 연결점 장치 및 콘택트 장치는 다양한 요구 사항들에 유연하고 용이하게 부합될 수 있다. 예를 들어, 각각의 제 1 열의 2 개의 인접한 제 1 연결점들 또는 제 1 콘택트들 사이의 거리들은 모두 동일한 값을 가질 수 있다. 대안으로서, 2 개의 인접한 제 1 연결점들 또는 제 1 콘택트들 사이의 거리들은 변할 수 있다. 예를 들어, 2 개의 인접한 제 1 콘택트들 사이의 제 1 중간 공간은 최소 콘택트 거리를 나타낼 수 있어서, 제 1 중간 공간에서 도체 트랙이 안내되지 않고 콘택트 장치의 제 2 열의 제 2 콘택트가 접근될 수 없다. 이로써, 일반적인 기술을 사용하면 약 2.5 신호/mm의 배선 밀도가 가능해진다. 2 개의 인접한 제 1 콘택트들 사이의 제 2 중간 공간 내에는 단 하나의 도체 트랙이 안내될 수 있어서, 콘택트 장치의 제 2 열의 제 2 콘택트가 접근될 수 있다. 이로써, 일반적인 기술을 사용하면 3 내지 3.33 신호/mm 범위의 배선 밀도가 가능해진다. 설명된 적어도 하나의 제 2 중간 공간을 갖는 실시예에 추가로 또는 대안으로서, 2 개의 인접한 제 1 콘택트들 사이의 제 3 중간 공간 내에 2 개의 도체 트랙이 안내될 수 있어서, 콘택트 장치의 제 2 열의 2 개의 제 2 콘택트가 접근될 수 있다. 이로써, 일반적인 기술을 사용하면 3.25 내지 3.75 신호/mm 범위의 배선 밀도가 가능해진다. 설명된 적어도 하나의 제 2 및/또는 제 3 중간 공간을 갖는 실시 예에 추가로 또는 대안으로서, 2 개의 인접한 제 1 콘택트들 사이의 제 4 중간 공간에서 3개의 도체 트랙이 안내될 수 있어서, 콘택트 장치의 제 2 열의 3 개의 제 2 콘택트가 접근될 수 있다. 이로써, 일반적인 기술을 사용하면 약 3.4 신호/mm의 배선 밀도가 가능해진다. 이러한 방식으로, 전술한 제 1 및/또는 제 2 및/또는 제 3 및/또는 제 4 중간 공간의 개수와 동일하거나 상이한 개수의 적어도 각각 하나의 중간 공간의 임의의 가능한 조합을 포함하는 콘택트 장치가 구현될 수 있다.
접촉 어셈블리의 다른 바람직한 실시예에서, 각각의 제 2 열의 2 개의 인접한 제 2 연결점들 사이 및 2 개의 인접한 제 2 콘택트들 사이의 제 2 거리들은 동일한 값 또는 상이한 값을 가질 수 있다. 바람직하게는, 각각의 제 2 열의 2 개의 인접한 제 2 연결점들 또는 제 2 콘택트들 사이에서 각각 최소 연결점 거리 또는 콘택트 거리는 각각의 제 2 열에서 가능한 많은 수의 제 2 연결점들 또는 제 2 콘택트들을 구현할 수 있도록 선택될 수 있다. 대안으로서, 각각의 제 2 열을 각각의 제 1 열에 적응시키고 제 2 연결점들 또는 제 2 콘택트들의 접근을 가능하게 하기 위해, 2 개의 인접한 제 2 연결점들 또는 제 2 콘택트들 사이의 거리들이 변할 수 있다. 제 2 연결점들 또는 제 2 콘택트들의 접근을 용이하게 하기 위해, 각각의 제 2 열의 제 2 연결점들 및 제 2 콘택트들은 각각의 제 1 열의 2 개의 인접한 제 1 연결점들 사이 및 2 개의 인접한 제 1 콘택트들 사이의 관련 중간 공간의 중심에 대해 대칭으로 정렬될 수 있다.
접촉 어셈블리의 다른 바람직한 실시예에서, 콘택트 장치의 하나의 섹션 내의 배선 밀도(VDK)는 식
Figure pct00001
에 따라 계산될 수 있고, 상기 식에서, kk는 고려되는 섹션 내의 콘택트 개수, mpb는 최소 콘택트 폭, rv는 최대 레지스트 오프셋,
Figure pct00002
는 최소 에지 커버리지, n은 2 개의 인접한 제 1 콘택트들 사이의 중간 공간에 있는 도체 트랙 개수, mlb는 최소 도체 트랙 폭, 및 mla는 최소 도체 트랙 거리를 나타낸다. 일반적인 기술을 사용하면, 2 개의 인접한 콘택트들 사이의 도체 트랙들의 개수는 1 내지 3의 범위에서 변할 수 있다.
본 발명의 실시예가 도면에 도시되고 다음의 설명에서 상세히 설명된다. 도면에서, 동일한 도면 부호는 동일하거나 유사한 기능을 수행하는 컴포넌트 또는 요소를 나타낸다.
도 1은 발명에 따른 반도체 부품의 실시예의 개략적인 저면도.
도 2는 도 1의 반도체 부품과 인쇄 회로 기판을 구비한 본 발명에 따른 접촉 어셈블리의 실시예의 제 1 섹션의 개략적인 단면도.
도 3은 도 2의 본 발명에 따른 접촉 어셈블리의 제 2 섹션의 개략적인 단면도.
도 4는 도 2 및 도 3의 본 발명에 따른 접촉 어셈블리의 제 3 섹션의 개략적인 단면도.
도 5는 도 2 내지 도 4의 본 발명에 따른 접촉 어셈블리의 제 4 섹션의 개략적인 단면도.
도 6은 도 4의 본 발명에 따른 접촉 어셈블리의 인쇄 회로 기판의 실시예의 제 3 섹션의 개략적인 평면도.
도 7은 도 5의 본 발명에 따른 접촉 어셈블리의 인쇄 회로 기판의 실시예의 제 4 섹션의 개략적인 평면도.
도 8은 반도체 부품의 상이한 연결점 장치의 개략적인 평면도.
도 1 내지 도 5에서 알 수 있는 바와 같이, 본 발명에 따른 반도체 부품(2)의 도시된 실시예는 반도체 칩(3), 하우징(5), 및 적어도 2 열(14, 16)의 플랫 연결점들(12)을 갖는 연결점 장치(10)를 포함하며, 상기 연결점들(12)은 하우징(5)의 저면에 배치되고, 연결부(9)를 통해, 인쇄 회로 기판(7) 상에 배치되며 적어도 2 열(24, 26)을 가진 콘택트 장치(20)의 상응하는 콘택트(22)에 전기적으로 연결될 수 있다. 콘택트 장치(20)의 기하학적 구조는 연결점 장치(10)의 기하학적 구조에 상응하고, 연결점 장치(10)의 제 1 열(14)의 2 개의 인접한 제 1 연결점들(14A) 사이에 제 1 거리가 지정되며, 연결점 장치(10)의 제 2 열(16)의 2 개의 인접한 제 2 연결점들(16A) 사이에 제 2 거리가 지정된다. 또한, 제 2 열(16)의 제 2 연결점(16A)은 제 1 열(14)의 제 1 연결점(14A)에 대해 오프셋되어 배치된다. 이 경우, 연결점 장치(10)의 제 1 열(14)의 2 개의 인접한 제 1 연결점들(14A) 사이의 제 1 거리는 상응하는 콘택트 장치(20)의 2 개의 콘택트들(22) 사이의 중간 공간(C, D)에 상응하고, 상기 중간 공간(C, D) 내에 기능상 신뢰성 있는 치수 및 거리를 갖는 적어도 2 개의 도체 트랙(28)이 배치될 수 있다.
도 1 내지 도 7에서 알 수 있는 바와 같이, 도시된 실시예에서 접촉 어셈블리(1)는 도 1에 도시되며 위에서 설명된 반도체 부품(2) 및 인쇄 회로 기판(7)을 포함한다. 인쇄 회로 기판(7)은 적어도 2 열(24, 26)의 콘택트들(22)을 가진 콘택트 장치(20)를 포함하고, 콘택트 장치(20)의 기하학적 구조는 연결점 장치(10)의 기하학적 구조에 상응하며, 연결점 장치(10)의 연결점들(12)은 연결부(9), 바람직하게는 땜납 연결부를 통해 콘택트 장치(20)의 상응하는 콘택트(22)에 전기적으로 연결된다. 연결점 장치(10)의 연결점들(12)은 콘택트 장치(20)의 콘택트들(22)에 의해 그리고 인쇄 회로 기판(7)의 도체 트랙(28)에 의해 구분되고, 연결점 장치(10)의 제 1 열(14)의 2 개의 인접한 제 1 연결점들(14A) 사이 및 콘택트 장치(20)의 제 1 열(23)의 2 개의 인접한 제 1 콘택트들(24A) 사이에 제 1 거리가 지정되고, 연결점 장치(10)의 제 2 열(16)의 2 개의 인접한 제 2 연결점들(16A) 사이 및 콘택트 장치(20)의 제 2 열(26)의 2 개의 인접한 제 2 콘택트들(26A) 사이에 제 2 거리가 지정된다. 도 1, 도 6 및 도 7에 나타나는 바와 같이, 각각의 제 2 열(16, 26)의 제 2 연결점들(16A) 및 제 2 콘택트들(26A)은 각각의 제 1 열(14, 24)의 제 1 연결점들(14A) 및 제 1 콘택트들(24A)에 대해 오프셋되어 배치된다. 또한, 제 2 열(26)의 제 2 콘택트들(26A)은 각각 중간 공간(B, C, D)을 통해 제 1 열(24)의 2 개의 인접한 콘택트들(24A)들 사이로 안내되는 도체 트랙들(28)을 통해 접촉될 수 있다. 이 경우, 적어도 연결점 장치(10)의 제 1 열(14)의 2 개의 인접한 제 1 연결점들(14A) 사이 및 콘택트 장치(20)의 제 1 열(24)의 2 개의 상응하는 인접한 제 1 콘택트들(24A) 사이의 제 1 거리는 콘택트 장치(20)의 2개의 콘택트(22) 사이의 중간 공간(C, D)에 상응하고, 상기 중간 공간(C, D) 내에 기능상 신뢰할 수 있는 치수 및 간격을 갖는 적어도 2 개의 도체 트랙(28)이 배치될 수 있으며, 상기 도체 트랙들(28)은 각각 제 2 열(26)의 제 2 콘택트(26A)와 접촉한다.
특히 도 1 내지 도 7에서 알 수 있는 바와 같이, 도시된 실시예의 연결점 장치(10) 및 콘택트 장치(20)는 각각 다수의 섹션(10C, 20C)을 포함하며, 상기 섹션들에서 연결점 장치(10)의 제 1 열(14)의 2 개의 인접한 제 1 연결점들(14A) 사이 및 콘택트 장치(20)의 제 1 열(24)의 2 개의 인접한 제 1 콘택트들(24A) 사이의 상기 제 1 거리는 각각 중간 공간(C)에 상응하고, 상기 중간 공간(C) 내에서 콘택트 장치(20)의 제 1 열(24)의 2 개의 제 1 콘택트들(24A) 사이에 기능상 신뢰할 수 있는 치수 및 거리를 갖는 2 개의 도체 트랙(28)이 안내될 수 있다. 도 1에서, 도체 트랙(28)은 점선으로 도시되어 있다. 또한, 도시된 실시예에서, 연결점 장치(10) 및 콘택트 장치(20)는 각각 다수의 섹션(10D, 20D)을 포함하며, 상기 섹션들에서 연결점 장치(10)의 제 1 열(14)의 2 개의 인접한 제 1 연결점들(14A) 사이 및 콘택트 장치(20)의 제 1 열(24)의 2 개의 인접한 제 1 콘택트들(24A) 사이의 상기 제 1 거리는 각각 중간 공간(D)에 상응하고, 상기 중간 공간(D) 내에서 콘택트 장치(20)의 제 1 열(24)의 2 개의 제 1 콘택트들(24A) 사이에 기능상 신뢰할 수 있는 치수 및 거리를 갖는 3 개의 도체 트랙(28)이 안내될 수 있다. 또한, 도시된 실시예에서 연결점 장치(10) 및 콘택트 장치(20)는 각각 다수의 섹션(10B, 20B)을 포함하고, 상기 섹션들에서 연결점 장치(10)의 제 1 열(14)의 2 개의 인접한 제 1 연결점들(14A) 사이 및 콘택트 장치(20)의 제 1 열(24)의 2 개의 인접한 제 1 콘택트들(24A) 사이의 제 1 거리는 각각 중간 공간(B)에 상응하며, 상기 중간 공간(B) 내에서 콘택트 장치(20)의 제 1 열(24)의 2개의 제 1 콘택트들(24A) 사이에 기능상 신뢰할 수 있는 치수 및 거리를 갖는 단 하나의 도체 트랙(28)이 안내될 수 있다. 또한, 도시된 실시예에서 연결점 장치(10)와 콘택트 장치(20)는 각각 다수의 섹션(10A, 20A)을 포함하며, 상기 섹션들에서 연결점 장치(10)의 제 1 열(14)의 2 개의 인접한 제 1 연결점들(14A) 사이 및 콘택트 장치(20)의 제 1 열(24)의 2 개의 인접한 제 1 콘택트들(24A) 사이의 제 1 거리는 최소 연결점 거리(mta) 또는 최소 콘택트 거리(mpa)에 상응하므로, 상응하는 콘택트 장치(20)의 2 개의 콘택트(22) 사이의 중간 공간(A)에서 기능상 신뢰성 있는 치수와 거리를 가진 도체 트랙(28)이 안내될 수 없다. 따라서, 도시된 실시예에서 연결점 장치(10)와 콘택트 장치(20)는 각각 4개의 상이한 값을 가진, 연결점 장치의 제 1 열(14)의 2 개의 인접한 제 1 연결점들(14A) 사이 및 콘택트 장치(20)의 제 1 열(24)의 2 개의 인접한 제 1 콘택트들(24A) 사이의 제 1 거리들의 조합을 갖는다. 도시되지 않은 대안적 실시 예에서, 연결점 장치(10) 및 콘택트 장치(20)는 상이한 값을 갖는 제 1 거리들의 다른 개수 및 상이한 값을 갖는 제 1 거리들의 다른 조합을 가질 수 있다. 연결점 장치(10) 및 콘택트 장치(20)는 각각의 제 1 열(14, 24)에서 예컨대 중간 공간(C) 또는 중간 공간(D)에 상응하는, 2 개의 인접한 제 1 연결점들(14A) 또는 제 1 콘택트들(24A) 사이의 제 1 거리들의 단 하나의 조합을 가질 수 있다. 또한, 연결점 장치(10) 및 콘택트 장치(20)는 각각의 제 1 열(14, 24)에서 예컨대 중간 공간(C)에 상응하는, 2 개의 인접한 제 1 연결점들(14A) 또는 제 1 콘택트들(24A) 사이의 동일한 제 1 거리들만을 가질 수 있거나 중간 공간(D)에 상응하는, 2 개의 인접한 제 1 연결점들(14A) 또는 제 1 콘택트들(24A) 사이의 동일한 제 1 거리들만을 가질 수 있다.
도 1에 나타난 바와 같이, 본 발명에 따른 반도체 부품(2)의 도시된 실시예에서 연결점 장치(10)의 제 2 열(16)의 2 개의 인접한 제 2 연결점들(16A) 사이의 제 2 거리들은 동일한 값을 갖는다. 이 경우, 2 개의 인접한 제 2 연결점들(16A) 사이의 제 2 거리는 반도체 부품의 신뢰성 있는 기능을 가능하게 하는 최소 연결점 거리(mta)에 상응한다. 또한, 도시된 실시예에서 하우징(5)의 모서리에 배치된 4 개의 제 1 플랫 연결점(14A)은 각각 연결점 장치(10)의 제 1 열(14)의 다른 제 1 플랫 연결점(14A)보다 더 큰 면적을 갖는다. 또한, 연결점 장치(10)의 제 2 열(16)의 제 2 연결점들(16A)은 각각 연결점 장치(10)의 제 1 열(14)의 제 1 플랫 연결점(14A)보다 더 큰 면적을 갖는다.
도 6 및 도 7에서 알 수 있는 바와 같이, 도시된 실시 예에서 콘택트 장치(20)의 제 2 열(26)의 2 개의 인접한 제 2 콘택트들(26A) 사이의 제 2 거리들은 연결점 장치(10)와 유사하게 동일한 값을 갖는다. 이 경우, 2 개의 인접한 제 2 콘택트들(26A) 사이의 제 2 거리는 접촉 어셈블리(1)의 신뢰성 있는 기능을 가능하게 하는 최소 콘택트 거리(mpa)에 상응한다.
도 2에서 알 수 있는 바와 같이, 2 개의 인접한 콘택트(22) 사이의 도시된 제 1 중간 공간(A)은 도시된 실시 예에서 2 개의 인접한 연결점들(12) 사이의 최소 연결점 거리(mta)에 상응하는 최소 콘택트 거리(mpa)를 나타낸다. 인쇄 회로 기판(7)를 제조하는데 저렴한 표준 기술이 사용되기 때문에, 최소 연결점 거리(mta) 또는 최소 콘택트 거리(mpa) 및 따라서 제 1 중간 공간(A)에 대해 200 ㎛의 값이 발생한다. 연결점 폭(tb) 및 콘택트 폭(pb)에 대해 각각 200 ㎛의 값이 가정된다. 콘택트 장치(20)의 도시된 섹션(20A)에 대해, 콘택트 폭(pb)과 최소 콘택트 거리(mpa)의 합으로부터 거리 치수(피치)가 계산될 수 있고 400 ㎛의 값이 된다. 이로 인해, 표준 기술을 사용하면 2.5 신호/mm의 배선 밀도가 얻어진다.
도 3 내지 도 5에서 알 수 있는 바와 같이, 도시된 중간 공간(B, C, D)에서 2 개의 인접한 콘택트들(22) 사이에 각각 적어도 하나의 도체 트랙(28)이 안내된다. 따라서, 중간 공간(B, C, D)의 폭(Br) 또는 상응하는 연결점 거리(ta) 또는 상응하는 콘택트 거리(pa)가 식(1)에 따라 계산될 수 있다:
Figure pct00003
상기 식에서, rv는 최대 레지스트 오프셋,
Figure pct00004
는 최소 에지 커버리지, n은 2 개의 인접한 콘택트들(22) 사이의 중간 공간(B, C, D)에서의 도체 트랙 개수, mlb는 최소 도체 트랙 폭, 및 mla는 최소 도체 트랙 거리를 나타낸다. 중간 공간(B, C, D)은 사용된 도체 트랙의 도체 트랙 폭(lb), 및 접촉 어셈블리(1)의 신뢰성 있는 기능을 위해 준수되는 다수의 기술 의존 거리들로 이루어진다. 콘택트 장치(20)의 도시된 섹션들(20B, 20C, 20D)에서, 각각의 거리 치수(피치)는 콘택트 폭(pb)과 중간 공간(B, C, D)의 폭(Br)의 합으로부터 계산될 수 있다. 콘택트 장치(20)의 섹션들(10B, 1OC, 10D) 내의 배선 밀도(VDK)는 식(2)에 따라 계산될 수 있다:
Figure pct00005
상기 식에서, kk는 고려된 섹션(10B, 10C, 10D) 내의 콘택트 개수, mpb는 최소 콘택트 폭, 및 Br은 2 개의 인접한 콘택트들(22) 사이의 중간 공간(B, C, D)의 폭을 나타낸다.
도 3에서 알 수 있는 바와 같이, 2 개의 인접한 콘택트들(22) 사이의 도시된 제 2 중간 공간(B)에서 단 하나의 도체 트랙(28)이 안내된다. 따라서, 제 2 중간 공간(B)의 폭(Br)은 식(1)에 따라 계산될 수 있다. 사용된 표준 기술은 125 ㎛의 최소 도체 트랙 폭(mlb), 125 ㎛의 최소 도체 트랙 거리(mla), 50 ㎛의 최대 레지스트 오프셋, 및 50 ㎛의 최소 에지 커버리지를 갖는다. 따라서, 제 2 중간 공간(B)의 폭(Br)은 식(1)에 따라 425 ㎛의 값을 갖는다. 콘택트 장치(20)의 도시된 섹션(20B)에 대해, 거리 치수(피치)는 콘택트 폭(pb)과 제 2 중간 공간(B)의 폭(Br)의 합으로부터 계산될 수 있고 625 ㎛의 값이 된다. 이로 인해, 표준 기술을 사용하면 3 내지 3.33 신호/mm의 배선 밀도가 얻어진다.
도 4 및 도 6에서 알 수 있는 바와 같이, 2 개의 인접한 콘택트들(22) 사이의 도시된 제 3 중간 공간(C)에서 2 개의 도체 트랙(28)이 안내된다. 따라서, 제 3 중간 공간(C)의 폭(Br)은 식(1)에 따라 계산될 수 있다. 표준 기술을 사용하면, 제 3 중간 공간(C)의 폭(Br)은 식(1)에 따라 675 ㎛의 값을 갖는다. 콘택트 장치(20)의 도시된 섹션(20C)에 대해, 거리 치수(피치)는 콘택트 폭(pb)과 제 3 중간 공간(C)의 폭(Br)의 합으로부터 계산될 수 있고 825 ㎛의 값이 된다. 이로 인해, 표준 기술을 사용하면 3.25 내지 3.75 신호/mm의 배선 밀도가 얻어진다.
도 5 및 도 7에서 알 수 있는 바와 같이, 2 개의 인접한 콘택트들(22) 사이의 도시된 제 4 중간 공간(C)에서 3 개의 도체 트랙(28)이 안내된다. 따라서, 제 4 중간 공간(D)의 폭(Br)은 식(1)에 따라 계산될 수 있다. 표준 기술을 사용하면, 제 4 중간 공간(D)의 폭(Br)은 식(1)에 따라 925 ㎛의 값을 갖는다. 콘택트 장치(20)의 도시된 섹션(20D)에 대해, 거리 치수(피치)는 콘택트 폭(pb)과 제 4 중간 공간(D)의 폭(Br)의 합으로부터 계산될 수 있고 1125 ㎛의 값이 된다. 그로 인해, 표준 기술을 사용하면, 약 3.4 신호/mm의 배선 밀도가 얻어진다. 표준 기술을 사용하면, 소형화를 달성하기 위해 2 개의 인접한 콘택트들(22) 사이의 중간 공간(D)에서 최대 3 개의 도체 트랙(28)이 안내될 수 있다.
도 8은 반도체 부품의 다른 연결점 장치의 평면도를 도시한다. 이 경우, 제 1의 또는 최상부 섹션에 도시된, 종래 기술에 공지된 제 1 연결점 장치는 15 개의 플랫 연결점(12)을 갖는 단 하나의 열을 갖는다. 2 개의 인접한 연결점들(12) 사이의 거리들 또는 중간 공간들(A)은 동일하다. 제 2 섹션에 도시되며 종래 기술에 공지된 제 2 연결점 장치는 2 열의 플랫 연결점들(12)을 포함한다. 이 경우, 제 1 또는 제 2 열의 2 개의 인접한 연결점(12) 사이의 거리들 또는 중간 공간들(B)은 동일하다. 중간 공간들(B)에서, 각각 하나의 도체 트랙이 안내될 수 있다. 전체적으로, 제 2 연결점 장치는 도시된 제 2 섹션(19)에서 연결점들(12)을 포함한다. 즉, 제 1 연결점 장치에서보다 4 개 더 많은 연결점(12)이 있다. 제 3 섹션에 도시된 제 3 연결점 장치는 2 열의 플랫 연결점들(12)을 갖는다. 이 경우, 제 1 열 및 제 2 열의 2 개의 인접한 연결점들(12) 사이의 거리들 또는 중간 공간들(A, C)은 상이하다. 제 2 열의 2 개의 인접한 연결점들(12) 사이의 거리들 또는 중간 공간들(A)은 최소 콘택트 거리에 상응하는 동일한 거리(A)를 갖는다. 제 1 열의 2 개의 인접한 연결점들(12) 사이의 거리들 또는 중간 공간들(C)도 동일하지만, 중간 공간들(C)에서 각각 2 개의 도체 트랙들이 안내될 수 있는 크기이다. 전체적으로, 제 3 연결점 장치는 도시된 제 3 섹션(20)에서 연결점들(12)을 갖는다. 즉, 제 1 연결점 장치보다 5 개 더 많고 제 2 연결점 장치보다 하나 더 많은 연결점(12)이 있다. 제 4 섹션에 도시된 제 4 연결점 장치는 2 열의 플랫 연결점들(12)을 갖는다. 이 경우, 제 1 열과 제 2 열의 2 개의 인접한 연결점들(12) 사이의 거리들 또는 중간 공간들(A, D)은 상이하다. 제 2 열의 2 개의 인접한 연결점들(12) 사이의 거리들 또는 중간 공간들(A)은 최소 콘택트 거리에 상응하는 동일한 거리(A)를 갖는다. 제 1 열의 2 개의 인접한 연결점들(12) 사이의 거리들 또는 중간 공간들(D)도 동일하지만, 중간 공간(D)에서 각각 3개의 도체 트랙들이 안내될 수 있는 크기이다. 전체적으로, 제 4 연결점 장치는 도시된 제 4 섹션(21)에서 연결점들(12)을 갖는다. 즉, 제 1 연결보점 장치보다 6 개 더 많고, 제 2 연결점 장치보다 2 개 더 많으며 제 3 연결점 장치보다 하나 더 많은 연결점들(12)이 있다. 제 5 섹션에 도시된 제 5 연결점 장치는 2 열의 플랫 연결점들(12)을 갖는다. 이 경우, 제 1 열과 제 2 열의 2 개의 인접한 연결점들(12) 사이의 거리들 또는 중간 공간들(A, C, D)은 상이하다. 제 2 열의 2 개의 인접한 연결점들(12) 사이의 거리들 또는 중간 공간들(A)은 최소 콘택트 거리에 상응하는 동일한 거리(A)를 갖는다. 제 1 열의 2 개의 인접한 연결점들(12) 사이의 거리들 또는 중간 공간들(C, D)은 상이한 값을 갖는다. 이 경우, 각각 2 개의 도체 트랙들이 안내될 수 있는 중간 공간(C)은 3 개의 도체 트랙들이 안내될 수 있는 중간 공간(D)과 교대한다. 전체적으로, 제 5 연결점 장치는 도시된 제 5 섹션(20)에서 연결점들(12)을 갖는다. 즉, 제 1 연결점 장치보다 5 개의 더 많고 제 2 연결점 장치보다 하나의 더 많은 연결점(12)이 있다. 도 8에서 알 수 있는 바와 같이, 각각의 제 2 열의 연결점들(12)은 각각의 제 1 열의 2 개의 인접한 연결점(12) 사이의 관련 중간 공간(B, C, D)의 중심에 대해 대칭으로 정렬된다.
2: 반도체 부품
3: 반도체 칩
5: 하우징
9: 연결부
10: 연결점 장치
14, 24: 제 1 열
16, 26: 제 2 열
20: 콘택트 장치
22: 콘택트
28: 도체 트랙

Claims (14)

  1. 반도체 칩(3), 하우징(5), 및 적어도 2 열(14, 16)의 플랫 연결점들(12)을 갖는 연결점 장치(10)를 포함하는 반도체 부품(2)으로서, 상기 연결점들(12)은 상기 하우징(5)의 저면에 배치되고, 연결부(9)를 통해, 인쇄 회로 기판(7) 상에 배치되며 적어도 2 열(24, 26)을 가진 콘택트 장치(20)의 상응하는 콘택트들(22)에 전기적으로 연결될 수 있으며, 상기 콘택트 장치(20)의 기하학적 구조는 상기 연결점 장치(10)의 기하학적 구조에 상응하고, 상기 연결점 장치(10)의 제 1 열(14)의 2 개의 인접한 제 1 연결점(14A) 사이에 제 1 거리가 지정되며, 상기 연결점 장치(10)의 제 2 열(16)의 2 개의 인접한 제 2 연결점들(16A) 사이에 제 2 거리가 지정되고, 상기 제 2 열(16)의 상기 제 2 연결점들(16A)은 상기 제 1 열(14)의 상기 제 1 연결점(14A)에 대해 오프셋되어 배치되는, 상기 반도체 부품(2)에 있어서,
    적어도 상기 연결점 장치(10)의 상기 제 1 열(14)의 2 개의 인접한 제 1 연결점들(14A) 사이의 상기 제 1 거리는 상응하는 콘택트 장치(20)의 2 개의 콘택트들(22) 사이의 중간 공간(C, D)에 상응하고, 상기 중간 공간 내에 기능상 신뢰성 있는 치수 및 거리를 갖는 적어도 2 개의 도체 트랙(28)이 배치될 수 있는 것을 특징으로 하는 반도체 부품(2).
  2. 제 1 항에 있어서, 상기 제 1 열(14)의 2 개의 인접한 제 1 연결점들(14A) 사이의 상기 제 1 거리들은 동일한 값 또는 상이한 값을 갖는 것을 특징으로 하는 반도체 부품(2).
  3. 제 1 항 또는 제 2 항에 있어서, 상기 제 2 열(16)의 2개의 인접한 제 2 연결점들(16A) 사이의 상기 제 2 거리들은 동일한 값 또는 상이한 값을 갖는 것을 특징으로 하는 반도체 부품(2).
  4. 반도체 칩(3), 하우징(5), 및 상기 하우징(5)의 저면에 배치되는 적어도 2 열(14, 16)의 플랫 연결점들(12)을 갖는 연결점 장치(10)를 구비한 반도체 부품(2), 및 적어도 2 열(24, 26)의 콘택트들(22)을 갖는 콘택트 장치(20)를 구비한 인쇄 회로 기판(7)을 포함하는 접촉 어셈블리(1)로서, 상기 콘택트 장치(20)의 기하학적 구조는 상기 연결점 장치(10)의 기하학적 구조에 상응하고, 상기 연결점 장치(10)의 연결점들(12)은 연결부(9)를 통해 상기 콘택트 장치(20)의 상응하는 콘택트들(22)에 전기적으로 연결되며, 상기 연결점 장치(10)의 연결점들(12)은 상기 콘택트 장치(20)의 상기 콘택트들(22)에 의해 그리고 상기 인쇄 회로 기판(7)의 도체 트랙(28)에 의해 구분되고, 상기 연결점 장치(10)의 제 1 열(14)의 2 개의 인접한 제 1 연결점들(14A) 사이 및 상기 콘택트 장치(20)의 제 1 열(23)의 2 개의 인접한 제 1 콘택트들(24A) 사이에 제 1 거리가 지정되며, 상기 연결점 장치(10)의 제 2 열(16)의 2 개의 인접한 제 2 연결점들(16a) 사이 및 상기 콘택트 장치(20)의 제 2 열(26)의 2 개의 인접한 제 2 콘택트들(26A) 사이에 제 2 거리가 지정되고, 상기 각각의 제 2 열(16, 26)의 상기 제 2 연결점들(16A) 및 상기 제 2 콘택트들(26A)은 상기 각각의 제 1 열(14, 24)의 상기 제 1 연결점들(14A) 및 상기 제 1 콘택트들(24A)에 대해 오프셋되게 배치되며, 상기 제 2 열(26)의 상기 제 2 콘택트들(26A)은 상기 도체 트랙들(28)을 통해 접촉될 수 있고, 상기 도체 트랙들은 각각 상기 제 1 열(24)의 2 개의 인접한 콘택트들(24A) 사이의 중간 공간(B, C, D)을 통해 안내되는, 상기 접촉 어셈블리(1)에 있어서,
    적어도 상기 연결점 장치(10)의 상기 제 1 열(14)의 2 개의 인접한 제 1 연결점들(14A) 사이 및 상기 콘택트 장치(20)의 상기 제 1 열(24)의 2 개의 상응하는 인접한 제 1 콘택트들(24A) 사이의 상기 제 1 거리는 상기 콘택트 장치(20)의 2 개의 콘택트들(22) 사이의 중간 공간(C, D)에 상응하고, 상기 중간 공간(C, D) 내에는 각각 상기 제 2 열(26)의 제 2 콘택트들(26A)과 접촉하는 적어도 2 개의 도체 트랙이 기능상 신뢰성 있는 치수 및 거리로 배치될 수 있는 것을 특징으로 하는 접촉 어셈블리(1).
  5. 제 4 항에 있어서, 상기 각각의 제 1 열(14, 24)의 2 개의 인접한 제 1 연결점들(14A) 사이 및 2 개의 인접한 제 1 콘택트들(24A) 사이의 상기 제 1 거리들은 동일한 값을 갖는 것을 특징으로 하는 접촉 어셈블리(1).
  6. 제 4 항에 있어서, 상기 각각의 제 1 열(14, 24)의 2 개의 인접한 제 1 연결점들(14A) 사이 및 2 개의 인접한 제 1 콘택트들(24A) 사이의 상기 제 1 거리들은 상이한 값을 갖는 것을 특징으로 하는 접촉 어셈블리(1).
  7. 제 6 항에 있어서, 2 개의 인접한 제 1 콘택트들(24A) 사이의 제 1 중간 공간(A)은 최소 콘택트 거리(mpa)를 나타내는 것을 특징으로 하는 접촉 어셈블리(1).
  8. 제 6 항 또는 제 7 항에 있어서, 2 개의 인접한 제 1 콘택트들(24A) 사이의 제 2 중간 공간(B)에서 단 하나의 도체 트랙(28)이 안내되는 것을 특징으로 하는 접촉 어셈블리(1).
  9. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서, 2 개의 인접한 제 1 콘택트들(24A) 사이의 제 3 중간 공간(C)에서 2 개의 도체 트랙(28)이 안내되는 것을 특징으로 하는 접촉 어셈블리(1).
  10. 제 6 항 내지 제 9 항 중 어느 한 항에 있어서, 2 개의 인접한 제 1 콘택트들(24A) 사이의 제 4 중간 공간(D)에서 3 개의 도체 트랙(28)이 안내되는 것을 특징으로 하는 접촉 어셈블리(1).
  11. 제 4 항 내지 제 10 항 중 어느 한 항에 있어서, 상기 각각의 제 2 열(16, 26)의 2 개의 인접한 제 2 연결점들(16A) 사이 및 2 개의 인접한 제 2 콘택트들(26A) 사이의 상기 제 2 거리들은 동일한 값 또는 상이한 값을 갖는 것을 특징으로 하는 접촉 어셈블리(1).
  12. 제 11 항에 있어서, 상기 각각의 제 2 열(16, 26)의 상기 제 2 연결점들(16A) 및 상기 제 2 콘택트들(26A)은 상기 각각의 제 1 열(14, 24)의 2 개의 인접한 제 1 연결점들(14A) 사이 및 2 개의 인접한 제 1 콘택트들(24A) 사이의 관련 중간 공간(B, C, D)의 중심에 대해 대칭으로 정렬되는 것을 특징으로 하는 접촉 어셈블리(1).
  13. 제 4 항 내지 제 12 항 중 어느 한 항에 있어서, 상기 콘택트 장치(20)의 하나의 섹션 내의 배선 밀도(VDK)가 식
    Figure pct00006
    에 따라 계산되고, 상기 식에서, kk는 고려되는 섹션 내의 콘택트 개수, mpb는 최소 콘택트 폭, rv는 최대 레지스트 오프셋,
    Figure pct00007
    는 최소 에지 커버리지, n은 2 개의 인접한 제 1 콘택트들(26A) 사이의 중간 공간(B, C, D)에 있는 도체 트랙 개수, mlb는 최소 도체 트랙 폭, 및 mla는 최소 도체 트랙 거리를 나타내는 것을 특징으로 하는 접촉 어셈블리(1).
  14. 제 13 항에 있어서, N은 1 내지 3 범위의 자연수인 것을 특징으로 하는 접촉 어셈블리(1).
KR1020207005747A 2017-08-28 2018-08-03 반도체 부품, 및 반도체 부품과 인쇄 회로 기판을 구비한 접촉 어셈블리 Active KR102537645B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102017215027.0 2017-08-28
DE102017215027.0A DE102017215027A1 (de) 2017-08-28 2017-08-28 Halbleiterbauelement und Kontaktieranordnung mit einem Halbleiterbauelement und einer Leiterplatte
PCT/EP2018/071190 WO2019042709A1 (de) 2017-08-28 2018-08-03 Halbleiterbauelement und kontaktieranordnung mit einem halbleiterbauelement und einer leiterplatte

Publications (2)

Publication Number Publication Date
KR20200047545A true KR20200047545A (ko) 2020-05-07
KR102537645B1 KR102537645B1 (ko) 2023-05-31

Family

ID=63108590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207005747A Active KR102537645B1 (ko) 2017-08-28 2018-08-03 반도체 부품, 및 반도체 부품과 인쇄 회로 기판을 구비한 접촉 어셈블리

Country Status (7)

Country Link
US (1) US11310913B2 (ko)
EP (1) EP3676869B1 (ko)
JP (1) JP7105873B2 (ko)
KR (1) KR102537645B1 (ko)
CN (1) CN111033726B (ko)
DE (1) DE102017215027A1 (ko)
WO (1) WO2019042709A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3199651B2 (ja) 1996-12-02 2001-08-20 株式会社沖データ 複合多機能端末装置
US12400944B2 (en) * 2022-01-03 2025-08-26 Mediatek Inc. Board-level pad pattern for multi-row QFN packages
US12532758B2 (en) 2022-01-03 2026-01-20 Mediatek Inc. Board-level pad pattern for multi-row QFN packages
US12309921B2 (en) * 2022-01-03 2025-05-20 Mediatek Inc. Board-level pad pattern for multi-row QFN packages
US20250284207A1 (en) * 2024-03-07 2025-09-11 Applied Materials, Inc. Inspection of lithographic layers and dynamic data via inline metrology

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100986A (ja) * 1998-09-25 2000-04-07 Sony Corp 実装用半導体部品、実装構造及び実装方法
JP2002270723A (ja) * 2001-03-12 2002-09-20 Hitachi Ltd 半導体装置、半導体チップおよび実装基板
JP2005005601A (ja) * 2003-06-13 2005-01-06 Ricoh Co Ltd 印刷回路配線板の配線レイアウト構造

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6689634B1 (en) * 1999-09-22 2004-02-10 Texas Instruments Incorporated Modeling technique for selectively depopulating electrical contacts from a foot print of a grid array (BGA or LGA) package to increase device reliability
US7102892B2 (en) * 2000-03-13 2006-09-05 Legacy Electronics, Inc. Modular integrated circuit chip carrier
US6665194B1 (en) * 2000-11-09 2003-12-16 International Business Machines Corporation Chip package having connectors on at least two sides
JP2004363365A (ja) 2003-06-05 2004-12-24 Renesas Technology Corp 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100986A (ja) * 1998-09-25 2000-04-07 Sony Corp 実装用半導体部品、実装構造及び実装方法
JP2002270723A (ja) * 2001-03-12 2002-09-20 Hitachi Ltd 半導体装置、半導体チップおよび実装基板
JP2005005601A (ja) * 2003-06-13 2005-01-06 Ricoh Co Ltd 印刷回路配線板の配線レイアウト構造

Also Published As

Publication number Publication date
US11310913B2 (en) 2022-04-19
DE102017215027A1 (de) 2019-02-28
KR102537645B1 (ko) 2023-05-31
WO2019042709A1 (de) 2019-03-07
JP7105873B2 (ja) 2022-07-25
CN111033726A (zh) 2020-04-17
JP2020532864A (ja) 2020-11-12
EP3676869A1 (de) 2020-07-08
CN111033726B (zh) 2024-01-05
US20200196449A1 (en) 2020-06-18
EP3676869B1 (de) 2023-06-28

Similar Documents

Publication Publication Date Title
KR102537645B1 (ko) 반도체 부품, 및 반도체 부품과 인쇄 회로 기판을 구비한 접촉 어셈블리
US6552436B2 (en) Semiconductor device having a ball grid array and method therefor
US7042098B2 (en) Bonding pad for a packaged integrated circuit
US8143713B2 (en) Chip-on-board package
US7199478B2 (en) Printed circuit board having an improved land structure
US7180182B2 (en) Semiconductor component
KR20020016867A (ko) 라우팅층에 대한 신호 라인수를 최대화하기 위한 가변피치 콘택 어레이를 가진 집적 회로 다이 및/또는 패키지
US8698283B2 (en) Substrate for semiconductor package and semiconductor package having the same
US6657133B1 (en) Ball grid array chip capacitor structure
US20090065935A1 (en) Systems and methods for ball grid array (bga) escape routing
US11764151B2 (en) Connection of several circuits of an electronic chip
KR20090039269A (ko) 반도체 패키지용 회로기판, 반도체 패키지 및 이를 갖는반도체 모듈
US6953997B1 (en) Semiconductor device with improved bonding pad connection and placement
EP1154479A2 (en) Multiple line grid for use in a packaging or a testing application
KR100725517B1 (ko) 본딩 패드와 볼 랜드가 복수 층에 형성된 다층 배선 기판및 이를 이용한 반도체 패키지 구조
JP2012028519A (ja) 半導体パッケージ
US20100013109A1 (en) Fine pitch bond pad structure
JPH11102990A (ja) 格子状に配列された複数の接続端子を有する電子部品を実装したプリント配線基板
KR100848745B1 (ko) 반도체 장치 및 반도체 칩
JP4523425B2 (ja) 半導体素子搭載用基板
KR101006529B1 (ko) 볼 랜드 및 이를 이용한 인쇄회로기판 및 이를 이용한 반도체 패키지
KR100990937B1 (ko) 반도체 패키지
JPS6318688A (ja) セラミツクパツケ−ジ
JPH02249260A (ja) 半導体パッケージとこれを実装した回路装置
JP2004193179A (ja) Ｉｃパッケージ

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000