KR20200048787A - 전극, 이의 제조방법 및 이를 이용하는 슈퍼커패시터 - Google Patents

전극, 이의 제조방법 및 이를 이용하는 슈퍼커패시터 Download PDF

Info

Publication number
KR20200048787A
KR20200048787A KR1020180131246A KR20180131246A KR20200048787A KR 20200048787 A KR20200048787 A KR 20200048787A KR 1020180131246 A KR1020180131246 A KR 1020180131246A KR 20180131246 A KR20180131246 A KR 20180131246A KR 20200048787 A KR20200048787 A KR 20200048787A
Authority
KR
South Korea
Prior art keywords
electrode
conductive layer
supercapacitor
activated carbon
current collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020180131246A
Other languages
English (en)
Other versions
KR102631866B1 (ko
Inventor
김익준
양선혜
김민철
임상민
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020180131246A priority Critical patent/KR102631866B1/ko
Publication of KR20200048787A publication Critical patent/KR20200048787A/ko
Application granted granted Critical
Publication of KR102631866B1 publication Critical patent/KR102631866B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/84—Processes for the manufacture of hybrid or EDL capacitors, or components thereof
    • H01G11/86—Processes for the manufacture of hybrid or EDL capacitors, or components thereof specially adapted for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/30—Electrodes characterised by their material
    • H01G11/32—Carbon-based
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/66—Current collectors
    • H01G11/68—Current collectors characterised by their material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

본 발명은 전극, 이의 제조방법 및 이를 이용하는 슈퍼커패시터에 관한 것으로, 금속 박 집전체의 단면 또는 양면 표면에 2μm 이하인 미세 활성탄을 포함하는 전도층을 도포하는 전도층 도포단계 및 상기 전도층 표면에 활물질을 포함하는 전극층을 도포하는 전극층 도포단계를 포함하는 것을 기술적 요지로 한다.
이에 의하여 전도층이 금속 박 집전체와 전극층 사이의 접촉 저항을 감소시키고, 이를 이용하는 슈퍼커패시터의 충방전 출력특성과 장기 신뢰성을 향상시키는 효과를 얻을 수 있다.

Description

전극, 이의 제조방법 및 이를 이용하는 슈퍼커패시터 {ELECTRODE FOR SUPER CAPACITOR, MANUFACTURING METHOD FOR THE SAME AND SUPER CAPACITOR USING THE SAME}
본 발명은 전극, 이의 제조방법 및 이를 이용하는 슈퍼커패시터에 관한 것으로, 더욱 상세하게는 금속 박 집전체의 단면 또는 양면 표면에 미세 활성탄을 포함하는 전도층을 도포하고, 상기 전도층의 표면에 전극층을 도포하여 접촉저항을 감소시킨 전극 및 이를 이용하여 출력특성이 향상된 슈퍼커패시터에 관한 것이다.
일반적으로 슈퍼커패시터는 양극과 음극에 분극성 전극을 사용하는 전기이중층 커패시터와 분극성 전극과 화학 반응을 기반을 둔 이차전지용 전극으로 구성된 하이브리드 커패시터로 크게 구분할 수 있다.
슈퍼커패시터는 전극과 전해질의 화학반응을 이용하는 이차전지들과 달리, 양극과 음극 중 최소한 한쪽 전극이 활성탄의 계면반응을 사용하는 전하 축전원리를 이용하므로 높은 출력밀도와 충·방전 효율 및 장기신뢰성이 우수하다.
슈퍼커패시터의 전기화학적 특성은 금속 박 집전체, 활물질 및 전해액 등과 같은 소재 및 부품에 영향을 받지만, 이들 각 소재들 간의 표면 상태 및 접촉 정도에 따라서도 많은 영향을 받는다.
슈퍼커패시터용 알루미늄 박 집전체의 경우 주로 알루미늄의 표면을 전해 에칭을 통해 제조한 에칭 알루미늄을 사용한다. 일반적으로 에칭 알루미늄의 표면 거칠기는 활성탄을 포함하는 전극과의 결착력을 부여하여 기계적, 전기적 전도성을 향상시키는 역할을 한다.
그러나 에칭과정에서 생성된 표면의 수하피막은 대기 중 장시간 방치 또는 셀 조립 후 반복적인 충·방전 과정에서 전해액 또는 활성탄 기공에 존재하는 수분과의 반응에 의해 점차 알루미늄 산화 피막으로 변질되거나 두께가 두꺼워져 결착면의 접촉저항으로 작용한다.
분극성 전극을 양극과 음극에 사용하는 전기이중층 커패시터의 경우, 전해액 등에 포함된 수분은 에이징 중에 음극에 있어서 전기분해하여 알칼리 성분을 발생한다. 그리고 이 알칼리 성분에 의해 집전체 표면에 존재하는 산화피막이 용해하며, 방전 시에 음극이 알루미늄 전해 전위보다 귀전위가 되는 것으로부터 알루미늄 집전체 내부에서는 하기 반응식 1과 같은 반응이 발생한다. 이 반응은 특히 전해질로 사용하는 음이온 BF4 -의 가수분해 생성물인 F- 등이 존재하면 가속되고, 동시에 음극에 반응식 2와 같은 화합물이 형성하기도 한다.
[반응식 1]
Al → Al3+ + 3e-
[반응식 2]
Al3+ + 3F- → AlF3
상기 기재의 과정은 고온에서 보다 반응이 활성화되므로, 생성물의 집적화가 심화되어 내부저항을 상승시키는 원인으로 작용한다.
알루미늄의 표면 부식을 억제하기 위한 방법으로서 일본 특허출원 10-2014-207619(특허문헌 1) 에서는 양극(陽極)산화에 의해 인(P)을 포함하는 피막을 형성하는 알루미늄 에칭 박 제조방법에 대해 나타내었다. 이 특허는 인산계 화합물을 포함하는 용액에 알루미늄 집전체를 침적하고 양극 산화하는 것에 의해 화학적으로 불활성인 인산화합물 Al(PO4), Al2(HPO4)3, Al(H2PO4)3을 형성시키는 방법을 제공하고 있다.
그러나 이들 인산화합물들의 약 100μm 이상의 피막두께를 가지기 쉬우므로 전기전도성의 저하에 의한 셀 내부저항이 증가하는 문제점이 있다.
한편 일본 특허출원 10-2013-0216596(특허문헌 2) 에는 알루미늄 박 집전체와 활물질을 포함하는 전극층과의 접촉저항을 감소시키기 위해 전도성 수지층을 형성하는 연구사례가 있다. 문헌에는 전도성 수지층의 박리를 억제하고, 충전디바이스 특성의 열화를 억제시킬 목적으로 활성 수소기와 결합된 기를 가지는 고분자, 도전재, 가교제 및 분산제를 포함하는 전도성 수지층 용액을 제조하고 알루미늄 박 집전체 표면에 도포하는 것을 나타내고 있다.
그러나 상기 특허문헌들에 나타낸 금속 박 집전체의 표면 부식 방지 또는 전도성 수지층의 제조방식은, 이들 방식을 적용하는 슈퍼커패시터의 장기적 사용에 따른 저항증가를 억제하는 효과는 있으나 금속 박 집전체와 활물질을 포함하는 전극층과의 접촉저항을 감소시키기에는 한계가 있다.
특히 특허문헌 2와 같은 전도성 수지층은 도포성과 결착성을 개선시키기 위한 목적으로 고분자 바인더를 포함하고 있으나, 이들 고분자 바인더는 전도성 수지층에 포함하는 카본블랙 또는 흑연과 같은 탄소 물질의 표면을 피복함으로써 접촉저항을 개선하기에는 한계가 존재한다.
따라서 이와 같은 문제점을 해결하기 위한 방법이 요구된다.
일본 특허출원 10-2014-207619 일본 특허출원 10-2013-0216596
본 발명의 기술적 과제는, 배경기술에서 언급한 문제점을 해결하기 위한 것으로, 더욱 상세하게는 금속 박 집전체의 단면 또는 양면 중 적어도 하나의 표면에 평균 입경이 2μm 이하인 활성탄을 포함하는 전도층을 도포하고 소정의 압력으로 프레스 하는 것에 의해 결착력이 우수하면서 전기전도성이 우수한 전도층을 제조하고, 상기 전도층 표면에 활물질을 포함하는 전극층을 형성하여 출력특성이 우수한 전극, 이의 제조방법 및 이를 이용하는 슈퍼커패시터를 제공하는 것을 목적으로 한다.
본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
기술적 과제를 해결하기 위해 안출된 본 발명에 따른 슈퍼커패시터용 전극 제조방법은, 금속 박 집전체의 단면 또는 양면 표면에 2μm 이하인 미세 활성탄을 포함하는 전도층을 도포하는 전도층 도포단계 및 상기 전도층 표면에 활물질을 포함하는 전극층을 도포하는 전극층 도포단계를 포함할 수 있다.
상기 금속 박 집전체는, 알루미늄(Al), 구리(Cu), 니켈(Ni), 스테인레스 스틸(Stainless steel), 탄탈(Ta), 백금 (Pt) 및 이의 혼합으로 이루어진 군으로부터 선택될 수 있다.
상기 전도층의 상기 미세 활성탄은, 비표면적 500 내지 4,000m2/g 범위이며, 회전밀, 유성밀, 아트리션밀, 로드밀 및 제트밀 중 어느 하나의 방법을 선택하여 분쇄하여 얻을 수 있다.
상기 전도층은, 도전재를 더 포함하는 것이 바람직할 수 있다.
상기 도전재는 카본블랙, 카본나노튜브, 카본나노파이브, 흑연, 그래핀 및 이의 혼합으로부터 이루어진 군으로부터 선택될 수 있다.
상기 전도층은 상기 미세 활성탄, 상기 도전재 및 바인더를 용매와 함께 슬러리 도포하며, 고형분 기준으로 상기 미세 활성탄의 중량비가 75 내지 95%, 상기 도전재의 중량비가 3 내지 20% 및 상기 바인더가 2 내지 5%인 것이 바람직할 수 있다.
상기 전도층은 프레스한 후 두께가 2μm 이하인 것이 바람직할 수 있다.
한편, 본 발명에 따른 슈퍼커패시터용 전극은 금속 박 집전체, 상기 금속 박 집전체의 단면 또는 양면 표면에 도포되며, 미세 활성탄을 포함하는 전도층 및 상기 전도층 표면에 형성되며, 활물질을 포함하는 전극층을 포함하여 구성될 수 있다.
한편, 본 발명에 따른 슈퍼커패시터는 슈퍼커패시터용 전극 제조방법에 따라 제조된 슈퍼커패시터용 전극을 포함하여 구성될 수 있다.
상술한 본 발명의 구성에 따르면, 전도층이 금속 박 집전체와 전극층 사이의 접촉저항을 감소시키는 효과를 가질 수 있으며, 이를 이용하는 슈퍼커패시터의 충방전 출력특성과 장기 신뢰성을 향상시키는 효과를 가질 수 있다.
이러한 본 발명에 의한 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
이하, 본 발명의 실시예를 상세히 설명하기로 한다. 다만, 이는 예시로서 제시되는 것으로, 이에 의해 본 발명이 제한되지는 않으며 본 발명은 후술할 청구항의 범주에 의해 정의될 뿐이다. 그리고, 본 발명을 설명함에 있어서, 이미 공지된 기능 혹은 구성에 대한 설명은, 본 발명의 요지를 명료하게 하기 위하여 생략하기로 한다.
일반적으로 금속 박 집전체는 슈퍼커패시터의 전기화학 메커니즘과 전해액에 따라 선정되어지며, 유기 용액을 사용하는 전기이중층 커패시터 또는 하이브리드 커패시터용 금속 박 집전체는 양극에 알루미늄 (Al) 집전체, 음극에 알루미늄 혹은 구리 (Cu) 집전체를 사용하고, 알루미늄은 에칭 알루미늄을 주로 사용한다. 알칼리 또는 산성 수계 용액을 사용하는 의사 커패시터, 전기이중층 커패시터 또는 하이브리드 커패시터는 니켈 (Ni), 스테인레스 (Stainless steel), 탄탈 (Ta) 또는 백금 (Pt) 집전체를 사용할 수 있다.
금속 박 집전체의 단면 또는 양면 표면에 활물질을 포함하는 전극층은 일반적으로 슬러리 코팅하여 제조한다. 분극성 전극의 경우 금속 박 집전체와 전극층 사이의 결착력과 전기 전도성 향상을 목적으로 알루미늄 박 집전체를 에칭 처리하여 사용한다. 알루미늄 박 집전체의 에칭과정에서 생성된 에칭피트는 전극층과의 결착력을 향상시키고, 표면에 형성된 수하피막은 전극층과의 전기 전도성을 유지하는 역할을 한다.
한편 알루미늄 박 집전체와 전극층과의 결착력 향상을 위해 금속 박 집전체의 표면에 도전재와 바인더로 구성한 전도층을 도포하기도 한다.
전술한 전도층은 일반적으로 도포성과 밀착성 향상을 위해 가교제와 같은 첨가제와 분자수가 많은 한 종류 이상의 고분자 바인더 및 분산제를 사용하고, 도전재로서 형상 종횡비가 0.1 이상인 흑연, 그래핀, 카본나노튜브 및 카본나노섬유, 또는 평균입경이 0.1μm 이하인 카본블랙 중 1종류 이상을 혼합하여 사용하여 왔다.
그러나 전술한 전도층은 공정이 용해, 중합 또는 혼합 과정과 같은 복잡한 공정을 수반하기 때문에 제조단가가 높은 단점이 있으며, 코팅된 전도층은 전극층과의 결착력은 향상하나 바인더가 도전재를 피복하는 것에 의해 금속 박 집전체와 전극층과의 전도성 향상에는 한계가 있다.
따라서, 본 발명은, 금속 박 집전체를 사용하는 슈퍼커패시터용 전극의 출력특성을 향상시키기 위해 금속 박 집전체의 단면 또는 양면 중 적어도 하나의 표면에 평균입경이 2μm 이하인 미세 활성탄을 포함하는 슬러리를 도포하고 프레스 하는 것에 의해 결착력이 우수한 전도층을 제조하고, 전도층 표면에 활물질을 포함하는 전극층을 형성하는 전극, 이의 제조방법 및 이를 이용하는 슈퍼커패시터를 제공하는 것을 목적으로 한다.
먼저, 본 발명에 따른 슈퍼커패시터용 전극 제조방법에 대하여 상세히 설명하기로 한다.
본 발명에 따른 전극 제조방법은, 전도층 도포단계 및 전극층 도포단계를 포함하여 구성될 수 있다.
전도층 도포단계는 금속 박 집전체의 단면 또는 양면 표면에 2μm 이하인 미세 활성탄을 포함하는 전도층을 도포하는 단계이다.
금속 박 집전체는 알루미늄(Al), 구리(Cu), 니켈(Ni), 스테인레스 스틸(Stainless steel), 탄탈(Ta), 백금 (Pt) 및 이의 혼합으로 이루어진 군으로부터 선택되는 것이 바람직할 수 있다.
그리고, 전도층의 미세 활성탄은, 비표면적 500 내지 4,000m2/g범위이며, 회전밀, 유성밀, 아트리션밀, 로드밀 및 제트밀 중 어느 하나의 방법을 선택하여 분쇄하는 것이 바람직하다.
일반적으로 활성탄은 제철, 제강 과정에서 얻어지는 석유, 석탄계 부산물 또는 자연에서 얻어지는 목질계 원료를 활성화 과정을 거쳐서 얻어지고, 활성화 과정에서 발달한 기공을 보유하고 있다. 그리고 활성탄의 비표면적은 500 내지 4,000m2/g 범위이며, 비표면적이 넓을수록 파쇄가 용이하다.
활성탄은 일반적으로 평균입경이 5 내지 200μm 범위인 것을 회전밀, 유성밀, 아트리션밀, 로드밀 및 제트밀을 이용해서 분쇄할 수 있으며, 분쇄는 활성탄 분말만을 분쇄 용기에 장입하여 밀링하는 건식 방식, 또는 용액과 함께 분말을 용기에 장입하는 습식 방식 중 선택해서 행하여질 수 있다. 활성탄은 분쇄시간과 조건에 따라 평균입경이 달라지나 일반적으로 0.1 내지 2μm 범위에서 평균입경을 조절할 수 있다. 0.1μm 이하의 평균입경을 가지는 활성탄은 프레스 과정에서 금속 박 집전체의 표면에 압입하는 효과가 적고, 2μm 이상의 평균입경을 가지는 활성탄은 도포가 균일하지 않은 문제점이 있으므로, 본 발명에 따른 미세 활성탄의 평균입경은 0.1 내지 2μm 범위인 것이 바람직하다.
한편, 활성탄은 원료에 이흑연화성 탄소와 난흑연화성 탄소에서 각각 얻어질 수 있다. 이흑연화성 탄소는 석유코크스, 석탄 핏치코크스, 폴리염화비닐탄, 3.5디메틸 페놀로름알데히드 수지탄 등이 있으며, 난흑연화성 탄소로는 카본블랙, 폴리염화비닐리덴탄, 설탕탄, 셀루로우즈탄, 페놀포름알데히드수지탄, 목탄류 등이 있을 수 있다.
활성탄의 경질 정도는 난흑연화성 원료일수록 많아지며, 또는 이들 난흑연화성 원료를 가지고 활성화한 활성탄의 비표면적이 넓을수록 분쇄 시, 파쇄가 용이하고 파쇄면이 날카롭다, 일반적으로 구상의 미립자 형태의 카본블랙과 노출면의 대부분이 SP2 구조를 가진 흑연, 그래핀, 나노카본튜브 및 나노카본섬유는 표면이 원형 또는 판형이 대부분으로 이들 소재는 프레스 과정에서 금속 박 집전체에 압입되는 효과가 적다.
그러나 본 발명에서 사용하는 미세 활성탄은 경질이면서 파쇄면이 날카로워 금속 박 집전체의 표면에 전도층을 형성한 후 후술하는 프레스 과정에서 압입의 효과가 뛰어나며, 일부는 금속 박 집전체의 표면에 형성된 산화피막을 투과해서 압입되기도 한다. 알루미늄의 경우 자연 산화의 상태에서 산화피막은 약 30Å이므로 이들 산화피막을 활성탄이 투과해서 압입하는 것에 의해 접촉저항을 개선할 수 있다.
따라서, 본 발명에 따른 전극 제조방법에 있어서 전도층 도포단계는, 상기 전도층을 상기 금속 박 집전체에 도포 후 프레스 하는 프레스 과정을 포함하여 구성될 수 있으며, 프레스에 의하여 미세 활성탄이 상기 금속 박 집전체 표면에 압입하도록 형성될 수 있다. 이때, 상기 전도층은 프레스한 후 두께가 2μm 이하인 것이 바람직하다.
한편, 본 발명에 따른 전극의 전도층은, 도전재를 더 포함하여 형성될 수 있다.
이때, 도전재는 카본블랙, 카본나노튜브, 카본나노파이브, 흑연, 그래핀 및 이의 혼합으로부터 이루어진 군으로부터 선택되는 것이 바람직하다.
이때, 전도층은 미세 활성탄, 도전재 및 바인더를 용매와 함께 슬러리 도포하며, 고형분 기준으로 상기 미세 활성탄의 중량비가 75 내지 95%, 상기 도전재의 중량비가 3 내지 20% 및 상기 바인더가 2 내지 5%일 수 있다.
보다 구체적으로, 본 발명에서 미세 활성탄과 바인더로 구성된 전도층에는 보다 많은 전도성을 부여하기 위해, 미세 활성탄을 대신해서 일부는 도전재 탄소를 첨가할 수 있다. 이 때 도전재로서 평균입경이 0.1μm 이하인 카본블랙, 혹은 형상 종횡비가 0.1 이상인 흑연, 그래핀, 카본나노튜브 및 카본나노섬유 중 1 종류 이상의 도전재를 사용할 수 있다.
여기서, 바인더는 통상적으로 슈퍼커패시터용 전극에 적용하는 것으로 PTFE (Polytetrafluoroethylene), CMC (Carboxymethylcellulose), PVA (Polyvinyl alcohol), PVDF (Polyvinyliene fluoride), PVP (Polyvinylpyrrolidone), MC (메틸 셀룰로오스), 라텍스 계열인 에틸렌-염화비닐 공중합수지, 염화비닐리덴 라텍스, 염소화 수지, 초산 비닐 수지, 폴리비닐 부티랄, 폴리비닐 포름알, 비스페놀계 에폭시 수지 및 Styrene Butadiene Rubber (SBR) 계열인 부타디엔 고무, 이소프렌 고무, 니트릴 부타디엔 고무, 우레탄 고무, 실리콘 고무, 아크릴 고무 중 한 종류 이상을 포함할 수 있다.
미세 활성탄, 도전재 및 바인더로 구성된 슬러리의 제조 시, 바인더는 미세 활성탄과 도전재로 구성된 슬러리의 점도와 분산의 정도를 조절하는 역할을 하며, 금속 박 집전체 표면에 도포성을 개선할 목적을 가진다. 그러나 상기 기재의 슬러리에서 미세 활성탄은 프레스 과정에서 금속 박 집전체와 물리적으로 결착하고 있고, 미세 활성탄을 포함하는 전도층의 표면은 거칠기를 가지고 있어 전극층과의 결착력도 향상된다. 따라서 본 발명에 따른 전도층에 포함되는 바인더는 기존 상용 전도층용 슬러리보다 구성성분과 공정이 간단하고 단순히 슈퍼커패시터용 전극에 적용하는 바인더를 공용으로 사용할 수 있다.
슬러리는 미세 활성탄 분말과 도전재를 용매에 용해된 바인더에 교반시킨 것으로 교반과정에서 점도를 200 내지 1,000 cp 이하로 조절할 수 있다. 슬러리의 성분비는 전술한 바와 같이 고형분 기준으로 미세 활성탄의 중량비가 75 내지 95%, 도전재의 중량비가 3 내지 20%, 바인더가 2 내지 5%에서 선택되는 것이 바람직하다.
혼합과정에서 또는 슬러리 방치 시 분산의 정도를 향상시키기 위해 이소프로필 알콜을 분산제를 사용할 수 있으며, 용매 대비 중량비가 2 내지 10%를 대체할 수 있다.
전도층은 슬러리를 그라비아 코팅기를 통해 금속 박 집전체의 단면 또는 양면에 도포하고 대기 중 100℃ 이하의 온도에서 건조한 후 프레스 하여 두께가 2μm 이하로 조절할 수 있다. 프레스는 120℃ 이하의 열간 프레스 혹은 냉간 프레스 중 선택하여 사용할 수 있다.
한편, 본 발명에 따른 전극 제조방법에서 전극층 도포단계는 상기 전도층 표면에 활물질을 포함하는 전극층을 도포하는 단계이다.
보다 구체적으로, 전도층의 표면에 슈퍼커패시터의 전극소재인 리튬금속산화물, 활성탄 및 흑연 분말을 도전재와 바인더와 함께 슬러리 코팅하여 전극층을 도포하고, 건조 후 소정의 압력으로 프레스하여 전극을 형성할 수 있다.
양극과 음극에 분극성 전극을 사용하는 전기이중층 커패시터의 경우, 알루미늄 집전체의 표면에 미세 활성탄을 포함하는 전도층을 도포 후 활성탄을 포함하는 전극층을 도포하여 전극을 형성하고, 프레스는 각 전도층과 전극층의 도포 후 시행할 수도 있고, 전도층과 전극층을 연속으로 도포 후 시행할 수 있다.
전극층은 활성탄을 포함할 수 있으며, 전극층의 활성탄은 시판하는 것으로, 평균입경은 5 내지 20μm 범위이며, 비표면적은 1,500 내지 4,000m2/g 범위인 것을 사용할 수 있다. 활성탄을 포함하는 전극층은 도전재 및 바인더를 사용하여 전극 슬러리를 구성하고 미세 활성탄을 포함하는 전도층의 표면에 도포한다.
전극층에서 구성되는 도전재는 카본블랙, 흑연, 그래핀, 나노카본튜브 및 나노카본섬유 중 1종류 이상을 포함하여 사용할 수 있으나, 전극 슬러리에 분산효과가 크고, 도포한 전극층의 충진밀도를 높이기 위해서는 카본블랙을 사용하는 것이 바람직하다.
전극층에서 구성되는 바인더는 통상적으로 슈퍼커패시터용 전극에 적용하는 것으로 PTFE (Polytetrafluoroethylene), CMC (Carboxymethylcellulose), PVA (Polyvinyl alcohol), PVDF (Polyvinyliene fluoride), PVP (Polyvinylpyrrolidone), MC (메틸 셀룰로오스), 라텍스 계열인 에틸렌-염화비닐 공중합수지, 염화비닐리덴 라텍스, 염소화 수지, 초산 비닐 수지, 폴리비닐 부티랄, 폴리비닐 포름알, 비스페놀계 에폭시 수지 및 Styrene Butadiene Rubber (SBR) 계열인 부타디엔 고무, 이소프렌 고무, 니트릴 부타디엔 고무, 우레탄 고무, 실리콘 고무, 아크릴 고무 중 한 종류 이상을 포함할 수 있다.
전극 슬러리의 성분비는 고형분을 기준으로 활성탄의 중량비가 76 내지 95%, 도전재의 중량비가 2 내지 7%, 바인더가 3 내지 7%에서 선택할 수 있고, 슬러리는 용매에 용해된 바인더에 활성탄과 도전재를 첨가 후 교반하여 제조하며 점도는 700 내지 2,000 cp 범위에서 조절할 수 있다.
전극층은 슬러리를 코팅기를 통해 전도층의 표면에 도포하고 대기 중 100℃ 이하의 온도에서 건조한 후 프레스 하여 두께가 100μm 이하로 조절할 수 있다. 전극층의 두께가 얇을수록 전극의 이온 확산저항이 감소하나 셀의 충진 용량이 감소하므로, 상용 전기이중층 커패시터의 경우 전극층의 두께는 60 내지 90μm 범위에서 조절하여 사용한다.
전술한 구성에서, 본 발명에 따른 전극은, 전도층에 포함된 경질의 미세 활성탄이 집전체 표면에 압입하는 것에 의해 접촉면적을 넓히고, 압입과정에서 접촉면은 바인더 성분을 배제시킬 수 있어 금속 박 집전체와 경질의 미세 활성탄과의 접촉저항을 감소시킬 수 있다.
또한 프레스 과정에서 금속 박 집전체의 표면에 압입된 미세 활성탄과 이를 포함하는 전도층의 표면은 거칠기를 가지고 있어, 전도층의 표면에 코팅되는 전극층은 전도층과의 결착정도가 향상되고 전도성 또한 향상되는 효과를 가진다.
이하 본 발명의 바람직한 실시예를 기재한다. 그러나 하기의 실시예는 본 발명의 바람직한 일실시예일 뿐 발명이 하기한 실시예에 한정되는 것은 아니다.
〈실시예〉
본 발명의 실시예 및 비교예에 있어서 금속 박 집전체의 표면에 형성하는 전도층, 전극층 및 이를 이용하는 전기이중층 커패시터의 제조방법과 전기적 또는 전기화학적 평가방법은 다음과 같다.
(전도층의 제조방법)
(a) 활성탄 분쇄 : 야자각을 원료로 하고, 비표면적인 1,700m2/g이며 평균입경이 8μm인 활성탄을 직경이 10mmΦ인 ZrO2 볼과 함께 회전볼밀로 분쇄하였다. 약 2L의 스테인레스 용기에 볼과 활성탄의 분말을 각각 30 : 1의 중량 비율로 장입하고 대기 분위기에서 밀링을 실시하였다.
(b) 전도층용 슬러리 : CMC (Carboxymethylcellulose) 2g을 증류수 95g에 녹인 용액에 이소프로필 알콜을 3g을 투입하고 초음파로 30분간 분산시킨 후, 혼합용액에 평균입경이 1μm인 활성탄 분말 5.25g과 카본블랙 1.75g을 투입하고 믹스기 (Thinky mixser)에서 10분간 1800rpm으로 교반하고 탈포하여 슬러리를 제조하였다.
(c) 전도층 제조 : 전도층용 슬러리는 20μm 두께의 알루미늄 박 집전체의 표면에 그라비아 코팅기로 연속 도포하고 50℃의 열풍으로 건조하였다. 건조된 전도층은 3톤의 롤 프레스로 최종 두께가 1.0μm 두께가 되도록 압착하였다.
(전극층의 제조방법)
(a) 전극층용 슬러리 : 반응기에 증류수 2% 중량비로 분산되어 있는 CMC 37.5g과 SBR 0.5g을 넣은 후 믹스기 (Thinky mixer)로 10분간 1800rpm으로 교반시켰다. 도전재인 카본블랙 1.75g을 반응기에 추가하여 초음파 처리 10분 진행한 뒤, 10분간 thinky mixer(1800rpm)로 교반시켰다. 마지막으로 비표면적 1,700m2/g, 평균입경 8μm인 활성탄 분말 22g을 반응기에 혼합하고, 믹스기에서 10분간 1800rpm으로 교반 및 5분간 탈포하여 슬러리를 제조하였다.
(b) 전극층 제조 : 전극층 슬러리는 알루미늄 박 집전체의 표면 또는 전도층이 도포된 알루미늄 박의 표면에 닥터 블레이드로 코팅하였다. 도포된 전극은 150℃의 온도에서 24시간 동안 진공 건조한 뒤 전극 두께 80μm, 전극 밀도 0.6 g/cc가 될 때 까지 롤 프레스(120℃)로 압착하여 전극 층을 제조하였다.
(전기이중층 커패시터 셀 제조방법)
전극은 2.5×2.5㎠으로 재단하고 전극이 부착되지 않는 집전체의 한쪽 끝 면은 길이 방향으로 길게 재단하여 단자로써 활용하였다. 전극은 120℃에서 12시간 진공 건조한 후 격리막(Seperator, TF4035, 일본 고순도 공업(주)) 및 3면이 밀폐된 라미네이트 폴리머 파우치를 이용하여 '단면탄소전극/격리막/단면탄소전극'의 순으로 적층한 후 폴리머 파우치에 삽입하였다. 그 후 진공 감·가압이 가능한 전해액 주입기에서 아세토니트릴(Acetonitrile, AcN)에 1.2M의 4급 암모늄염 (Et4NBF4)이 용해된 전해액을 함침하고 진공 밀봉하여 파우치형 전기이중층 커패시터 셀을 제조하였다.
<측정방법〉
(전기비저항)
골드(Au)재질의 원통형 단자를 전극의 상하에 압착하고 4단자 저항측정 방식으로 평가하였으며, 전극의 전기 비저항은 아래의 수학식 1로 계산하였다.
[수학식 1]
Figure pat00001
수학식 1에서 V는 전압, I는 전류, A는 원통형 단자 면적, l은 전극두께를 나타낸다.
(평균입경)
분쇄한 활성탄 입자들을 입도 분석기를 통해 입자크기를 평가하였고, D50의 입자크기를 평균입경으로 표기하였다.
(방전용량)
전기이중층 커패시터 셀은 충방전 시험기 (Maccor, 모델명 Series 4000)에서 충전과 방전을 행하였다. 구동전압은 0 내지 2.7V 범위에서, 인가 전류밀도는 2mA/cm2의 전류밀도로 정전류 충·방전 실험을 반복하였다. 방전 비용량은 10번째 정전류 방전에서의 시간-전압 곡선에서 아래의 수학식 2에 의해 구한 용량 (F)를 활성탄의 무게 (g)로 나누어서 계산하였다.
[수학식 2]
Figure pat00002
수학식 2에서 I는 전류, dt는 시간, dV는 전압 구간을 각각 나타낸다.
(교류저항)
셀의 교류저항은 AC 임피던스 시험기 (Zahner IM6)을 사용하여 100 내지 0.01kHz 범위에서 측정하였고, 셀의 등가직렬저항 (Equivalent Series Resistance, ESR)은 1kHz 저항으로 나타내었다.
(용량 유지율)
가속열화를 진행하기 위해 상온에서 0 내지 2.7V 범위에서 충전과 방전을 5회 반복한 전기이중층 커패시터 셀을 60℃에서 3.5V 충전 후 50시간을 유지한 후 0V까지 방전하고, 이후 상온에서 0 내지 2.7V 범위에서 충전과 방전을 5회 반복하였다. 용량 유지율은 초기 5회째 방전 용량 대비 가속 열화를 진행한 후의 5번 째의 방전 용량의 유지율 (%)로 나타내었다.
〈실시예1〉
20μm 두께의 알루미늄 박 집전체 표면에, 평균입경이 1μm인 활성탄과 평균입경이 50nm인 카본블랙을 포함하는 슬러리를 도포하고 건조해서 두께가 1.5μm인 전도층을 형성하였다. 전도층의 표면에 평균입경이 8μm인 활성탄을 포함하는 전극층을 도포, 건조 및 롤 프레스하여 전극을 제조하고 전극의 비저항을 측정하였다. 이들 전극을 양, 음극에 배치한 전기이중층 커패시터를 제조하고 셀 저항, 방전용량 및 용량유지율을 측정하고 표 1에 나타내었다.
〈실시예2〉
20μm 두께의 알루미늄 박 집전체 표면에, 평균입경이 1μm인 활성탄과 평균입경이 50nm인 카본블랙을 포함하는 슬러리를 도포하고 건조한 후, 롤 프레스해서 두께가 1μm인 전도층을 형성하였다. 전도층의 표면에 평균입경이 8μm인 활성탄을 포함하는 전극층을 도포, 건조 및 롤 프레스하여 전극을 제조하고 전극의 비저항을 측정하였다. 이들 전극을 양, 음극에 배치한 전기이중층 커패시터를 제조하고 셀 저항, 방전용량 및 용량유지율을 측정하고 표 1에 나타내었다.
〈실시예3〉
20μm 두께의 알루미늄 박 집전체 표면에, 평균입경이 50nm인 카본블랙을 포함하는 슬러리를 도포하고 건조해서 두께가 0.6μm인 전도층을 형성하였다. 전도층의 표면에 평균입경이 8μm인 활성탄을 포함하는 전극층을 도포, 건조 및 롤 프레스하여 전극을 제조하고 전극의 비저항을 측정하였다. 이들 전극을 양, 음극에 배치한 전기이중층 커패시터를 제조하고 셀 저항, 방전용량 및 용량유지율을 측정하고 표 1에 나타내었다.
〈실시예4〉
20μm 두께의 알루미늄 박 집전체 표면에, 평균입경이 50nm인 카본블랙을 포함하는 슬러리를 도포하고 건조한 후, 롤 프레스해서 두께가 0.5μm인 전도층을 형성하였다. 전도층의 표면에 평균입경이 8μm인 활성탄을 포함하는 전극층을 도포, 건조 및 롤 프레스하여 전극을 제조하고 전극의 비저항을 측정하였다. 이들 전극을 양, 음극에 배치한 전기이중층 커패시터를 제조하고 셀 저항, 방전용량 및 용량유지율을 측정하고 표 1에 나타내었다.
〈비교예1〉
20μm 두께의 알루미늄 박 집전체 표면에 평균입경이 8μm인 활성탄을 포함하는 전극층을 도포, 건조 및 롤 프레스하여 전극을 제조하고 전극의 비저항을 측정하였다. 이들 전극을 양, 음극에 배치한 전기이중층 커패시터를 제조하고 셀 저항, 방전용량 및 용량유지율을 측정하고 표 1에 나타내었다.
〈비교예2〉
20μm 두께의 에칭 알루미늄 박 집전체 표면에 평균입경이 8μm인 활성탄을 포함하는 전극층을 도포, 건조 및 롤 프레스하여 전극을 제조하고 전극의 비저항을 측정하였다. 이들 전극을 양, 음극에 배치한 전기이중층 커패시터를 제조하고 셀 저항, 방전용량 및 용량유지율을 측정하고 표 1에 나타내었다.
표1에는 비교예와 본 발명에 따른 실시예의 전극 비저항 (Ωcm), 셀 저항 (mΩ), 방전 비용량 (F/g) 및 용량 유지율 (%)을 각각 나타내었다.
전기 비저항
(Ωcm)
 셀 저항 @1kHz
(mΩ)
 방전 비용량 @10th
(F/g)
 용량유지율
(%)
실시예1
 48
 71
 30
 80
실시예2
 38
 60
 31
 90
실시예3
 42
 65
 30
 82
실시예4
 41
 65
 32
 83
비교예1
 55
 75
 30
 52
비교예2
 40
 75
 32
 85
표1에는 비교예와 본 발명에 따른 실시예의 전극 비저항 (Ωcm), 셀 저항 (mΩ), 방전 비용량 (F/g) 및 용량 유지율 (%)을 각각 나타내었다.
실시예1에 비교해서 실시예2의 전기비저항은 약 21% 감소하였으며 셀 저항과 용량 유지율이 향상되었다. 이는 실시예2에서 전도층을 롤 프레스하는 과정에서 미세 활성탄이 알루미늄 박 집전체의 표면에 압입하는 것에 의한 것으로 판단된다. 날카로운 파쇄면을 가진 미세 활성탄은 롤 프레스 과정에서 일부 알루미늄 박 집전체의 산화피막을 찢고 들어가기도 하고, 압입하기도 한다. 이들 접촉면은 밀착성이 우수하고 전체 접촉면적이 증가함으로써 전기비저항을 감소시키는 역할도 하지만, 밀착면은 용액과의 접촉을 차단해서 알루미늄 박 집전체의 부식을 억제시키는 역할을 한다.
실시예3과 실시예4는 평균입경이 50nm인 카본블랙을 포함하는 도전층을 도포한 것으로 도전층의 롤 프레싱 유무에 상관없이 유사한 전기 비저항과 전기화학적 특성을 나타낸다. 카본블랙만을 도전층에 포함시킬 경우, 도전층의 롤 프레스의 효과는 확인되지 않았다.
비교예1과 비교예2는 도전층을 포함하지 않은 전극의 제조방법으로, 에칭 알루미늄을 사용하는 비교예2는 상용 전기이중층 커패시터의 제조방식에서 적용하는 전극의 제조방법이다. 비교예는 실시예2에 비교해서 높은 전기 비저항과 낮은 전기화학적 특성을 나타낸다.
이상의 결과로부터 경질의 미세 활성탄을 포함하는 전도층을 도포하고, 프레스하면 미세 활성탄의 압입효과에 의해 전극의 접촉저항이 감소하며, 셀 저항과 용량유지율과 같은 전기화학적 특성이 향상되는 것을 알 수 있다.
이상으로 본 발명에 따른 전극 제조방법에 대하여 상세히 설명하였으며, 이하에서는 본 발명에 따른 전극에 대하여 설명하도록 한다. 여기서, 후술하는 전극의 구성은 전술한 바와 같으므로, 이에 대한 상세한 설명은 생략하기로 한다.
본 발명에 따른 전극은, 전술한 전극 제조방법에 의하여 제조되며, 금속 박 집전체, 전도층 및 전극층을 포함하여 구성될 수 있다.
금속 박 집전체는, 알루미늄(Al), 구리(Cu), 니켈(Ni), 스테인레스 스틸(Stainless steel), 탄탈(Ta), 백금 (Pt) 및 이의 혼합으로 이루어진 군으로부터 선택되는 것이 바람직하다.
그리고, 전도층은 금속 박 집전체의 단면 또는 양면 표면에 도포되며, 미세 활성탄을 포함하여 구성될 수 있다.
이때, 전도층은 도전재를 더 포함하여 구성될 수 있으며, 도전재는 카본블랙, 카본나노튜브, 카본나노파이브, 흑연, 그래핀 및 이의 혼합으로부터 이루어진 군으로부터 선택되는 것이 바람직하다.
한편, 전도층은 미세 활성탄, 도전재 및 바인더를 용매와 함께 슬러리 도포하며, 고형분 기준으로 상기 미세 활성탄의 중량비가 75 내지 95%, 상기 도전재의 중량비가 3 내지 20% 및 상기 바인더가 2 내지 5%인 것이 바람직하다.
여기서, 바인더는 PTFE (Polytetrafluoroethylene), CMC (Carboxymethylcellulose), PVA (Polyvinyl alcohol), PVDF (Polyvinyliene fluoride), PVP (Polyvinylpyrrolidone), MC (메틸 셀룰로오스), 에틸렌-염화비닐 공중합수지, 염화비닐리덴 라텍스, 염소화 수지, 초산 비닐 수지, 폴리비닐 부티랄, 폴리비닐 포름알, 비스페놀계 에폭시 수지, 부타디엔 고무, 이소프렌 고무, 니트릴 부타디엔 고무, 우레탄 고무, 실리콘 고무 및 아크릴 고무 중 적어도 하나 이상을 포함하는 것이 바람직하다.
그리고, 전도층과 금속 박 집전체는 프레스되며, 이에 의하여 전도층의 미세 활성탄은 금속 박 집전체 표면에 압입된 상태로 구성될 수 있다.
이러한 구성에서, 미세 활성탄이 집전체 표면에 압입하는 것에 의해 접촉 면적이 넓어지고, 접촉면에서 바인더 성분이 배제되어 금속 박 집전체와 미세 활성탄과의 접촉저항을 감소시키는 효과를 얻을 수 있다.
그리고, 전극층은 전도층 표면에 형성되며, 활물질을 포함하여 구성된다.
금속 박 집전체의 표면에 압입된 미세 활성탄과 이를 포함하는 전도층의 표면은 거칠기를 가지고 있어 전도층의 표면에 코팅되는 전극층은 전도층과의 결착정도가 향상되고 전도성 또한 향상되는 효과를 가질 수 있다.
한편 본 발명에 따른 슈퍼커패시터는 본 발명에 따른 전극을 이용하도록 형성될 수 있다. 따라서, 전도층이 금속 박 집전체와 전극층 사이의 접촉 저항을 감소시키고, 이를 이용하는 슈퍼커패시터의 충방전 출력특성과 장기 신뢰성이 향상되는 효과를 가질 수 있다.
이상과 같이 본 발명에 따른 바람직한 실시예를 살펴보았으며, 앞서 설명된 실시예 이외에도 본 발명이 그 취지나 범주에서 벗어남이 없이 다른 특정 형태로 구체화될 수 있다는 사실은 해당 기술에 통상의 지식을 가진 이들에게는 자명한 것이다. 그러므로 상술된 실시예는 제한적인 것이 아니라 예시적인 것으로 여겨져야 하고, 이에 따라 본 발명은 상술한 설명에 한정되지 않고 첨부된 청구항의 범주 및 그 동등 범위 내에서 변경될 수도 있다.

Claims (9)

  1. 금속 박 집전체의 단면 또는 양면 표면에 2μm 이하인 미세 활성탄을 포함하는 전도층을 도포하는 전도층 도포단계; 및
    상기 전도층 표면에 활물질을 포함하는 전극층을 도포하는 전극층 도포단계;
    를 포함하는 슈퍼커패시터용 전극 제조방법.
  2. 제1항에 있어서,
    상기 금속 박 집전체는,
    알루미늄(Al), 구리(Cu), 니켈(Ni), 스테인레스 스틸(Stainless steel), 탄탈(Ta), 백금 (Pt) 및 이의 혼합으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 슈퍼커패시터용 전극 제조방법.
  3. 제1항에 있어서,
    상기 전도층의 상기 미세 활성탄은,
    비표면적 500 내지 4,000m2/g 범위이며,
    회전밀, 유성밀, 아트리션밀, 로드밀 및 제트밀 중 어느 하나의 방법을 선택하여 분쇄하는 것을 특징으로 하는 슈퍼커패시터용 전극 제조방법.
  4. 제1항에 있어서,
    상기 전도층은,
    도전재를 더 포함하는 것을 특징으로 하는 슈퍼커패시터용 전극 제조방법.
  5. 제 4항에 있어서,
    상기 도전재는 카본블랙, 카본나노튜브, 카본나노파이브, 흑연, 그래핀 및 이의 혼합으로부터 이루어진 군으로부터 선택되는 것을 특징으로 하는 슈퍼커패시터용 전극 제조방법.
  6. 제4항에 있어서,
    상기 전도층은 상기 미세 활성탄, 상기 도전재 및 바인더를 용매와 함께 슬러리 도포하며,
    고형분 기준으로 상기 미세 활성탄의 중량비가 75 내지 95%, 상기 도전재의 중량비가 3 내지 20% 및 상기 바인더가 2 내지 5%인 것을 특징으로 하는 슈퍼커패시터용 전극 제조방법.
  7. 제1항에 있어서,
    상기 전도층은 프레스한 후 두께가 2μm 이하인 것을 특징으로 하는 슈퍼커패시터용 전극 제조방법.
  8. 제1항 내지 제7항 중 어느 한 항의 슈퍼커패시터용 전극 제조방법에 따라 제조된 슈퍼커패시터용 전극은,
    금속 박 집전체;
    상기 금속 박 집전체의 단면 또는 양면 표면에 도포되며, 미세 활성탄을 포함하는 전도층; 및
    상기 전도층 표면에 형성되며, 활물질을 포함하는 전극층;
    을 포함하는 슈퍼커패시터용 전극.
  9. 제1항 내지 제7항 중 어느 한 항의 슈퍼커패시터용 전극 제조방법에 따라 제조된 슈퍼커패시터용 전극을 이용하는 슈퍼커패시터.
KR1020180131246A 2018-10-30 2018-10-30 전극, 이의 제조방법 및 이를 이용하는 슈퍼커패시터 Active KR102631866B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180131246A KR102631866B1 (ko) 2018-10-30 2018-10-30 전극, 이의 제조방법 및 이를 이용하는 슈퍼커패시터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180131246A KR102631866B1 (ko) 2018-10-30 2018-10-30 전극, 이의 제조방법 및 이를 이용하는 슈퍼커패시터

Publications (2)

Publication Number Publication Date
KR20200048787A true KR20200048787A (ko) 2020-05-08
KR102631866B1 KR102631866B1 (ko) 2024-01-30

Family

ID=70677061

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180131246A Active KR102631866B1 (ko) 2018-10-30 2018-10-30 전극, 이의 제조방법 및 이를 이용하는 슈퍼커패시터

Country Status (1)

Country Link
KR (1) KR102631866B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102832524B1 (ko) * 2024-03-28 2025-07-09 상명대학교산학협력단 자가 방전 억제를 위한 전기이중층 커패시터의 활성화 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6134917B2 (ko) * 1981-07-20 1986-08-09 Mitsubishi Metal Corp
KR20070069281A (ko) * 2005-12-28 2007-07-03 한국전기연구원 에너지 저장 장치의 전극 및 그 제조방법
KR20130056631A (ko) * 2011-11-22 2013-05-30 삼성전기주식회사 에너지 저장체의 전극 및 에너지 저장체의 전극 제조방법
JP2013216596A (ja) 2012-04-06 2013-10-24 Sumitomo Chemical Co Ltd 抗菌剤、抗菌剤分散液、およびこれを用いた抗菌加工製品
JP2014207619A (ja) 2013-04-15 2014-10-30 株式会社東芝 録画再生装置、及び録画再生装置の制御方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5906374B2 (ja) * 2008-09-18 2016-04-20 パナソニックＩｐマネジメント株式会社 キャパシタおよびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6134917B2 (ko) * 1981-07-20 1986-08-09 Mitsubishi Metal Corp
KR20070069281A (ko) * 2005-12-28 2007-07-03 한국전기연구원 에너지 저장 장치의 전극 및 그 제조방법
KR20130056631A (ko) * 2011-11-22 2013-05-30 삼성전기주식회사 에너지 저장체의 전극 및 에너지 저장체의 전극 제조방법
JP2013216596A (ja) 2012-04-06 2013-10-24 Sumitomo Chemical Co Ltd 抗菌剤、抗菌剤分散液、およびこれを用いた抗菌加工製品
JP2014207619A (ja) 2013-04-15 2014-10-30 株式会社東芝 録画再生装置、及び録画再生装置の制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102832524B1 (ko) * 2024-03-28 2025-07-09 상명대학교산학협력단 자가 방전 억제를 위한 전기이중층 커패시터의 활성화 방법

Also Published As

Publication number Publication date
KR102631866B1 (ko) 2024-01-30

Similar Documents

Publication Publication Date Title
US6191935B1 (en) Electric double-layer capacitor having hard granular carbon material penetrating into the aluminum collector electrodes
WO2006070617A1 (ja) 分極性電極体とその製造方法、及びこれを用いた電気化学キャパシタ
JP2013140977A (ja) 電極、その製造方法、及びこれを含む電気化学キャパシタ
KR102563547B1 (ko) 부식 억제 첨가제를 포함하는 전도층을 포함하는 전극, 이의 제조방법 및 이를 이용하는 슈퍼커패시터
US7907387B2 (en) Electrode for energy storage systems, production method thereof and energy storage system comprising said electrode
KR102821986B1 (ko) 탄소섬유 전도층이 형성된 슈퍼커패시터용 집전체 및 전극과, 이들의 제조방법
US8351182B2 (en) Electric double layer capacitor
KR101381956B1 (ko) 그래핀을 포함하는 도전성 접착제 및 이를 이용한 수퍼커패시터
CN101515507A (zh) 一种混合超级电容器及其制造方法
JP2008244210A (ja) 電気化学キャパシタ
KR102631866B1 (ko) 전극, 이의 제조방법 및 이를 이용하는 슈퍼커패시터
KR20220067055A (ko) 입자형 도전재와 섬유형 도전재를 포함하는 슈퍼커패시터용 전극의 제조방법 및 이에 의하여 제조된 슈퍼커패시터용 전극
KR100762797B1 (ko) 에너지 저장 장치의 전극 및 그 제조방법
KR102013173B1 (ko) 울트라커패시터 전극용 조성물, 이를 이용한 울트라커패시터 전극의 제조방법 및 상기 제조방법을 이용하여 제조된 울트라커패시터
KR100928224B1 (ko) 에너지 저장 디바이스용 나노 활물질 전극 제조방법
JP2011204704A (ja) リチウムイオンキャパシタ用電極およびリチウムイオンキャパシタ
KR102188237B1 (ko) 전해액 함침성이 우수한 전극을 제조할 수 있는 슈퍼커패시터 전극용 조성물, 이를 이용한 슈퍼커패시터 전극의 제조방법 및 상기 제조방법을 이용하여 제조된 슈퍼커패시터
KR100542887B1 (ko) 전기이중층 커패시터의 혼합 바인더 및 이를 이용한 전기 이중층 커패시터의 전극 제조방법
JP2006269827A (ja) 電気化学素子電極用組成物
JPH0897101A (ja) 電極材
KR102188242B1 (ko) 전극밀도를 개선할 수 있는 슈퍼커패시터 전극용 조성물, 이를 이용한 슈퍼커패시터 전극의 제조방법 및 상기 제조방법을 이용하여 제조된 슈퍼커패시터
KR102738609B1 (ko) 3차원 폼형 금속 집전체의 고밀도 전극 제조를 위한 카본 페이스트 코팅방법 및 그 코팅방법으로 제조되는 전극
JP5195117B2 (ja) 電気二重層キャパシタ用電極および電気二重層キャパシタ
CN102891017A (zh) 碳纳米管复合的混合型超级电容器正极极片及其制作方法
KR102016520B1 (ko) 고전압 슈퍼커패시터 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20181030

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210906

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20181030

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230116

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20230720

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240116

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240126

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240126

End annual number: 3

Start annual number: 1

PG1601 Publication of registration