KR20200057076A - 반도체 상에 배치된 구조에 의해 흡수될 미리 결정된 파장을 갖는 방사의 양을 제어하기 위한 방법 - Google Patents

반도체 상에 배치된 구조에 의해 흡수될 미리 결정된 파장을 갖는 방사의 양을 제어하기 위한 방법 Download PDF

Info

Publication number
KR20200057076A
KR20200057076A KR1020207012430A KR20207012430A KR20200057076A KR 20200057076 A KR20200057076 A KR 20200057076A KR 1020207012430 A KR1020207012430 A KR 1020207012430A KR 20207012430 A KR20207012430 A KR 20207012430A KR 20200057076 A KR20200057076 A KR 20200057076A
Authority
KR
South Korea
Prior art keywords
layer
radiation
ohmic contact
stack
predetermined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020207012430A
Other languages
English (en)
Other versions
KR102394536B1 (ko
Inventor
케지아 청
카말 타바타바이 알라비
아드리안 디. 윌리엄스
크리스토퍼 제이. 맥도날드
기우철 황
Original Assignee
레이던 컴퍼니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레이던 컴퍼니 filed Critical 레이던 컴퍼니
Publication of KR20200057076A publication Critical patent/KR20200057076A/ko
Application granted granted Critical
Publication of KR102394536B1 publication Critical patent/KR102394536B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H01L21/043—
    • H01L21/2636—
    • H01L21/28575—
    • H01L21/32051—
    • H01L21/321—
    • H01L29/452—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0114—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors to diamond, semiconducting diamond-like carbon or graphene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0116—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group III-V semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/412—Deposition of metallic or metal-silicide materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

금속층들의 스택은 오믹 컨택에 반도체를 제공하며, 상기 스택의 하부 금속층은 상기 반도체와 직접 접촉하도록 배치되고, 방사 흡수 제어층은, 상기 오믹 컨택을 형성하기 위한 상기 반도체를 가지는 상기 스택을 합금하기 위해 사용되는 공정 중 방사에 대한 상기 스택의 노출 도중에 상기 방사 흡수 제어층에 흡수되는 방사 에너지의 양을 제어하기 위해 상기 하부 층 위에 배치된다.

Description

반도체 상에 배치된 구조에 의해 흡수될 미리 결정된 파장을 갖는 방사의 양을 제어하기 위한 방법
본 개시는 일반적으로 반도체 상에 구조(structures)를 형성하기 위한 방법에 관한 것이며, 보다 구체적으로 이러한 구조를 가열하기 위한 방법에 관한 것이다.
본 기술 분야에 알려진 바와 같이, 많은 반도체 디바이스들은 반도체 상에 다양한 구조들을 가열할 필요가 있다. 예를 들어 전계 효과 트랜지스터(FET: field effect transistors)는 소스 컨택(source contacts) 및 드레인 컨택(drain contacts)을 위한 오믹 컨택(ohmic contacts)을 사용한다. 한 유형의 FET는 질화 알루미늄 갈륨(Aluminum Gallium Nitride)(AlGaN) 반도체층을 가지는 오믹 컨택에서 소스 및 드레인 전극을 갖는 질화 갈륨(Gallium Nitride) 고 전자 이동 트랜지스터(HEMT: High Electron Mobility Transistor)이다. GaN 및 AlGaN은 광대역 갭(gap) 반도체이다. 이러한 광대역 갭 반도체에서 양호한(good) 금속 형태(morphology)를 갖는 신뢰성 있는 오믹 컨택을 만드는 것은 어렵다. Ti/Al/Ni/Au, Ti/Al/Ti/Au, Ti/Al/Mo/Au, Ti/Al/Ta/Au 및 Ta/Al/Ta과 같이 AlGaN 및 GaN 상의 다양한 금속 혼합으로 시도된 접근법이 많았다. 구조에 대한 변형(Variations)은 스택 내의 각 층의 두께를 변화시킴으로써 시도되었다. 이러한 금속 방식들은 오믹 컨택을 형성하기 위해 예를 들어, 600°C에서 900°C를 넘는 범위의 합금 온도와 같은 높은 합금 온도를 요구한다.
요구되는 높은 합금 온도를 제공하기 위해 사용되는 한 기술은 급속 열 어닐링(RTA: Rapid Thermal Anneal) 공정(process)이라고 한다. RTA 합금(alloy) 공정에서, 처리되는 많은 FET 구조를 갖는 웨이퍼(wafer)는 도 2에 도시된 바와 같이 RTA 내부에 위치된다. 주로 가시 방사 대역(visible radiation band)에서 에너지를 방사하고 적외선 대역과 약간의 자외선 대역으로 확장하는 텅스텐 할로겐 가열 램프(Tungsten Halogen heating lamps)와 같은 가열 램프는, 방사(radiation)에 의해 오믹 금속(ohmic metal)을 가열하는데 사용된다.
본 발명에 따르면, 반도체 상에 배치된 구조(structure)에 의해 흡수될 미리 결정된 파장을 갖는 방사(radiation)의 양을 제어하기 위한 방법이 제공되며, 상기 방법은, (A) 상기 구조에 의해 흡수될 상기 방사의 양에 따라 선택된 반사율(reflectance)을 갖는 물질과 같은 상기 구조 위의 물질의 층을 제공하는 단계; 및 (B) 표면에(thereon) 상기 금속층을 갖는 상기 구조를 상기 미리 결정된 파장을 갖는 방사에 대해 서브젝팅(subjecting) 하는 단계를 포함한다.
일 실시예에서, 반도체를 위한 오믹 컨택(ohmic contact)이 제공된다. 상기 오믹 컨택은 층들(layers)의 스택(stack)을 포함하고, 상기 스택은, 상기 반도체와 직접 접촉하도록 배치된 하부 금속층(lower metal layer); 및 상기 오믹 컨택을 형성하기 위한 상기 반도체를 가지는 상기 스택을 합금(alloy)하기 위해 사용되는 공정 중 방사(radiation)에 대한 상기 스택의 노출 도중에 방사 흡수 제어층(radiation absorption control layer)에 흡수되는 방사(radiant) 에너지의 양을 제어하기 위해 상기 하부 층 위에 배치된 상기 방사 흡수 제어층을 포함한다.
일 실시예에서, 반도체를 위한 오믹 컨택(ohmic contact)이 제공된다. 상기 오믹 컨택은 층들(layers)의 스택(stack)을 포함하고, 상기 스택은, 상기 반도체와 직접 접촉하도록 배치된 하부 금속층(lower metal layer); 상기 하부 금속층 위에 배치된 중간층(intermediate layer) - 상기 중간층은 미리 결정된 파장을 갖는 방사 에너지에 대해 미리 결정된 에너지 흡수 계수(coefficient)를 가짐 - ; 및 상기 중간층 위에 배치된 방사 흡수층(radiation absorbing layer) - 상기 상부 층은 상기 방사 에너지에 대해 상기 중간층의 상기 미리 결정된 에너지 흡수 계수보다 적어도 자릿수(order of magnitude)가 더 큰, 상기 방사 에너지에 대해 미리 결정된 에너지 흡수 계수를 가짐 - 을 포함한다.
일 실시예에서, 상기 중간층은 미리 결정된 전기 저항률(electrical resistivity)을 가지고, 상기 상부층은 상기 중간층의 상기 미리 결정된 전기 저항률보다 적어도 자릿수가 더 작은 미리 결정된 전기 저항률을 가진다.
일 실시예에서, 상기 방사 에너지는 적외선 방사 에너지(infrared radiant energy)이다.
일 실시예에서, 상기 방사 에너지는 미리 결정된(predetermined) 대역의 파장(wavelengths)을 포함한다.
일 실시예에서, 미리 결정된 파장을 갖는 방사(radiation)를 이용하는 반도체층(semiconductor layer)을 가지는 오믹 컨택을 형성하기(forming) 위한 방법이 제공되며, 상기 방법은, (A) 오믹 컨택 스택(ohmic contact stack)을 제공하는 단계 - 상기 오믹 컨택 스택은, 상기 미리 결정된 파장을 갖는 방사 에너지에 대해 미리 결정된 에너지 흡수 계수를 갖는 금속층(metal layer)을 포함하는 상부층(top layer); 및 상기 상부층 아래에 있고 상기 반도체층과 접촉하는 전기 전도층(electrically conductive layer)을 포함하고, 상기 상부층의 상기 미리 결정된 에너지 흡수 계수는, 상기 오믹 컨택을 형성하기 위해 상기 오믹 컨택 스택에 의해 흡수될 상기 방사 에너지의 양에 따라 선택됨 - ; 및 (B) 상기 오믹 컨택을 형성하기 위해 상기 반도체층을 가지는 상기 오믹 컨택 스택을 어닐링하는(annealing) 단계 - 상기 미리 결정된 파장을 갖는 상기 방사 에너지에 상기 스택의 상기 상부층을 노출시키는 것을 포함함 - 를 포함한다.
일 실시예에서, 반도체층에 대한 오믹 컨택을 형성하기 위한 방법이 제공된다. 상기 방법은, (A) 오믹 컨택 스택(ohmic contact stack)을 제공하는 단계 - 상기 오믹 컨택 스택은, 미리 결정된 파장을 가지는 방사 에너지(radiant energy)에 대한 미리 결정된 에너지 흡수 계수(energy absorbing coefficient)를 가지고, 미리 결정된 전기 저항률(electrical resistivity)을 가지는 상부층(top layer); 및 상기 상부층 아래의 전기 전도층(electrically conductive layer)을 포함하고, 상기 전기 전도층은, 상기 상부층의 상기 미리 결정된 에너지 흡수 계수보다 적어도 자릿수(order of magnitude)가 더 작은 상기 방사 에너지에 대해 미리 결정된 에너지 흡수 계수를 가지고, 상기 상부층의 상기 미리 결정된 전기 저항률보다 적어도 자릿수가 더 큰 미리 결정된 전기 저항률을 가짐 - ; 및 (B) 상기 오믹 컨택을 형성하기 위해 상기 반도체층을 갖는 상기 오믹 컨택 스택을 어닐링하는(annealing) 단계 - 상기 상부층에 의해 흡수되는 상기 방사 에너지의 일부를 가지는 상기 미리 결정된 파장(wavelength)을 가지는 상기 방사 에너지에 상기 스택의 상기 상부층을 노출시키는 것을 포함함 - 를 포함한다.
특히, 오믹 형태(morphology)는 금속 커버리지(coverage)에 의존한다. 큰 면적(area)의 오믹 금속은, 거친(rough) 형태를 갖는, 합금 후의 작은 분리된(isolated) 오믹 구조(structures)보다 더 매끄럽다(smoother). 본 개시는 오믹 금속 상의 방사 흡수 제어층을 사용함으로써 오믹 패턴(pattern) 커버리지 의존성(dependency) 문제를 해결한다. 본 산업 분야는 GaN 오믹 재성장(regrowth), Ta 기반(based) 오믹 및 다른 낮은(low) 합금 온도 구조를 포함하는 대안적인 해결책을 조사해오고 있었다. 지금까지, 이러한 기술 각각은 고유한 문제(challenges)가 있어서, 그 결과 생산(production)으로 구현되지는 않았다. 금(Gold)은 낮은 전기 저항률(electrical resistivity)을 갖는 우수한 전기 전도체(conductor)이지만, 오믹 금속에서는 가시 스펙트럼(visible spectrum)에 걸쳐 긴 파장 영역(long wavelength region)으로 방사를 반사한다(reflects). 그러므로, 큰 오믹 영역은 보다 많은 열을 반사하고, 국부적으로(locally) 더 냉각될(cooler) 것이다. 따라서, 금은 높은 전기 전도도(conductivity) 및 불활성(inertness)을 위한 상부층(upper layer)으로 사용되므로, 오믹 컨택을 다른 전자 회로(circuitry)에 연결하는(connecting) 것이 바람직하다. 본 발명자들은 특히 큰 오믹 컨택에 대해(Au의 높은 반사율(reflectance) 때문에) 이러한 큰 오믹 컨택 영역은 높은 레벨의 방사 에너지를 반사하고(reflect) 바람직하지 않게 더 냉각될(cooler) 것을 인식하고 있다.
상부 방사 흡수층은 다음과 같은 특성을 가져야 한다: 1. 방사 스펙트럼(radiation spectra)의 장파장 영역(long wavelength region)에서 낮은 반사도(reflectance); 2. 이러한 층의 추가로 인해 합금 공정(alloy process)을 방해하지 않을 것; 3. 오믹 컨택을 저하시키지 않을 것; 4. 안정적(stable)일 것; 5. 쉽게 증발될(evaporated) 수 있을 것; 6. 이러한 층은 오믹 금속의 일체(integral) 부분이 될 것이므로 전기 전도성이 있을 것. 상부 방사 흡수층을 위한 이러한 어떤 한 물질은 장파장 영역(800 nm 내지 1300 nm이상) 내의 방사 에너지에 대해 약 50% 내지 60%의 반사율을 갖는 티타늄(Titanium)이다.
본 발명은 패턴 밀도(density) 의존성 및 거친 형태(rough morphology) 문제 모두를 동시에 해결하였다. 본 산업 분야의 대부분은 일반적으로 (Ta 기반, NiO 기반 및 오믹 재성장(regrowth)과 같이) 상이한 오믹 금속을 발견하는 것에 대해 노력을 집중시켰으며, 본 개시는 오믹 밀도 의존성의 근본 원인을 해결하였다. 상기 상부 방사 흡수층은, 사실상 “방사 흡수 제어(radiation absorption control)” 층(layer)이며, 방사에 의한 가열의 양이 조절될 수 있도록 합금 온도를 제어하는데 도움을 준다. 얇은 티타늄(Ti) 층은 아래에 기술되는 실시예에서 사용되었지만, 다른 물질 또는 물질들의 조합이 사용될 수 있다. 오믹 금속 위에 배치된 Ti의 얇은 층은 패턴 밀도 의존성을 제거하기 위해 Au의 반사율을 감소시키도록 사용된다.
본 개시의 하나 이상의 실시예들의 세부사항들은 첨부 도면들 및 이하의 설명에서 제시된다. 본 개시의 다른 특징, 목적 및 이점은 상세한 설명 및 도면, 및 청구범위로부터 명백해질 것이다.
도 1은 종래 기술에 따른 반도체 구조의 단면도(cross section)의 도식적인(diagrammatical) 스케치(sketch)이다.
도 2는 종래 기술에 따른 반도체 구조를 위해 사용되는 구성(arrangement)의 도식적인 스케치이다.
도 3은 본 개시에 따른 반도체 구조의 단면도의 도식적인 스케치이다.
도 4는 도 3의 반도체 구조를 형성하는데 사용되는 공정의 흐름도이다.
도 4A 내지 도 4F는 본 개시에 따른 도 3의 반도체 구조를 형성하기 위한 공정에서 사용되는 다양한 단계들에서의 반도체 구조의 단면도의 도식적인 스케치이다.
도 5는 도 5에 도시된 본 개시에 따른 최대 방사를 갖는 특정 파장에서 피크 방사 레벨(peak radiation level)로 정규화된(normalized) 도 3의 반도체 구조를 형성하는 공정에 사용되는 급속 열 어닐링 장비(Rapid Thermal Anneal equipment)의 방사 방출(emitting) 스펙트럼이다.
도 6은 도 3의 반도체 구조에 사용되는 티타늄을 포함하는 다양한 금속에 대한 반사율 및 파장 사이의 관계를 나타내는 그래프이다.
여러 도면에서 같은 참조 부호는 같은 요소를 나타낸다.
도 3을 참조하면, 구조(10)을 위한 프리-어닐링(pre-annealed) 오믹 컨택 스택(11)을 갖는 반도체 구조(10)가 도시된다. 보다 구체적으로, 여기서는 예를 들어, 실리콘 카바이드(silicon carbide)(SiC)(12)와 같은 기판(12)은 기판(12) 위에 질화 갈륨(Gallium Nitride)(GaN) 반도체층(14), GaN 층(16) 상에 알루미늄 질화 갈륨(Aluminum Gallium Nitride)(AlGaN) 반도체층(16), 및 AlGaN 층(26) 상에 오믹 컨택 스택(17)을 가진다. 오믹 컨택 스택(17)은, 도시된 바와 같이 바닥층(bottom layer), 여기서는 AlGaN 층(16)과 직접 접촉하는 티타늄(Ti)층(18), Ti 층(18) 상의 알루미늄(Al)층(20), 및 Pt 층(22) 상의 금(Au)층(24)을 포함한다. 오믹 컨택 스택(17)에는 방사 흡수 제어층(26)이 제공되며, 방사 흡수 제어층(26)은 예를 들어 도시된 바와 같이 스택(17) 상의(보다 구체적으로 Au 층(24) 상의) 티타늄(Ti)층이다. 방사 흡수 제어층(26)은, 적외선(infrared) 방사 에너지에 대한 Au 층(24)의 미리 결정된 에너지 흡수 계수보다 적어도 자릿수(order of magnitude)가 더 큰 구조(10)를 가열하는데 사용되는 적외선 방사 에너지에 대한 미리 결정된 에너지 흡수 계수를 가진다는 것을 유의해야 한다. 또한, 방사 흡수 제어층(26)은 Au 층(24)의 미리 결정된 전기 저항률(electrical resistivity)보다 적어도 자릿수가 더 높은 미리 결정된 전기 저항률을 가진다는 것을 유의해야 한다.
도 4를 참조하면, 반도체층(16)에 대해 오믹 컨택을 형성하기 위한 공정의 흐름도가 도시된다. 반도체층(14)및 층(14) 상의 반도체층(16)을 절연 기판(12)에 제공한 후, 공정은 시작되고, 공정은, 반도체층(16) 위에 포토레지스트 마스크(30)(도 4A)를 리소그래피적으로(lithographically) 형성(forming)하는 단계 - 마스크(30)는 도시된 바와 같이 오믹 컨택을 위한 반도체층(16)의 표면(surface)의 일부(portion)를 노출시키기(exposing) 위한 윈도우(window)(32)를 구비함 - ; 전자 빔 증발기(electron beam evaporator)(E-빔(E-beam) 증발기)(미도시)에 마스크(30)로 기판(12)을 노출시키는 단계를 포함하며, 전자 빔은 E-빔 증발기에서 금속의 일부를 녹이기(melt) 위해 E-빔 증발기에서 금속 소스(metal source)를 치고(strike), 녹인 금속을 증발시켜, 증발기 내의 타겟(target) 상에 증착되는(deposited) 금속 증기(vapor)의 플럭스(flux)의 스트림(stream)을 생성하도록(produce) 사용된다. 증발된 금속의 스트림은 본 명세서에서 때때로 "증발(evaporant)" 또는 "증발 플럭스"로 지칭된다. 여기서 타겟은 반도체층(14) 및 층(14) 상의 반도체층(16)을 갖는 절연 기판(insulating substrate)(12)이고, 형성된 포토레지스트 마스크(30)는 반도체층(16)의 표면의 일부를 노출시키기 위해 내부에 윈도우(32)를 가진다. 제 1 금속 소스는 티타늄이고, 따라서 소스 내의 티타늄 금속은 증발되고, 마스크(30)위에 그리고 반도체층(16)의 노출된 부분 위에 티타늄 금속의 층으로서 증착되어, 여기서 예를 들어 100 옹스트롬(angstroms) 내지 400 옹스트롬의 범위의 두께를 갖는 티타늄의 층(18)을 형성하고(도 4B), 다음으로, 금속 소스는 티타늄에서 알루미늄으로 변경되고, 이에 의해 마스크(30)를 증발된 알루미늄 플럭스에 노출시켜 마스크(30) 위에 그리고 티타늄층(18) 위에 알루미늄 금속을 증착시키며, 알루미늄층은 800 옹스트롬 내지 2000 옹스트롬의 범위의 두께를 가지며 층(20)을 제공하고(도　4C), 다음으로, 금속 소스는 알루미늄으로부터 백금으로 변경되고, 이에 의해 마스크(30)를 증발된 백금 플럭스에 노출시켜 마스크(30) 위에 그리고 알루미늄층(20) 위에 백금 금속을 증착시키며, 여기서 백금층은 예를 들어 50 옹스트롬 내지 150 옹스트롬의 범위의 두께를 가지며, 층(22)을 제공하고(도　4D), 다음으로, 소스는 백금으로부터 금으로 변경되어, 마스크(30)를 금의 증발 플럭스에 노출시켜, 금 금속을 마스크(30) 위에 그리고 백금층(22) 위에 증착시키며, 여기서 금층은 예를 들어, 200 옹스트롬 내지 100000 옹스트롬의 범위의 두께를 가지며, 금층(24)을 제공하고(도　4E), 다음으로, 소스는 금으로부터 방사 흡수 물질로서 작용하는 금속으로 변경되어, 이에 의해 마스크(30)를 마스크(30) 위에 그리고 금층(24) 위에 방사 흡수 물질 1로서 작용할 수 있는 금속의 증발 플럭스에 노출시키고, 여기서, 예를 들어, 티타늄층은 50 옹스트롬 내지 150 옹스트롬의 범위의 두께를 가지며, 방사 흡수 제어층(26)을 제공하며(도 4F), 포토레지스트 마스크(30)와, 마스크(30)와 동시에(simultaneously) 티타늄층(18), 알루미늄층(20), 백금층(22), 금층(24) 및 티타늄 층(26)을 리프트 오프하여(lifting off) 프리-어닐링 오믹 컨택 스택(pre-anneal ohmic contact stack)(11)(도 3)을 남긴다(leaving).
다음으로, 공정은 방사 흡수 제어층(16)에 의해 흡수되는 방사의 일부를 갖는 방사에 프리-합금 스택(pre-alloy stack)(11)의 방사 흡수 제어층(26)을 노출시키는 것을 포함하는 프리(pre) 오믹 컨택 스택(11)을 합금하는(alloying) 단계를 포함한다. 보다 구체적으로, 프리-어닐링 오믹 스택(pre-annealed ohmic stack)(11)을 갖는 구조(10)(도 3)는 예를 들어 흑연 서셉터(graphite susceptor)와 같은 서셉터에 위치된다. 서셉터는 예를 들어, 방사의 소스를 포함하는 OEM 그룹사 2120 더블유. 과달루페 로드 길버트 AZ 85233(OEM Group, Inc. ® 2120 W. Guadalupe Road Gilbert, AZ 85233)로 판매되는 AG 조합(Associates)에 의해 제조된 히트펄스(Heatpulse) RTA와 같은 RTA 챔버(chamber) 내에 위치되며, 여기서 소스는 예를 들어, 텅스텐 할로겐 램프(tungsten halogen lamp)와 같이 도 5에 도시된 약 600nm의 최대(maximum) 방사를 갖는 특정(particular) 파장에서 피크 방사 레벨로 정규화된 방사 방출 스펙트럼을 갖는 소스이다.
약 600 내지 1000 nm의 파장으로 방사되는(radiated) 에너지로부터, 금은 약 99%의 반사율(1 퍼센트의 흡수성(absorptive))을 가지고(도 6), Ti는 55% 내지 60% 사이의 범위의 반사율(45% 내지 40%의 흡수성)을 가진다는 것을 유의해야 한다. 따라서, Ti는 금보다 약 40 내지 45 배 더 많은 흡수성을 가진다. 또한, 금의 전기 저항률은 2.2 마이크로 옴-cm(Ohm-cm) 이고, Ti의 전기 저항률은 42 마이크로 옴-cm이다. 이에 따라, Ti 방사 흡수 제어층(26)의 층(26)은 적외선 방사 에너지에 노출되어, 약 600 내지 1200 nm로부터의 파장의 대역이 영역(600 내지 1200 nm)내의 적외선 방사 에너지에 대한 금층의 미리 결정된 에너지 흡수 계수보다 적어도 자릿수(order of magnitude)가 더 큰 미리 결정된 에너지 흡수 계수를 가진다.
이제 본 개시에 따른 오믹 컨택은 오믹 컨택에 반도체를 제공하는 금속층들의 스택(stack)을 포함하는 것을 이해할 수 있으며, 상기 스택은, 상기 반도체와 직접 접촉하도록 배치된 하부층(lower layer); 및 상기 오믹 컨택을 형성하기 위한 상기 반도체를 가지는 상기 스택을 어닐링(anneal)하기 위해 사용되는 공정 중 방사(radiation)에 대한 상기 스택의 노출 도중에 방사 흡수 제어층(radiation absorption control layer)에 흡수되는 방사(radiant) 에너지의 양을 제어하기 위해 상기 하부층 위에 배치된 상기 방사 흡수 제어층을 포함한다.
또한, 이제 본 개시에 따른 반도체를 위한 오믹 컨택(ohmic contact)은 오믹 컨택에 상기 반도체를 제공하는 층들(layers)의 스택(stack)을 포함하는 것을 이해할 수 있으며, 상기 스택은, 상기 반도체와 직접 접촉하도록 배치된 하부 금속층(lower metal layer); 상기 하부 층 위에 배치된 중간층(intermediate layer) - 상기 중간층은 미리 결정된 파장을 갖는 방사 에너지에 대해 미리 결정된 에너지 흡수 계수(coefficient)를 가짐 - ; 및 상기 중간층 위에 배치된 방사 흡수층(radiation absorbing layer) - 상기 방사 흡수층은 상기 방사 에너지에 대해 상기 중간층의 상기 미리 결정된 에너지 흡수 계수보다 적어도 자릿수(order of magnitude)가 더 큰, 상기 방사 에너지에 대해 미리 결정된 에너지 흡수 계수를 가짐 - 을 포함한다. 상기 오믹 컨택은 다음의 특징들 중 적어도 하나를 개별적으로 또는 조합하여 포함할 수 있다: 상기 방사 에너지는 적외선 방사 에너지이거나; 상기 방사 에너지는 미리 결정된 대역의 파장을 포함하거나; 또는 상기 중간층은 미리 결정된 전기 저항률(electrical resistivity)을 가지고, 상기 상부층은 상기 중간층의 상기 미리 결정된 전기 저항률보다 적어도 자릿수가 더 작은 미리 결정된 전기 저항률을 가진다.
또한, 이제 본 개시에 따른 미리 결정된 파장을 갖는 방사(radiation)를 이용하는 반도체층을 가지는 오믹 컨택을 형성하기 위한 방법을 이해할 수 있으며, 상기 방법은, (A) 오믹 컨택 스택(ohmic contact stack)을 제공하는 단계 - 상기 오믹 컨택 스택은, 상기 미리 결정된 파장을 갖는 방사 에너지에 대해 미리 결정된 에너지 흡수 계수를 갖는 층을 포함하는 상부층(top layer); 및 상기 상부층 아래에 있고 상기 반도체층과 접촉하는 전기 전도층(electrically conductive layer)을 포함하고, 상기 상부층의 상기 미리 결정된 에너지 흡수 계수는, 상기 오믹 컨택을 형성하기 위해 상기 오믹 컨택 스택에 의해 흡수될 상기 방사 에너지의 양에 따라 선택됨 - ; 및 (B) 상기 오믹 컨택을 형성하기 위해 상기 반도체층을 가지는 상기 오믹 컨택 스택을 어닐링하는(annealing) 단계 - 상기 미리 결정된 파장을 갖는 상기 방사 에너지에 상기 스택의 상기 상부층을 노출시키는 것을 포함함 - 를 포함한다. 상기 방법은, 또한 상기 방사 에너지는 미리 결정된 대역의 파장을 포함하는 특징을 포함할 수 있다.
또한, 이제 본 개시에 따른 반도체층에 대한 오믹 컨택을 형성하기 위한 방법을 이해할 수 있으며, 상기 방법은, (A) 오믹 컨택 스택(ohmic contact stack)을 제공하는 단계 - 상기 오믹 컨택 스택은, 미리 결정된 파장을 가지는 방사 에너지에 대한 미리 결정된 에너지 흡수 계수를 가지고, 미리 결정된 전기 저항률(electrical resistivity)을 가지는 금속층을 포함하는 상부층(top layer); 및 상기 상부층 아래의 전기 전도층(electrically conductive layer)을 포함하고, 상기 전기 전도층은, 상기 상부층의 상기 미리 결정된 에너지 흡수 계수보다 적어도 자릿수(order of magnitude)가 더 작은 상기 방사 에너지에 대해 미리 결정된 에너지 흡수 계수를 가지고, 상기 상부층의 상기 미리 결정된 전기 저항률보다 적어도 자릿수가 더 큰 미리 결정된 전기 저항률을 가짐 - ; 및 (B) 상기 오믹 컨택을 형성하기 위해 상기 반도체층을 갖는 상기 오믹 컨택 스택을 합금하는(alloying) 단계 - 상기 상부층에 의해 흡수되는 상기 방사 에너지의 일부를 가지는 상기 미리 결정된 파장을 가지는 상기 방사 에너지에 상기 스택의 상기 상부층을 노출시키는 것을 포함함 - 를 포함한다. 또한, 상기 방법은, 상기 방사 에너지는 미리 결정된 대역의 파장을 포함하는 특징을 포함할 수 있다.
또한, 이제 본 개시에 따른 반도체층에 오믹 컨택(ohmic contact)을 형성하기 위한 방법을 이해할 수 있으며, 상기 방법은, 상기 오믹 컨택을 위한 상기 반도체층의 표면의 일부를 노출시키기 위한 윈도우(window)를 구비하는 반도체층 위에 포토레지스트 마스크(photoresist mask)를 리소그래피적으로(lithographically) 형성하는 단계; 100 옹스트롬(angstroms) 내지 400 옹스트롬 범위의 두께를 갖는 티타늄층으로 상기 반도체의 노출된 부분 위와 마스크 위에 금속을 증착하도록(deposit) 상기 마스크를 노출시키는 단계; 800 옹스트롬 내지 2000 옹스트롬 범위의 두께를 갖는 알루미늄층으로 마스크 위에 금속을 증착하도록 상기 마스크를 노출시키는 단계; 50 옹스트롬 내지 150 옹스트롬 범위의 두께를 갖는 백금층으로 알루미늄층 위와 마스크 위에 금속을 증착하도록 상기 마스크를 노출시키는 단계; 200 옹스트롬 내지 100000 옹스트롬 범위의 두께를 갖는 금(gold)층으로 백금층 위와 마스크 위에 금속을 증착하도록 증발 플럭스(evaporant flux)에 상기 마스크를 노출시키는 단계; 50 옹스트롬 내지 150 옹스트롬 범위의 두께를 갖는 티타늄과 같은 방사 흡수 물질의 층으로 금층 위와 마스크 위에 금속을 증착하도록 상기 마스크를 노출시키는 단계; 프리-합금(pre-alloy) 오믹 컨택 스택(ohmic contact stack)을 남기도록 포토레지스트 마스크와, 티타늄층, 알루미늄층, 백금층, 금층 및 티타늄층을 리프트 오프(lifting off)하는 단계; 및 상기 오믹 컨택 스택을 합금하는(alloying) 단계 - 상기 방사 흡수층에 의해 흡수되는 상기 방사의 일부를 갖는 방사에 대해 상기 스택의 상기 방사 흡수 물질을 노출시키는 것을 포함함 - 를 포함한다.
또한, 이제 본 개시에 따른 반도체 상에 배치된 구조에 의해 흡수될 미리 결정된 파장을 갖는 방사의 양을 제어하기 위한 방법을 이해할 수 있으며, 상기 방법은, (A) 상기 구조에 의해 흡수될 상기 방사의 양에 따라 선택된 반사율(reflectance)을 갖는 물질과 같은 상기 구조 위의 물질의 층을 제공하는 단계; 및 (B) 표면에(thereon) 상기 금속층을 갖는 상기 구조를 상기 미리 결정된 파장을 갖는 방사에 대해 서브젝팅(subjecting) 하는 단계를 포함한다.
또한, 이제 본 개시에 따른 반도체 상에 배치된 구조에 의해 흡수될 미리 결정된 대역의 파장을 갖는 방사의 양을 제어하기 위한 방법을 이해할 수 있으며, 상기 방법은, (A) 상기 구조에 의해 흡수될 상기 방사의 양에 따라 선택된 반사율(reflectance)을 갖는 물질과 같은 상기 구조 위의 물질의 층을 제공하는 단계; 및 (B) 표면에(thereon) 상기 금속층을 갖는 상기 구조를 상기 미리 결정된 파장을 갖는 방사에 대해 서브젝팅(subjecting) 하는 단계를 포함한다.
본 개시의 많은 실시예들이 설명되었다. 그럼에도 불구하고, 본 개시의 사상 및 범위를 벗어나지 않고 다양한 수정들이 이루어질 수 있다는 것을 이해할 것이다. 예를 들어, 방사 흡수 제어층(26)은 합금 공정 동안 유전체(dielectric) 물질일 수 있지만, 오믹 컨택과 전기적으로(electrical) 접촉하기(contact) 위해 후속적으로 제거된다. 더욱이, 이러한 방법은 오믹 컨택 구조보다 다른 구조의 형성에 사용될 수 있다. 또한, 이러한 방법은 다른 스택으로 사용될 수 있다. 또한, 상기 방법은, 예를 들어, 아래에 있는(underlying) 스택 또는 구조보다 더 높은 반사율을 갖는 스택 또는 구조 위에 층을 형성함으로써, 스택 또는 구조에 의해 흡수되는 방사의 양을 감소시키는 방사 흡수 제어층들과 함께 사용될 수 있다. 다른 응용에서, 방사 흡수 제어층은 방사 흡수 제어층 아래의 층보다 높은 반사율을 갖는 방사 흡수 제어층을 사용함으로써 아래에 있는 구조를 보호하는데 사용될 수 있다. 따라서, 다른 실시예들은 다음의 청구항들의 범위 내에 있다.

Claims (12)

  1. 오믹 컨택에 있어서,
    오믹 컨택에 반도체를 제공하는 금속층들의 스택(stack)
    을 포함하고,
    상기 스택은,
    상기 반도체와 직접 접촉하도록 배치된 하부층(lower layer); 및
    상기 오믹 컨택을 형성하기 위한 상기 반도체를 가지는 상기 스택을 어닐링(anneal)하기 위해 사용되는 공정 중 방사(radiation)에 대한 상기 스택의 노출 도중에 방사 흡수 제어층(radiation absorption control layer)에 흡수되는 방사(radiant) 에너지의 양을 제어하기 위해 상기 하부층 위에 배치된 상기 방사 흡수 제어층
    을 포함하는,
    오믹 컨택.
  2. 반도체를 위한 오믹 컨택(ohmic contact)에 있어서,
    오믹 컨택에 상기 반도체를 제공하는 층들(layers)의 스택(stack)
    을 포함하고,
    상기 스택은,
    상기 반도체와 직접 접촉하도록 배치된 하부 금속층(lower metal layer);
    상기 하부 층 위에 배치된 중간층(intermediate layer) - 상기 중간층은 미리 결정된 파장을 갖는 방사 에너지에 대해 미리 결정된 에너지 흡수 계수(coefficient)를 가짐 - ; 및
    상기 중간층 위에 배치된 방사 흡수층(radiation absorbing layer) - 상기 방사 흡수층은 상기 방사 에너지에 대해 상기 중간층의 상기 미리 결정된 에너지 흡수 계수보다 적어도 자릿수(order of magnitude)가 더 큰, 상기 방사 에너지에 대해 미리 결정된 에너지 흡수 계수를 가짐 -
    을 포함하는,
    오믹 컨택.
  3. 제2항에 있어서,
    상기 방사 에너지는 적외선 방사 에너지인,
    오믹 컨택.
  4. 제2항에 있어서,
    상기 방사 에너지는 미리 결정된 대역의 파장을 포함하는,
    오믹 컨택.
  5. 제2항에 있어서,
    상기 중간층은 미리 결정된 전기 저항률(electrical resistivity)을 가지고,
    상기 상부층은 상기 중간층의 상기 미리 결정된 전기 저항률보다 적어도 자릿수가 더 작은 미리 결정된 전기 저항률을 가지는,
    오믹 컨택.
  6. 미리 결정된 파장을 갖는 방사(radiation)를 이용하는 반도체층을 가지는 오믹 컨택을 형성하기 위한 방법에 있어서,
    (A) 오믹 컨택 스택(ohmic contact stack)을 제공하는 단계 - 상기 오믹 컨택 스택은, 상기 미리 결정된 파장을 갖는 방사 에너지에 대해 미리 결정된 에너지 흡수 계수를 갖는 층을 포함하는 상부층(top layer); 및 상기 상부층 아래에 있고 상기 반도체층과 접촉하는 전기 전도층(electrically conductive layer)을 포함하고, 상기 상부층의 상기 미리 결정된 에너지 흡수 계수는, 상기 오믹 컨택을 형성하기 위해 상기 오믹 컨택 스택에 의해 흡수될 상기 방사 에너지의 양에 따라 선택됨 - ; 및
    (B) 상기 오믹 컨택을 형성하기 위해 상기 반도체층을 가지는 상기 오믹 컨택 스택을 어닐링하는(annealing) 단계 - 상기 미리 결정된 파장을 갖는 상기 방사 에너지에 상기 스택의 상기 상부층을 노출시키는 것을 포함함 -
    를 포함하는 방법.
  7. 제6항에 있어서,
    상기 방사 에너지는 미리 결정된 대역의 파장을 포함하는,
    방법.
  8. 반도체층에 대한 오믹 컨택을 형성하기 위한 방법에 있어서,
    (A) 오믹 컨택 스택(ohmic contact stack)을 제공하는 단계 - 상기 오믹 컨택 스택은, 미리 결정된 파장을 가지는 방사 에너지에 대한 미리 결정된 에너지 흡수 계수를 가지고, 미리 결정된 전기 저항률(electrical resistivity)을 가지는 금속층을 포함하는 상부층(top layer); 및 상기 상부층 아래의 전기 전도층(electrically conductive layer)을 포함하고, 상기 전기 전도층은, 상기 상부층의 상기 미리 결정된 에너지 흡수 계수보다 적어도 자릿수(order of magnitude)가 더 작은 상기 방사 에너지에 대해 미리 결정된 에너지 흡수 계수를 가지고, 상기 상부층의 상기 미리 결정된 전기 저항률보다 적어도 자릿수가 더 큰 미리 결정된 전기 저항률을 가짐 - ; 및
    (B) 상기 오믹 컨택을 형성하기 위해 상기 반도체층을 갖는 상기 오믹 컨택 스택을 합금하는(alloying) 단계 - 상기 상부층에 의해 흡수되는 상기 방사 에너지의 일부를 가지는 상기 미리 결정된 파장을 가지는 상기 방사 에너지에 상기 스택의 상기 상부층을 노출시키는 것을 포함함 -
    를 포함하는,
    방법.
  9. 제8항에 있어서,
    상기 방사 에너지는 미리 결정된 대역의 파장을 포함하는,
    방법.
  10. 반도체층에 오믹 컨택(ohmic contact)을 형성하기 위한 방법에 있어서,
    상기 오믹 컨택을 위한 상기 반도체층의 표면의 일부를 노출시키기 위한 윈도우(window)를 구비하는 반도체층 위에 포토레지스트 마스크(photoresist mask)를 리소그래피적으로(lithographically) 형성하는 단계;
    100 옹스트롬(angstroms) 내지 400 옹스트롬 범위의 두께를 갖는 티타늄층으로 상기 반도체의 노출된 부분 위와 마스크 위에 금속을 증착하도록(deposit) 상기 마스크를 노출시키는 단계;
    800 옹스트롬 내지 2000 옹스트롬 범위의 두께를 갖는 알루미늄층으로 마스크 위에 금속을 증착하도록 상기 마스크를 노출시키는 단계;
    50 옹스트롬 내지 150 옹스트롬 범위의 두께를 갖는 백금층으로 알루미늄층 위와 마스크 위에 금속을 증착하도록 상기 마스크를 노출시키는 단계;
    200 옹스트롬 내지 100000 옹스트롬 범위의 두께를 갖는 금(gold)층으로 백금층 위와 마스크 위에 금속을 증착하도록 증발 플럭스(evaporant flux)에 상기 마스크를 노출시키는 단계;
    50 옹스트롬 내지 150 옹스트롬 범위의 두께를 갖는 티타늄과 같은 방사 흡수 물질의 층으로 금층 위와 마스크 위에 금속을 증착하도록 상기 마스크를 노출시키는 단계;
    프리-합금(pre-alloy) 오믹 컨택 스택(ohmic contact stack)을 남기도록 포토레지스트 마스크와, 티타늄층, 알루미늄층, 백금층, 금층 및 티타늄층을 리프트 오프(lifting off)하는 단계; 및
    상기 오믹 컨택 스택을 합금하는(alloying) 단계 - 상기 방사 흡수층에 의해 흡수되는 상기 방사의 일부를 갖는 방사에 대해 상기 스택의 상기 방사 흡수 물질을 노출시키는 것을 포함함 -
    를 포함하는,
    방법.
  11. 반도체 상에 배치된 구조에 의해 흡수될 미리 결정된 파장을 갖는 방사의 양을 제어하기 위한 방법에 있어서,
    (A) 상기 구조에 의해 흡수될 상기 방사의 양에 따라 선택된 반사율(reflectance)을 갖는 물질과 같은 상기 구조 위의 물질의 층을 제공하는 단계; 및
    (B) 표면에(thereon) 상기 금속층을 갖는 상기 구조를 상기 미리 결정된 파장을 갖는 방사에 대해 서브젝팅(subjecting) 하는 단계
    를 포함하는,
    방법.
  12. 반도체 상에 배치된 구조에 의해 흡수될 미리 결정된 대역의 파장을 갖는 방사의 양을 제어하기 위한 방법에 있어서,
    (A) 상기 구조에 의해 흡수될 상기 방사의 양에 따라 선택된 반사율(reflectance)을 갖는 물질과 같은 상기 구조 위의 물질의 층을 제공하는 단계; 및
    (B) 표면에(thereon) 상기 금속층을 갖는 상기 구조를 상기 미리 결정된 파장을 갖는 방사에 대해 서브젝팅(subjecting) 하는 단계
    를 포함하는,
    방법.
KR1020207012430A 2017-12-22 2018-12-14 반도체 상에 배치된 구조에 의해 흡수될 미리 결정된 파장을 갖는 방사의 양을 제어하기 위한 방법 Active KR102394536B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762609826P 2017-12-22 2017-12-22
US62/609,826 2017-12-22
PCT/US2018/065634 WO2019125934A1 (en) 2017-12-22 2018-12-14 Method for controlling the amount of radiation having a predetermined wavelength to be absorbed by a structure disposed on a semiconductor

Publications (2)

Publication Number Publication Date
KR20200057076A true KR20200057076A (ko) 2020-05-25
KR102394536B1 KR102394536B1 (ko) 2022-05-06

Family

ID=65013770

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207012430A Active KR102394536B1 (ko) 2017-12-22 2018-12-14 반도체 상에 배치된 구조에 의해 흡수될 미리 결정된 파장을 갖는 방사의 양을 제어하기 위한 방법

Country Status (8)

Country Link
US (1) US10541148B2 (ko)
EP (1) EP3729492A1 (ko)
JP (1) JP6929458B2 (ko)
KR (1) KR102394536B1 (ko)
CN (1) CN111226304A (ko)
IL (1) IL274237B (ko)
TW (1) TWI693642B (ko)
WO (1) WO2019125934A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6967024B2 (ja) * 2019-02-04 2021-11-17 株式会社東芝 半導体装置及びその製造方法
US11604307B1 (en) * 2019-09-24 2023-03-14 United States Of America As Represented By The Administrator Of Nasa Dark mirror optical stack and related systems

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH023940U (ko) * 1987-06-30 1990-01-11
US5336641A (en) * 1992-03-17 1994-08-09 Aktis Corporation Rapid thermal annealing using thermally conductive overcoat
JP2008066515A (ja) * 2006-09-07 2008-03-21 Nippon Telegr & Teleph Corp <Ntt> 半導体装置と半導体装置の製造法
JP2008182036A (ja) * 2007-01-24 2008-08-07 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3371213A (en) * 1964-06-26 1968-02-27 Texas Instruments Inc Epitaxially immersed lens and photodetectors and methods of making same
DE3176025D1 (en) * 1980-08-04 1987-04-23 Santa Barbara Res Center Metallic contacts to compound semiconductor devices
JPS6386427A (ja) * 1986-09-30 1988-04-16 Toshiba Corp 半導体装置の製造方法
JPH023940A (ja) * 1988-06-22 1990-01-09 Oki Electric Ind Co Ltd 半導体素子の製造方法
US5189297A (en) * 1988-08-29 1993-02-23 Santa Barbara Research Center Planar double-layer heterojunction HgCdTe photodiodes and methods for fabricating same
DE4113969A1 (de) * 1991-04-29 1992-11-05 Telefunken Electronic Gmbh Verfahren zur herstellung von ohmschen kontakten fuer verbindungshalbleiter
JP4627961B2 (ja) * 2002-09-20 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7439551B2 (en) * 2004-07-08 2008-10-21 Sharp Kabushiki Kaisha Nitride-based compound semiconductor light emitting device
JP2006245162A (ja) * 2005-03-02 2006-09-14 Osaka Gas Co Ltd 窒化物半導体発光素子
US8088224B2 (en) * 2010-01-15 2012-01-03 Solopower, Inc. Roll-to-roll evaporation system and method to manufacture group IBIIAVIA photovoltaics
WO2013126458A1 (en) * 2012-02-24 2013-08-29 Skyworks Solutions, Inc. Improved structures, devices and methods releated to copper interconnects for compound semiconductors
US20160300973A1 (en) * 2013-05-24 2016-10-13 U.S. Army Research Laboratory Attn: Rdrl-Loc-I Variable range photodetector with enhanced high photon energy response and method thereof
WO2015033740A1 (ja) * 2013-09-05 2015-03-12 富士電機株式会社 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
US9450147B2 (en) * 2013-12-27 2016-09-20 Apple Inc. LED with internally confined current injection area
US9917171B2 (en) * 2016-07-21 2018-03-13 International Business Machines Corporation Low-resistive, CMOS-compatible, Au-free ohmic contact to N—InP

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH023940U (ko) * 1987-06-30 1990-01-11
US5336641A (en) * 1992-03-17 1994-08-09 Aktis Corporation Rapid thermal annealing using thermally conductive overcoat
JP2008066515A (ja) * 2006-09-07 2008-03-21 Nippon Telegr & Teleph Corp <Ntt> 半導体装置と半導体装置の製造法
JP2008182036A (ja) * 2007-01-24 2008-08-07 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
IL274237B (en) 2021-01-31
TWI693642B (zh) 2020-05-11
KR102394536B1 (ko) 2022-05-06
EP3729492A1 (en) 2020-10-28
WO2019125934A1 (en) 2019-06-27
JP6929458B2 (ja) 2021-09-01
CN111226304A (zh) 2020-06-02
IL274237A (en) 2020-06-30
JP2020537354A (ja) 2020-12-17
TW201931471A (zh) 2019-08-01
US20190198346A1 (en) 2019-06-27
US10541148B2 (en) 2020-01-21

Similar Documents

Publication Publication Date Title
US10347490B2 (en) Production of an integrated circuit including electrical contact on SiC
US20160189967A1 (en) Method of manufacturing semiconductor device
US20130252410A1 (en) Selective low-temperature ohmic contact formation method for group iii-nitride heterojunction structured device
CN105518829A (zh) 半导体装置的制造方法
TWI845991B (zh) 半導體發光元件以及半導體發光元件的製造方法
TWI836873B (zh) 半導體發光元件以及半導體發光元件的製造方法
US20200365705A1 (en) Method of forming ohmic contact for gallium nitride-based compound semiconductor device and gallium nitride-based compound semiconductor device
KR102394536B1 (ko) 반도체 상에 배치된 구조에 의해 흡수될 미리 결정된 파장을 갖는 방사의 양을 제어하기 위한 방법
US9548205B2 (en) Method of manufacturing a semiconductor device
TWI646591B (zh) 半導體結構及其製造方法
CN113261119B (zh) 半导体发光元件及其制造方法
KR100822771B1 (ko) 질화갈륨계 화합물 반도체 발광소자 및 그 음극
JP2009272530A (ja) 半導体装置とその製造方法
KR101596113B1 (ko) 갈륨함유 질화물 반도체 소자의 저항성 금속 접촉 및 이의 제조 방법
KR101309767B1 (ko) 질화물 반도체 발광 소자 및 그 제조방법
TWI792867B (zh) 發光二極體
CN121533152A (zh) 半导体装置及其制造方法
JP2009218529A (ja) 発光素子及びその製造方法
CN110326090A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000