KR20200058523A - 리소그래피 노광 공정의 최적화를 위한 시스템 및 방법 - Google Patents

리소그래피 노광 공정의 최적화를 위한 시스템 및 방법 Download PDF

Info

Publication number
KR20200058523A
KR20200058523A KR1020207012250A KR20207012250A KR20200058523A KR 20200058523 A KR20200058523 A KR 20200058523A KR 1020207012250 A KR1020207012250 A KR 1020207012250A KR 20207012250 A KR20207012250 A KR 20207012250A KR 20200058523 A KR20200058523 A KR 20200058523A
Authority
KR
South Korea
Prior art keywords
devices
alignment
substrate
exposure
determining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020207012250A
Other languages
English (en)
Other versions
KR102426485B1 (ko
Inventor
실비에라 엘비노 다
키스 프랭크 베스트
웨인 피츠제랄드
지안 루
진 송
제이. 케이시 도나허
크리스토퍼 제이. 맥로글린
Original Assignee
온투 이노베이션 아이엔씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 온투 이노베이션 아이엔씨. filed Critical 온투 이노베이션 아이엔씨.
Publication of KR20200058523A publication Critical patent/KR20200058523A/ko
Application granted granted Critical
Publication of KR102426485B1 publication Critical patent/KR102426485B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7023—Aligning or positioning in direction perpendicular to substrate surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70516—Calibration of components of the microlithographic apparatus, e.g. light sources, addressable masks or detectors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

오정렬을 수정하는 방법이 제공된다. 기판 상에 장착된 디바이스 그룹의 각 디바이스에 대한 정렬이 결정된다. 기판 상에 장착된 디바이스 그룹에 대한 정렬 에러는 각 디바이스에 대한 각각의 정렬에 기초하여 결정된다. 정렬 에러에 기초하여 하나 이상의 보정 팩터가 계산된다. 정렬 에러는 하나 이상의 보정 팩터에 기초하여 보정된다.

Description

리소그래피 노광 공정의 최적화를 위한 시스템 및 방법
관련 출원에 대한 상호 참조
본 출원은 2017년 9월 29일자로 미국에 출원된 미국 가특허출원 62/565,940의 우선권을 주장하며, 상기 미국 가출원은 본 발명에 대한 참조로서 그 전체 내용이 본 명세서에 통합된다.
일반적으로, 본 발명은 반도체 디바이스에 관한 것으로, 보다 상세하게는 반도체 디바이스의 제조 방법에 관한 것이다.
반도체 디바이스들은 현대적인 전자 디바이스 및 컴퓨팅 디바이스의 필수 구성 요소이다. 반도체 디바이스는 반도체 물질의 전기적 특성을 이용하는 전자 부품이다. 반도체 물질의 전기 전도성은 전기장 또는 자기장의 도입에 의해 조절될 수 있다. 제조 공정의 개선으로 반도체 디바이스의 크기, 속도 및 비용이 기하급수적으로 향상되었다. 그러나, 보다 빠르고, 더 안정적이고, 고성능을 가진 반도체 디바이스에 대한 요구가 계속되고 있다.
통상적인 반도체 제조 공정에서는, 노출된 전체 웨이퍼 또는 패널은 그 위에 회로를 만들기 위해 리소그래피 기술을 사용하여 프로세싱된다. 회로를 구비한 이들 기판들은 종종 다이로 알려진 더 작은 조각들로 분리된다. 이러한 다이는 일반적인 전자 디바이스의 기초를 형성한다. 그러나, 반도체 제조 프로세스 동안, 리소그래피 프로세스에서의 오정렬이 발생할 수 있다. 이러한 오정렬 에러는 본질적으로 랜덤일 수 있는데, 예를 들어 온도 또는 대기압 변화와 같은 환경적 요인의 결과이거나, 또는 픽 앤 플레이스(pick and place) 시스템과 관련된 일관된 위치 결정 에러와 같은 체계적인 요인의 결과일 수 있다.
리소그래피 공정에서 오정렬 에러는 프로세스의 수율을 감소시킬 수 있으며 또한 시스템 처리량 감소로 이어질 수 있다. 오정렬 에러를 올바르게 수정하지 않는다면, 다이가 작동하지 않거나 너무 일찍 망가지는 것 등과 같은 전자 디바이스의 고장을 초래할 수 있다. 프로세스를 통해 얻어진 우수한 품질의 다이 개수를 프로세스를 거친 전체 다이 개수로 나눈 것으로 정의되는 수율은, 제조업체가 벌어들 일 수 있는 수입에 직접적인 영향을 미친다. 낮은 수율 또는 낮은 품질을 나타내는 수율은 제품에 대한 수익을 감소시킬 수 있다.
오정렬 에러를 보정하는 것은 리소그래피 제조 공정의 처리량(throughput)에 부정적인 영향을 미치는 경향이 있다. 처리량은 프로세스에 의해 다이가 생성되는 속도와 관련이 있다. 시간이 오래 걸리는 오정렬 보정이 지속적으로 수행되는 경우 처리량이 감소한다. 처리량 감소는 판매가능한 제품의 수량을 줄일 것이며, 결과적으로 예상 수입이 줄어들 것이다.
본 발명의 목표는 반도체 리소그래피 공정에서 정렬 오류의 발생 정도(incidence) 및 규모를 감소시키기 위한 방법 및 메커니즘을 제공하는 것이다. 본 발명의 다른 목표는 효율적인 방식으로 반도체 리소그래피 프로세스에서 기존의 오정렬에 대한 보정을 용이하게 하는 것이다.
집적회로 디바이스를 제조하고 그리고 일반적으로 품질을 향상시키는 방법이 본 명세서에 개시된다. 본 발명의 하나 이상의 실시예에 따르면, 본 방법은 복수의 집적회로 디바이스를 갖는 기판을 광학적으로 검사하는 것으로 시작한다. 디바이스는, 있다면, 기판의 복수의 디바이스로부터 식별된다. 상기 기판의 복수의 디바이스들 중에서 불일치(discrepant)하는 디바이스들(만일, 있다면)이 식별된다. 광학 검사의 결과로부터 기판에 대한 복수의 디바이스들 각각의 정렬이 결정된다. 정렬에 대한 결정은, 만일 있다면, 불일치하는 것으로 식별된 디바이스들 중 적어도 일부를 생략한다. 상기 검사, 식별 및 결정 단계에 적어도 부분적으로 기초하여 복수의 디바이스를 노광하기 위한 레시피가 생성된다. "레시피"라는 용어는 집적회로 디바이스를 프로세싱하는데 필요한 명령들 및 관련 또는 지원 정보의 세트를 설명하기 위해 사용되는 반도체 산업에서의 기술 용어이다. 레시피는 하나 이상의 노광 샷들에 대한 정보, 노광 샷들의 노출 순서, 및 하나 이상의 노광 샷들 중 적어도 둘 사이를 이동하기 위한 경로를 포함한다. 레시피는 리소그래피 시스템을 사용하여 구현되어 복수의 디바이스들 중 적어도 일부를 노광시킨다. 상기 프로세스는 원하는 구조가 충족스럽게 형성될 때까지 동일하거나 상이한 리소그래피 패턴을 사용하여 반복적으로 수행될 수 있다.
기판, 특히 재구성된 기판 상의 집적회로 디바이스들 사이에서 오정렬을 감소시키고 디바이스들 간의 잔여 오정렬을 조정하는 것이 본 발명의 주요 목적이다. 유리하게는, 기판에 대한 집적회로 디바이스들의 정렬들에 대한 결정은 불일치 및 결함에 대해 집적회로들의 이미지가 평가되는 결함 검사 프로세스의 일부로서 얻어질 수 있다. 기판이 지지되는 기계적 스테이지에 대한 검사를 수행하는데 사용되는 이미징 디바이스의 시야에 대한 세심한 교정은 정렬 목적에 필요한 위치 정보(localization information)를 제공한다.
일실시예에서, 복수의 디바이스들 중 적어도 일부의 위치에 존재하는 시스템(systematic) 및/또는 랜덤 에러는, 기판에 대한 복수의 디바이스들 각각의 정렬로부터 결정될 수 있다. 기판을 형성하는 동안 복수의 디바이스들을 위치시키는데 사용되는 배치(placement) 시스템의 레시피가 수정된다. 광학 검사를 위해 제공되는 후속 기판들이 후속 기판들의 복수의 디바이스들 중 적어도 일부의 정렬에서 감소된 시스템 에러를 갖도록, 배치 시스템이 동작된다. 예를 들어, 기판을 형성하는데 사용되는 디바이스들에게 시스템 에러에 관한 데이터를 피드백함으로써 시스템 에러가 보정될 수 있다. 이러한 피드백 루프는 후속 기판들에서 시스템 오류를 감소시키고 그리고 제조 공정의 수율과 처리량을 향상시킨다.
일실시예에서, 기판의 복수의 디바이스들은 그들의 결정된 정렬에 기초하여 그룹화될 수 있다(예를 들어, 유사하게 정렬된 디바이스의 복수의 그룹을 설정하기 위해). 기판의 각각의 디바이스 그룹에 대해 하나 이상의 노광 샷들이 타일링된다. 일 예에서, "샷"의 일부인 리소그래피 패턴들은 각각의 디바이스 그룹에 대해 타일링되며, 따라서 리소그래피 패턴들이 디바이스들과 양호하게 정렬된다. 리소그래피 패턴들은 상이한 형상들 또는 어레이들을 가질 수 있다. 타일링은, 노광 샷에 노출되는 실질적으로 모든 디바이스들이 기결정된 정렬 기준을 충족시키는 것으로 특징화된다. 다음으로, 하나 이상의 노광 샷들 사이의 하나 이상의 경로들이 정의됨으로써, 디바이스의 리소그래피 노광을 수행하기 위한 레시피가 확립된다.
일실시예에서, 각각의 디바이스와 노광 샷들 사이의 정렬이 기결정된 정렬 기준을 충족하도록, 기판의 실질적으로 모든 디바이스들이 노광 샷에 의해 노출될 수 있다. 그룹에 대하여 타일링된 하나 이상의 노광 샷들은 상이한 개수들의 디바이스들을 어드레싱할 수 있으며 및/또는 서로 다른 형상들을 가질 수 있다.
일실시예에서, 허용가능한 노광 샷들의 세트, 기판 상의 디바이스들의 그룹화, 및 정렬 기준을 포함하는 초기 조건들의 세트가 설정될 수 있다. 초기 조건들에서의 연속적인 변동들(perturbations)을 위해 상기 타일링하는 단계 및 정의하는 단계가 반복된다(iterated). 상기 타일링하는 단계 및 정의하는 단계의 각각의 반복(iteration)에 대해 점수가 할당된다. 상기 점수는 타일링들에 의해 정의되는 각각의 샷들 사이에서 이동하는데 필요한 경로들을 고려할 수 있다. 임의의 소정 타일링에 대하여, 다수의 경로들이 가능할 수 있으며, 각각의 타일링에 대하여 적어도 하나의 경로가 결정될 것이다. 타일링들 및 경로들의 다양한 조합들은 처리량, 수율 또는 기타 기준 세트에 기초하여 점수가 매겨진다. 최적의 점수를 갖는 타일링 및 정의 단계들을 반복함으로써 레시피가 설정된다. 일실시예에서, 상기 초기 조건들에서의 연속적인 변동들은, 노광 샷의 사이즈에 대한 수정, 노광 샷의 종횡비에 대한 수정, 노광 샷의 면적에 대한 수정, 그룹을 정의하기 위해 수용할만한 정렬들의 기결정된 범위에 대한 수정, 초기에 선택된 디바이스들에 대한 선택, 초기에 선택된 디바이스들의 그룹에 대한 선택, 초기에 선택된 디바이스들의 그룹의 사이즈에 대한 수정, 및 초기에 선택된 디바이스들의 그룹의 종횡비에 대한 수정을 포함하는 그룹으로부터 선택된 수정들일 수 있다.
일실시예에서, 디바이스들의 세트 및 디바이스들의 선택된 세트 모두를 명목상으로(nominally) 노출시킬 노광 샷이 선택될 수 있다. 노광 샷은 기판의 복수의 디바이스들의 세트에 맞춰진다(fit). 복수의 디바이스들의 선택된 세트에 대한 노광 샷의 정렬을 위한 임계 정렬 기준이 디바이스들의 선택된 세트 각각에 대해 충족되는지가 결정된다. 복수의 디바이스들의 선택된 세트에 대해 노광 샷을 정렬시키기 위한 임계 정렬 기준이 디바이스들의 선택된 세트 각각에 대해 충족되는 경우, 선택된 노광 샷이 상기 레시피의 일부로서 설정된다. 상기 디바이스들의 선택된 세트에 있는 기결정된 개수의 디바이스들에 대하여 상기 임계 정렬 기준이 충족되지 않는 경우, 디바이스들의 선택된 세트는 하나 이상의 서브세트로 분할되며, 기결정된 노광 샷이 디바이스들의 서브세트에 있는 모든 디바이스들을 명목상으로 노출시키도록 이러한 분할이 수행된다. 기판의 실질적으로 모든 디바이스들이 노광 샷들로 타일링될 때까지 상기 맞추는 단계(fitting), 결정하는 단계, 및 분할하는 단계가 반복된다.
일실시예에서, 복수의 디바이스들을 노광하기 위한 레시피를 생성하는 단계는, 디바이스들의 세트를 갖는 기판의 영역에 적용될 수 있는 가장 큰 면적을 갖는 노광 샷을 선택하는 단계를 포함한다. 선택된 노광 샷은 상기 디바이스들의 세트에 맞춰진다. 디바이스들의 세트의 정렬에 기초하여, 선택된 노광 샷, 상기 영역 및 상기 맞춤(fitting)에 대한 예상 수율이 계산된다. 예상 수율이 정렬 기준을 충족시키는지를 결정한다. 예상 수율이 정렬 기준을 충족시킨다는 결정에 응답하여, 상기 선택된 노광 샷이 레시피의 일부로서 설정된다. 상기 예상 수율이 정렬 기준을 충족하지 않는다는 결정에 응답하여, 상기 선택된 노광 샷이 분할되며, 그리고 상기 예상 수율이 정렬 기준을 충족시킬 때까지, 상기 선택하는 단계, 상기 맞추는 단계, 상기 계산하는 단계, 및 상기 예상 수율이 정렬 기준을 충족시키는지를 결정하는 단계가 반복된다.
일실시예에서, 동적 프로그래밍 기법을 이용하여, 복수의 디바이스들을 노광하기 위한 레시피가 생성된다. 복수의 기존 노광 샷들 중에서 기존 노광 샷이 선택된다. 상기 복수의 기존 노광 샷들 각각은 미리-해결된(pre-solved) 시야 사이즈, 형상 및 방위를 포함한다. 복수의 디바이스들의 세트와 상기 선택된 기존 노광 샷이 비교된다. 상기 선택된 기존 노광 샷이 상기 디바이스들의 세트에 대한 정렬 기준을 충족시키는지가 결정된다. 상기 선택된 기존 노광 샷이 상기 디바이스들의 세트에 대한 정렬 기준을 충족시킨다는 결정에 응답하여, 상기 선택된 기존 노광 샷이 상기 레시피의 일부로 설정된다. 상기 선택된 기존 노광 샷이 상기 디바이스들의 세트에 대한 정렬 기준을 충족시키지 않는다는 결정에 응답하여, 상기 복수의 기존 노광 샷들 중에서 다른 하나의 기존 노광 샷이 선택되며, 상기 정렬 기준이 상기 디바이스들의 세트에 대해 충족될 때까지, 상기 비교하는 단계, 및 상기 선택된 기존 노광 샷이 상기 디바이스들의 세트에 대한 정렬 기준을 충족시키는지를 결정하는 단계가 반복된다.
본 발명의 다른 실시예에 따르면, 기판에 대한 복수의 집적회로 디바이스들의 정렬이 결정되며, 상기 복수의 집적회로 디바이스들은 기판의 일부이다. 복수의 디바이스 그룹들을 설정하도록 디바이스들의 결정된 정렬에 기초하여 디바이스들이 그룹화된다. 복수의 디바이스 그룹들 각각은 리소그래피 패턴들의 하나 이상의 어레이로 타일링된다. 리소그래피 패턴들의 타일링된 어레이들 각각 사이의 경로가 정의됨으로써, 디바이스들의 리소그래피 노광을 수행하기 위한 레시피가 설정된다. 디바이스 상에 구조물의 적어도 일부를 형성하도록 상기 레시피에 따라 기판의 디바이스들이 리소그래픽적으로 노광된다.
일실시예에서, 복수의 디바이스들 중 하나 이상의 디바이스들의 오정렬이 상기 정렬에 기초하여 결정된다. 상기 디바이스들을 포함하는 후속 기판의 복수의 디바이스들의 오정렬은 복수의 디바이스들 사이의 오정렬을 감소시키도록 보정될 수 있다(예컨대, 현재 기판을 생성하는데 이용되는 툴들의 동작을 수정함으로써).
일실시예에서, 디바이스들의 복수의 그룹들이 반복적으로 타일링되어 복수의 개별 타일링들을 생성할 수 있다. 개별 타일링들 각각에 대한 경로가 정의된다. 개별 타일링 각각과 그것의 각각의 경로의 조합에 대한 점수가 생성될 수 있으며, 상기 점수는 복수의 디바이스들을 커버하는데 필요한 리소그래피 패턴들의 어레이들의 개수 및 정의된 경로를 따라 이동하는데 필요한 시간 길이에 적어도 부분적으로 기초한다. 최적 점수를 갖는 개별 타일링이 선택된다. 선택된 타일링을 이용하여 레시피가 설정된다.
일실시예에서, 디바이스들의 그룹들이 반복적으로 타일링되어, 복수의 개별 타일링들을 생성한다. 개별 타일링들 각각에 대한 복수의 경로들이 정의된다. 정의된 경로를 따라 이동하는데 필요한 시간 길이에 기초하여 개별 타일링들 각각에 대한 경로가 선택된다. 개별 타일링 각각과 그것의 각각의 경로의 조합에 대하여 점수가 생성되며, 상기 점수는 복수의 디바이스들을 커버하는데 필요한 리소그래피 패턴들의 어레이들의 개수 및 정의된 경로를 따라 이동하는데 필요한 시간 길이에 적어도 부분적으로 기초한다. 최적 점수를 갖는 개별 타일링 및 경로가 선택된다. 선택된 타일링을 이용하여 레시피가 설정된다.
본 발명의 다른 실시예에서, 집적회로 디바이스의 품질을 향상시키는 방법이 제공된다. 기판에 대한 복수의 디바이스들의 정렬이 결정되며, 상기 복수의 디바이스들은 상기 기판의 일부이다. 디바이스들의 선택된 그룹이 리소그래피 패턴들의 어레이에 맞춰진다(fit). 디바이스들의 선택된 그룹에 대한 리소그래피 패턴들의 어레이의 정렬이 기결정된 정렬 품질을 충족시키는지의 여부가 결정된다. 정렬 품질이 충족되는 경우(예컨대, 충분히 높은 퍼센티지의 디바이스들이 적절히 정렬되는 경우), 상기 리소그래피 패턴들의 어레이가 디바이스들의 선택된 그룹을 노광하기 위한 샷으로서 설정된다. 정렬 품질이 충족되지 않는 경우, 정렬 품질이 충족될 때까지 그리고 상기 디바이스들의 선택된 그룹을 노광하기 위한 샷들이 설정될 때까지, 리소그래피 패턴들의 하나 이상의 더 작은 어레이들이 상기 디바이스들의 선택된 그룹의 서브세트에 반복적으로 맞춰진다(fit). 설정된 샷들 각각 사이의 경로를 정의함으로써, 디바이스들의 리소그래픽 노광을 수행하기 위한 레시피를 설정한다. 디바이스들 상에 구조물의 적어도 일부를 형성하도록 상기 기판의 디바이스들을 노광한다.
전술한 바와 같이, 집적회로 디바이스들의 정렬 측정들은, 복수의 디바이스들 중 하나 이상의 디바이스의 오정렬을 결정하는데 이용될 수 있다. 오정렬은 집적회로 디바이스들이 일부분인 기판을 생성하는 동안 발생한 정렬 에러를 포함할 수 있다. 디바이스들을 포함하는 후속 기판의 복수의 디바이스들의 오정렬은 복수의 디바이스들 사이의 오정렬을 감소시키기 위해 보정될 수 있다(예를 들어, 현재 기판을 생성하는데 사용된 툴들의 동작을 수정함으로써).
일실시예에서, 기판을 리소그래피 노광하기 위한 레시피 또는 명령 세트의 생성의 최적화는 디바이스들을 기결정된 샷에 맞춤으로써(fit) 또는 정렬에 기초하여 정의된 그룹들에 샷들을 맞춤으로써, 접근될 수 있다. 최종 목표는 어느 경우에도 동일한바, 즉, 레티클과 디바이스들 사이에서 양호한 품질의 정렬을 효율적인 방식으로 획득하는 것이다. 본 발명의 다른 실시예에서, 복수의 디바이스들이 그 일부인 기판에 대한 복수의 디바이스들의 정렬이 결정된다. 이러한 디바이스들은 디바이스들의 결정된 정렬에 기초하여 그룹화된다. 이것은 복수의 디바이스 그룹들을 확립하며, 그룹의 각 디바이스는 유사한 정렬을 갖는다. 수학적 의미에서, 다양한 형상들 및 사이즈들을 갖는 샷들 또는 리소그래피 패턴들의 어레이들이 복수의 디바이스 그룹들에 대하여 타일링되어, 리소그래피 패턴들의 하나 이상의 어레이들로 복수의 디바이스 그룹들 각각을 타일링하기 위한 샷들을 정의한다. 타일링된 패턴들 각각 사이의 경로를 정의한다. 정의된 샷들은 상기 경로와 함께 디바이스의 리소그래피 노광을 수행하기 위한 레시피를 설정한다. 레시피가 준비되면, 디바이스들 상에 구조물의 적어도 일부를 형성하도록 상기 레시피에 따라 기판의 디바이스들이 노광된다. 디바이스들의 정렬을 결정하는 것의 장점 중 하나는, 기판들 상의 디바이스들에서의 오정렬이 형성중인 후속 기판 상의 디바이스들의 후속 오정렬을 보정하거나 감소시키기 위해 사용될 수 있다는 점이다.
일실시예에서, 복수의 디바이스들 중 하나 이상의 디바이스들의 오정렬이 정렬에 기초하여 결정될 수 있다. 상기 디바이스들을 포함하는 후속 기판의 복수의 디바이스들의 오정렬이 보정되어, 복수의 디바이스들 사이의 오정렬을 감소시킬 수 있다.
본 발명의 실시예들은 반도체 디바이스를 형성하는데 사용될 수 있다. 제 1 그룹 또는 복수의 디바이스들의 디바이스들이 배치 시스템을 이용하여 제 1 기판 상에 장착된다. 상기 제 1 그룹 또는 복수의 디바이스들의 각 디바이스에 대한 정렬이 결정되고 그리고 제 1 복수의 디바이스들의 배치에서 식별된 시스템 정렬 에러로부터 보정 팩터들이 결정된다. 상기 시스템 정렬 에러는 제 1 복수의 디바이스들 각각에 대한 각각의 정렬에 적어도 일부 기초한다. 하나 이상의 디바이스들로부터의 보정 팩터들은 시스템 정렬 에러를 보정하도록 배치 시스템으로 전송된다. 다음으로, 상기 보정 팩터들은 제 2 기판 상에 제 2 그룹 혹은 복수의 디바이스를 장착하는데 이용된다. 이상적으로는, 제 2 기판 상의 디바이스들은 제 1 기판 상의 디바이스들 보다 감소된 시스템 정렬 에러를 가질 것이다.
제 2 기판 상의 제 2 그룹 혹은 복수의 디바이스들의 디바이스들의 정렬들이 결정되며 그리고 상기 디바이스들은 제 2 복수의 디바이스들의 각 디바이스에 대한 각각의 정렬에 기초하여 하나 이상의 그룹들로 그룹화되는바, 즉, 유사한 정렬들을 갖는 디바이스들이 함께 그룹화된다. 디바이스들의 그룹들 및 제 2 복수의 디바이스들을 노광하기 위한 이동 경로에 기초하여, 스테퍼와 같은 노광 시스템의 시야들이 설정된다. 상기 경로는 일반적으로 하나 이상의 그룹들 및 시야들에 기초한다. 상기 경로는 점수가 매겨지며 점수가 임계값을 충족시키는지에 대해 평가된다. 상기 경로가 임계값을 충족시키지 않는다면, 제 2 그룹의 디바이스들을 그룹화하는 단계, 시야를 결정하는 단계, 경로를 결정하는 단계, 및 점수를 결정하는 단계가 되풀이하여(iteratively) 반복되어, 평가된 점수가 임계값을 통과할 때까지 계속해서 그룹화들, 시야들, 및 경로들을 형성한다. 이러한 기준이 충족되면, 제 2 복수의 디바이스들은 임계값을 충족하는 시야 및 경로를 이용하여 노광된다.
방법, 컴퓨터 프로그램 제품 및 오정렬을 보정하기 위한 방법에 의해 제조된 제품이 제공된다. 기판 상에 장착된 디바이스들의 그룹의 각 디바이스에 대한 정렬이 결정된다. 기판 상에 장착된 디바이스들의 그룹에 대한 정렬 에러는 각 디바이스에 대한 각각의 정렬에 기초하여 결정된다. 정렬 에러에 기초하여 하나 이상의 보정 팩터들이 계산된다. 하나 이상의 보정 팩터들이 배치 시스템으로 전송되어 정렬 에러를 보정한다.
방법, 컴퓨터 프로그램 제품 및 최적의 노광 경로를 결정하는 방법에 의해 제조된 제품이 제공된다. 기판 상에 장착된 복수의 디바이스들의 각각의 디바이스에 대한 정렬이 결정된다. 복수의 디바이스들은 각각의 디바이스에 대한 각각의 정렬에 기초하여 하나 이상의 그룹들로 그룹화된다. 하나 이상의 그룹들 각각에 있는 디바이스들을 노광하기 위한 시야들 또는 샷들이 결정된다. 상기 하나 이상의 그룹들 및 상기 시야들에 기초하여, 복수의 디바이스들을 노광하기 위한 스텝퍼 경로가 결정된다. 결정된 스테퍼 경로에 대한 점수가 판별되고 그리고 상기 점수가 임계값을 충족하는지가 검사된다. 스코어가 결정되고, 그 스코어가 임계값을 충족하는지 여부에 대해 검사된다. 상기 점수가 임계값을 충족하지 않는다는 결정에 응답하여, 복수의 디바이스들을 그룹화하는 단계, 시야들을 결정하는 단계 및/또는 스테퍼 경로를 결정하는 단계는 임계값이 충족될 때까지 되풀이하여(iteratively) 반복된다. 이들 동작들의 각각의 이터레이션에 대하여 점수들이 계산된다.
방법, 컴퓨터 프로그램 제품 및 최적의 노광 경로를 결정하는 방법에 의해 제조된 제품이 제공된다. 배치 시스템을 이용하여 제 1 복수의 디바이스들이 제 1 기판 상에 장착된다. 상기 제 1 복수의 디바이스들의 각 디바이스에 대한 정렬이 결정된다. 제 1 복수의 디바이스들 각각에 대한 각각의 정렬에 기초하여 상기 제 1 복수의 디바이스들에 대한 정렬 에러가 결정된다. 상기 정렬 에러에 기초하여 하나 이상의 보정 팩터들이 계산된다. 상기 정렬 에러를 보정하기 위하여 배치 시스템으로 상기 하나 이상의 보정 팩터들이 전송된다. 상기 보정 팩터들을 사용하여 상기 배치 시스템에 의해 제 2 기판 상에 제 2 복수의 디바이스들이 장착된다. 제 2 기판 상에 장착된 제 2 복수의 디바이스들의 각각의 디바이스에 대한 정렬이 결정된다. 상기 제 2 복수의 디바이스들의 각각의 디바이스에 대한 각각의 정렬에 기초하여 상기 제 2 복수의 디바이스들을 하나 이상의 그룹들로 그룹화한다. 하나 이상의 그룹들 각각에 있는 디바이스들을 노광하기 위한 시야들이 결정된다. 상기 하나 이상의 그룹들 및 상기 시야들에 기초하여 제 2 복수의 디바이스들을 노광하기 위한 스테퍼 경로가 결정된다. 결정된 스테퍼 경로에 대한 점수가 계산되고, 상기 점수가 임계값을 충족시키는지가 검사되며 그리고 상기 점수가 임계값을 충족시키지 않는다는 결정에 응답하여, 상기 제 2 복수의 디바이스들을 그룹화하는 단계, 시야를 결정하는 단계, 스테퍼 경로를 결정하는 단계, 및 점수를 결정하는 단계가 임계값을 충족시킬때까지 되풀이하여 반복된다. 상기 점수가 임계값을 충족시킨다는 결정에 응답하여, 결정된 스테퍼 경로에 따라 제 2 복수의 디바이스들을 노광한다.
방법, 컴퓨터 프로그램 제품, 및 리소그래피 노광 공정을 수행하기 위한 방법에 의해 제조된 제품이 제공된다. 재구성된 기판에 있는 복수의 디바이스들에 대한 정렬이 결정된다. 복수의 디바이스들은 그들의 정렬에 의해 하나 이상의 그룹들로 조직화되며, 각각의 세트는 노광 시스템에 의해 어드레싱될 수 있는 시야에 대응한다. 기결정된 오정렬 허용 오차 내에서 세트 내의 실질적으로 모든 디바이스들의 정렬과 매칭되는 정렬에서 각각의 대응하는 시야를 그 각각의 디바이스 세트에 어드레스하는 시퀀스 및 경로가 정의된다. 정의된 시퀀스 및 경로를 이용하여 각각의 디바이스 세트가 노광되어, 디바이스들을 수정한다.
본 발명의 이들 및 다른 장점들은 다음의 상세한 설명 및 첨부된 도면들을 참조함으로써 당업자들에게 이해될 것이다.
도 1a는 예시적인 반도체 웨이퍼를 도시한다.
도 1b는 예시적인 반도체 패널을 도시한다.
도 2a 내지 도 2c는 상이한 정렬 각도를 갖는 예시적인 반도체 디바이스를 도시한다.
도 3은 스텝퍼로 알려진 리소그래피 시스템을 도시한다.
도 4는 기판의 리소그래피 노광을 최적화하는 예시적인 방법을 도시한다.
도 5는 기판 상의 디바이스들의 오정렬을 보정하는 방법을 도시한다.
도 6은 웨이퍼의 최적 노광을 결정하기 위한 방법을 도시한다.
도 7은 부분적인 반도체 기판 노광 타일링을 도시한다.
도 8은 기판을 노광하는데 사용될 수 있는 다수의 예시적인 샷 어레이들을 도시한다.
도 9 리소그래피 프로세싱을 위해 기판 상에서 시야들을 타일링하는 방법을 도시한다.
도 10 리소그래피 프로세싱을 위한 레시피를 생성하는 방법을 도시한다.
도 11a 내지 11d는 기판의 영역에 샷을 적용하는 것을 도시한다.
도 12는 본 발명을 수행하기 위한 클라우드 통신 구성을 도시한다.
반도체 또는 다른 전자 디바이스를 만들기 위한 리소그래피 공정은 다양한 유형들의 기판들(100) 상에서 수행된다. 가장 일반적인 것들 중 하나는 도 1a에 도시된 바와 같은 반도체 웨이퍼(W)이다. 웨이퍼(W)는 일반적으로 다양한 직경을 갖는 평평한 원판형 물체이다. 웨이퍼(W)는 일반적으로 도시된 노치(notch)와 같은 배향 구조(101)를 포함한다. 마크, 플랫 및 다른 구조가 노치를 대체할 수 있다. 웨이퍼(W)는 일반적으로 실리콘, 갈륨 비소 등과 같은 반도체 물질로 형성되지만, 어떤 경우에는 에폭시와 같은 유리 또는 복합 물질이 사용된다. 이들 웨이퍼(W)는 통상적으로 200mm 또는 300mm 직경을 갖지만, 더 크거나 더 작은 웨이퍼(W)도 일반적으로 이용된다.
도 1b는 리소그래피 공정을 사용하여 통상적으로 취급되는 일반적인 형태의 패널(P)을 예시한다. 웨이퍼(W)와 마찬가지로, 패널(P)은 반도체 물질 또는 유리 또는 복합 물질로 형성될 수 있다. 패널(P)은 일반적으로 직사각형 또는 정사각형 형상을 갖는다. 패널(P)은 임의의 유용한 사이즈를 가질 수 있지만, 종종 아래의 표에 정의된 바와 같은 "세대별" 사이즈를 갖는다.
Figure pct00001
본 명세서에 사용된 "기판" 이라는 용어는 총체적으로 웨이퍼 및 패널을 지칭할 것이다. 웨이퍼 또는 패널 중 어느 하나에 특정한 특정 정보가 관련되는 경우, 이들 특정 용어들이 사용될 것이다.
다양한 제조 스테이지들에서, 기판(100)은 아직 회로가 형성되지 않은채로 노출될 수도 있으며 또는 예컨대, 집적회로 디바이스와 같은 디바이스(104)를 포함할 수도 있다. 일부 기판들(100)은 동일한 기판 상에 전체적으로 형성된 디바이스들(104)을 가질 수 있다. 다른 기판들(100)은 분리된 개별 기판들(100)로부터 취해지고 접착제, 몰딩제 또는 포팅 물질를 사용하여 함께 연결되어 복합 또는 재구성된 기판(100)을 형성하는 다수의 디바이스(104)를 포함할 수 있다. 일반적으로, 재구성된 기판(100)은 디바이스들(104)이 본래 형성되었던 이들 기판들(100) 보다 훨씬 열악한 정렬도를 갖는 경향이 있다.
도 2a 내지 2c는 디바이스(104)에서 오정렬을 의미하는 것을 도시한다. 도 2a의 디바이스(104)는 종종 반도체 디바이스 패키지의 일부를 형성하는 재배치 층(RDL: redistribution layer)을 나타낸다. 디바이스(104)는 트레이스(106)에 연결된 범프(105)를 포함한다. 도 2a에서, 각각의 범프(105)와 트레이스(106)는 서로 전기적으로 접촉한다. 범프(105)와 트레이스(106)는 서로 개별적으로 형성되지만, 이러한 구조를 형성하는데 사용되는 리소그래피 패턴이 디바이스(104) 상에 서로 적절히 정렬되기 때문에, 범프(105)와 트레이스(106)는 양호하게 형성되고 그리고 수용가능한 품질을 갖는다.
도 2b는 X 방향 및 Y 방향에서 δX 및 δY 라는 분량 만큼 트레이스(106)의 리소그래피 패턴으로부터 오프셋된 리소그래피 패턴에 의해서 디바이스(104)의 범프(105)가 형성되는 경우를 예시한다. 많은 수의 트레이스들(106)이 범프(105)와 전기적으로 접촉하지 않는다는 것을 알 수 있을 것이다. 도 2c는 범프(105)를 형성하는데 사용된 리소그래피 패턴이 트레이스(106)를 형성하는데 사용되는 리소그래피 패턴에 대해 θ 각도 만큼 회전하는 경우를 예시한다. 이번 경우도 범프(105)와 트레이스(106) 사이의 연결이 불량함을 알 수 있다. 본 개시의 목적을 위해, 정렬은 디바이스(104)와 기판(100)의 XY 평면에서의 병진(translation) 및 회전에 대해서만 논의될 것이다. 스케일, 팁(tip), 틸트, XY 평면 이외의 오정렬 등과 같은 다른 고차원적인 일탈들(aberrations)도 또한 본 발명의 방법 및 디바이스를 사용하여 조정될 수 있지만, 이러한 조정은 명확성을 위해 생략된다. 앞서 언급된 유형들의 일탈들은 J.D. Armitage Jr., J. P. Kirk, "Distortion Components," Proc. SPIE 921, (1988)에 보다 상세하게 서술되어 있다.
도 3은 본 발명의 적용으로부터 이득을 취할 수 있는 리소그래피 시스템(300)에 대한 도면이다. 리소그래피 시스템(300)은 베이스(302)를 포함하는데, 베이스(302)는 전형적으로 격리 지지대(미도시) 상에 놓인 완성된 화강암의 큰 블록이다. 베이스(302)의 무거운 질량과 격리 지지대의 설계의 조합은 리소그래피 시스템(300)을 바닥 진동으로부터 격리시킨다. 격리 지지대는 또한 머신 포스들이 공장 바닥으로 들어가 근처의 머신들을 방해하는 것을 차단한다. 베이스(302) 및 격리 지지대는 일반적인 상업적 부품 및 물질로 구성될 수 있다.
베이스(302) 위에는 US 5,828,142에 개시된 것과 같은 대형 그리드 모터 평판(platen)(304)이 있으며, 상기 미국 특허 US 5,828,142는 참조로서 본 명세서에 포함된다. 대형 그리드 모터 평판(304)은 X 및 Y 방향으로 약 1mm의 간격 만큼 분리된 대략 1mm 스퀘어의 연성의 강철 톱니들의 매트릭스를 포함할 수 있다. 모든 톱니들 사이의 간격은 비자성 물질(일반적으로, 에폭시)로 채워져 있다. 이러한 표면은 공기 베어링 품질의 표면을 제공하기 위해 수 마이크론의 공차로 매우 평평하게 접지된다. 평탄도는 또한 스테이지 간섭계 시스템(stage interferometer system)에서 Abbe 오프셋 에러들의 가능한 소스인, 메인 X, Y, θ 스테이지(306)(이하, 메인 스테이지 306이라 함)의 팁(tip) 및 틸트를 제어하는데 유용하다.
그리드 모터 평판(304)에 의해 커버되는 영역(304)은 메인 스테이지(306)가 모든 필요한 위치들로 이동할 수 있도록 충분히 크다. 이동 영역(travel area)은 (시스템 전면에서) 기판 교환 위치로 그리고 노출 영역 전체로의 이동을 허용한다. 본 명세서에 기술된 실시예에 대한 이동 영역은 스테이지(306) 상에 운반되는 기판의 크기와 관련된다.
스테이지(306)는 그 본체 내부에 다수의 포스 모터들(미도시)을 갖는다. 이들 모터들은 그리드 모터 평판(304)을 가로질러 스테이지를 구동시키도록 구성된다. 2 개의 모터들은 메인 스테이지(306)를 X 축 방향으로 구동하도록 배향된다. 메인 스테이지(306)를 Y 축 방향으로 구동하기 위해 2 개의 추가 모터들이 90°로 배향된다. 작은 회전 운동(θ)을 제공하기 위해 모터들의 어느 한 쌍 또는 2개의 쌍들 모두는 모터를 차동으로 구동할 수 있다. 이러한 방식으로, 그리드 모터 평판의(306)의 톱니 패턴이 똑바르지 않은 경우에도, 메인 스테이지(306)는 매우 똑바른 직선으로 움직이도록 제어될 수 있다.
도 3에서 스테이지(306)는 그 위에 마운트된 척(chuck)(320)을 갖는 것으로 도시되어 있다. 도시된 척(320)은 패널(P)인 기판(100)을 지지하도록 구성된 폼 팩터를 갖는다. 미국 특허 US 7,385,671에 서술된 바와 같이, 상기 척(320)은 서로 다른 기판들(100)(가령, 웨이퍼들 W)을 홀딩하는 서로 다른 개수들 또는 유형들의 척들 또는 상부 플레이트들로 대체될 수 있다. 상기 미국 특허 US 7,385,671는 참조로서 본 명세서에 포함된다.
단단한 브리지 구조(308)는 메인 스테이지(306) 위에서 프로젝션 카메라(310)를 지지한다. 프로젝션 카메라(310)는 렌즈 하우징(314)에 장착된 대략 2X (즉, 2배) 축소율의 프로젝션 렌즈(312)를 갖는다. 렌즈 하우징(314)은 2개의 Z-축 (수직) 에어 베어링에 장착된다(미도시). 이들 에어 베어링은 상업적으로 구매될 수 있으며, 바람직하게는 박스 저널 스타일(box journal style)이며, 이는 매우 단단하다. 이러한 Z-축 움직임은 초점에 필요한 작은 거리 만큼 렌즈 하우징(314) 및 프로젝션 렌즈(312)를 상하로 이동시키는데 사용된다. 프로젝션 렌즈(312)는 바람직하게는 이미지 측면에서 텔레센트릭(telecentric)이므로, 초점의 작은 변화가 이미지 크기 또는 이미지 배치 에러를 유발하지 않는다. 다른 광학적 배치 및 배율이 또한 고려될 수 있으며, 본 명세서에 서술된 광학계는 제한적인 것으로 간주되지 않아야 한다.
프로젝션 렌즈 하우징(314)은 그 바닥에 부착된 개별적인, 실시간, 자동 초점 센서들(미도시)을 갖는다. 이들 센서는 간단한 광학계를 사용하여 레이저 다이오드 광원을 기판(100)에서 집속된 광 슬릿으로 변환한다. 이 슬릿으로부터의 광 중 일부는 기판(100)으로부터 반사되어 실시간 자동 초점 센서의 수신측에 의해 포착된다. 반사된 슬릿 광은 수신 광학계에 의해 선형 CCD 어레이(도시되지 않음) 상으로 이미지화된다. 이미지 프로세싱 소프트웨어가 이용되어, CCD 어레이 상의 반사된 슬릿의 이미지를 찾아낸다. CCD 어레이 상의 이미지의 위치가 복원될 때까지, 반사된 슬릿의 이미지 위치에서의 임의의 시프트는 프로젝션 카메라(310)를 위한 Z-축 드라이브(316)를 제어하는데 사용된다. 이러한 방식으로, 프로젝션 카메라(310)의 "초점"은 일정한 갭으로 유지된다. 리소그래피 시스템의 구성 동안, 마이크로미터 단위의 Z-축 움직임은 픽셀 단위로 CCD 어레이 상의 이미지의 움직임을 결정하는데 사용된다. 이러한 조정(calibration)은 후속 초점 오프셋의 변환이 Z-축 초점 제어 시스템에서 픽셀 오프셋으로 구현되게할 수 있다.
상기 렌즈 하우징(314)의 상단에는 폴딩 미러(330)가 부착된다. 이러한 미러(330)는 프로젝션 카메라(110)의 나머지를 도면에서 좌측으로 미루어 둔다. 본 실시예에서, 프로젝션 렌즈(312)는 폴딩 미러(330)를 사용할 수 있도록 그것의 물체 측에서 긴 작업 거리를 갖도록 설계된다. 다음을 유의해야 하는바, 프로젝션 카메라(310)로부터 폴딩 미러를 생략하면, 직선인 광 경로가 달성될 수 있다. 다른 방향들을 갖는 폴딩 미러들이 또한 이용되어, 존재하는 소정의 공간 요건들을 충족시키도록 프로젝션 카메라(310)의 광 경로를 추가로 형성할 수 있다.
프로젝션 카메라(310)는 레티클(334)을 지지하는 6-축 레티클 척(reticle chuck)(332)을 가지며, 레티클(334)은 기판(100)의 각각의 디바이스들 상에 이미지화되는 (리소그래피) 패턴 또는 마스크를 포함한다. 레티클(334)은 이미지 소스라 지칭될 수도 있다. 가령, 마스크를 동적으로 생성하는 다중-미러 광 밸브 또는 LCD 광 밸브와 같은 다른 디바이스들(즉, 마스크리스 이미지 소스)도 또한, 이미지 소스들로서 이용될 수 있음을 이해해야 한다.
리소그래피 노광을 위한 조명이 램프 하우스(340)에 의해 제공되며, 램프 하우스(340)는 일실시예에서 대략 3500 와트의 전력을 출력하는 수은 램프를 둘러싼다. 램프 하우스(340) 내의 광은 수집, 집속 및 필터링된 후 셔터(342) 근처에서 램프 하우스(340)를 빠져 나간다. 도시된 바와 같이, 램프 하우스(340)는 프로젝션 카메라의 광 경로를 더 컴팩트하게 만들 수 있는 폴딩 미러(331)를 포함한다. 도 3에 도시된 프로젝션 카메라(310)의 폴딩된 배치는 일반적으로 사용될 수 있거나 일반적으로 사용되는 다수의 구성들 중 하나일 뿐이다.
셔터(342)가 개방되면, 램프 하우스(340)로부터의 광은 콘덴서 렌즈 어셈블리(344)를 통과하고, 레티클(334)을 통과하고, 프로젝션 렌즈(312)를 통과하여, 레티클(334)에 의해 부과되는 이미지로 기판(100)을 노광시킨다. 잘 이해되는 바와 같이, 기판(100)은 광-민감성 레지스트 코팅으로 코팅된다. 도즈(dose) 센서(미도시)가 셔터(342)의 일부일 수 있다. 카메라(310)에 의해 투영된 패턴이 디바이스(104)와 잘 정렬되는 경우, 도 2a에 도시된 것과 같은 우수한 품질의 제품을 얻을 수 있다.
상술한 설명은 리소그래피 시스템을 위한 스테퍼형 구성이다. 스캐너 및 임프린트 리소그래피 시스템과 같은 다른 구성들이 공지되어 있으며, 이들 역시도 본 발명의 적용으로부터 이익을 얻을 수 있다.
도 4는 하나 이상의 실시예에 따라 리소그래피 동안 기판(100)에 대한 노출을 최적화하는 방법(400)을 도시한다. 상기 방법(400)은 또한 반도체 제조 프로세스 동안 웨이퍼 상의 오정렬을 정정 및/또는 설명하기 위해 적용될 수 있다.
단계 402에서, 기판(100)(웨이퍼 W 또는 패널 P 중 어느 하나)이 형성된다. 기판(100)은 리소그래피 프로세스를 사용하여 일반적으로 형성되는 디바이스(104) 또는 다른 회로 또는 구조를 포함할 수 있다. 기판(100)은 현장에서(in situ) 디바이스(104)들로 형성될 수 있으며 또는, 다수의 디바이스들(104)이 픽 앤 플레이스(pick and place) 또는 유사한 시스템을 사용하여 어레이에 개별적으로 배치된 후 재구성된 기판(100)을 형성하도록 몰딩되거나 포팅되는(potted) 재구성된 기판(100)일 수 있다.
단계 404에서, 기판(100) 상의 디바이스들(104)에 대한 정렬이 결정된다. 이러한 정렬은 검사 시스템을 사용하여 결정될 수 있다. 적절한 검사 시스템이 사용될 수 있다. 적절한 검사 시스템의 일례는 미국 매사츄세츠 윌밍턴에 위치한 루돌프 테크놀로지 회사(Rudolph Technologies, Inc.)의 Firefly® 반도체 검사 시스템이다. 검사 시스템은 기판(100) 상의 각각의 디바이스 또는 디바이스 그룹에 대한 오정렬의 식별 및 적절한 정렬의 계산을 용이하게 한다.
방법(500)은 옵션적으로 커넥터(500)에서 호출될 수 있다, 방법(500)은 나중에 상세히 설명될 것이다. 단계 405에서, 기판(100)의 디바이스들(104)의 정렬 에러들(및 다른 결함들)이 보정 팩터들(correction factors)을 결정하는데 이용되며, 보정 팩터들은 배치 시스템(placement system)으로부터 유발된 후속 오정렬을 교정하기 위해 배치 시스템에 적용될 수 있다. 실제적인 관점에서, 보정 팩터들은 배치 시스템의 동작 및 특히 배치 시스템의 픽 앤 플레이스 헤드의 움직임을 수정하는 오프셋을 생성하는데 사용된다. 이러한 오프셋은 기판(100)의 형성에서 시스템 에러(systematic error)를 감소시킨다. 예를 들어, 시스템 정렬 에러는 재구성된 기판(100)에 있는 각 디바이스(104)의 배치에서 일관된 편향(bias)일 수 있다. 보정 팩터는 배치 시스템의 픽 앤 플레이스 헤드의 움직임으로부터 가감되는 특정 거리 또는 각도를 포함할 수 있다. 예를 들어, 픽 앤드 플레이스 헤드는 정렬 단계(404) 동안 검출된 에러로 인해 실제로는 부정확한 것인 공칭(nominal, 이하, "공칭" 또는 "명목상" 이라함) X, Y 위치로 이동하도록 지시받을 수 있다. 단계 500의 출력인 보정 팩터로부터 생성된 오프셋들은 픽 앤 플레이스 헤드가 이동하려는 공칭 X, Y 위치를 수정한다. 보정 팩터는 또한 배치 시스템에 의해 처리되는 기판(100)의 정렬에 적용되는 거리들 또는 각도들의 세트일 수도 있는바, 즉 배치 시스템 내에서 기판의 전체 정렬이 에러인 경우, 이러한 정렬은 기판의 X, Y, θ 정렬을 오프셋하기 위한 보정 팩터들을 적용함으로써 보정될 수 있고, 따라서 시스템 에러를 감소시키거나 없앨 수 있다. 이러한 보정 팩터들은 시스템 에러가 시간이 지남에 따라 일정한 경우에 고정적일 수도 있으며, 또는 온도 또는 압력 등과 같은 하나 이상의 환경 특성에 기초하여 변동될 수도 있다. 또한, 추가적인 에러 혹은 누적 에러들이 이러한 방식으로 보정될 수 있다. 정렬 에러들은 단계 500에서 식별된 정렬에 기초하여 식별될 수 있다.
정렬 에러들은 디바이스들(104)이 그 일부인 기판에 대해서 식별되며 및/또는 다른 디바이스들(104)에 대해서 식별되는바, 즉 일부 경우들에서는 기판(100)에 대한 디바이스들(104)의 정렬이 판별되며 그리고 다른 경우들에서는 선택된 디바이스들 간의 정렬이 획득된다. 정렬 데이터는 미래의 사용 및 참조를 위해 각각의 기판(100) 및/또는 디바이스(104)와 관련된 데이터 파일에 캡처 및 기록된다. 이러한 데이터 파일들의 일례들은 CSV(Comma Separated Value) 또는 XML(Extensible Markup Language) 파일이다. 다른 파일 형식도 또한 사용될 수 있다. 식별된 정렬 에러에 기초하여, 보정 팩터들이 계산되고 그리고 단계 402를 수행하는데 사용된 메커니즘 및 프로세스로 피드백된다. 예를 들어, 픽 앤 플레이스 시스템에 의해 재구성된 기판(100)에 부과된 시스템 정렬 에러는 픽 앤 플레이스 시스템의 동작을 수정함으로써 보정될 수 있으며, 따라서 후속 기판(100)에서의 정렬 에러를 감소시킬 수 있다. 단계 405는 도 5를 참조하여 아래에서 더 상세히 논의될 것이다.
단계 406에서 기판(100)의 노광 경로를 포함하는 최적의 레시피가 결정된다. 가치를 최대화할 최적 노출 레시피를 찾아내도록, (단계 404에서 결정된) 각각의 디바이스(104)의 정렬이 이용된다. 일실시예에서, 이러한 최적화에 대한 입력들은 판별된 정렬뿐만 아니라 처리량 및 수율 목표를 포함하지만, 궁극적으로 최적화 프로세스의 목표는 가치를 최대화하는 것이다. 당업자가 알고있는 바와 같이, 정렬은 수율과 직접적으로 상관될 수 있다. 반도체 디바이스의 여러 층들이 서로 잘 정렬되는 경우, 디바이스가 설계된대로 기능할 가능성이 높다. 이러한 상관 관계는 때때로 정렬에 대한 허용 오차를 특정하기 위한 속기법(short hand)으로 사용되는바, 즉, 리소그래피 프로세스에 대해 높은 수율 출력을 지정함으로써 정렬에 대해 매우 높은 정확도를 요구한다. 디바이스(104)에 대한 마스크/레티클의 정렬은 이와 관련된 시간 비용을 갖기 때문에, 정렬 요구 사항이 더 엄격할수록 기판(100)에 대한 프로세싱이 느려질 것이다. 하나의 관점에서, 완벽한 수율은 처리량을 감소시키는바, 왜냐하면 너무 많은 정렬들 또는 비효율적인 경로들이 공정 시간을 차지하기 때문이다. 다른 하나의 관점에서, 너무 적은 정렬 또는 너무 거친(coarse) 정렬이 사용되는 경우, 수율이 저하된다.
본 발명의 장점 중 하나는 단계 404에서 획득된 동일한 정렬 정보가, 리소그래피 노광을 위한 정렬들을 생성하는데 사용될 수 있으며 그리고 기판(100)에서 디바이스들(104)의 위치에서의 시스템 에러를 제거하는데 이용될 수 있는 보정 팩터들의 생성을 위해 이용될 수 있다는 점이다. 이는 다수의 검사들 및 정렬 공정에 대한 필요성을 제거하고 시간을 절약함으로써 제조 공정의 처리량을 증가시킨다.
최적의 노광 레시피는 정렬에 의해서 디바이스들을 그룹화할 것이며 그리고 이용가능한 샷(shot) 사이즈들 및 형태들의 기존 세트에 의해서 용이하게 처리될 수 있는 덩어리들(chunks)로 이들 그룹들을 나눌 것이다. 이용가능한 샷(shot) 사이즈들 및 형태들은, 레티클 척(reticle chuck)(332)의 레티클(334)에서 발견되는 마스크들 또는 패턴들에 의해, 척(332)의 레티클을 대체할 수 있는 추가 레티클(334)의 마스크들 또는 패턴들에 의해, 그리고 레티클 상의 패턴들을 즉석에서(on the fly) 수정할 수 있는 마스킹 디바이스의 사용에 의해 정의될 수 있다. 샷들의 개수 및 순서와 샷들 간의 이동 경로들은 처리량의 감소를 최소화하도록 선택된다. 일부 경우에서는, 잘 알려진 부스트로피돈 경로(boustrophedon path)를 사용하고 샷 사이즈와 형태를 변경하는 것이 더 좋을 수 있다. 다른 경우에서는, 다른 사이즈 및 형태 샷으로 시프트하기 전에 동일한 사이즈 및 형태의 다수의 샷들이 노광되는 복잡한 경로를 사용하는 것이 더 좋을 수도 있다. 시간이 지남에 따라, 단계 404에서 식별되어 단계 402로 피드백되는 정렬 에러들은 정렬 불량을 감소시킬 것이며, 이는 정렬/노광 프로세스의 복잡성을 감소시킬 것인바, 따라서 단계 406에서 최적 경로의 판별을 용이하게하고 가치를 증가시킬 수 있다.
단계 406은 도 6를 참조하여 나중에 더 상세히 설명될 것이다.
단계 408에서, 기판(100)은 상기 결정된 최적의 노광 레시피에 기초하여 예컨대, 스텝퍼 시스템(300) 등과 같은 적절한 리소그래피 시스템을 이용하여 노광된다. 기판들(100)에 대한 프로세싱은 모든 기판들이 완료될 때까지 단계 410에서 계속된다.
도 5는 하나 이상의 실시예들에 따라 재구성된 웨이퍼 또는 패널과 같은 기판(100) 상의 디바이스들의 오정렬을 보정하기 위한 방법(500)을 도시한다. 상기 방법(500)은 도 4의 단계 405에서와 같이 구현될 수 있다.
단계 502에서, 기판(100) 상의 디바이스들(104)에 대한 각각의 정렬 에러들이 각 디바이스의 정렬에 기초하여 판별된다. 각각의 디바이스의 정렬은 도 4의 단계 404에서 검사 시스템을 사용하여 결정될 수 있다. 일실시예에서, 각 디바이스의 측정된 정렬은 디바이스의 목표 정렬과 비교되고, 이어서 상기 비교에 기초하여 각 디바이스에 대한 각각의 정렬 에러 또는 오프셋이 계산된다.
글로벌 레벨에서의 전체 기판(100)의 정렬은 일반적으로 기판 상에 형성된 충분히 넓게 이격된 기준 마크들(fiducial marks)의 이미지를 캡처함으로써 결정된다. 앞서 설명한 바와 같이, Firefly® 반도체 검사 시스템과 같은 광학 검사 시스템을 사용하여 이러한 것이 수행될 수 있다. 기준 마크들의 위치는 기판(100)이 일시적으로 고정되는 척 또는 스테이지의 좌표계에서 특정된다. 기준 마크들의 XY 위치들과 이들 마크들의 공칭 혹은 특정 위치들과의 비교가 이용되어, 기판(100)을 정렬하기 위한 간단한 XY 오프셋 등과 같은 보정 팩터를 생성한다. 기준 마크들 사이에 그려진 라인의 각도와 공칭 지정 정렬 축을 비교함에 의해서, 각도 보정 팩터들(예컨대, θ 오프셋)이 결정될 수 있다. 이러한 보정 팩터들은 도 4 및 도 5와 관련하여 설명된 것과 유사하거나 일부 경우에는 동일할 수 있다. 기판(100)의 좌표계와 리소그래피 시스템의 좌표계가 정렬되도록 보정 팩터가 적용되면, 기판(100)이 지지되는 스테이지 또는 척이 이동 및/또는 회전되어 선택된 좌표계에 대한 적절한 정렬을 달성할 수 있다.
본 명세서에 사용된 바와 같이 "정렬" 이라는 용어는, 정렬 프로세스의 '정렬' 및 디바이스(104) 또는 기판(100)의 물리적 배향에 관한 데이터 둘다를 서술한다. 그리고 물리적 배향은 무언가에 대해 측정되어야만 하기 때문에, 정렬은 또한 디바이스(104) 또는 기판(100)이 위치될 수 있는 기준 프레임 또는 좌표계의 존재를 시사한다. 이들 기준 프레임들 또는 좌표계들은 하나 이상의 디바이스들(104)을 개별적으로 또는 그룹으로서 함께 사용하여 좌표계를 확립할 수 있다. 이와 유사하게, 기판(100) 그 자체가 기준 프레임을 정의할 수 있다. 다음을 또한 유의해야 하는바, 배치 시스템, 검사 시스템 또는 리소그래피 시스템 등과 같은 기판(100)과 상호 작용하는 다양한 툴들 또는 시스템들이 또한 좌표계를 정의할 수 있다. 앞서 언급된 데이터 파일들(예컨대, CSV, XML,...)은 기판(100) 및 기판의 디바이스들(104)의 위치에 대한 정보를 캡처한다. 이러한 데이터는 하나 이상의 변환들, 즉 기판 (100) 및/또는 그 디바이스들(104)의 배향과 시스템 및/또는 기판(100) 상에서 작용할 그것의 구성요소들의 배향 사이의 수학적 관련성을 생성하는데 사용될 수 있다. 이러한 것의 일례는 Firefly® 검사 시스템을 사용하여, 기판(100) 상에 존재하는 기준 마크들에 의해 정의된 좌표계에 대한, 기판(100) 상에 존재하는 디바이스들(104)의 정렬을 판별하는 것이다. 리소그래피 시스템과 관련된 후속 공정 단계는, 리소그래피 시스템이 리소그래피 시스템의 좌표계에 대하여 기판(100)의 정렬을 결정할 것만을 요구할 것이다. 레코딩된 정렬 데이터는 변환에 의해서, 리소그래피 시스템에 대한 디바이스(104)의 정렬에 대한 직접적인 인지를 용이하게한다. 설명된 것과 같은 변환들은 아래에 설명된 것과 같은 정렬 메커니즘에 의해서 현장에서(in situ) 결정될 수 있다. 이들 변환들은 또한 각각의 메커니즘/시스템의 교정에 의하여 선험적으로(priori) 결정될 수 있는바, 즉 리소그래피 시스템 및 그 구성요소들(가령, 레티클)에 대한 디바이스들(104)의 위치들은, 기판(100)을 리소그래피 시스템 내에 실제로 배치하기 전에 미리 결정될 수도 있다.
개별 디바이스(104)의 정렬은 전술한 바와 같이 광학적으로 수행되는바, 개별 디바이스(104)의 이미지를 캡처하고, 기준들(fiducials)(기준들은 종종 디바이스(104) 상의 알려진 위치에 있는 간단한 독특한(distinctive) 피처들임)를 식별하고, 그리고 기판(100) 자체의 좌표계에 대한 이들 기준들의 XY 위치들 및 θ 배향들을 식별함으로써 광학적으로 수행된다. 기판(100)과 그 안에 포함된 디바이스들(104) 둘다의 정렬은 전술한 바와 같이 이미지들을 사용하여 수행될 수 있지만, 레이저 삼각 측량, 공 초점 센싱(confocal sensing), 간섭계 등과 같은 비-이미징 기술을 사용하여 수행될 수도 있다. 이러한 비-이미징 기술에서, 비-이미징 센서는 전술한 기준들 및/또는 피처들과 같은 디바이스의 일부 양상을 국부화(localize)할 수 있을 것이다. 알 수 있듯이, 이러한 정렬 단계는 기판(100)에 대한 각각의 디바이스(104)에 대한 정렬 정보 또는 변환들을 생성한다(디바이스들은 기판의 일부임). 이러한 데이터는 데이터베이스에서 보관되거나 또는 파일로 유지되며, 그리고 기판(100)이 어떤 방식으로든 작동될 때마다 질의될 수 있다. 결론적으로, 이와 같이 저장된 정렬 데이터를 이용하여, 리소그래피 스테퍼(300)와 같은 검사 또는 처리 시스템의 좌표 시스템에 대한 기판(100)의 간단한 정렬로, 당업자는 리소그래피 스테퍼(300) 상에서 그들의 정렬을 다시 한번 측정함이 없이, 시스템(300)이 디바이스들(104)에 대해 즉시 정렬될 수 있게하는 정렬 데이터에 곧바로 액세스할 수 있다.
전술한 정렬 데이터를 보유하는 데이터베이스 또는 데이터 파일은 일반적으로 XML 포맷과 같이 쉽게 이동가능하고 수정가능하게 유지된다. 이들 데이터 파일들은 또한 디바이스(104) 구조의 다중층에 대한 정렬 데이터를 유지할 수 있다. 이러한 다중층 데이터는 기판(100)을 프로세싱하기 위한 최적의 레시피 또는 접근법의 결정을 보조하는데 사용될 수 있다. 예를 들어, 기판에 대한 디바이스(104)의 하부 정렬은 시간이 지나도 변하지 않을 수 있지만, 공정 단계는 오정렬된 방식으로 디바이스(104)의 층들을 형성할 수 있다. 이러한 오정렬이 그 자체로 디바이스(104)를 동작불가능하게하지 않는 한, 후속 프로세싱(더 많은 층들)이 수행될 수 있다. 하지만, 디바이스(104)의 최상층에 정렬이 잘못되어 있기 때문에, 디바이스에 대한 올바른 정렬은 이전 레이어가 올바르게 정렬된 것과 같을 필요는 없다. 후속 공정 단계는 이전 층의 오정렬을 수용하도록 요구될 것이다 것이다. 이해할 수 있는 바와 같이, Firefly® 또는 다른 검사 또는 정렬 시스템을 사용하면 층별로 오정렬을 쉽게 식별하고 기록할 수 있다.
전술한 데이터 파일들의 사용예들 중 하나는 기판(100)에서 디바이스들(104)의 포지셔닝에서의 시스템 에러(systematic error)을 식별하는 것이다. 이러한 유형의 에러는 대부분 보다 가변적인 재구성된 기판들에서 가장 흔히 발견되지만, 이를테면 스크래치로부터 형성된 웨이퍼 및 패널은 또한 다양한 유형의 시스템 에러를 가질 수 있다. 시스템 정렬 에러들은 각 기판 또는 디바이스에서 일관성 있고 예측가능하게 나타나는 정렬 에러이다. 이러한 시스템 정렬 에러는 배치 시스템(예를 들어, 픽 앤 플레이스 시스템) 또는 재구성된 기판을 형성하는 몰딩 공정의 결과일 수 있다. 정렬 에러는 기판 및/또는 다른 디바이스들에 대한 각각의 디바이스의 각각의 정렬 에러에 기초하여 결정된다. 일실시예에서, 기판(100) 상의 디바이스들(104)의 평균 정렬(average alignment)이, 정렬 에러들이 측정되는 기준 정렬로서 이용된다. 다른 실시예에서는, 기판(100) 자체에 의해 정의된 좌표계에 기초하는 공칭 정렬로부터 정렬 에러들이 측정된다. 두 경우 모두, 기판(100)에 대한 디바이스(104)의 절대 위치 및 기판(100)의 임의의 기준점 또는 다른 정렬 마크가 결정되고 유지된다.
단계 504에서, 보정 팩터들은 결정된 정렬 에러들에 기초하여 계산된다. 전술한 바와 같이, 본 발명의 목적상 정렬 에러는 X, Y 및 θ 오프셋으로 측정된다. 시스템 및 랜덤 에러는 다수의 기판(100) 사이에서 식별되고 측정된다. 다음을 유의해야 하는바, 정렬 차이들 또는 '에러들'이 하나의 기판 내에서 특징화될 수 있지만, 디바이스(104)를 제조하는 프로세스들은 다수의 기판들(100)에 걸쳐 연장되는 에러의 대상이 된다. 디바이스들(104)의 정렬에서 에러를 식별하고 정량화하는 것은, 각각의 디바이스(104)와 그들의 이상적인 대응물(conterpart) 사이의 간단한 수학적 비교를 수행하는 것만큼 간단할 수 있다. 이러한 정렬 에러를 정량화하고 그리고 이러한 에러가 시스템적인 것인지 또는 랜덤인지를 결정하기 위해, 보다 연관된 공정들이 이용될 수도 있다. 다음을 유의해야 하는바, "정렬 에러" 및 "보정 팩터"라는 용어들은 이들 2개의 정보 세트들이 디바이스들(104) 및 기판들(100)의 위치 편차를 식별하고 그리고 프로세싱 시스템 (300)이 가변적으로 정렬된 디바이스들(104)에 용이하게 정렬될 수 있도록 보장한다는 점에서 서로 관련된다. 보정 팩터들은 시스템 정렬 오차를 유발하는 픽 앤 플레이스 시스템과 같은 메커니즘의 작동을 보정하는데 사용되는 정렬 정보가 될 수 있다는 추가적인 함축된 의미를 가질 수 있다.
단계 506에서, 시스템 정렬 에러를 보정하기 위해 보정 팩터들이 배치 시스템으로 전송(또는 피드백)된다. 따라서, 배치 시스템은 다른 세트의 디바이스들에서 정렬 에러가 보정되거나 최소화되는 방식으로 보정 팩터에 기초하여 후속 기판(100) 상에 다른 세트의 디바이스들(104)을 마운트할 수 있다. 보정 팩터들을 역방향(backward)으로 배치 시스템에 공급하는 목적은 디바이스들(104)의 정렬에서 에러를 감쇠시켜서 본 명세서에 서술된 프로세스의 후속 반복들이 보다 효율적이고 따라서 더 많은 가치를 생성하게 하는 것이다.
예컨대, 리소그래피 등의 공정들이 최적화될 수 있는 방법들을 논의하기 전에, 최적화에 선호되는 기준의 유형들 또는 성능 지수(figure of merit)를 좀 더 자세하게 논의하는 것이 중요하다. 적절한 경로와 노출 레시피를 결정하는데 사용되는 스코어링은 임의의 유용한 형식을 취할 수 있다. 일실시예에서, 성능 지수는 프로세스 기준 및 데이터에 기초하여 계산된다. 성능 지수는 비용(cost)일 수 있으며, 이 경우 이것은 최소화될 것이다. 다른 경우들에서 성능 지수는 이윤(profit)일 수 있으며, 이 경우 이것은 최대화될 것이다. 전술한 경우들 사이에 최적화가 속하는 다른 시나리오들이 또한 고려될 수 있다. 일부 경우에, 바람직한 경로 및 노광 레시피를 구성하기 위해 보다 기계적인 성능 지수 접근법 대신하여 휴리스틱(heuristics)이 사용될 수 있다.
정렬 및 전체적인 리소그래피 프로세스의 성공 또는 품질을 측정하기 위해 하나 이상의 기준이 적용될 수 있다. 또한, 정렬 및 리소그래피 품질에 대한 일부 평가는 시간상으로 시프트될 수 있다. 즉, 정렬 품질, 처리량 및 반도체 디바이스들의 기능에 대한 광학적 및 전기적 테스트 결과와 같이, 시스템에 대한 입력의 함수로서 리소그래피 프로세스의 성공을 "돌아 보는" 것으로서 리소그래피가 완료된 후에 평가가 수행될 수 있다. 정렬 등과 같은 기준은 레티클에 의해 투영될 패턴으로 일대일 기준(one to one basis)으로 평가되거나, 또는 디바이스들의 세트와 디바이스들을 노광하는데 사용되는 대응 레티클 패턴들 사이에서 정렬이 판별되는 것과 같이 다대다 기준(many to many basis)으로 평가될 수도 있다. 리소그래피 프로세스가 수용가능한지를 확립하는데 사용되는 제한들, 범위들, 또는 임계값들은 원하는 결과에 기초하여 프로세스가 수행되기 전에 설정될 수 있다. 대안적으로, 이러한 제한들, 범위들 또는 임계값들은 적절한 값을 식별하기 위해 분석된 과거 데이터에 기초하여 확립될 수 있다. 예로서, 일부 실시예에서, 허용가능한 정렬 기준은 합동(congruence)으로부터 0 % 내지 5 % 편차로 설정될 수 있다. 이러한 범위는 응용예에 따라 높거나 낮을 수 있으며, 당업자가 이해하는 바와 같이, 이 범위를 수정함으로써 리소그래피 프로세스의 수율 및 처리량을 변경할 수 있다.
기판(100)의 프로세싱을 위한 최적의 레시피를 결정하는 중요한 문제이다. 매우 높은 레벨에서, 상기 프로세스는 확립된 정렬 및 처리량 기준을 충족시키는 방식으로 기판(100) 상의 디바이스(104)를 커버하는 샷 또는 시야의 적절한 정렬을 식별하는 단계를 포함한다. 도 6은 기판(100)의 리소그래피 노광을 위한 적절한 레시피를 식별하기 위한 하나의 고레벨 접근법(600)을 도시한다.
단계 404에서 이전에 결정된 디바이스(104)의 정렬에 따라, 기판(100) 상의 디바이스들(104)은 단계(602)에 표시된 바와 같이 각각의 정렬에 의해 그룹화된다. 다음으로, 단계 604에서, 각 디바이스 그룹(104)은 그 위에 맵핑되거나 타일링된(tiled) 다수의 샷을 갖는다. 따라서, 모든 또는 실질적으로 모든 디바이스(104)가 이와 같이 커버된다. 단계 606에서와 같이 노광을 위해 각각의 그룹의 각각의 샷이 프로젝션 카메라(310)에 제시되도록 경로가 결정된다. 이러한 프로세스가 효율적인 방식으로 진행되는 것을 보장하는 것이 바람직하기 때문에, 단계 608에서와 같이 맵핑 및 경로 발견 단계들에 대한 점수들이 결정된다. 이들 점수들은 단계 610에서 평가되어, 이들이 소정의 임계값을 충족하는지 여부를 판정한다. 단계 602-608은 임계값이 충족되지 않거나 또는 점수를 최소화하거나 최대화하고자 하는 경우 반복될 수 있다. 유리하게는, 이 프로세스는 리소그래피 시스템(300)에 얽매이지 않고 오프라인으로 수행될 수도 있다.
단계 602를 다시 참조하면, 디바이스들(104)에 대한 샷들을 배치하는 프로세스는 하나 이상의 유사하게 정렬된 그룹들로 디바이스들을 그룹화하는 것을 포함한다. 일실시예에서, 이것은 초기에 선택된 디바이스들(104) 근처의 디바이스(104)가 평가되어 이들 인접 디바이스들의 정렬이 허용가능한 정렬의 미리 결정된 범위 내에 있는지 여부를 결정하는 블롭 분석(blob analysis) 또는 클러스터링 기법을 사용하여 수행된다. 모든 인접 디바이스들(104)이 초기에 선택된 디바이스(104)를 포함하는 그룹의 일부인 것으로 분류된 이후에, 후속의, 그룹화되지 않은 디바이스(104)가 선택되고, 그리고 분석이 다시 적용되어, 인접 디바이스들(104)이 후속적으로 선택된 디바이스(104)를 포함하는 그룹의 일부인지를 식별한다. 이러한 프로세스는 문제의 그룹이 오직 하나의 디바이스(104)만을 포함하더라도, 기판(100)의 모든 디바이스들(104)이 그룹의 일부인 것으로 식별될 때까지, 차례차례로(ad seriatim) 계속 진행된다.
일실시예에서, 기판(100)의 디바이스(104)를 리소그래픽적으로 노광하는데 사용되는 레티클(334)에 의해 확립된 그리드(grid)로부터 디바이스의 정렬이 얼마나 멀리 이탈했는지에 기초하여 그룹화(grouping)가 결정된다. 이러한 프로세스는 전술한 바와 같이 기판(100)에 대한 각각의 디바이스(104)의 정렬 데이터를 데이터 파일에 저장함으로써, 용이하게 된다. 초기에 선택된 디바이스로 시작하여, 레티클(334)의 좌표계는 초기에 선택된 디바이스와 정렬된다. 레티클 상의 패턴들의 정렬 및 간격 및 배향은 인접한 디바이스들이 위치해야만 하는 공칭 위치를 설정한다. 다음으로, 초기에 선택된 디바이스들에 인접한 디바이스들(104)의 실제 정렬이 상기 공칭 위치와 비교되어, 이들이 정렬 허용 오차 내에 있는지를 결정한다. 인접 디바이스들(104)이 실제로 정렬 허용 오차 내에 있는 경우, 인접 디바이스는 초기에 선택된 디바이스(104)를 포함하는 그룹의 일부인 것으로 간주된다. 초기에 선택된 디바이스에 인접한 모든 디바이스(104)는 이러한 방식으로 평가된다. 그 후, 새롭게 확립된 그룹에 인접한 디바이스들 평가되어, 이들이 정렬 허용 오차 내에 있는지 여부가 판단된다. 이러한 프로세스는 정렬 허용 오차 내에 인접한 디바이스가 없을 때까지 계속된다. 그 후, 새롭게 확립된 그룹 외부의 디바이스(104)가 선택되고 그리고 그룹화 프로세스가 계속된다. 이해되는 바와 같이, 이러한 프로세스는 기판(100)의 모든 디바이스(104)가 그룹의 일부가 될 때까지 계속된다. 대안적으로, 그룹화 프로세스는 그룹이 기결정된 사이즈(통상적으로, 리소그래피 시스템에 의해서 노광될 수 있는 최대 샷의 사이즈)를 초과하는 경우에 종료될 수 있다.
디바이스(104)를 그룹화하는 기준은 다양할 수 있다. 다른 실시예에서, 작은 세트의 디바이스들(104)이 선택되고 레티클의 패턴들의 어레이가 그에 매칭되어 그리드를 설정한다. 비록, 본 실시예에서 초기에 선택되는 디바이스들(104)의 개수는 임의적이지만, 적어도 2개의 디바이스가 필요하다. 다음을 유의해야 하는바, 초기에 선택된 디바이스들(104)은 디바이스(104)에 대한 레티클의 공통 정렬을 사용하여 함께 성공적으로 노광될 수 있지만, 일부 경우들에서는 모든 디바이스들(104)이 성공적으로 정렬될 수 있는 것은 아니다. 즉, 초기에 선택된 디바이스들(104)이 함께 정렬될 수 없는 경우, 종종 그룹을 정의하기 위해 다른 세트의 디바이스들을 선택하는 것이 바람직하다. 위와 같이, 초기에 선택된 디바이스들의 세트(104)에 인접한 디바이스들(104)은 그들의 정렬이 레티클에 의해 설정된 그리드에 대한 정렬 허용 오차 내에 속하는지 여부를 결정하기 위해 평가될 것이다. 정렬 허용 오차를 충족하는 디바이스를 더 이상 찾을 수 없을 때까지, 인접 디바이스들이 새로 설정된 그룹에 추가된다. 그 후, 후속 그룹의 디바이스(104)들이 선택되어 후속 그룹을 정의한다. 그룹을 정의하기 위해 디바이스들의 세트를 선택하는 것의 장점 중 하나는, 이것이 일부 디바이스들(104)에서 매우 가변적인 정렬들에 기초하여 그룹들을 정의하는 문제를 회피할 수 있다는 점이다. 그룹을 설정하기 위해 다수의 디바이스들(104)을 사용하면 정렬의 높은 변동성을 평활화한다.
서로 다른 정렬들의 디바이스들(104)을 갖는 재구성된 웨이퍼 W가 도 7에 간략하게 도시된다. 디바이스들(104)의 서로 다른 정렬들은, 디바이스 그룹들의 다양한 채움 패턴들(varying fill patterns)에 의해 표시된다. 다음을 유의해야 하는바, 도 7에 도시된 그룹들은 단지 예시일 뿐이며, 더 작은 디바이스들(104)을 갖는 정렬이 매우 불량한 재구성된 기판(S)의 경우에는 훨씬 더 복잡할 수도 있고, 또는 기판(100)이 디바이스(104)와 함께 처음부터(ab initio) 형성되는 경우에는훨씬 덜 복잡할 수도 있다.
기판(100) 상의 모든 그룹들이 식별되면, 단계 604로 진행하며, 단계 604에서는 본 명세서에서 "샷(shots)"이라 지칭되는 노광 시야(exposure fields of view)가 단계 602에서 식별된 디바이스 그룹들 각각에 맵핑된다. 도 8은 가능한 다수의 가능한 샷들을 도시하며, 이들 샷들은 노광 동안 기판(100) 상의 디바이스들(104) 상에 투영될 수 있다. 각각의 샷(80)은 디바이스(104) 상에 투영될 하나 이상의 패턴을 포함한다. 각각의 샷(80)의 패턴들은 어레이들을 형성하며, 상기 어레이들은 공칭 디바이스(104) 정렬과 정렬된다. 디바이스(104)의 정렬이 상당히 양호한 경우, 어레이(81)와 같은 대형의 샷 어레이는 많은 수의 디바이스들을 동시에 노광한다. 더 작은 샷(80)은 더 작은 그룹의 디바이스(104)의 정렬과 더 잘 매치된다. 예를 들어, 어레이(87)는 단일 디바이스(104)를 노출시키는데 사용되는 단일 패턴을 포함한다.
샷(80)은 바람직하게는 규칙적인 직선 패턴들의 어레이들이다. 어레이들(81-90) 각각은 레티클 상에 전체적으로 형성될 수 있고 그리고 디바이스들(104)에 정렬된 후 그대로 노광될 수 있다. 또한, 샷 어레이들은 마스킹 디바이스들, 블레이드들, 공간 광 변조기, 기타 등등(미도시)을 이용하여 대형 어레이들의 사이즈를 감소시킴으로써 형성될 수 있다. 예를 들어, 어레이(82 및 83)는 어레이(81)의 1/2 및 3/4를 각각 마스킹함으로써 형성될 수 있다. 어레이들(88, 89 및 90)과 같은 보다 복잡한 형태는 어레이(81)를 포함하는 것과 같은 동일하거나 상이한 레티클로 형성될 수 있다. 레티클들 상의 어레이들의 효율적인 배열은 당업자에게 공지되어 있다. 리소그래피 시스템(300)은 하나 이상의 레티클(334)을 정렬, 취급, 변경 및/또는 마스킹하기 위한 레티클 척(332)을 포함한다. 다수의 레티클이 더 많은 수의 샷(80)을 확립하는데 사용될 수 있다.
샷들(80)을 기판(100)의 디바이스들에 매핑하는 프로세스의 일실시예는 타일링(tiling) 또는 2D 패킹 문제로서 모델링될 수 있다. 단계 604를 수행하기 위한 하나의 적절한 방법의 더 상세한 일례는 도 9에서 900으로 식별된다. 본 출원의 목적을 위해, "타일링(tiling)"이라는 용어는 명사 및 동사 둘 다로서 사용될 수 있음을 이해해야 한다. 그것의 동작적 의미에서, 타일링은, 모든 디바이스들 또는 실질적으로 모든 디바이스들(104)이 동시에, 또는 차례차례로(ad seriatim) 노광되도록 프로젝션 카메라(310)에 의해 투영된 이미지들의 어레이들(샷 80)을 각각의 디바이스들(104) 상에 피팅(fitting)하는 프로세스를 지칭한다. 이러한 타일링 프로세스는 기판(100) 상의 모든 디바이스들(104)이 하나의 정렬을 공유하는 경우에는 매우 간단하다. 하지만, 디바이스들(104)의 정렬이 다른 경우, 매칭되거나 또는 적어도 충분하게 유사한 정렬들을 갖는 프로젝션 카메라(310)로부터의 프로젝션들을 디바이스들(104) 또는 디바이스들의 그룹들(104) 상에 타일링하는 것이 필요하다. 적절한 명사적 의미에서, "타일링" 이라는 용어는 기판(100)의 디바이스들(104) 위에 상이한 사이즈 및/또는 정렬된 프로젝트들 또는 샷들의 배열을 지칭한다.
타일링은, 디바이스들(104)의 선택된 세트 또는 그룹과 양호하게 정렬되는 샷들을 선택하는 사용자에 의해서 수동으로 형성될 수도 있다. 하지만, 이러한 수동 프로세스는 매우 느리며 그리고 사용자는 임의의 합리적인 시간 분량에서 타일링의 최적화를 수행하지 못할 가능성도 있다. 완전 수동 타일링 또는 부분적 수동 타일링은, 보다 자동화된 시스템이 솔루션에 도달하지 못하는 경우 또는 실제적인 고려 사항들에 기초하여, 자동으로 생성된 타일링에 대한 수정이 제안되는 경우에 유용할 것이다.
샷들(80)은 단계 902에서와 같이 타일링될 디바이스의 제 1 그룹을 식별함으로써 단계 902에서 식별된 그룹에 걸쳐 타일링된다. 단계 904에서, 이용가능한 모든 샷들(예를 들어, 샷들 81-90)의 세트로부터 제 1 샷(80)이 선택된다. 단계 902 및 904에서 선택된 그룹 및 샷은 이러한 프로세스의 초기 조건으로 간주될 수 있다. 이러한 초기 조건을 변경하거나 변동(perturb)시킴으로써 타일링 프로세스 자체의 결과를 수정할 수 있다. 초기 조건을 변동시키는 것은 디바이스들(104)의 임의로 선택된 그룹에 적용될 샷(80)을 임의로 선택하는 것을 포함할 수 있다. 또한, 단계(602)에서 식별된 그룹화는 전술한 바와 같이 수정될 수도 있다. 제 1 샷(80)은 임의로 선택될 수 있지만, 이용가능한 샷들(80)을 미리 결정된 순서대로 정렬하는 것이 바람직하다. 이것은 원하는 특성에 기초할 수 있지만, 사이즈별로 내림차순으로 정렬하는 것이 유용하다. 노광 동작의 효율이 샷(80)의 크기에 정비례하기 때문에, 단계 602에서 식별된 그룹들을 타일링하기 위해 더 많거나 더 적은 샷들(80)이 사용되도록하는 것이 바람직하다. 따라서, 당업자는 이용가능한 샷들의 세트 중에서 가장 큰 샷(80)으로 시작하는 것이 바람직할 것이다.
타일링 프로세스는 선택된 샷(80)을 선택된 그룹에 피팅(fit)하려고 시도함으로써 단계 906에서 계속된다. 샷(80)이 디바이스들의 그룹 내에 맞는지에 대한 결정은 단계 908에서 이루어진다. 이러한 것은 샷(80)과 그룹의 디바이스들(104)을 다각형들(polyominoes)로 모델링하는 것을 포함하는 다양한 방식으로 수행될 수 있다. 다각형 모델링된 샷(80)은, 나머지 디바이스들(104)에 들어맞는 샷(80) 방향 및 크기가 식별될 때까지 회전되거나 및/또는 병진(translate)될 수 있다. 이러한 채움(filing) 또는 피팅 프로세스는 샷(80)이 디바이스 그룹에 맞을 때까지 계속된다. 샷(80)이 디바이스 그룹(104)에 맞지 않을 경우, 단계 910는 디바이스 그룹이 완전히 커버되었는지를 결정한다. 그룹이 샷(80)으로 완전히 커버되지 않은 경우, 프로세스는 단계 904로 다시 이동한다. 이러한 상황에서, 다른 샷(80)이 선택되고 피팅 프로세스는 단계 906로 진행한다. 이용가능한 샷들(80)의 세트가 크기에 따라 정렬된 경우, 이러한 다음 샷(80)은 다음으로 작은 샷(80)이 될 것인바, 전술한 바와 같이 이용가능한 샷들의 세트(80)로부터 임의의 하나를 선택하는 것이 항상 가능하기 때문이다. 이 프로세스는 선택된 그룹 내의 모든 또는 실질적으로 모든 디바이스가 샷(80)에 의해 커버될 때까지 계속된다. 단계 910는 그룹이 커버되었는지 여부를 고려하고 그리고 커버된 경우, 프로세스는 단계 912로 이동하는바, 단계 912에서는 단계 902에서 식별된 모든 그룹들이 커버되었는지를 고려한다. 커버되지 않은 그룹이 남아있는 경우, 단계 914는 프로세스를 디바이스들의 다음 그룹으로 이동시킨다. 모든 그룹들이 커버된 경우, 프로세스(900)는 단계 916에서 후속 기판(후속 기판이 있다면)으로 진행된다. 또한, 보다 정형화된 타일링 알고리즘들이이용되어 디바이스들(104)의 그룹들에 대한 타일링들을 생성할 수 있다.
기판(100) 상의 디바이스들의 그룹들에 대한 샷(80)의 타일링에 대해 스코어(스코어 혹은 점수라 함)가 계산될 수 있다. 이러한 스코어는 타일링에 대한 임계값이 달성되었는지의 여부를 결정하는데 사용될 있거나 또는 프로세스(900)의 연속적인 이터레이션들의 결과를 비교함으로써 최적화를 위해 이용될 수 있다. 이용될 수 있는 스코어 중 하나는, 기판(100)의 디바이스들을 커버하는데 사용되는 샷들(80)의 개수를 단순히 카운트하는 것이다. 이해할 수 있는 바와 같이, 더 큰 샷들(80)은 보다 효율적인 경향이 있으며 그리고 하나의 타일링에서 더 적은 샷들(80)이 보다 효율적인 타일링으로 간주될 것이다. 다른 하나의 스코어는 기판(100)의 디바이스들을 커버하는데 사용되는 각각의 샷(80)과 관련된 비용을 고려하는 것을 포함할 수 있다. 예를 들어, 보다 비효율적인 타일링이 보다 효율적인 타일링 보다 더 높은 점수를 갖도록, 각각의 샷 어레이 사이즈에 가중치가 할당될 수 있다. 이러한 일례에서, 사이즈에 반비례하는 배수(multiplier)가 각각의 샷 어레이 사이즈의 카운트에 적용될 수 있다. 따라서, 더 큰 어레이 사이즈에 의한 것보다 더 작은 샷 어레이 사이즈에 의해 스코어가 더 빠르게 증가한다. 다른 비용들도 비슷한 방식으로 적용될 수 있다. 예를 들어, 규칙적인 직사각형 형상을 갖는 샷(80)을 사용하는 것이 더 간단할 수 있다. 도 8의 샷(88, 89 및 90)과 같은 보다 복잡한 샷 어레이 형태는 복잡한 마스킹 작업들을 요구할 수 있으며 또는 심지어 변경되어야 하는 추가 레티클을 요구할 수 있다. 이 경우, 비록 이러한 복잡한 형상들을 사용함으로써 일부 상황에서 샷의 보다 정확한 정렬을 보장할 수는 있지만, 이러한 보다 복잡한 형상들의 사용은 이들 샷 어레이 형상들을 사용하는데 요구되는 추가적인 시간으로 인해 바람직하지 않을 수 있다. 스코어는 다음과 같을 수 있다: 스코어 = Σ(비용 × 각 샷 어레이 사이즈의 카운트). 이러한 스코어는 소정의 설정된 임계값 미만의 스코어를 갖는 임의의 타일링이 즉시 수용될 수 있는 임계값과 비교될 수 있다. 또는 이 점수를 기록하여 최적화 목적으로 사용할 수 있다.
일실시예에서, 전체 기판(100)을 노광하는데 필요한 전체 샷들의 개수(80)와 대등한 스코어가 설정된다. 그 후, 전술한 그룹화 프로세스는 상이한 초기에 선택된 디바이스(들)(104)의 그룹들로 시작하여 재실행된다. 샷들(80)은 후속 그룹들에 들어맞고(fit) 그리고 새로운 스코어가 기록된다. 이러한 프로세스는 기결정된 횟수의 이터레이션들 동안 계속되거나 또는 소정의 임계 스코어에 도달할 때까지 계속된다. 이 실시예에서, 최저 스코어(가장 적은 샷들)는 최적의 솔루션을 식별한다. 다른 실시예에서, 샷들의 전체 개수 및 각 샷의 복잡도에 기초한 스코어가 생성된다. 이러한 유형의 스코어는 각각의 샷(80)을 경계짓는데(bound) 필요한 라인 세그먼트들의 전체 개수를 합산하는 것을 포함할 수 있다. 정사각형과 직사각형 모양을 가진 일반적인 어레이들이 노광이 용이함을 고려하면, 더 적은 바운더리 라인 세그먼트는 더 간단하고 효율적인 솔루션을 나타낼 수 있다. 또 다른 실시예에서, 샷들의 각각의 타일링(80)에 대한 스코어는 샷들의 개수, 각각의 샷 내의 디바이스들의 개수, 및 각 샷을 경계짓기 위해 필요한 라인 세그먼트들의 수의 합성으로 형성될 수 있다. 여기서는, 더 단순하고 보다 규칙적인 형상들을 갖는 더 많거나 더 적은 샷들이, 노출당 디바이스 수가 적고 더 복잡한 마스킹 요구 사항을 가진 더 많은 수의 샷보다 선호된다.
일실시예에서, 기판(100)의 디바이스들(104) 상의 타일링 샷들(80)의 최적화는 브랜치 및 바운드 최적화 문제로 특징지워질 수 있다. 이 경우, 프로세스(900)는 여러 번 수행되며, 각각의 경우에 시작 조건들의 일부 변동들 또는 샷들이 어떻게 선택되는지가 이용되어, 소정 기판(100)에 대한 대안적 타일링 솔루션을 생성할 수 있다. 대안적 타일링 솔루션들 각각은 점수화되고 그리고 비교된다. 이러한 유형의 최적화는 디바이스들의 임의의 소정 그룹에 대해 수행되거나 또는 임의의 원하는 샷 어레이 사이즈 또는 구성에 대해 수행될 수 있다. 이터레이션들의 시간 혹은 횟수에 대한 임의의 제한에 도달할 때까지 최적화가 계속되며, 이에 따라 최상의 솔루션이 선택된다. 대안적으로, 소정의 임계값이 충족될 때까지 최적화가 계속된다. 이러한 임계값은 객관적으로 결정된 스코어에 기초할 수도 있으며 또는 시스템(300)의 사용자의 경험에 경험적으로 기초할 수 있다. 또 다른 최적화 한계는 최소 가치(minima value)(로컬 또는 글로벌)에 대한 식별일 수 있다.
프로세스(600)의 다음 단계는 단계 604에서 결정된 타일링을 사용하여 기판(100) 상의 디바이스들(104)을 노광하기 위한 경로를 결정하는 것이다. 비록, 최저 경로를 식별하는데 수반될 수 있는 계산적 부담을 감소시키도록 일부 간소화들(simplifications)이 사용되는 것이 바람직할 것이지만, 이러한 경로 발견 단계 606는 외판원 문제(travelling salesman type problem)로서 특징지워질 수 있다. 기판의 노광 경로를 결정하기 위한 접근법들 중 하나는 탐욕적 휴리스틱(greedy heuristic)을 사용하는 것이다. 탐욕적 휴리스틱은 항상 비용이 가장 낮은 세그먼트를 다음 경로 세그먼트로 선택한다. 기판(100)에 대한 샷(80)의 타일링의 최적화와 같이, 비용은 객관적인 거리 측정 뿐만 아니라 정렬의 수정, 레티클 변경, 또는 레티클 상의 샷 어레이를 마스킹함으로써 발생하는 오버헤드와 관련된 타임 팩터를 포함할 수 있다. 이러한 프로세스는 모든 샷들(80)이 방문 및 노광될 레시피가 생성될 때까지 계속된다.
노광에 사용되는 경로의 최적화는 다시 한번 브랜치 및 바운드 접근법을 사용하여 수행될 수 있다. 다른 최적화 기법들도 사용될 수 있음에 유의한다. 브랜치 및 바운드 접근법을 구현할 때 개발 경로를 따른 소정 포인트에서 덜 최적의 선택이 이루어지도록 탐욕적 휴리스틱이 중단될 것이다. 탐욕적 휴리스틱을 변동시킴에 있어서, 상이한 로컬 최소/최대 경로들이 식별될 수 있다. 이것은 단순히 다수의 상이한 초기 샷들(80)로부터 시작함으로써 구현될 수 있다. 대안적으로, 탐욕 휴리스틱을 사용하여 경로를 개발하는 동안의 임의의 포인트에서, 더 비싼 경로 세그먼트가 선택될 수 있으며, 변동 이후에 탐욕적 휴리스틱이 다시 사용된다. 각각의 경우에서, 전술한 바와 같이 비교 및 최적화 목적으로 스코어가 결정된다. 경로들에 대해서, 최소화해야할 핵심 특성은 시간이다. 이 경우, 스코어는 점수는 레티클을 마스킹 또는 변경하는데 걸리는 시간 또는 디바이스들(104)에 매칭하도록 정렬을 수정하는데 필요한 시간 등과 같이 발생할 수 있는 추가 시간을 고려하여 하나의 샷(80)에서 다른 샷(80)으로의 이동 시간의 요약 형태를 취할 수 있다. 브랜치 및 바운드 유형의 최적화 접근법을 사용하여 생성된 경로에 대한 스코어들이 비교되고 그리고 최적의 값이 선택된다. 전술한 바와 같이, 미리 정해진 시간 임계값을 충족하는 제 1 경로, 설정된 시간 또는 계산 능력 제한 내에서 획득된 최고 점수 경로, 또는 로컬 또는 글로벌 최소 또는 최대값이 최적 경로로 선택될 수 있다.
추가적인 일례로서, 반도체 기판(100)을 노광하기 위한 레시피의 확립은 반복적인 프로세스이다. 유사하게 정렬된 디바이스들(104)의 그룹들이 식별되는 타일링 프로세스는 다수의 횟수로 수행될 수 있으며, 각각의 이터레이션은 디바이스들(104)의 다른 그룹화를 초래할 수 있다. 타일링은 서로 다른 그룹화들 각각에 대해 수행될 수 있으며 따라서 유사하게 정렬된 디바이스들(104)의 각각의 그룹화는 그에 맞는 샷(80)을 갖는다. 다시한번 말하지만, 각각의 그룹화들에 대하여 다수의 타일링들이 생성될 수도 있다. 또한, 다수의 타일링들 각각에 대해 복수의 경로들이 생성될 수 있다. 최적의 레시피를 식별하기 위하여, 타일링들 및 경로들에 대한 스코어들이 생성된다. 또한, 이들 스코어들은 타일링들 및 경로들에 대한 각각의 스코어의 합성물로서 생성될 수 있다. 이해되는 바와 같이, 이러한 프로세스는 컴퓨팅 성능 측면에서 비용이 많이들 수 있다. 결과적으로, 이터레이션들의 횟수를 수치적으로(예를 들어 ~ 500회 이하) 또는 시간순으로(예를 들어 ~ 5 분 이하의 계산) 임의로 제한하는 것이 바람직하다. 스코어들에 대한 임계값이 설정될 수도 있으며, 이는 예상 레시피에 의해 일단 충족되면, 설정 프로세스를 종료할 것이다.
전술한 단계 604 및 단계 606는 각각 개별적으로 최적화될 수도 있다. 특히 이러한 단계들이 연속적으로 수행되는 경우 이러한 단계들을 함께 최적화할 수도 있다. 예를 들어, 샷들(80)의 새로 생성된 타일링된 배열에 대한 경로가 결정될 수 있고, 그 후, 샷들(80)의 제 2 타일링된 배열이 연관된 경로와 함께 결정된다. 소정 타일링에서의 샷들(80)의 수는 이들 샷들 각각을 방문하는 경로를 따라가는데 필요한 시간과 직접적으로 관련되기 때문에, 리소그래피 레시피에 사용하기에 적합한 타일링/경로를 식별하기 위해 경로 스코어가 이용될 수 있다. 또한, 앞서 제안한 바와 같이, 수익 기반 스코어를 생성하기 위해 수율 및 처리량이 이용될 수도 있다.
리소그래피 프로세싱을 위한 레시피를 생성하는 다른 방법이 도 10 및 11에 도시되어 있다. 이러한 접근법의 일반적인 방법(1000)이 도 10에 도시되어 있다. 이 방법은 전술한 바와 같은 정렬에 의해 디바이스들을 그룹화하는 개념을 생략하고, 대신에 기판(100)의 디바이스들(104) 상의 타일링 샷들(80)로 직접 진행한다. 이러한 방법론에서 사용되는 "영역(region)" 이라는 용어는 샷(80)에 의해 커버될 면적(area)을 지칭한다. 영역들은 일반적으로 그 위에 정렬되는 샷(80)과 동일한 크기이지만, 영역이 세분화될 수 있으므로, "영역" 이라는 용어는 샷 또는 시야라는 용어와 동일한 것으로 간주되어서는 안된다. 상기 방법(1000)은 예비 단계(1002)에서 시작하며, 예비 단계(1002)에서는 영역이 아직 타일링되었는지 여부가 결정된다. 이 단계는 타일링 프로세스가 완료되면 종료되도록 하기 위해 사용되는 논리적 단계라는 것을 이해할 것이다. 타일링될 영역들이 남아있는 경우, 제 1 또는 아마도 다음번 영역이 단계 1004에서 선택된다. 다음으로, 최고의 처리량(throughput)을 위해, 선택된 영역에 적용될 수 있는 최대 면적(area)을 갖는 샷이 선택된다. 다음으로, 선택된 샷이 영역 위에 비유적으로(figuratively) 배치되고(단계 1006) 그리고 그 영역에 대한 선택된 샷의 최상의 맞춤(best fit)이 결정된다(단계 1008). 결정된 최상의 맞춤에 기초하여, 영역, 샷 및 맞춤(fit)의 조합에 대한 예상 수율(projected yield)이 단계 1010에서 계산된다. 예상 수율은, 수용가능한 품질을 갖는 IC 디바이스를 합리적으로 산출할 정도로 샷을 구성하는 패턴들이 충분히 잘 정렬되었는지에 대한 평가이다. 일실시예에서, 이러한 예상 수율 평가는 전체 샷에 대하여 개개의 디바이스에 대해 수행되며, 기결정된 정렬 기준 또는 요건들을 충족하는 디바이스들(104)의 전체 개수에 대한 백분율이 집계된다(tallied). 이러한 총계(tally)를 이용하여, 샷에 대한 누적 예상 수율을 결정할 수 있으며 그리고 이 예상 수율이 수용할만한 경우, 상기 영역은 성공적으로 타일링/정렬된 것으로 간주되고, 상기 샷은 노광 레시피의 일부로서 사용하도록 기록된다. 성공적인 샷이 식별되면, 상기 샷은 레시피의 일부로서 설정되고, 프로세스는 단계 1002로 다시 이동하여 기판(100)의 모든 영역들이 타일링되었는지를 결정한다. 모든 영역이 타일링된 경우, 프로세스는 단계 1014에서 다음 기판으로 진행한다(다음 기판이 있는 경우). 도 11a 및 11b는 정렬/수율이 수용할만한 영역(1020)에 대한 샷(80)의 적용을 도시한다. 도 11a의 샷(80)에서는, 오직 하나의 디바이스(104')에 대한 정렬이 사양(specification)을 벗어난 것으로 간주되며, 따라서 수율은 대략 98 %로 상당히 높다. 결과적으로, 도 11a에서 샷(80)이 적용된 영역(1020)은 성공적으로 타일링된 것으로 간주되고, 프로세스는 도 11b에 도시된 바와 같이 후속 영역(1020)으로 이동된다.
영역, 샷, 및 정렬의 소정 조합이 기결정된 수율 요건들을 충족하지 않는 경우, 프로세스(1000)는 단계 1010에서 단계 1012로 진행할 것이며, 단계 1012에서는 선택된 영역이 하나 이상의 서브-영역들로 분할된다. 상기 선택된 영역은 하나 이상의 서브 영역으로 분할하는 1012 단계 1010 단계로 진행한다. 도 11b에 도시된 바와 같이, 상대적으로 많은 개수의 디바이스들(104')이 정렬 사양을 벗어난다. 본 일례에서, 수율은 약 90 %이다. 이러한 수율값이 수용가능하지 않다고 가정하면(예를 들어, 수율 임계값이 대략 92 %로 기결정된 경우), 상기 영역(1020)은 수율 임계값이 충족될 때까지 더 작은 서브-영역들로 분할될 것이다. 이것은 원하는 수율값이 획득될 때까지 단계 1004 내지 1012를 반복함으로써 달성된다.
단계 1012는 상기 영역(1020)을 커버하는 하나 이상의 작은 샷들(80')로 샷(80)을 분할하는 것을 포함한다. 앞서 언급한 바와 같이, 상기 영역(1020)에 적용될 수 있는 가장 큰 샷들을 이용하여 프로세스(1000)을 시작하는 것이 바람직하다. 이것은 더 큰 샷을 사용하는 것이 상대적으로 효율적이기 때문이다. 도 11c에서, 선택된 제 1 샷은 2 개의 더 작은 샷들(80')로 대체된다. 도 8에 도시된 샷들(81-90) 등이 프로세스(1000)의 일부로서 사용될 수 있음에 유의한다.
도 11c에 도시된 바와 같이, 서브-영역(1022)을 커버하는 상부 샷(80')은 대략 84 %의 수율을 가지며, 이것은 예시적인 임계값 95 % 보다 낮다. 다른 서브-영역(1022)을 커버하는 하부 샷(80')은 대략 97 %의 수율을 갖는다. 결과적으로, 하부 서브-영역(1022)은 성공적으로 타일링된 것으로 간주되는 반면에, 상부 서브-영역(1022)은 단계 1012에서 추가로 세분될 것이다. 이 프로세스는 도 11d에 도시된 바와 같이 진행되며, 각각의 샷이 정렬에 기초하여, 기결정된 수율 임계값 보다 높은 수율을 갖도록, 모든 영역들 및 서브-영역들이 선택된 샷들로 타일링된다.
일실시예에서, 시스템(300)의 처리량을 추가로 증가시키기 위해서 휴리스틱이 적용될 수 있다. 예를 들어, 도 11d에서 최우측 상단의 서브-영역(80')은 디바이스들(104)의 4x4 어레이를 포함하며, 이들 중 하나는 4x4 샷으로 어드레싱될 때 나머지 디바이스들과 양호하게 정렬될 수 없다. 수율 임계값이 95 %로 설정되었다면, 이러한 서브-영역은 영역/서브-영역, 샷, 이들의 정렬, 및 수율 임계값 사이에서 합의(agreement)가 있을 때까지, 다시 분할될 것이다. 이로 인해 여러 번의 추가 샷이 발생하므로, 처리량이 감소한다. 시스템(300)의 처리량을 증가시키기 위해 하나 이상의 디바이스(104')가 기입(written)될 수 있는지 여부를 평가하도록 별도의 논리적 루프가 도 10의 프로세스에 적용될 수 있다. 예를 들어, 기판(100)에 대한 소정의 수율 임계값이 95 % 라 가정하면, 기판(100)의 전체 수율이 유지되는 한, 그들의 주변 디바이스들과 부합하기 어려운 다른 양품 디바이스들(104')이 폐기되어, 기판(100)을 완전히 노광하는데 필요한 샷들의 개수를 감소시킬 수 있다. 이것은 수율 요건들을 유지하면서 시스템(300)의 처리량을 증가시킬 것이다. 이러한 유형의 휴리스틱은 영역이 서브-영역으로 세분화될 때마다 지속적으로 적용될 수 있으며(수율 임계값이 통과되면 중단됨) 또는 전체 기판이 샷들(80)로 타일링된 이후에 글로벌하게 적용될 수도 있다. 또한, 다른 휴리스틱스가 적용되어 수율 혹은 처리량 또는 이들 2개의 일부 조합을 수정할 수 있다. 이러한 유형의 휴리스틱은 일부 품질 메트릭/원하는 최종 용도 또는 심지어 하나 이상의 유형의 IC 디바이스(104)가 기판(100) 상에 포함되는 경우에 기초하여 다양한 디바이스들(104)의 상대적인 값을 포함할 수 있다.
당업자는 문제가 제안될 때마다 제 1 원리로부터 디바이스 그룹에 대한 타일링 시야 또는 노광 샷과 같은 어려운 문제를 해결하는 것이 리소스 집약적이라는 것을 이해할 것이다. 계산량 작업 부하를 궁극적으로 줄이는 한 가지 방법은 각 기판에 대해 생성될 때 시야 타일링 솔루션(the field of view tiling solutions)에 대한 솔루션을 유지하는 것이다. 동적 프로그래밍이라 지칭되는 이러한 기법은, 매번 새로운 솔루션을 계산하는 대신에 이전에 생성된 솔루션을 사용할 수 있게 한다. 기판 상의 디바이스들에 대한 정렬에서 시스템 에러가 많은 기판들에서 기판마다 유사하다고 가정하면, 제 1 기판의 디바이스들에 대하여 시야를 배열하기 위한 타일링 솔루션은, 후속 기판들의 디바이스들에 대하여 시야의 타일링을 위한 적어도 부분적인 솔루션들을 제공해야 한다. 정렬 문제에 대한 기존의 솔루션들이 확립된 기준을 충족시키지 않는 영역들에서 최적의 시야 또는 시야들을 위한 정렬 솔루션을 생성함으로써, 연속적인 기판들 상의 디바이스들의 정렬에서의 랜덤 에러가 수용될 수 있다.
실제로, 본 발명의 일실시예는 기존의 정렬 레시피를 시작점으로 사용하는 것을 포함할 수 있다. 이러한 접근법에서, 기존의 시야 사이즈, 형상 및 배향 각각은 분석중인 기판 상의 디바이스들의 정렬 정보에 대해 테스트될 수 있다. 기존의 시야가 분석중인 기판 상의 디바이스들에 대한 기결정된 정렬 기준을 충족시키지 않는 경우, 이들 디바이스는 별도로 설정되고(set aside), 프로세스는 다음의 기존 시야로 진행된다. 이러한 프로세스는 분석중인 기판의 디바이스들에 대해 기존의 모든 시야가 테스트될 때까지 설명된대로 계속된다. 모든 평가된 시야들이 기결정된 기준을 충족하는 경우, 시야 사이즈, 형상 및 정렬 정보를 포함하는 기존의 레시피는, 평가중인 기판의 노광을 위해 사용될 수 있다. 디바이스가 별도로 설정되는 경우, 전술한 바와 같은 정렬 알고리즘들이 이용되어, 나머지 디바이스들에 대한 허용가능한 정렬들 및 시야를 결정한다. 이러한 프로세스는 모든 디바이스들(104)이 적절하게 정렬된 시야로 타일링될 때까지 계속된다. 다음을 유의해야 하는바 일부 예에서, 앞서 제안된 바와 같이, 전체 기판에 대해 그렇게하는 것이 정렬 및 수율에 대한 기결정된 기준을 충족시키는 한, 하나 이상의 디바이스들이 노광 프로세스로부터 완전히 생략될 수 있다.
연속적인 기판들에 대한 일부 정렬 이슈들을 처리 혹은 아마도 사전-해결하기 위해서 제 1 기판의 기존의 정렬 레시피를 이용하는 것 이외에도, 정렬 및 시야 배치 솔류션들의 확립된 라이브러리가 사용될 수 있다. 비록, 실질적으로 유사한 기판들, 예를 들어, 동일한 사이즈, 피치 및 디바이스 치수를 갖는 유사하거나 동일한 로트들 또는 제품군으로부터의 기판들이 동적 프로세싱에서 정렬을 결정하는데 유용한 것으로 입증될 수 있지만, 심지어 이질적인 기판들의 정렬들도 기판 상의 일부 또는 모든 디바이스들에 대한 정렬 솔류션을 제공할 수 있다.
도 12는 일실시예에 따라 본 발명을 수행하기 위한 클라우드 통신 구성을 예시한다. 사용시에, 데이터는 기판을 형성하기 위한 시스템(또는 툴 또는 메커니즘)(1200), 기판 상의 디바이스들의 정렬을 검사 및 결정하기 위한 시스템(1204), 및 기판에 리소그래피를 수행하기 위한 시스템(1202)으로 또는 그로부터 데이터가 흐른다. 시스템들(1200, 1202 및 1204) 사이의 직접 연결이 가능하지만, 통신을 용이하게 하기 위해 표준 네트워킹 또는 클라우드 통신 시스템(1206)을 이용하는 것이 바람직하다. 또한, 도시된 것과 같은 클라우드 구성을 사용함으로써, 시스템(1200, 1202 및 1204)은 서로 지리적으로 멀리 떨어져있을 수 있다. 기판(100)이 상이한 설비들에서의 프로세싱을 위해 지리적으로 이송될 수 있다고 가정하면, 시스템들(1200, 1202, 1204)은 시간적으로 이격된 방식으로 기능을 수행할 수도 있다. 본 명세서의 다른 곳에서 언급된 바와 같이, XML이 종종 바람직하지만, 데이터는 임의의 유용한 포맷으로 기록될 수 있다.
본 명세서에 서술된 시스템, 디바이스 및 방법은 디지털 회로를 사용하거나, 공지의 컴퓨터 프로세서, 메모리 유닛, 저장 디바이스, 컴퓨터 소프트웨어, 및 다른 구성 요소를 사용하여 하나 이상의 컴퓨터를 이용하여 구현될 수 있다. 일반적으로, 컴퓨터는 명령을 실행하기 위한 프로세서와 명령 및 데이터를 저장하기 위한 하나 이상의 메모리를 포함한다. 컴퓨터는 또한 하나 이상의 자기 디스크, 내부 하드 디스크 및 이동식 디스크, 광 자기 디스크, 광 디스크 등과 같은 하나 이상의 대용량 저장 디바이스를 포함하거나 이에 연결될 수 있다.
다음을 유의해야 하는바, 기판 상에 IC 디바이스를 형성하는데 사용되는 툴들 및 장치들은 그들의 프로세싱 중 거의 모든 시점들에서 대부분 컴퓨터로 제어된다. 또한, 이들 장치들은 서로 독립적으로 기능할 수 있지만, 일반적으로 이들 장치들은 다양한 유형의 네트워크에 의해 연결된다. 이러한 방식으로, 이들의 작동을 원격으로 제어하고 모니터링할 수 있다. 자동화된 레시피 생성 방법의 사용을 위해 그리고 심지어 유사한 기존 기판들 또는 제품들로부터의 기존 레시피의 용도 변경(repurposing)을 위해, 이러한 장치들에 대한 데이터 및 명령의 수동 입력(비록 가능하기는 하지만)은 사용되지 않는다. 보다 바람직한 실시예에서, 기판(100) 상의 디바이스(104)들의 정렬을 측정하는 것, 복합 기판의 형성을 위해 몰딩에 디바이스(104)를 배치하는 것, 또는 리소그래피 프로세스의 일부로서 디바이스(104)를 노광하는 것과 관련된 각각의 장치는 장치 자체의 동작을 핸들링하기 위한 관련 컴퓨터를 가지며, 상기 관련 컴퓨터는 또한 표준 통신 시스템 혹은 구현될 통신 시스템을 통한 다른 컴퓨터, 서버, 네트워크, 데이터베이스, 저장 매체, 또는 클라우드 기반 컴퓨팅 시스템과의 통신/데이터 전송을 핸들링한다. 원격 컴퓨터 또는 시스템은 전술한 장치들의 동작을 조정하여 효율적으로 집적회로 디바이스(104)를 생성할 수 있다. 일실시예에서, 네트워크에 연결된 서버는 레시피의 저장소를 유지하는데, 이는 상술한 바와 같이, 장치들을 개별적으로 또는 서로와 함께 동작시키기위한 명령들의 세트이다. 레시피는 임의의 유용한 형식으로 전자적으로 표현될 수 있지만, XML 및 다양한 TXT 파일 형식이 유용한 것으로 밝혀졌다.
다수의 기판들(100)에 대한 프로세싱에서 장치들을 지시하는데 일반적으로 사용되는 레시피들 이외에도, 로컬 방식 분산 방식으로 상기 장치들과 관련된 다양한 컴퓨터들은, 개별 기판들(100)에 관한 데이터와 관련된 결과 파일들을 생성, 수정 및 보유할 수 있다. 이들 결과 파일들은 중앙집중형 데이터베이스를 구성할 수 있으며 또는 개별 컴퓨터 파일들을 구성할 수 있다. 어느 경우에나, 기판(100)이 프로세싱될 때, 상기 데이터베이스 또는 개별 컴퓨터 파일이 업데이트된다. 이들 데이터베이스 또는 컴퓨터 파일은 각각의 기판(100)에 관한 텍스트 데이터, 수치 데이터 및/또는 이미지 데이터와 같은 데이터를 포함할 수 있다. 상기 데이터는 전체로서 기판(100)과 관련되거나, 개별 디바이스들(104) 또는 디바이스들(104)의 그룹과 관련되거나, 기판, 디바이스 또는 디바이스 그룹과 관련하여 수행되었던 개별 프로세스들과 관련될 수 있다. 사용자의 재량에 따라, 상기 결과 파일은 생성에서부터 완료까지 디바이스(104)에 대해 수행된 모든 것에 대한 완전한 레코드를 포함할 수 있다. 항상 그렇듯이, 이러한 개념에 대한 다른 변형예들이 사용될 수 있다. 중요한 것은, 상기 결과 파일이 기판(100)의 개별 디바이스(104)의 정렬을 기록하는데 사용될 수 있다는 사실이다. 이들 정렬들은 전술한 방법들 또는 프로세스들 중 어느 하나를 수행하기 위해 시스템의 일부이거나 시스템에 연결된 다양한 컴퓨터들에 의해 사용될 수 있다. 이러한 결과 파일들은, 기판(100) 및 그 디바이스들(104)이 상기 장치들에 의해서 반복적으로 프로세싱될 때 상기 기판(100) 및 그 디바이스들(104)의 진행 상황을 기록하기 위해 반복적으로 사용될 수 있다.
시스템의 일부를 형성하거나 시스템에 연결된 컴퓨터들은 범용 및 특수 목적 마이크로프로세서들 혹은 중앙 처리 유닛(CPU) 둘다를 포함할 수 있으며, 이들은 단독으로 사용되거나 또는 임의의 적당한 선형 또는 병렬 구성으로 서로 조합되어 사용될 수 있다. 해당 기술분야의 당업자에게 이해되는 바와 같이, 다양한 유형 및 수량의 램(RAM: random access memory), 롬(ROM: read-only memory), 디스크 드라이브, 솔리드 스테이트 드라이브(solid state drive) 등과 같은 데이터 저장 디바이스가 정상적인 과정에서 연결되고 사용된다. 키보드, 마우스, 태블릿, 프린터, 스캐너, 디스플레이 화면 등과 같은 입력/출력 디바이스가 유사하게 포함 및 사용될 수 있다.
전술한 상세한 설명은 모든 면에서 예시적인 실시예로서 이해되어야 하며, 제한적인 것으로 이해되지 않아야 한다. 본 명세서에 개시된 본 발명의 범위는 상세한 설명으로부터 결정되지 않으며, 오히려 특허법에 의해 허용되는 최광의로 해석된 바와 같은 청구범위로부터 결정된다. 다음을 유의해야 하는바, 본 명세서에 도시 및 예시된 실시예들은 본 발명의 원리들에 대한 예시일 뿐이며, 본 발명의 사상 및 범위를 벗어남이 없이도 당업자에 의해서 다양한 수정예들이 구현될 수 있다. 해당 기술분야의 당업자는 본 발명의 사상 및 범위를 벗어남이 없이도 다양한 다른 특징들의 조합을 구현할 수 있다.

Claims (21)

  1. 반도체 디바이스의 제조 방법으로서,
    복수의 디바이스들을 갖는 기판을 광학적으로 검사하는 단계;
    상기 기판의 복수의 디바이스들 중 어떤 디바이스들이 불일치(discrepant)하는지를 식별하는 단계;
    광학 검사의 결과로부터, 기판에 대한 복수의 디바이스들 각각의 정렬을 결정하는 단계, 상기 정렬을 결정하는 단계는 불일치하는 복수의 디바이스들 중 적어도 일부를 생략하는 단계를 포함하고;
    상기 검사하는 단계, 식별하는 단계, 및 결정하는 단계에 적어도 일부 기초하여, 상기 복수의 디바이스들을 노광하기 위한 레시피를 생성하는 단계, 상기 레시피는 하나 이상의 노광 샷들, 상기 노광 샷들을 노출하기 위한 순서, 및 상기 하나 이상의 노광 샷들 중 적어도 2개 사이에서 이동하기 위한 경로에 관한 정보를 포함하며; 그리고
    상기 복수의 디바이스들 중 적어도 일부를 노광하도록 리소그래피 시스템을 이용하여 상기 레시피를 구현하는 단계
    를 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  2. 제1항에 있어서,
    상기 기판에 대한 상기 복수의 디바이스들 각각의 정렬로부터, 상기 복수의 디바이스들 중 적어도 일부의 위치에 존재하는 시스템 에러(systematic error)를 결정하는 단계;
    기판을 형성하는 동안 상기 복수의 디바이스들을 위치시키는데 사용되는 배치 시스템(placement system)의 레시피를 수정하는 단계; 및
    광학 검사를 위해 제공되는 후속 기판들이, 상기 후속 기판들의 복수의 디바이스들 중 적어도 일부의 정렬에서 감소된 시스템 에러를 갖도록 상기 배치 시스템을 작동시키는 단계
    를 더 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  3. 제1항에 있어서,
    상기 기판의 복수의 디바이스들을 정렬에 의해 그룹화하는 단계;
    상기 기판의 각각의 디바이스 그룹에 대해 하나 이상의 노광 샷들을 타일링(tiling)하는 단계, 상기 타일링은 기결정된 정렬 기준을 충족시키는 노광 샷에 노출된 실질적으로 모든 디바이스들에 의해 특징지워지며; 그리고
    상기 하나 이상의 노광 샷들 사이의 하나 이상의 경로들을 정의하는 단계
    를 더 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  4. 제3항에 있어서,
    각각의 디바이스들과 노광 샷들 간의 정렬이 기결정된 정렬 기준을 충족하도록, 상기 기판의 실질적으로 모든 디바이스들이 노광 샷에 노출되는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  5. 제3항에 있어서,
    그룹에 대해 타일링된 상기 하나 이상의 노광 샷들은 상이한 개수들의 디바이스들을 어드레싱하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  6. 제3항에 있어서,
    그룹에 대해 타일링된 상기 하나 이상의 노광 샷들은 상이한 형상들을 갖는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  7. 제3항에 있어서,
    허용가능한 노광 샷들의 세트, 기판 상의 디바이스들의 그룹화, 및 정렬 기준을 포함하는 초기 조건들의 세트를 설정하는 단계;
    상기 초기 조건들에서의 연속적인 변동들(perturbations)을 위해 상기 타일링하는 단계 및 정의하는 단계를 반복하는 단계(iterating);
    상기 타일링하는 단계 및 정의하는 단계의 각각의 반복(iteration)에 대해 점수를 할당하는 단계; 및
    최적 점수를 갖는 상기 타일링하는 단계 및 정의하는 단계의 반복(iteration)에 기초하여, 상기 레시피를 설정하는 단계
    를 더 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  8. 제7항에 있어서,
    상기 초기 조건들에서의 연속적인 변동들은 노광 샷의 사이즈에 대한 수정, 노광 샷의 종횡비에 대한 수정, 노광 샷의 면적에 대한 수정, 그룹을 정의하기 위해 수용할만한 정렬들의 기결정된 범위에 대한 수정, 초기에 선택된 디바이스들에 대한 선택, 초기에 선택된 디바이스들의 그룹에 대한 선택, 초기에 선택된 디바이스들의 그룹의 사이즈에 대한 수정, 및 초기에 선택된 디바이스들의 그룹의 종횡비에 대한 수정을 포함하는 그룹으로부터 선택된 수정들인 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  9. 제1항에 있어서,
    디바이스들의 세트 및 디바이스들의 선택된 세트 모두를 명목상으로(nominally) 노출시킬 노광 샷을 선택하는 단계;
    상기 기판의 복수의 디바이스들의 세트에 상기 노광 샷을 맞추는 단계(fitting);
    상기 복수의 디바이스들의 선택된 세트에 대해 노광 샷을 정렬시키기 위한 임계 정렬 기준이 상기 디바이스들의 선택된 세트 각각에 대해 충족되는지를 결정하는 단계;
    상기 복수의 디바이스들의 선택된 세트에 대해 노광 샷을 정렬시키기 위한 임계 정렬 기준이 상기 디바이스들의 선택된 세트 각각에 대해 충족되는 경우, 상기 선택된 노광 샷을 상기 레시피의 일부로서 설정하는 단계;
    상기 디바이스들의 선택된 세트에 있는 기결정된 개수의 디바이스들에 대하여 상기 임계 정렬 기준이 충족되지 않는 경우, 상기 디바이스들의 선택된 세트를 하나 이상의 서브세트로 분할하는 단계, 기결정된 노광 샷이 디바이스들의 서브세트에 있는 모든 디바이스들을 명목상으로 노출시키도록 분할이 수행되며; 그리고
    상기 기판의 실질적으로 모든 디바이스들이 노광 샷들로 타일링될 때까지 상기 맞추는 단계(fitting), 결정하는 단계, 및 분할하는 단계를 반복하는 단계
    를 더 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  10. 집적회로 디바이스의 품질을 향상시키는 방법으로서,
    기판에 대한 복수의 디바이스들의 정렬을 결정하는 단계, 상기 복수의 디바이스들은 상기 기판의 일부이며;
    복수의 디바이스 그룹들을 설정하도록 디바이스들의 결정된 정렬에 기초하여 디바이스를 그룹화하는 단계;
    리소그래피 패턴들의 하나 이상의 어레이로 상기 복수의 디바이스 그룹들 각각을 타일링하는 단계;
    리소그래피 패턴들의 타일링된 어레이들 각각 사이의 경로를 정의함으로써, 디바이스들의 리소그래피 노광을 수행하기 위한 레시피를 설정하는 단계; 및
    디바이스 상에 구조물의 적어도 일부를 형성하도록 상기 레시피에 따라 디바이스를 노광하는 단계
    를 포함하는 것을 특징으로 하는 집적회로 디바이스의 품질을 향상시키는 방법.
  11. 제10항에 있어서,
    상기 정렬에 기초하여 상기 복수의 디바이스들 중 하나 이상의 디바이스들의 오정렬을 결정하는 단계;
    상기 복수의 디바이스들 사이의 오정렬을 감소시키도록 상기 디바이스들을 포함하는 후속 기판의 복수의 디바이스들의 오정렬을 보정하는 단계
    를 더 포함하는 것을 특징으로 하는 집적회로 디바이스의 품질을 향상시키는 방법.
  12. 제10항에 있어서,
    복수의 개별 타일링들을 생성하도록 복수의 디바이스 그룹들을 반복적으로 타일링하는 단계;
    복수의 디바이스들을 커버하는데 필요한 리소그래피 패턴들의 어레이들의 개수에 적어도 부분적으로 기초하는, 상기 개별 타일링 각각에 대한 점수를 생성하는 단계;
    최적의 점수를 갖는 개별 타일링을 선택하는 단계; 및
    선택한 타일링을 이용하여 레시피를 설정하는 단계
    를 더 포함하는 것을 특징으로 하는 집적회로 디바이스의 품질을 향상시키는 방법.
  13. 제10항에 있어서,
    복수의 개별 타일링들을 생성하도록 디바이스들의 그룹들을 반복적으로 타일링하는 단계;
    개별 타일링 각각에 대한 경로를 정의하는 단계;
    복수의 디바이스들을 커버하는데 필요한 리소그래피 패턴들의 어레이들의 개수 및 정의된 경로를 따라 이동하는데 필요한 시간 길이에 적어도 부분적으로 기초하는, 상기 개별 타일링 각각과 그것의 각각의 경로의 조합에 대한 점수를 생성하는 단계;
    최적 점수를 갖는 개별 타일링 및 경로를 선택하는 단계; 및
    선택된 타일링을 이용하여 레시피를 설정하는 단계
    를 더 포함하는 것을 특징으로 하는 집적회로 디바이스의 품질을 향상시키는 방법.
  14. 제10항에 있어서,
    복수의 개별 타일링들을 생성하도록 디바이스들의 그룹들을 반복적으로 타일링하는 단계;
    개별 타일링들 각각에 대한 복수의 경로들을 정의하는 단계;
    정의된 경로를 따라 이동하는데 필요한 시간 길이에 기초하여 개별 타일링들 각각에 대한 경로를 선택하는 단계;
    복수의 디바이스들을 커버하는데 필요한 리소그래피 패턴들의 어레이들의 개수 및 정의된 경로를 따라 이동하는데 필요한 시간 길이에 적어도 부분적으로 기초하는, 상기 개별 타일링 각각과 그것의 각각의 경로의 조합에 대한 점수를 생성하는 단계;
    최적 점수를 갖는 개별 타일링 및 경로를 선택하는 단계; 및
    선택된 타일링을 이용하여 레시피를 설정하는 단계
    를 더 포함하는 것을 특징으로 하는 집적회로 디바이스의 품질을 향상시키는 방법.
  15. 집적회로 디바이스의 품질을 향상시키는 방법으로서,
    기판에 대한 복수의 디바이스들의 정렬을 결정하는 단계, 상기 복수의 디바이스들은 상기 기판의 일부이며;
    리소그래피 패턴들의 어레이를 상기 디바이스들의 선택된 그룹에 맞추는 단계;
    디바이스들의 선택된 그룹에 대한 리소그래피 패턴들의 어레이의 정렬이 기결정된 정렬 품질을 충족시키는지의 여부를 결정하고, 정렬 품질이 충족되는 경우 상기 리소그래피 패턴들의 어레이를 상기 디바이스들의 선택된 그룹을 노광하기 위한 샷으로 설정하고, 정렬 품질이 충족되지 않는 경우 정렬 품질이 충족되고 그리고 상기 디바이스들의 선택된 그룹을 노광하기 위한 샷들이 설정될 때까지 상기 리소그래피 패턴들의 하나 이상의 더 작은 어레이들을 상기 디바이스들의 선택된 그룹의 서브세트에 반복적으로 맞춰보는 단계;
    설정된 샷들 각각 사이의 경로를 정의하여 디바이스들의 리소그래픽 노광을 수행하기 위한 레시피를 설정하는 단계;
    디바이스들 상에 구조물의 적어도 일부를 형성하도록 상기 기판의 디바이스들을 노광하는 단계
    를 포함하는 것을 특징으로 하는 집적회로 디바이스의 품질을 향상시키는 방법.
  16. 제15항에 있어서,
    상기 정렬에 기초하여 복수의 디바이스들 중 하나 이상의 오정렬을 결정하는 단계; 및
    상기 복수의 디바이스들 사이의 오정렬을 감소시키도록 상기 디바이스들을 포함하는 후속 기판의 복수의 디바이스들의 오정렬을 보정하는 단계
    를 더 포함하는 것을 특징으로 하는 집적회로 디바이스의 품질을 향상시키는 방법.
  17. 집적회로 디바이스의 제조 방법으로서,
    기판에 대한 복수의 디바이스들의 정렬을 결정하는 단계, 상기 복수의 디바이스들은 상기 기판의 일부이며;
    복수의 디바이스 그룹들을 설정하도록 상기 디바이스들의 결정된 정렬에 기초하여 디바이스들을 그룹화하는 단계;
    리소그래피 패턴들의 하나 이상의 어레이들로 상기 복수의 디바이스 그룹들 각각을 타일링하는 단계;
    타일링된 패턴들 각각 사이의 경로를 정의함으로써, 디바이스들의 리소그래피 노광을 수행하기 위한 레시피를 설정하는 단계; 및
    디바이스들 상에 구조물의 적어도 일부를 형성하도록 상기 기판의 디바이스들을 노광하는 단계
    를 포함하는 것을 특징으로 하는 집적회로 디바이스의 제조 방법.
  18. 제17항에 있어서,
    상기 정렬에 기초하여 복수의 디바이스들 중 하나 이상의 오정렬을 결정하는 단계; 및
    상기 복수의 디바이스들 사이의 오정렬을 감소시키도록 상기 디바이스들을 포함하는 후속 기판의 복수의 디바이스들의 오정렬을 보정하는 단계
    를 더 포함하는 것을 특징으로 하는 집적회로 디바이스의 제조 방법.
  19. 프로세스에 의해 준비되는 반도체 디바이스로서, 상기 프로세스는,
    배치 시스템을 이용하여 제 1 복수의 디바이스들을 제 1 기판 상에 장착하는 단계;
    상기 제 1 복수의 디바이스들의 각 디바이스에 대한 정렬을 결정하는 단계;
    상기 제 1 복수의 디바이스들 각각에 대한 각각의 정렬에 기초하여 상기 제 1 복수의 디바이스들의 시스템 정렬 에러로부터 하나 이상의 보정 팩터들을 결정하는 단계;
    상기 시스템 정렬 에러를 보정하기 위해 상기 하나 이상의 보정 팩터들을 배치 시스템으로 전송하는 단계;
    상기 보정 팩터들을 사용하여 상기 배치 시스템에 의해 제 2 기판 상에 제 2 복수의 디바이스를 장착하는 단계;
    상기 제 2 기판 상에 장착된 상기 제 2 복수의 디바이스들의 각각의 디바이스에 대한 정렬을 결정하는 단계;
    상기 제 2 복수의 디바이스들의 각각의 디바이스에 대한 각각의 정렬에 기초하여 상기 제 2 복수의 디바이스들을 하나 이상의 그룹들로 그룹화하는 단계;
    하나 이상의 그룹들 각각에 있는 디바이스들을 노광하기 위한 시야를 결정하는 단계;
    상기 하나 이상의 그룹들 및 상기 시야에 기초하여 상기 제 2 복수의 디바이스들을 노광하기 위한 스테퍼 경로를 결정하는 단계;
    결정된 스테퍼 경로에 대한 점수를 결정하는 단계;
    상기 점수가 임계값을 충족시키는지를 결정하는 단계;
    상기 점수가 임계값을 충족시키지 않는다는 결정에 응답하여, 상기 제 2 복수의 디바이스들을 그룹화하는 단계, 시야를 결정하는 단계, 스테퍼 경로를 결정하는 단계, 및 점수를 결정하는 단계를 반복하는 단계;
    상기 점수가 임계값을 충족시킨다는 결정에 응답하여, 상기 결정된 스테퍼 경로에 따라 상기 제 2 복수의 디바이스들을 노광하는 단계
    를 포함하는 것을 특징으로 하는 반도체 디바이스.
  20. 제1항에 있어서,
    상기 복수의 디바이스들을 노광하기 위한 레시피를 생성하는 단계는,
    복수의 디바이스들의 세트를 갖는 기판의 영역에 적용될 수 있는 가장 큰 면적을 갖는 노광 샷을 선택하는 단계;
    선택된 노광 샷을 상기 디바이스들의 세트에 맞추는 단계;
    상기 디바이스들의 세트의 정렬에 기초하여, 상기 선택된 노광 샷, 상기 영역 및 상기 맞춤(fitting)에 대한 예상 수율을 계산하는 단계;
    상기 예상 수율이 정렬 기준을 충족시키는지를 결정하는 단계;
    상기 예상 수율이 정렬 기준을 충족시킨다는 결정에 응답하여, 상기 선택된 노광 샷을 레시피의 일부로서 설정하는 단계; 및
    상기 예상 수율이 정렬 기준을 충족하지 않는다는 결정에 응답하여:
    상기 선택된 노광 샷을 분할하는 단계; 및
    상기 예상 수율이 정렬 기준을 충족시킬 때까지, 상기 선택하는 단계, 상기 맞추는 단계, 상기 계산하는 단계, 및 상기 예상 수율이 정렬 기준을 충족시키는지를 결정하는 단계를 반복하는 단계
    를 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  21. 제1항에 있어서,
    상기 복수의 디바이스들을 노광하기 위한 레시피를 생성하는 단계는, 동적 프로그래밍을 이용하여 상기 레시피를 생성하는 단계를 포함하되,
    복수의 기존 노광 샷들 중에서 기존 노광 샷을 선택하는 단계, 상기 복수의 기존 노광 샷들 각각은 미리-해결된(pre-solved) 시야 사이즈, 형상 및 방위를 포함하고;
    복수의 디바이스들의 세트와 상기 선택된 기존 노광 샷을 비교하는 단계;
    상기 비교에 기초하여, 상기 선택된 기존 노광 샷이 상기 디바이스들의 세트에 대한 정렬 기준을 충족시키는지를 결정하는 단계;
    상기 선택된 기존 노광 샷이 상기 디바이스들의 세트에 대한 정렬 기준을 충족시킨다는 결정에 응답하여, 상기 선택된 기존 노광 샷을 상기 레시피의 일부로 설정하는 단계; 및
    상기 선택된 기존 노광 샷이 상기 디바이스들의 세트에 대한 정렬 기준을 충족시키지 않는다는 결정에 응답하여:
    상기 복수의 기존 노광 샷들 중에서 다른 하나의 기존 노광 샷을 선택하는 단계,
    상기 정렬 기준이 상기 디바이스들의 세트에 대해 충족될 때까지, 상기 비교하는 단계, 및 상기 선택된 기존 노광 샷이 상기 디바이스들의 세트에 대한 정렬 기준을 충족시키는지를 결정하는 단계를 반복하는 단계
    를 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
KR1020207012250A 2017-09-29 2018-09-28 리소그래피 노광 공정의 최적화를 위한 시스템 및 방법 Active KR102426485B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762565940P 2017-09-29 2017-09-29
US62/565,940 2017-09-29
PCT/US2018/053254 WO2019067809A2 (en) 2017-09-29 2018-09-28 SYSTEM AND METHOD FOR OPTIMIZING LITHOGRAPHIC EXPOSURE METHOD

Publications (2)

Publication Number Publication Date
KR20200058523A true KR20200058523A (ko) 2020-05-27
KR102426485B1 KR102426485B1 (ko) 2022-07-27

Family

ID=63878823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207012250A Active KR102426485B1 (ko) 2017-09-29 2018-09-28 리소그래피 노광 공정의 최적화를 위한 시스템 및 방법

Country Status (5)

Country Link
US (2) US11126096B2 (ko)
KR (1) KR102426485B1 (ko)
CN (1) CN109581823B (ko)
TW (2) TWI742311B (ko)
WO (1) WO2019067809A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11531279B2 (en) 2017-09-29 2022-12-20 Onto Innovation Inc. System and method for optimizing a lithography exposure process

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102840275B1 (ko) 2020-02-21 2025-07-30 온투 이노베이션 아이엔씨. 리소그래피 공정에서 오버레이 오류를 보정하기 위한 시스템 및 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100271048B1 (ko) * 1997-08-04 2000-12-01 가네꼬 히사시 얼라인먼트 방법
KR20050069212A (ko) * 2003-12-31 2005-07-05 동부아남반도체 주식회사 노광 장치 및 이를 이용한 샷 정렬 방법
US20100073663A1 (en) * 2008-09-19 2010-03-25 Infineon Technologies Ag System and process for fabricating semiconductor packages
KR20110016824A (ko) * 2009-08-12 2011-02-18 울트라테크 인크. 얼라인먼트 실행 방법

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3434787A (en) 1965-11-15 1969-03-25 Optomechanisms Inc Double axes interferometer
AU406392B2 (en) 1966-12-05 1970-10-07 Method and apparatus forthe production of masks for use inthe manufacture of planar transistors and integrated circuits
US3544213A (en) 1967-10-18 1970-12-01 Texas Instruments Inc Step and repeat camera with computer controlled film table
US3539256A (en) 1967-10-18 1970-11-10 Texas Instruments Inc Step and repeat camera with computer controlled film table
US3563648A (en) 1967-10-18 1971-02-16 Texas Instruments Inc Step and repeat camera with computer controlled film table
US3498711A (en) 1967-10-18 1970-03-03 Texas Instruments Inc Step and repeat camera
US4473293A (en) 1979-04-03 1984-09-25 Optimetrix Corporation Step-and-repeat projection alignment and exposure system
JPS58107633A (ja) 1981-12-21 1983-06-27 Canon Inc 特殊チツプを逃げたシヨツト配列方法
JPS6047418A (ja) 1983-08-25 1985-03-14 Hitachi Ltd 半導体露光装置
US4631416A (en) 1983-12-19 1986-12-23 Hewlett-Packard Company Wafer/mask alignment system using diffraction gratings
EP0148477B1 (en) 1983-12-26 1991-09-04 Hitachi, Ltd. Exposure apparatus and method of aligning exposure mask with workpiece
JPS63261850A (ja) 1987-04-20 1988-10-28 Fujitsu Ltd 縦型ｘ−ｙステ−ジ
US4769680A (en) 1987-10-22 1988-09-06 Mrs Technology, Inc. Apparatus and method for making large area electronic devices, such as flat panel displays and the like, using correlated, aligned dual optical systems
US4855792A (en) 1988-05-13 1989-08-08 Mrs Technology, Inc. Optical alignment system for use in photolithography and having reduced reflectance errors
US5621813A (en) 1993-01-14 1997-04-15 Ultratech Stepper, Inc. Pattern recognition alignment system
US5828142A (en) 1994-10-03 1998-10-27 Mrs Technology, Inc. Platen for use with lithographic stages and method of making same
US5677758A (en) 1995-02-09 1997-10-14 Mrs Technology, Inc. Lithography System using dual substrate stages
JPH08251520A (ja) 1995-03-08 1996-09-27 Nikon Corp ビデオプロジェクター
KR100500199B1 (ko) * 1995-05-29 2005-11-01 가부시키가이샤 니콘 마스크패턴을겹쳐서노광하는노광방법
JP3634068B2 (ja) * 1995-07-13 2005-03-30 株式会社ニコン 露光方法及び装置
SG102627A1 (en) 1996-11-28 2004-03-26 Nikon Corp Lithographic device
US5757160A (en) 1996-12-23 1998-05-26 Svg Lithography Systems, Inc. Moving interferometer wafer stage
WO1998028665A1 (en) 1996-12-24 1998-07-02 Koninklijke Philips Electronics N.V. Two-dimensionally balanced positioning device with two object holders, and lithographic device provided with such a positioning device
US6180289B1 (en) 1997-07-23 2001-01-30 Nikon Corporation Projection-microlithography mask with separate mask substrates
US5933216A (en) 1997-10-16 1999-08-03 Anvik Corporation Double-sided patterning system using dual-wavelength output of an excimer laser
TW448487B (en) 1997-11-22 2001-08-01 Nippon Kogaku Kk Exposure apparatus, exposure method and manufacturing method of device
TW445514B (en) 1998-08-18 2001-07-11 United Microelectronics Corp Synchronous off-axis alignment exposure device
WO2000019497A1 (en) * 1998-09-30 2000-04-06 Nikon Corporation Alignment method and method for producing device using the alignment method
US6238852B1 (en) 1999-01-04 2001-05-29 Anvik Corporation Maskless lithography system and method with doubled throughput
JP3376961B2 (ja) 1999-06-08 2003-02-17 ウシオ電機株式会社 マスクを移動させて位置合わせを行う露光装置
US6628372B2 (en) 2001-02-16 2003-09-30 Mccullough Andrew W. Use of multiple reticles in lithographic printing tools
JP2003234269A (ja) 2002-02-07 2003-08-22 Nikon Corp 反射ミラーの保持方法、反射ミラーの保持部材及び露光装置
US20040026634A1 (en) 2002-08-08 2004-02-12 Takao Utsumi Electron beam proximity exposure apparatus
US7385671B2 (en) 2004-05-28 2008-06-10 Azores Corporation High speed lithography machine and method
WO2006019166A1 (ja) * 2004-08-19 2006-02-23 Nikon Corporation アライメント情報表示方法とそのプログラム、アライメント方法、露光方法、デバイス製造方法、表示システム、表示装置、プログラム及び測定／検査装置
WO2006025386A1 (ja) * 2004-08-31 2006-03-09 Nikon Corporation 位置合わせ方法、処理システム、基板の投入再現性計測方法、位置計測方法、露光方法、基板処理装置、計測方法及び計測装置
US7844131B2 (en) * 2006-08-24 2010-11-30 Asml Netherlands B.V. Lithographic apparatus, a device manufacturing method and a device manufactured thereby
US8013975B2 (en) 2006-12-01 2011-09-06 Nikon Corporation Exposure apparatus, exposure method, and method for producing device
NL1036096A1 (nl) * 2007-11-06 2009-05-07 Asml Netherlands Bv Lithographic method.
US8355114B2 (en) * 2009-06-19 2013-01-15 Nikon Corporation Exposure apparatus and device manufacturing method
NL2007615A (en) * 2010-11-30 2012-05-31 Asml Netherlands Bv Method of operating a patterning device and lithographic apparatus.
JP6066610B2 (ja) * 2012-07-31 2017-01-25 キヤノン株式会社 露光方法、露光装置及びデバイス製造方法
JP6271922B2 (ja) * 2013-09-10 2018-01-31 キヤノン株式会社 位置を求める方法、露光方法、露光装置、および物品の製造方法
JP6463935B2 (ja) * 2014-09-30 2019-02-06 キヤノン株式会社 露光装置、露光方法、およびデバイス製造方法
CN108431695B (zh) 2015-12-24 2020-07-21 Asml荷兰有限公司 控制图案形成过程的方法、器件制造方法、用于光刻设备的控制系统以及光刻设备
WO2019067809A2 (en) 2017-09-29 2019-04-04 Rudolph Technologies, Inc. SYSTEM AND METHOD FOR OPTIMIZING LITHOGRAPHIC EXPOSURE METHOD

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100271048B1 (ko) * 1997-08-04 2000-12-01 가네꼬 히사시 얼라인먼트 방법
KR20050069212A (ko) * 2003-12-31 2005-07-05 동부아남반도체 주식회사 노광 장치 및 이를 이용한 샷 정렬 방법
US20100073663A1 (en) * 2008-09-19 2010-03-25 Infineon Technologies Ag System and process for fabricating semiconductor packages
KR20110016824A (ko) * 2009-08-12 2011-02-18 울트라테크 인크. 얼라인먼트 실행 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11531279B2 (en) 2017-09-29 2022-12-20 Onto Innovation Inc. System and method for optimizing a lithography exposure process

Also Published As

Publication number Publication date
TWI797737B (zh) 2023-04-01
CN109581823A (zh) 2019-04-05
TWI742311B (zh) 2021-10-11
CN109581823B (zh) 2022-11-08
WO2019067809A2 (en) 2019-04-04
US11126096B2 (en) 2021-09-21
US20220075282A1 (en) 2022-03-10
WO2019067809A3 (en) 2019-07-25
KR102426485B1 (ko) 2022-07-27
US20200233320A1 (en) 2020-07-23
TW201915981A (zh) 2019-04-16
TW202212994A (zh) 2022-04-01
US11531279B2 (en) 2022-12-20

Similar Documents

Publication Publication Date Title
US11687010B2 (en) System and method for correcting overlay errors in a lithographic process
US12050406B2 (en) Method for controlling a lithographic apparatus and associated apparatuses
US11599027B2 (en) Lithographic process and apparatus and inspection process and apparatus
CN102402129B (zh) 光刻设备、器件制造方法和施加图案到衬底上的方法
TWI752581B (zh) 微影裝置、元件製造方法及相關資料處理裝置與電腦程式產品
US11669017B2 (en) Method for controlling a manufacturing apparatus and associated apparatuses
EP3312672A1 (en) Methods of determining corrections for a patterning process, device manufacturing method, control system for a lithographic apparatus and lithographic apparatus
US11531279B2 (en) System and method for optimizing a lithography exposure process
CN1412622A (zh) 设备管理系统和方法、半导体曝光设备及其管理方法、半导体器件的制造方法
WO2016138354A1 (en) Alignment of multi-beam patterning tool
TWI824461B (zh) 將基板區域之量測資料模型化的方法及其相關設備
US11796920B2 (en) Method for controlling a manufacturing process and associated apparatuses
JP2023158946A (ja) リソグラフィ方法、物品製造方法、情報処理方法およびプログラム
CN120898173A (zh) 预测光刻设备的性能的方法、光刻设备的校准、器件制造方法
NL2024950A (en) Method for controlling a manufacturing process and associated apparatuses

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20200427

Patent event code: PA01051R01D

Comment text: International Patent Application

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200507

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20211007

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220426

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220725

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220725

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20250630

Start annual number: 4

End annual number: 4