KR20200097348A - 에피택셜 층을 지닌 반도체 웨이퍼 - Google Patents

에피택셜 층을 지닌 반도체 웨이퍼 Download PDF

Info

Publication number
KR20200097348A
KR20200097348A KR1020207021519A KR20207021519A KR20200097348A KR 20200097348 A KR20200097348 A KR 20200097348A KR 1020207021519 A KR1020207021519 A KR 1020207021519A KR 20207021519 A KR20207021519 A KR 20207021519A KR 20200097348 A KR20200097348 A KR 20200097348A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
epitaxial layer
single crystal
substrate wafer
crystal silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020207021519A
Other languages
English (en)
Other versions
KR102416913B1 (ko
Inventor
노르베르트 베르너
크리슈티안 하거
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=64899269&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20200097348(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20200097348A publication Critical patent/KR20200097348A/ko
Application granted granted Critical
Publication of KR102416913B1 publication Critical patent/KR102416913B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H01L21/02381—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2926—Crystal orientations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H01L21/02433—
    • H01L21/02532—
    • H01L21/02658—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/36—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done before the formation of the materials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 단결정 실리콘으로 된 기판 웨이퍼와, 이 기판 웨이퍼의 정면측에 놓이는 단결정 실리콘층을 포함하는 단결정 실리콘으로 된 반도체 웨이퍼로서, 상기 기판 웨이퍼는 결정 방위를 갖고, 에피택셜 층(epitaxial layer) 표면이 16개 섹터로 분할되고 에지 배제부가 1 mm인 경우에 반도체 웨이퍼의 평균 정면측 기반 ZDD는 -30 nm/mm2 이상 0 nm/mm2 이하이고, 에지 배제부가 1 mm이고 72개 섹터 각각이 30 mm의 길이를 갖는 경우에 반도체 웨이퍼의 ESFQRmax는 최대 10 nm인 반도체 웨이퍼에 관한 것이다.

Description

에피택셜 층을 지닌 반도체 웨이퍼
본 발명은 단결정 실리콘으로 된 기판 웨이퍼와, 이 기판 웨이퍼 상부에 놓이는 단결정 실리콘층을 포함하는 단결정 실리콘으로 된 반도체 웨이퍼 - 이후 에피택셜 층(epitaxial layer)을 지닌 실리콘 반도체 웨이퍼(실리콘 에피택셜 웨이퍼)라고 함 - 를 제공한다.
에피택셜 층을 지닌 상기한 실리콘 반도체 웨이퍼의 제조는 기상 증착(화학적 기상 증착, CVD)에 의해 기판 웨이퍼 상에 에피택셜 층을 성막하는 하는 것을 포함한다. 특히 적합한 CVD는 표준 압력(대기압) 하에서 단일 반도체 리액터에서 실행되는 것이다.
US5355831는 상기한 프로세스를 위한 전형적인 공정 파라메터 - 예시적인 것으로 간주될 수 있음 - 를 개시한다.
요구가 많은 어플리케이션은 특히 균일한 에지 형상을 갖는, 에피택셜 층을 지닌 실리콘 반도체 웨이퍼를 요구한다. 이를 위한 전제 조건은 에피택셜 층의 두께가 특히 균일해야 한다는 것이다.
US 2007/0227441 A1은 상기한 실리콘 반도체 웨이퍼의 에지 영역에서의 에피택셜 층의 두께에 있어서 주기적인 변화에 주목한다. 그 이유는 에피택셜 층이 상이한 성장률로 성장하기 때문이다. 상이한 성장률은 반도체 웨이퍼의 결정 방위와 관련이 있다. 에지 영역에서의 에피택셜 층의 두께를 균일화하기 위해, US 2007/0227441 A1은 두께 변화 주기에 따라 서셉터의 구조를 변경하는 것을 제안한다.
이 제안은 문제를 완화시킬 수는 있지만, 전자 부품 제조업자의 향후 기대와 관련하여 부적절하다.
본 발명의 목적은 요구사항을 보다 양호하게 만족시키는 제안을 하는 것이다.
상기 목적은, 단결정 실리콘으로 된 기판 웨이퍼와, 이 기판 웨이퍼의 정면측에 놓이는 단결정 실리콘층을 포함하는 단결정 실리콘으로 된 반도체 웨이퍼로서, 상기 기판 웨이퍼는 결정 방위를 갖고, 에피택셜 층 표면이 16개 섹터로 분할되고 에지 배제부가 1 mm인 경우에 반도체 웨이퍼의 정면측 기반 평균 ZDD는 -30 nm/mm2 이상 0 nm/mm2 이하이고, 에지 배제부가 1 mm이고 72개 섹터 각각이 30 mm의 길이를 갖는 경우에 반도체 웨이퍼의 ESFQRmax는 최대 10 nm인 것인 반도체 웨이퍼에 의해 달성된다.
ZDD 및 ESFQR는 반도체 웨이퍼의 에지 형상을 특징으로 하는 파라메터이며, SEMI 표준[ZDD (SEMI M68-1015), ESFQR (SEMI M67-1015)]에 의해서도 또한 규정된다. 정면측 기반 ZDD는 표면의 에지 근처 평균 곡률을 가르킨다. ESFQRmax는 ESFQR가 최대인 해당 섹터의 ESFQR를 가르킨다.
에피택셜 층을 지닌 본 발명의 반도체 웨이퍼는 에피택셜 층의 에지 형상에 있어서 실제적으로 각도 종속 변화를 전혀 나타내지 않는데, 그 이유는 반도체 웨이퍼의 제조가 그러한 변화가 발생하는 것을 방지하는 것을 꾀하기 때문이다. 통상의 절차에서 벗어나, 에피택셜 층은 실제적으로 기판 웨이퍼의 결정 방위를 결정하는 기판층의 정면측의 메인 표면만을 덮고, 실제적으로 상이한 결정 방위를 갖는 정면측의 영역은 전혀 덮지 않는데, 그 이유는 기판층의 에지에 마련되는 산화물층이 대개 에피택셜 층이 상기한 영역에 성막되는 것을 방지하기 때문이다. 정면측 기반 ZDD(중앙 평면에서 에피택셜 층의 표면까지의 수직방향 높이의 2차 도함수)라는 용어로 표현되고 ZDD가 결정되는 섹터의 평균 ZDD로서 표현되는, 에피택셜 층을 지닌 반도체 웨이퍼의 에지 형상은, 이 에피택셜 층의 표면이 16개 섹터로 분할되고 1 mm의 에지 배제부를 관찰한 경우에 -30 nm/mm2 이상 0 nm/mm2 이하이다. 배면 상의 산화물층은 추가로, 에피택셜 층이 정면측 상에 성막되는 동안에 배면 상에 재료가 성막되는 것을 방지하고, 이에 따라 ESFQR를 악화시킨다. 따라서, 반도체 웨이퍼의 ESFQRmax는 에지 배제부가 1 mm이고 72개 섹터 각각이 30 mm의 길이를 갖는 경우에 최대 10 nm이다.
본 발명의 반도체 웨이퍼의 직경은 바람직하게는 300 mm 이상, 보다 바람직하게는 300 mm이다.
본 발명의 반도체 웨이퍼의 제조는 바람직하게는 아래의 단계를 포함한다:
단결정 실리콘으로 된 기판 웨이퍼를 마련하는 단계;
기판 웨이퍼 상에 산화물층을 형성하는 단계;
기판 웨이퍼의 배면측 상 그리고 에지 영역의 표면 상에서 산화물층을 부분적으로 제거하여 그 정도를 제한하는, 기판 웨이퍼를 비대칭 양면 연마하는 단계;
기판 웨이퍼의 정면측을 CMP하는 단계;
기판 웨이퍼의 정면측 상에 단결정 실리콘으로 된 에패틱셜층을 성막하는 단계; 및
기판 웨이퍼에서 산화물층을 제거하는 단계.
본 발명에 따르면, 기판 웨이퍼의 에지 영역과 배면측이 산화물층에 의해 마스킹되고, CMP(화학 기계적 연마) 단계가, 메인 표면 대부분이 균일한 결정 방위를 갖는 기판 웨이퍼의 경면 연마된 정면측을 형성한다. 기판 웨이퍼의 정면측의 메인 표면의 결정 방위는 바람직하게는 {100} 방위 또는 {110} 방위이다. 후속하여 에피택셜 층이 정면측 상에 성막된다. 이제, 에피택셜 층의 두께에서의 각도 종속 변화가 거의 발생하지 않는다. 상기한 변화는 상이한 결정 방위를 갖는 표면 상에 상이한 관련 성막률로 에피택셜 층을 성막하는 데서 비롯된다. 산화물층이 존재함으로써 그 상부에 에피택셜 층이 성막되는 것이 방지된다.
여기에서, 비대칭 양면 연마는, 배면측보다 정면측에서 더 빨리 재료가 제거되고, 종료 시에 정면측에서는 산화물층이 완전히 연마되었고, 배면 상에는 산화물층이 여전히 존재하는 양면 연마를 의미한다. EP 0 857 542 A1는, 예컨대 비대칭 재료 제거를 유발할 수 있는 방법을 설명한다.
산화물층은 이산화규소층이며, 바람직하게는 CVD에 의해, 보다 바람직하게는 AP-CVD(대기압 CVD)에 의해 형성된다. 대안으로서, 산화물층은 또한 LP-CVD(저압 CVD)에 의해 또는 열적으로 형성될 수도 있다. 산화물층은 바람직하게는 5 nm 이상 100 nm 이하의 두께를 갖는다. 기판 웨이퍼는 우선 산화물층으로 완전히 덮인다. 이이서, 기판 웨이퍼는 비대칭 DSP 연마 처리되고, 그 과정에서 기판 웨이퍼의 정면측 상의 산화물층은 제거되지만, 배면측과 에지 영역에서는 산화물이 보존된다. 기판 웨이퍼 정면측의 단면 CMP가 이에 후속한다. 이러한 절차의 결과로, 기판 웨이퍼의 CMP 연마 영역에는 더 이상 산화물층이 존재하지 않는다.
에피택셜 층은 산화물층이 없는 기판 웨이퍼의 정면측 상에 성막된다. 자연 산화물(native oxide)은 에피택셜 층의 성막 이전에 수소를 이용한 정면측의 처리(H2 소성)에 의해 제거될 수 있다. 에피택셜 층의 성막 시, 기판 웨이퍼는 정면측이 성막 가스에 노출되도록 CVD 리액터의 서셉터 상에 놓인다. 정면측의 결정 방위가 실제적으로 균일하고 바람직하게는 {100} 결정 방위 또는 {110} 결정 방위이기 때문에, 에피택셜 층은 기판 웨이퍼 정면측 상에서 실제적으로 균일한 성막률로 성장한다. 따라서, 에피택셜 층의 두께는 기본적으로 균일하다. 에지 영역에서 에피택셜 층의 두께에서의 각도 종속 변화는 실제적으로 검출불가한데, 그 이유는 산화물층이 에지 영역에서의 에피택셜 성막에 대한 배리어이기 때문이며, 이것이 검출불가의 원인이다.
실리콘으로 된 에피택셜 층의 두께는 바람직하게는 1 내지 15 μm, 보다 바람직하게는 1 내지 7 μm이다. 성막 온도는 바람직하게는 900 ℃ 내지 1250 ℃ 범위이다. 성막 가스는, 실리콘과 수소의 소스로서 실란, 바람직하게는 트리클로로실란을 함유한다.
에피택셜 층이 성막된 후, 산화물층은, 바람직하게는 불화수소 그리고 선택적으로 염화수소 및/또는 불화암모늄을 함유하는 화학물에 의한 습식 화학적 방법에 의해 제거된다. 불화수소의 농도는 바람직하게는 0.2 중량% 내지 49 중량%이다. 습식 화학적 단계는 클리닝 시퀀스의 일부일 수 있으며, 이 과정에서 반도체 웨이퍼가 다른 화학물로, 예컨대 오존수 및/또는 SC1 용액으로 처리된다. 이와 달리, 산화물층은 또한 건식 환경 하에서, 예컨대 플라즈마 에칭 또는 반응성 이온 에칭(RIE)에 의해 제거될 수도 있다.
예:
직경이 300 mm이고, 정면측이 {100} 방위를 갖는 단결정 실리콘으로 된 기판 웨이퍼가 CVD 리액터 내에서 산화물층으로 완전히 코팅되었다. 그 후, 기판 웨이퍼는 우선 DSP[정면측에 대해서는 경질(더 많은 재료 제거) 연마천을 사용하고 배면에 대해서는 연질(보다 적은 재료 제거) 연마천을 사용함]에 의해 연마 처리된 다음, CMP에 의해 정면측이 연마 처리되고, 클리닝되었다.
Applied Materials Centura® 단일 웨이퍼 리액터 내에서의 CVD에 의해 기판 웨이퍼의 정면측 상에 단결정 실리콘으로 된 에피택셜 층을 성막하는 것이 이에 후속하였다. 에피택셜 층의 두께는 2.8 μm였다.
후속하여, 불화수소를 포함하는 배스에서 결과적으로 에피택셜 코팅된 반도체 웨이퍼의 에지와 배면으로부터 산화물층이 제거되었다.
반도체 웨이퍼는 클리닝되고 건조되며, 에지 형상이 측정되었다. 에지 배제부가 1 mm이고, 에피택셜 층이 16개 섹터로 분할되는 경우, KLA-Tencor Wafersight 기기로 측정한 정면측 기반 평균 ZDD가 -27 nm/mm2이었고; 에지 배제부가 1 mm이고 72개 섹터 각각이 30 mm의 길이를 갖는 경우에 ESFQRmax는 8 nm였다.
비교예 1:
상기 예로부터의 기판 웨이퍼의 특성을 갖는 단결정 실리콘으로 된 다른 기판 웨이퍼가 예에서와 같이 단결정 실리콘으로 된 에피택셜 층으로 코팅되었다. 그러나, 산화물층의 형성은 생략되었다. 산화물층 형성의 생략은 결과적인 반도체 웨이퍼의 에지 형상에 확실히 불리한 영향을 주었고; 대응하는 정면측 기반 평균 ZDD의 값은 -120 nm/mm2였고 대응하는 ESFQRmax은 23 nm였다.

Claims (4)

  1. 단결정 실리콘으로 된 기판 웨이퍼와, 이 기판 웨이퍼의 정면측에 놓이는 단결정 실리콘층을 포함하는 단결정 실리콘으로 된 반도체 웨이퍼로서, 상기 기판 웨이퍼는 결정 방위를 갖고, 에피택셜 층(epitaxial layer) 표면이 16개 섹터로 분할되고 에지 배제부가 1 mm인 경우에 반도체 웨이퍼의 정면측 기반 평균 ZDD는 -30 nm/mm2 이상 0 nm/mm2 이하이고, 에지 배제부가 1 mm이고 72개 섹터 각각이 30 mm의 길이를 갖는 경우에 반도체 웨이퍼의 ESFQRmax는 최대 10 nm인 것인 단결정 실리콘으로 된 반도체 웨이퍼.
  2. 제1항에 있어서, 결정 방위는 {100} 방위인 것인 단결정 실리콘으로 된 반도체 웨이퍼.
  3. 제1항 또는 제2항에 있어서, 결정 방위는 {110} 방위인 것인 단결정 실리콘으로 된 반도체 웨이퍼.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 반도체 웨이퍼의 직경은 300 mm 이상인 것인 단결정 실리콘으로 된 반도체 웨이퍼.
KR1020207021519A 2018-01-11 2018-12-12 에피택셜 층을 지닌 반도체 웨이퍼 Active KR102416913B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102018200415.3A DE102018200415A1 (de) 2018-01-11 2018-01-11 Halbleiterscheibe mit epitaktischer Schicht
DE102018200415.3 2018-01-11
PCT/EP2018/084620 WO2019137728A1 (de) 2018-01-11 2018-12-12 Halbleiterscheibe mit epitaktischer schicht

Publications (2)

Publication Number Publication Date
KR20200097348A true KR20200097348A (ko) 2020-08-18
KR102416913B1 KR102416913B1 (ko) 2022-07-05

Family

ID=64899269

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207021519A Active KR102416913B1 (ko) 2018-01-11 2018-12-12 에피택셜 층을 지닌 반도체 웨이퍼

Country Status (10)

Country Link
US (1) US11482597B2 (ko)
EP (1) EP3738138A1 (ko)
JP (1) JP6996001B2 (ko)
KR (1) KR102416913B1 (ko)
CN (1) CN111602226B (ko)
DE (1) DE102018200415A1 (ko)
IL (1) IL275870B2 (ko)
SG (1) SG11202006496WA (ko)
TW (1) TWI692557B (ko)
WO (1) WO2019137728A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118407127A (zh) * 2024-04-25 2024-07-30 西安奕斯伟材料科技股份有限公司 用于硅片的外延生长的基座、装置及方法、外延硅晶圆

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100121837A (ko) * 2009-05-11 2010-11-19 주식회사 실트론 가장자리의 평탄도가 제어된 에피택셜 웨이퍼 및 그 제조 방법
WO2017102597A1 (de) * 2015-12-17 2017-06-22 Siltronic Ag Verfahren zum epitaktischen beschichten von halbleiterscheiben und halbleiterscheibe
KR20170091931A (ko) * 2016-02-02 2017-08-10 주식회사 엘지실트론 에피텍셜 웨이퍼의 평탄도 제어 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4119531A1 (de) 1991-06-13 1992-12-17 Wacker Chemitronic Epitaxierte halbleiterscheiben mit sauerstoffarmer zone einstellbarer ausdehnung und verfahren zu ihrer herstellung
DE19704546A1 (de) 1997-02-06 1998-08-13 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer einseitig beschichteten und mit einem Finish versehenen Halbleiterscheibe
JP2006190703A (ja) 2004-12-28 2006-07-20 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
US8021484B2 (en) 2006-03-30 2011-09-20 Sumco Techxiv Corporation Method of manufacturing epitaxial silicon wafer and apparatus therefor
JP2010021441A (ja) 2008-07-11 2010-01-28 Sumco Corp エピタキシャル基板ウェーハ
DE102009037281B4 (de) * 2009-08-12 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
JP5621702B2 (ja) * 2011-04-26 2014-11-12 信越半導体株式会社 半導体ウェーハ及びその製造方法
JP2013055231A (ja) 2011-09-05 2013-03-21 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法
JP6312976B2 (ja) * 2012-06-12 2018-04-18 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法
JP6035982B2 (ja) 2012-08-09 2016-11-30 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
DE102013218880A1 (de) * 2012-11-20 2014-05-22 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe
DE102015200890A1 (de) * 2015-01-21 2016-07-21 Siltronic Ag Epitaktisch beschichtete Halbleiterscheibe und Verfahren zur Herstellung einer epitaktisch beschichteten Halbleiterscheibe
DE102016210203B3 (de) 2016-06-09 2017-08-31 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe, Verfahren zum Abscheiden einer epitaktischen Schicht auf einer Vorderseite einer Halbleiterscheibe und Halbleiterscheibe mit epitaktischer Schicht

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100121837A (ko) * 2009-05-11 2010-11-19 주식회사 실트론 가장자리의 평탄도가 제어된 에피택셜 웨이퍼 및 그 제조 방법
WO2017102597A1 (de) * 2015-12-17 2017-06-22 Siltronic Ag Verfahren zum epitaktischen beschichten von halbleiterscheiben und halbleiterscheibe
KR20170091931A (ko) * 2016-02-02 2017-08-10 주식회사 엘지실트론 에피텍셜 웨이퍼의 평탄도 제어 방법

Also Published As

Publication number Publication date
IL275870B1 (en) 2024-04-01
CN111602226B (zh) 2023-10-24
KR102416913B1 (ko) 2022-07-05
TWI692557B (zh) 2020-05-01
US11482597B2 (en) 2022-10-25
US20210376088A1 (en) 2021-12-02
CN111602226A (zh) 2020-08-28
EP3738138A1 (de) 2020-11-18
DE102018200415A1 (de) 2019-07-11
WO2019137728A1 (de) 2019-07-18
SG11202006496WA (en) 2020-08-28
IL275870A (en) 2020-10-29
JP6996001B2 (ja) 2022-01-17
IL275870B2 (en) 2024-08-01
JP2021510459A (ja) 2021-04-22
TW201938852A (zh) 2019-10-01

Similar Documents

Publication Publication Date Title
KR100828622B1 (ko) 에피택셜 코팅된 실리콘 웨이퍼
JP5018066B2 (ja) 歪Ｓｉ基板の製造方法
KR102058106B1 (ko) 반도체 소자의 제조방법
JP6858872B2 (ja) Ｉｉｉ族窒化物層及びダイヤモンド層を有するウエハ
CN108474133B (zh) 外延涂布半导体晶片的方法和半导体晶片
KR20050058146A (ko) 향상된 생산성을 갖는 박막 형성 방법
JP6868686B2 (ja) 成膜装置及びそのクリーニング方法
KR20160062370A (ko) 반도체 소자의 제조방법
JP5267361B2 (ja) エピタキシャル成長方法
KR102416913B1 (ko) 에피택셜 층을 지닌 반도체 웨이퍼
JP4755421B2 (ja) ウェハ用二層ｌｔｏ背面シール
WO2008013032A1 (fr) Procédé de fabrication d'un substrat semi-conducteur
WO2014157332A1 (ja) 炭化珪素半導体基板の製造方法
JP7322371B2 (ja) 炭化珪素多結晶基板の製造方法
US9719189B2 (en) Process of surface treatment for wafer
WO2003088332A1 (fr) Procede de formation d'une couche epitaxiale de silicium
KR100676521B1 (ko) 저온 산화물 배면 실 형성 방법 및 이를 사용하여 제조되는웨이퍼
JPH09266212A (ja) シリコンウエーハおよびその製造方法
JP2019091848A (ja) 気相成長装置の炉内部品の洗浄方法
JP7255473B2 (ja) 炭化ケイ素多結晶基板の製造方法
KR100762972B1 (ko) 웨이퍼 제조 방법 및 이를 사용하여 제조되는 웨이퍼
JP5206613B2 (ja) エピタキシャルウェーハ用サセプタ、およびその製造方法、並びにそれを用いたエピタキシャル成長装置
JP2011187887A (ja) エピタキシャルウエハの製造方法
KR101022567B1 (ko) 에피택셜 웨이퍼 제조 방법
KR20180068618A (ko) 질화물 반도체 기판 형성 방법

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000