KR20200099059A - 적층 세라믹 커패시터 - Google Patents

적층 세라믹 커패시터 Download PDF

Info

Publication number
KR20200099059A
KR20200099059A KR1020190078903A KR20190078903A KR20200099059A KR 20200099059 A KR20200099059 A KR 20200099059A KR 1020190078903 A KR1020190078903 A KR 1020190078903A KR 20190078903 A KR20190078903 A KR 20190078903A KR 20200099059 A KR20200099059 A KR 20200099059A
Authority
KR
South Korea
Prior art keywords
dielectric
ceramic capacitor
grain boundary
multilayer ceramic
grain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020190078903A
Other languages
English (en)
Other versions
KR102351180B1 (ko
Inventor
윤기명
박재성
정동준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to US16/721,607 priority Critical patent/US11201012B2/en
Priority to JP2019230251A priority patent/JP7184446B2/ja
Priority to CN202210306320.4A priority patent/CN114582628A/zh
Priority to CN202010082253.3A priority patent/CN111564310B/zh
Publication of KR20200099059A publication Critical patent/KR20200099059A/ko
Application granted granted Critical
Publication of KR102351180B1 publication Critical patent/KR102351180B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1272—Semiconductive ceramic capacitors
    • H01G4/1281—Semiconductive ceramic capacitors with grain boundary layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 유전체층 및 내부 전극을 가지는 세라믹 바디를 포함하고, 상기 유전체층은 유전체 그레인을 포함하고, 상기 유전체 그레인 중 적어도 2개 이상의 유전체 그레인 사이에는 그레인 바운더리가 존재하며, 상기 그레인 바운더리에서의 Si/Ni 비율이 1 내지 6을 만족하는 적층 세라믹 커패시터를 제공한다.

Description

적층 세라믹 커패시터 {MULTI-LAYERED CERAMIC CAPACITOR}
본 발명은 신뢰성을 향상시킬 수 있는 적층 세라믹 커패시터에 관한 것이다.
일반적으로 커패시터, 인덕터, 압전체 소자, 바리스터 또는 서미스터 등의 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 세라믹 바디, 바디 내부에 형성된 내부전극 및 상기 내부전극과 접속되도록 세라믹 바디 표면에 설치된 외부전극을 구비한다.
최근에는 전자제품이 소형화 및 다기능화됨에 따라 칩 부품 또한 소형화 및 고기능화되는 추세이므로, 적층 세라믹 커패시터도 크기가 작고, 용량이 큰 고용량 제품이 요구되고 있다.
예를 들어, 적층 세라믹 커패시터의 소형화 및 고용량화를 동시에 달성하는 방법으로는 내부의 유전체층 및 전극층의 두께를 얇게 하여 많은 수를 적층하는 것인데, 현재 유전체층의 두께는 0.7 ㎛ 정도의 수준으로서 계속하여 얇은 수준으로 개발이 진행되고 있다.
상기와 같이 적층 세라믹 커패시터의 소형화에 따라, 박막의 유전체층 내에서 절연 파괴가 가속화되고 있으며, 신뢰성 확보가 어려운 상황이다.
이러한 문제를 해결하기 위해서 유전체 조성에 대한 연구가 진행되고 있는 반면, 유전체 그레인 바운더리에 대한 조성 및 미세 구조 제어에 대한 연구는 미흡한 실정이다.
박막의 유전체층 내에서 유전체 그레인의 열화가 발생하는 원인은 유전체 그레인 내에서 형성된 산소 공공이 음극(-극) 쪽으로 이동하여, 음극(-극) 쪽 계면에 쌓이게 되면, 그레인 바운더리의 활성 에너지(Activation Energy)가 낮아지면서 터널(tunneling)이 발생하는 것이다.
따라서, 유전체 그레인의 열화를 방지하고 절연 저항을 높이기 위하여 그레인 바운더리의 절연 저항을 강화하면 신뢰성을 개선할 수 있으므로, 이러한 그레인 바운더리에 대한 연구가 필요한 실정이다.
본 발명의 일 목적은 유전체층 및 내부 전극을 가지는 세라믹 바디를 포함하고, 상기 유전체층은 유전체 그레인을 포함하고, 상기 유전체 그레인 중 적어도 2개 이상의 유전체 그레인 사이에는 그레인 바운더리가 존재하며, 상기 그레인 바운더리에서의 Si/Ni 비율이 1 내지 6을 만족하는 적층 세라믹 커패시터를 제공하는 것이다.
본 발명의 일 실시형태는 유전체층 및 내부 전극을 가지는 세라믹 바디를 포함하고, 상기 유전체층은 유전체 그레인을 포함하고, 상기 유전체 그레인 중 적어도 2개 이상의 유전체 그레인 사이에는 그레인 바운더리가 존재하며, 상기 그레인 바운더리에서의 Si/Ni 비율이 1 내지 6을 만족하는 적층 세라믹 커패시터를 제공할 수 있다.
본 발명의 일 실시형태에 의하면, 세라믹 바디 내 유전체층이 포함하는 유전체 그레인에 있어서, 유전체 그레인 바운더리의 조성 및 두께를 제어함으로써, 유전체 그레인 바운더리의 절연 저항 및 절연 파괴 전압을 향상시켜 신뢰성 개선이 가능하며, DC-bias 특성을 개선할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이다.
도 2는 도 1의 I-I' 단면도이다.
도 3은 도 2의 'P' 영역 확대도이다.
도 4 및 도 5는 본 발명의 실시예에 따른 TEM (Transmission Electron Microscope) 분석 사진이다.
도 6 및 도 7은 본 발명의 비교예에 따른 TEM (Transmission Electron Microscope) 분석 사진이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. 다만, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
본 발명은 적층 세라믹 커패시터에 관한 것이다. 도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이며, 도 2는 도 1의 I-I' 단면도이고, 도 3은 도 2의 'P' 영역 확대도이다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터(100)는 유전체층(111) 및 내부전극(121, 122)을 가지는 세라믹 바디(110)를 포함할 수 있다.
상기 세라믹 바디(110)의 형상에 특별히 제한은 없지만, 도시된 바와 같이 직방체 형상일 수 있다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(100)에 있어서, '길이 방향'은 도 1의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의하기로 한다. 여기서 '두께 방향'은 유전체층를 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.
상기 내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어, 은(Ag), 납(Pb), 백금(Pt), 니켈(Ni) 및 구리(Cu) 중 하나 이상의 물질을 사용할 수 있고, 적어도 니켈(Ni)을 포함하는 도전성 페이스를 사용하여 형성할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않으며, 예를 들어, 티탄산바륨(BaTiO3) 분말일 수 있다.
상기 유전체층(111)을 형성하는 재료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.
상기 유전체층(111)은 소결된 상태로서, 인접하는 유전체층끼리의 경계는 확인할 수 없을 정도로 일체화되어 있을 수 있다.
상기 유전체층(111) 내에 내부 전극(121, 122)이 형성될 수 있으며, 내부전극(121, 122)은 소결에 의하여 상기 세라믹 바디 내부에 형성될 수 있다.
도 3을 참조하면, 상기 유전체층(111)은 유전체 그레인(11)을 포함하고, 상기 유전체 그레인(11) 중 적어도 2개 이상의 유전체 그레인 사이에는 그레인 바운더리(11c)가 존재하며, 상기 그레인 바운더리(11c)에서의 Si/Ni 비율이 1 내지 6을 만족할 수 있다.
상기 유전체 그레인(11)은 ABO3로 표현되는 페롭스카이트 구조를 가진다.
상기 A는 바륨(Ba), 스트론튬(Sr), 납(Pb) 및 칼슘(Ca)으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있으며, 이에 제한되는 것은 아니다.
상기 B는 특별히 제한되는 것은 아니며, 상기 페롭스카이트 구조에서 B 사이트에 위치할 수 있는 물질이면 가능하며, 예를 들어 티타늄(Ti) 및 지르코늄(Zr)으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
상기 유전체 그레인은 BamTiO3 (0.995≤m≤1.010), (Ba1-xCax)m(Ti1-yZry)O3 (0.995≤m≤1.010, 0≤x≤0.10, 0<y≤0.20), Bam(Ti1-xZrx)O3 (0.995≤m≤1.010, x≤0.10) 혹은 상기 희토류 원소 중 하나 혹은 그 이상이 일부 고용된 BamTiO3 (0.995≤m≤1.010), (Ba1-xCax)m(Ti1-yZry)O3 (0.995≤m≤1.010, 0≤x≤0.10, 0<y≤0.20), Bam(Ti1-xZrx)O3 (0.995≤m≤1.010, x≤0.10)로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 일 실시형태에 따르면, 상기 유전체층(111)은 환원 분위기에서 소성 가능한 내환원성 유전체 조성물을 포함할 수 있으며, 이하 상기 유전체 그레인(11)을 포함하는 유전체층(111)을 형성하는 유전체 조성물의 각 성분에 대하여 보다 구체적으로 설명한다.
a) 모재 분말
상기 유전체 조성물은 BaTiO3로 표시되는 모재 분말을 포함할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 모재 분말은 BaTiO3로 표시될 수 있으나, 이에 제한되는 것은 아니며 예를 들어, Ca, Zr 등이 일부 고용되어 형성된 (Ba1-xCax)(Ti1-yCay)O3, (Ba1-xCax)(Ti1-yZry)O3, Ba(Ti1-yZry)O3 등으로 표시될 수 있다.
즉, 상기 모재 분말은 BaTiO3, (Ba1-xCax)(Ti1-yCay)O3 (여기서, x는 0≤x≤0.3, y는 0≤y≤0.1), (Ba1-xCax)(Ti1-yZry)O3(여기서, x는 0≤x≤0.3, y는 0≤y≤0.5), 및 Ba(Ti1-yZry)O3 (여기서, 0 <y≤0.5)로 이루어진 군에서 선택되는 하나 이상을 포함할 수 있으나, 이에 제한되는 것은 아니다.
상기 모재 분말은 특별히 제한되는 것은 아니나, 분말의 평균 입경은 40nm 이상 150nm 이하일 수 있다.
b)제1 부성분
본 발명의 일 실시형태에 따르면, 상기 유전체 자기 조성물은 제1 부성분으로서, Mn, V, Cr, Fe, Ni, Co, Cu 및 Zn 중 적어도 하나 이상을 포함하는 산화물 혹은 탄산염을 포함할 수 있다.
상기 제1 부성분으로서, Mn, V, Cr, Fe, Ni, Co, Cu 및 Zn 중 적어도 하나 이상을 포함하는 산화물 혹은 탄산염은 상기 모재 분말 100 몰%에 대하여, 0.05 내지 2.0 몰%의 함량으로 포함될 수 있다.
상기 제1 부성분은 유전체 조성물이 적용된 적층 세라믹 커패시터의 소성 온도 저하 및 고온 내전압 특성을 향상시키는 역할을 한다.
상기 제1 부성분의 함량 및 후술하는 제2 내지 제6 부성분의 함량은 모재 분말 100 몰%에 대하여 포함되는 양으로서, 특히 각 부성분이 포함하는 금속 이온의 몰%로 정의될 수 있다.
상기 제1 부성분의 함량이 0.05 몰% 미만이면 소성 온도가 높아지고 고온 내전압 특성이 다소 저하될 수 있다.
상기 제1 부성분의 함량이 2.0 몰% 이상의 경우에는 고온 내전압 특성 및 상온 비저항이 저하될 수 있다.
특히, 본 발명의 일 실시형태에 따른 유전체 자기 조성물은 모재 분말 100 몰%에 대하여 0.05 내지 2.0 몰%의 함량을 갖는 제1 부성분을 포함할 수 있으며, 이로 인하여 저온 소성이 가능하며 높은 고온 내전압 특성을 얻을 수 있다.
c)제2 부성분
본 발명의 일 실시형태에 따르면, 상기 유전체 자기 조성물은 원자가 고정 억셉터 (fixed-valence acceptor) 원소 Mg을 포함하는 산화물 또는 탄산염인 제2 부성분을 포함할 수 있다.
상기 유전체 자기 조성물은 상기 모재 분말 100 몰%에 대하여, 원자가 고정 억셉터 (fixed-valence acceptor) 원소 Mg을 포함하는 산화물 또는 탄산염인 0.0 내지 2.0 몰%의 제2 부성분을 포함할 수 있다.
상기 제2 부성분은 원자가 고정 억셉터 원소 및 이를 포함하는 화합물들로서, 유전체 자기 조성물 내에서 미세구조를 조절(비정상 입성장 억제)하고 내환원성을 부여할 수 있다.
상기 제2 부성분의 함량이 상기 모재 분말 100 몰%에 대하여, 2.0 몰%를 초과하는 경우 유전율이 낮아지는 문제가 있을 수 있어 바람직하지 못하다.
d)제3 부성분
본 발명의 일 실시형태에 따르면, 상기 유전체 자기 조성물은 Y, Dy, Ho, Er, Gd, Ce, Nd, Pm, Eu, Tb, Tm, Yb, Lu 및 Sm 중 적어도 하나를 포함하는 산화물 또는 탄산염인 제3 부성분을 포함할 수 있다.
상기 유전체 자기 조성물은 상기 모재 분말 100 몰%에 대하여, Y, Dy, Ho, Er, Gd, Ce, Nd, Pm, Eu, Tb, Tm, Yb, Lu 및 Sm 중 적어도 하나를 포함하는 산화물 또는 탄산염인 0.0 내지 4.0 몰%의 제3 부성분을 포함할 수 있다.
상기 제3 부성분은 본 발명의 일 실시형태에서 유전체 자기 조성물이 적용된 적층 세라믹 커패시터의 신뢰성 저하를 막는 역할을 한다.
상기 제3 부성분의 함량이 4.0 몰%를 초과하는 경우에는 신뢰성이 저하되거나, 유전체 자기 조성물의 유전율이 낮아지고 고온내전압 특성이 나빠지는 문제가 발생할 수 있다.
e)제4 부성분
본 발명의 일 실시형태에 따르면, 상기 유전체 자기 조성물은 Ba을 포함하는 산화물 또는 탄산염인 제4 부성분을 포함할 수 있다.
상기 유전체 자기 조성물은 상기 모재 분말 100 몰%에 대하여, Ba을 포함하는 산화물 또는 탄산염인 0.0 내지 4.15 몰%의 제4 부성분을 포함할 수 있다.
상기 제4 부성분의 함량은 산화물 또는 탄산염과 같은 첨가 형태를 구분하지 않고 제4 부성분에 포함된 Ba 원소의 함량을 기준으로 할 수 있다.
상기 제4 부성분은 유전체 자기 조성물 내에서 소결 촉진, 유전율 조절 등의 역할을 수행할 수 있으며, 그 함량이 상기 모재 분말 100 몰%에 대하여, 4.15 몰%를 초과하는 경우 유전율이 낮아지거나 소성온도가 높아지는 문제가 있을 수 있다.
f)제5 부성분
본 발명의 일 실시형태에 따르면, 상기 유전체 자기 조성물은 Ca, Ti 및 Zr 중 하나 이상 원소의, 산화물 및 탄산염으로 이루어진 군에서 선택되는 하나 이상을 포함하는 제5 부성분을 포함할 수 있다.
상기 유전체 자기 조성물은 상기 모재 분말 100 몰%에 대하여, Ca, Ti 및 Zr 중 적어도 하나를 포함하는 산화물 또는 탄산염인 0.0 내지 24.0 몰%의 제5 부성분을 포함할 수 있다.
상기 제5 부성분의 함량은 산화물 또는 탄산염과 같은 첨가 형태를 구분하지 않고 제5 부성분에 포함된 Ca, Ti 및 Zr 중 적어도 하나 이상의 원소의 함량을 기준으로 할 수 있다.
상기 제5 부성분은 유전체 자기 조성물 내에서 코어(core)-쉘(shell) 구조를 형성하여 유전율 향상 및 신뢰성 증진의 역할을 수행하는 것으로, 상기 모재 분말 100 몰%에 대하여, 24.0 몰% 이하로 포함되는 경우 높은 유전율이 구현되고 고온 내전압 특성이 양호한 유전체 자기 조성물을 제공할 수 있다.
상기 제5 부성분의 함량이 상기 모재 분말 100 몰%에 대하여, 24.0 몰%를 초과하는 경우에는 상온 유전율이 낮아지고, 고온 내전압 특성도 저하된다.
g)제6 부성분
본 발명의 일 실시형태에 따르면, 상기 유전체 자기 조성물은 제6 부성분으로서, Si 및 Al 중 적어도 하나를 포함하는 산화물 또는 Si를 포함하는 글라스(Glass) 화합물을 포함할 수 있다.
상기 유전체 자기 조성물은 상기 모재 분말 100 몰%에 대하여, Si 및 Al 중 적어도 하나를 포함하는 산화물 또는 Si를 포함하는 글라스(Glass) 화합물인 0.0 내지 8.0 몰%의 제6 부성분을 더 포함할 수 있다.
상기 제6 부성분의 함량은 글라스, 산화물 또는 탄산염과 같은 첨가 형태를 구분하지 않고 제6 부성분에 포함된 Si 및 Al 중 적어도 하나 이상의 원소의 함량을 기준으로 할 수 있다.
상기 제6 부성분은 유전체 자기 조성물이 적용된 적층 세라믹 커패시터의 소성 온도 저하 및 고온 내전압 특성을 향상시키는 역할을 한다.
상기 제6 부성분의 함량이 상기 모재 분말 100 몰%에 대하여, 8.0 몰%를 초과하면 소결성 및 치밀도 저하, 2차 상 생성 등의 문제가 있을 수 있어 바람직하지 못하다.
본 발명의 일 실시형태에 따르면, 상기 유전체층(111)이 유전체 그레인(11)을 포함하고, 상기 유전체 그레인(11) 중 적어도 2개 이상의 유전체 그레인 사이에는 그레인 바운더리(11c)가 존재하며, 상기 그레인 바운더리(11c)에서의 Si/Ni 비율이 1.0 내지 6.0을 만족할 수 있다. 본 발명자들은 유전체층에 포함되는 성분들의 일함수(work function)를 조절하여, 그레인 바운더리의 절연 저항을 강화시킬 수 있음을 발견하였다. 본 발명에 따른 적층 세라믹 커패시터는 전술한 모재 분말의 일함수 대비 높은 일함수를 가지는 성분을 그레인 바운더리에 도입하여 높은 쇼트키 장벽(Schottky barrier)을 형성함으로써 누설 전류의 전도를 효과적으로 억제할 수 있다. 또한, 그레인 바운더리에 포함되는 성분 중 높은 일함수를 가지는 Si와 Ni의 성분비를 상기 범위로 조절함으로써 특히, 고온에서의 절연 저항 저하를 방지할 수 있고, 우수한 절연 파괴 전압 특성을 나타낼 수 있다.
상기 그레인 바운더리(11c)에서의 Si/Ni 비율이 1.0 미만일 경우에는 그레인 바운더리(11c)에서의 Si 농도가 낮아 절연 저항이 낮아져서 신뢰성이 저하될 수 있다.
반면, 그레인 바운더리(11c)에서의 Si/Ni 비율이 6.0을 초과하는 경우에는 그레인 바운더리(11c)에서의 Si 농도가 너무 높아 유전율이 낮아질 수 있다.
상기 그레인 바운더리(11c)에서의 Si 및/또는 Ni의 함량은 전술한 Si/Ni의 비율을 만족하는 한 특별히 제한되는 것은 아니며, 상기 그레인 바운더리(11c) 내에 균일하게 존재할 수 있다. 상기 그레인 바운더리(11c) 내에서 Si 및/또는 Ni의 함량이 균일하게 존재한다는 것은 오차 범위를 포함하는 함량을 의미하는 것으로, 예를 들어 중량을 기준으로 한 Si의 평균 함량에 대한 (Si의 최대 함량-Si의 최소 함량)의 비율이 10% 이하인 것을 의미할 수 있으며, 0% 이상일 수 있다. 또한, 중량을 기준으로 한 Ni의 평균 함량에 대한 (Ni의 최대 함량-Ni의 최소 함량)의 비율이 10% 이하인 것을 의미할 수 있으며, 0% 이상일 수 있다.
상기 그레인 바운더리의 Si/Ni의 비율을 조절하는 방법은 특별히 제한되는 것은 아니다. 상기 Si/Ni의 비율을 조절하는 방법의 예를 들면, Si는 제6 부성분의 첨가량을 조절하여 함량을 조절할 수 있으며, Ni는 유전체 내에 TiO2를 첨가하거나 BaTiO3의 표면 Ba를 용출시켜서 티타늄 성분이 농후한 상태(Ti-rich phase)를 형성하여 내부 전극으로부터의 Ni의 확산량을 조절함으로써 제어할 수 있다. 상기 「티타늄 성분이 농후한 상태」란 유전체 내에 TiO2를 첨가하거나 BaTiO3의 표면 Ba를 용출시키기 전에 비해, 유전체 내에 TiO2를 첨가하거나 BaTiO3의 표면 Ba를 용출시킨 후의 Ti 함량이 증가된 상태를 의미할 수 있다.
본 발명의 일 실시형태에 따르면, 그레인 바운더리(11c)에 포함되는 Ni는 Si와 함께 비정질(amorphous) 상태로 포함될 수 있다. 상기 「비정질 상태」란, 결정질이 아닌 상태를 의미할 수 있으며, 원자나 분자의 배열 상태가 흐트려져 주기적 규칙성이 결여된 상태를 의미할 수 있다. 상기 Ni는 금속으로 존재할 경우 도전체로 작용하여 적층 세라믹 커패시터의 신뢰성 저하의 원인이 될 수 있으나, Si와 함께 비정질 상태로 존재함으로써 높은 일함수로 인한 쇼트키 장벽을 형성할 수 있다.
본 발명의 일 예시에서, 유전체층(111)에 포함되는 유전체 그레인(11)의 크기는 0.1 내지 0.3 um일 수 있다. 상기 유전체 그레인의 크기가 0.1 um 미만일 경우 유전율이 낮아질 수 있으며, 0.3 um 초과인 경우 유전체층의 박형화가 어려울 수 있다.
하나의 예시에서, 본 발명의 그레인 바운더리(11c)의 두께는 0.7 내지 1.5 nm 일 수 있다.
상기 그레인 바운더리(11c)의 두께가 0.7 내지 1.5 nm를 만족하는 경우, 상기 유전체층(111) 내에서 상기 그레인 바운더리(11c)가 명확하게 확인이 되며, 그레인 바운더리(11c)의 절연 저항이 강화되어, 적층 세라믹 커패시터의 신뢰성을 향상시킬 수 있다. 상기 그레인 바운더리(11c)의 두께가 0.7 nm 미만일 경우에는 절연 저항이 낮아져서 신뢰성이 저하될 수 있으며, 상기 그레인 바운더리(11c)의 두께가 1.5 nm를 초과할 경우에는 유전율이 낮아질 수 있다.
본 발명의 일 예시에서, 그레인 바운더리(11c)에서의 Ni/Ti 비율은 0.1 이하일 수 있다. 상기 Ni/Ti 비율의 하한을 특별히 제한되는 것은 아니며, 예를 들어 0 초과일 수 있다. Ni/Ti 비율이 상기 범위를 만족하는 경우 낮은 DC 바이어스 변화를 나타낼 수 있다.
본 발명의 일 실시형태에 따르면, 상기 유전체 그레인(11)은 코어(core)-쉘(shell) 구조를 가질 수 있다.
도 3을 참조하면, 상기 유전체 그레인(11)은 코어(core)(11a)와 상기 코어(core)(11a)를 둘러싸는 쉘(shell)(11b) 구조를 가질 수 있다.
상기 유전체 그레인(11)은 내부에 Si 및/또는 Ni를 포함하지 않을 수 있다. 상기 유전체 그레인(11)이 내부에 Si 및/또는 Ni를 포함하지 않는다는 것은, 유전체 그레인(11)의 내부에 Si 및/또는 Ni가 존재하지 않는 것을 의미할 수 있다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(100)는 초소형 고용량 제품으로서, 상기 유전체층(111)의 두께는 1 um 이하일 수 있다. 상기 유전체층(111)의 두께는 전자 부품의 용량 설계에 맞추어 임의로 변경할 수 있으며, 상기 두께는 1 um 이하, 0.9 um 이하, 0.8 um 이하 또는 0.7 um 이하일 수 있으나, 이에 제한되는 것은 아니다.
또한, 내부 전극(121, 122)의 두께는 1 um 이하일 수 있다. 상기 내부 전극의 두께는 1 um 이하, 0.9 um 이하, 0.8 um 이하, 0.7 um 이하, 0.6 um 이하, 0.5 um 이하 또는 0.4 um 이하일 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(100)는 초소형 고용량 제품이기 때문에, 유전체층(111)과 내부 전극(121, 122)의 두께는 종래 제품에 비하여 얇은 박막으로 구성되어 있다. 상기 얇은 유전체층 및 전극층이 적용된 적층 세라믹 커패시터에서 유전체층의 절연저항 열화에 따른 불량율 증가가 문제점으로 대두되고 있다. 즉, 종래의 적층 세라믹 커패시터의 경우에는 본 발명의 적층 세라믹 커패시터에 포함하는 유전체층 및 내부 전극보다는 상대적으로 두꺼운 두께를 갖기 때문에, 그레인 바운더리에서의 Si/Ni 비율 및 유전체 그레인 바운더리의 두께를 본 발명의 일 실시형태와 같이 조절하지 않더라도 크게 문제되지 않았다.
그러나, 본 발명의 일 실시형태와 같이 박막의 유전체층 및 내부 전극이 적용되는 제품에 있어서는 유전체 그레인 바운더리의 두께 및 그레인 바운더리(11c)에서의 Si/Ni 비율을 전술한 바와 같이 조절하여야 한다.
다만, 상기 박막의 의미가 유전체층(111)과 내부 전극(121, 122)의 두께가 반드시 소정 범위인 것을 의미하는 것은 아니며, 종래의 제품보다 얇은 두께의 유전체층과 내부 전극을 포함하는 개념으로 이해될 수 있다.
하나의 예시에서, 본 발명의 적층 세라믹 커패시터에 포함되는 내부 전극은 전술한 유전체층을 사이에 두고 서로 대향하도록 배치되는 제 1 내부 전극 및 제 2 내부 전극을 포함할 수 있다.
또한, 본 발명의 일례에 따른 적층 세라믹 커패시터는 전술한 세라믹 바디의 외측에 배치되되, 상기 제 1 내부 전극과 전기적으로 연결되는 제 1 외부 전극 및 상기 제 2 내부 전극과 전기적으로 연결되는 제 2 외부 전극을 포함할 수 있다.
도 2를 참조하면, 상기 세라믹 바디(110) 내부에 형성된 복수 개의 내부전극(121, 122)은 세라믹 바디(110)의 일면 또는 상기 일면과 마주보는 타면으로 일단이 노출된다. 상기 내부 전극(121, 122)은 서로 다른 극성을 갖는 제 1 내부 전극(121) 및 제 2 내부 전극(122)을 한 쌍으로 할 수 있다. 제 1 내부 전극(121)의 일단은 세라믹 바디의 일면으로 노출되고, 제 2 내부 전극(122)의 일단은 상기 일면과 마주보는 타면으로 노출될 수 있다.
상기 세라믹 바디(110)의 일면 및 상기 일면과 마주보는 타면에는 제 1 및 제 2 외부 전극(131, 132)이 형성되어 상기 내부전극과 전기적으로 연결될 수 있다. 상기 제 1 및 제 2 외부 전극(131, 132)은 정전 용량 형성을 위해 상기 제 1 및 제 2 내부 전극(121, 122)과 전기적으로 연결될 수 있으며, 상기 제 2 외부 전극(132)은 상기 제 1 외부 전극(131)과 다른 전위에 연결될 수 있다.
상기 제 1 및 제 2 외부 전극(131, 132)에 함유되는 도전성 재료는 특별히 한정되지 않지만, 니켈(Ni), 구리(Cu), 또는 이들 합금을 이용할 수 있다.
상기 제 1 및 제 2 외부 전극(131, 132)의 두께는 용도 등에 따라 적절히 결정할 수 있으며 특별히 제한되는 것은 아니나, 예를 들면 10 내지 50 um 일 수 있다.
상기 세라믹 바디(110)는 상기 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 제 1 내부 전극(121) 및 제 2 내부 전극(122)을 포함하여 용량이 형성되는 액티브부(A)와 상기 액티브부(A)의 상부 및 하부에 형성된 커버부(C)를 포함할 수 있다.
상기 액티브부(A)는 유전체층(111)을 사이에 두고 복수의 제 1 및 제 2 내부 전극(121, 122)을 반복적으로 적층하여 형성될 수 있다.
상기 상부 및 하부 커버부(C)는 내부 전극을 포함하지 않는 것을 제외하고는 유전체층(111)과 동일한 재질 및 구성을 가질 수 있다. 즉, 상기 상부 및 하부 커버부(C)는 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO3)계 세라믹 재료를 포함할 수 있다.
상기 상부 및 하부 커버부(C)는 단일 유전체층 또는 2 개 이상의 유전체층을 액티브부(A)의 상하면에 각각 상하 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.
<실험예>
이하, 실시예 및 비교예를 통하여 본 발명을 더욱 상세히 설명하지만, 이는 발명의 구체적인 이해를 돕기 위한 것으로 본 발명의 범위가 실시예에 의해 한정되는 것은 아니다.
모재 분말 주성분으로 평균 입경이 100 nm 인 티탄산바륨(BaTiO3) 분말을 포함하는 유전체 원료 분말에, 부성분으로 Dy, Ba, Zr, Mn, V, Al, Ti, Si 및 Mg를 산화물 또는 탄산염(carbonate) 형태로 첨가하였다. 하기 표 1의 시료 1 내지 14는 Ti 산화물 및 Si 산화물의 함량을 제외하고는, 동일한 함량의 시료를 사용하였다. 상기 혼합물에 첨가제, 바인더, 에탄올/톨루엔 등의 유기 용매 및 지르코니아 볼을 투입하고, 습식 혼합하여 유전체 슬러리를 제조하였다.
제조된 유전체 슬러리를 캐리어 필름상에 닥터 블레이드 법으로 수 μm의 두께를 갖는 시트(sheet)형으로 도포한 후 건조하여 세라믹 그린시트를 마련하였다.
다음으로, 니켈 입자 평균 크기가 0.1 내지 0.2 μm이며, 40 내지 50 중량부의 니켈 분말을 포함하는 내부 전극용 도전성 페이스트를 마련하였다. 상기 세라믹 그린시트 상에 상기 내부 전극용 도전성 페이스트를 스크린 인쇄공법으로 도포하여 내부전극을 형성한 후 내부전극 패턴이 배치된 그린시트를 적층하여 적층체를 형성한 이후, 상기 적층체를 압착 및 커팅하였다.
이후, 커팅된 적층체를 가열하여 바인더를 제거한 후 고온의 환원 분위기에서 소성하여 세라믹 바디를 형성하였다. 상기 소성 과정에서는 환원 분위기(0.5% H2/99.5% N2, H2O/H2/N2 분위기)에서 1100 ~ 1200℃의 온도에서 2시간 소성한 후, 1000℃에서 질소(N2) 분위기에서 재산화를 3시간 동안 실시하여 열처리 하였다.
또한, 하온 과정에서 빠른 속도로 하온하여, 유전체층(111) 내부의 유전체 그레인(11)의 크기는 균일하고, 그레인 바운더리(11c)의 두께가 0.7 내지 1.5 nm를 만족하도록 조절하였다. 다음으로, 소성된 세라믹 바디에 대하여 구리(Cu) 페이스트로 터미네이션 공정 및 전극 소성을 거쳐 외부전극을 형성하여 적층 세라믹 커패시터를 제조하였다.
상기와 같이 완성된 프로토 타입 적층 세라믹 커패시터(Proto-type MLCC, 0603 size, 유전체 두께 0.7 μm 이하, 200층) 시편인 시료 번호 1 내지 18 에 대해 입계층의 성분, 절연파괴전압(Break-down voltage, BDV) 산포, 고온 절연저항(IR) 산포 및 DC-bias 변화율 등을 평가하였다.
<입계층의 성분 분석>
① 집속 이온 빔(Focused Ion Beam, FIB) 마이크로 샘플링에 의하여 제작한 TEM 관찰용 박막시료에 Ar 밀링처리를 하여, 두께 약80nm의 박막시료를 입계층 관찰용 STEM시료를 제작하였다.
② 입사전자선에 대하여 경사가 없는 입계층에 대하여만 분석을 진행하였다.
③ 전자선의 프로브경은 0.5nm이하를 사용하였다.
④ 수득한 입계층의 HAADF-STEM 화상(배율x2.25M)의 라인프로파일에서 보이는 peak의 반가폭(FWHW)을 측정하여, 입계층의 두께로 정의하고, 입계층의 성분분석은 동등의 두께를 가지는 영역에 대해서 비교 분석하였다.
⑤ 입계층의 성분분석은 상기 ②④의 조건을 만족하는 입계층의 한 점에 전자선을 조사하여, EDS분석을 함으로써 얻을 수 있으며, 측정은 각 샘플에 대하여 20점씩 진행하여 평균치를 산출하였다.
<절연 파괴 전압의 측정>
절연파괴전압(Break-down voltage, BDV)은 keithely 측정기로 측정하였으며, 0 V 부터 1.00000 V씩 Sweep 방식으로 전압을 인가하여, 전류 값이 10 mA 가 되는 순간의 전압 값을 BDV 값으로 측정하였다. 1,000개의 샘플에 대하여 측정된 BDV 값의 최소값이 평균값 대비 80% 이상일 때를 양호(○)로, 평균값 대비 60% 이상일 때를 보통(△)으로, 평균값 대비 60% 미만일 때를 불량(Х)으로 판정하였다.
<고온 IR 산포 측정>
고온 IR 산포는 150℃에서 전압 단계를 5 V/㎛씩 증가시키면서 저항 열화 거동을 측정하였는데, 각 단계의 시간은 10분이며 5초 간격으로 저항값을 측정하였다.
1,000개의 샘플에 대하여 측정된 저항 값의 최소값이 평균값 대비 80% 이상일 때를 양호(○)로, 평균값 대비 60% 이상일 때를 보통(△)으로, 평균값 대비 60% 미만일 때를 불량(Х)으로 판정하였다.
<DC-bias 변화율 측정>
DC-bias 변화율은 1,000 개씩의 샘플을 취하여 DC 2 V/㎛ 를 인가한 상태에서 60초 경과 후 측정하였다.
아래 표 1은 실험예 1 내지 18에 따른 적층 세라믹 커패시터 칩의 상기 전기적 특성을 나타낸다.
시료 번호 그레인 바운더리에서의 함유비율 [wt%, %] 특성
Si Ni Ti Si/Ni (%) Ni/Ti (%) BDV산포 고온IR산포 DC-bias 변화율
1* 1.3 1.5 18 87% 8.30% △ X 40%미만
2* 1.4 1.5 14.5 93% 10.30% △ X 40%이상
3 1.7 0.8 18.4 213% 4.30% ○ ○ 40%미만
4 2.1 0.6 21 350% 2.90% ○ ○ 40%미만
5 2.2 0.4 15 550% 2.70% ○ ○ 40%미만
6 2.4 0.5 19 480% 2.60% ○ ○ 40%미만
7 2.8 0.6 20 467% 3.00% ○ ○ 40%미만
8 3 0.8 19.4 375% 4.10% ○ ○ 40%미만
9* 3.5 0.5 19.6 700% 2.60% X △ 40%미만
10 3.4 0.7 20.1 486% 3.50% ○ ○ 40%미만
11* 3.8 0.6 20 633% 3.00% X △ 40%미만
12 3.7 0.7 20.2 529% 3.50% ○ ○ 40%미만
13 4 1.5 15 267% 10.00% ○ ○ 40%미만
14 1.5 1.4 20.6 107% 6.80% ○ ○ 40%미만
15 4.5 0.9 20.8 500% 4.30% ○ ○ 40%미만
16* 5.2 1.8 14.7 289% 12.20% ○ △ 40%이상
17* 5.1 0.7 21.2 729% 3.30% X △ 40%미만
18* 6.2 1 15.2 626% 6.50% X △ 40%미만
*는 비교예
상기 표 1을 참조하면, 그레인 바운더리에서의 Si/Ni의 비율 및 Ni/Ti의 함량 비율이 BDV 산포, 고온 IR 산포 및 DC-bias 변화율에 큰 영향을 주는 것을 확인할 수 있다.
시료 1*, 2* 및 14를 비교하면 Si/Ni의 비율이 1.0(100%) 미만일 때 BDV 산포 및 고온 IR 산포가 저하되는 것을 확인할 수 있으며, 시료 5 및 18*를 비교하면 Si/Ni의 비율이 6.0(600%) 초과일 때 BDV 산포 및 고온 IR 산포가 저하되고, DC-bias 변화율이 40% 이상으로 나타나는 것을 확인할 수 있다. 즉, 그레인 바운더리에서의 Si/Ni의 비율이 1.0(100%) 내지 6.0(600%)의 범위를 만족하는 경우 BDV 산포, 고온 IR 산포 및 DC-bias 변화율이 모두 우수한 결과가 나타남을 확인할 수 있다. 이를 통해 유전체층에 포함되는 그레인 바운더리에서의 Si/Ni의 비율이 적층 세라믹 커패시터의 전기적 성질에 큰 영향을 주며, 상기 범위를 만족하는 경우 절연 저항 및 절연 파괴 전압을 향상시켜 적층 세라믹 커패시터의 신뢰성을 개선하는 효과가 있음을 확인할 수 있다.
또한, 시료 2* 및 13을 비교하면, Ni/Ti의 비율이 0.1(10%) 초과일 때 BDV 산포 및 고온 IR 산포가 저하되고, DC-bias 변화율이 40% 이상으로 나타나는 것을 확인할 수 있다. 즉, 그레인 바운더리에서의 Ni/Ti의 비율이 0.1(10%) 이하일 때, BDV 산포, 고온 IR 산포 및 DC-bias 변화율이 모두 우수한 결과가 나타남을 확인할 수 있다. 따라서, 유전체층에 포함되는 그레인 바운더리에서의 Ni/Ti의 비율이 적층 세라믹 커패시터의 전기적 성질에 큰 영향을 주며, 상기 범위를 만족하는 경우 절연 저항 및 절연 파괴 전압을 향상시켜 적층 세라믹 커패시터의 신뢰성을 개선하는 효과가 있음을 확인할 수 있다.
도 4 및 도 5는 본 발명의 실시예에 따른 TEM (Transmission Electron Microscope) 분석 사진이다.
도 6 및 도 7은 본 발명의 비교예에 따른 TEM (Transmission Electron Microscope) 분석 사진이다.
도 4 및 도 5를 참조하면, 본 발명의 실시예에 따른 유전체 그레인에서 그레인 바운더리는 균일하고 명확하게 확인되며, 그 두께도 두꺼운 것을 알 수 있다.
반면, 도 6 및 도 7을 참조하면, 본 발명의 비교예에 따른 유전체 그레인에서 그레인 바운더리가 명확하지 않거나, 얇게 형성되어 있어, 절연 저항이 낮음을 알 수 있다.
본 발명의 실시예에 의할 경우 그레인 바운더리는 비교적 명확하게 구별되며 그 두께도 두껍기 때문에, 절연 저항이 강화되어 신뢰성이 우수함을 알 수 있다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
11: 유전체 그레인
110: 세라믹 바디
111: 유전체층
121, 122: 제 1 및 제 2 내부 전극
131, 132: 제 1 및 제 2 외부 전극

Claims (10)

  1. 유전체층 및 내부 전극을 가지는 세라믹 바디를 포함하고,
    상기 유전체층은 유전체 그레인을 포함하고, 상기 유전체 그레인 중 적어도 2개 이상의 유전체 그레인 사이에는 그레인 바운더리가 존재하며,
    상기 그레인 바운더리에서의 Si/Ni 비율이 1 내지 6을 만족하는 적층 세라믹 커패시터.
  2. 제 1항에 있어서,
    상기 Ni는 Si와 함께 비정질 상태로 포함되는 적층 세라믹 커패시터.
  3. 제 1항에 있어서,
    상기 유전체 그레인의 크기는 0.1 내지 0.3 um 인 적층 세라믹 커패시터.
  4. 제 1항에 있어서,
    상기 그레인 바운더리의 두께는 0.7 내지 1.5 nm 인 적층 세라믹 커패시터.
  5. 제 1항에 있어서,
    상기 그레인 바운더리에서의 Ni/Ti 비율이 0.1 이하인 적층 세라믹 커패시터.
  6. 제 1항에 있어서,
    상기 유전체 그레인은 코어(core)-쉘(shell) 구조를 가지는 적층 세라믹 커패시터.
  7. 제 1 항에 있어서, 상기 유전체층의 두께는 1 um 이하인 적층 세라믹 커패시터.
  8. 제 1항에 있어서,
    상기 내부 전극은 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제 1 내부 전극 및 제 2 내부 전극을 포함하는 적층 세라믹 커패시터.
  9. 제 8항에 있어서,
    상기 세라믹 바디의 외측에 배치되되, 상기 제 1 내부 전극과 전기적으로 연결되는 제 1 외부 전극 및 상기 제 2 내부 전극과 전기적으로 연결되는 제 2 외부 전극을 포함하는 적층 세라믹 커패시터.
  10. 제 1항에 있어서,
    상기 세라믹 바디는 용량이 형성되는 액티브부와 상기 액티브부의 상부 및 하부에 형성된 커버부를 포함하는 적층 세라믹 커패시터.
KR1020190078903A 2019-02-13 2019-07-01 적층 세라믹 커패시터 Active KR102351180B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US16/721,607 US11201012B2 (en) 2019-02-13 2019-12-19 Multi-layered ceramic capacitor
JP2019230251A JP7184446B2 (ja) 2019-02-13 2019-12-20 積層セラミックキャパシタ
CN202210306320.4A CN114582628A (zh) 2019-02-13 2020-02-07 多层陶瓷电容器
CN202010082253.3A CN111564310B (zh) 2019-02-13 2020-02-07 多层陶瓷电容器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20190016771 2019-02-13
KR1020190016771 2019-02-13

Publications (2)

Publication Number Publication Date
KR20200099059A true KR20200099059A (ko) 2020-08-21
KR102351180B1 KR102351180B1 (ko) 2022-01-17

Family

ID=72235869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190078903A Active KR102351180B1 (ko) 2019-02-13 2019-07-01 적층 세라믹 커패시터

Country Status (4)

Country Link
US (1) US11201012B2 (ko)
JP (1) JP7184446B2 (ko)
KR (1) KR102351180B1 (ko)
CN (2) CN111564310B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12374492B2 (en) 2022-07-05 2025-07-29 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and method of manufacturing the same

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102351180B1 (ko) * 2019-02-13 2022-01-17 삼성전기주식회사 적층 세라믹 커패시터
US20200402720A1 (en) * 2019-06-20 2020-12-24 Intel Corporation Embedded thin film capacitor with nanocube film and process for forming such
KR102603410B1 (ko) 2019-06-28 2023-11-17 가부시키가이샤 무라타 세이사쿠쇼 적층형 전자부품 및 적층형 전자부품의 제조 방법
KR102433617B1 (ko) 2019-06-28 2022-08-18 가부시키가이샤 무라타 세이사쿠쇼 적층형 전자부품 및 적층형 전자부품의 제조 방법
KR102523255B1 (ko) * 2019-06-28 2023-04-19 가부시키가이샤 무라타 세이사쿠쇼 적층형 전자부품
KR102806645B1 (ko) * 2019-12-23 2025-05-13 교세라 가부시키가이샤 콘덴서
JP7363732B2 (ja) * 2020-09-30 2023-10-18 株式会社村田製作所 積層セラミックコンデンサ
US11694846B2 (en) * 2020-11-10 2023-07-04 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
KR102881785B1 (ko) * 2020-11-19 2025-11-04 삼성전기주식회사 적층형 전자 부품
US11699552B2 (en) * 2020-12-31 2023-07-11 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
KR102842070B1 (ko) * 2021-01-21 2025-08-04 삼성전기주식회사 세라믹 전자 부품
JP7649598B2 (ja) * 2021-06-25 2025-03-21 太陽誘電株式会社 誘電体、積層セラミックコンデンサ、誘電体の製造方法、および積層セラミックコンデンサの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0423738A2 (en) * 1989-10-18 1991-04-24 TDK Corporation Ceramic multilayer chip capacitor and method for making
JP2002201065A (ja) * 2000-10-24 2002-07-16 Murata Mfg Co Ltd 誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ
KR20060061245A (ko) * 2004-11-30 2006-06-07 티디케이가부시기가이샤 유전체 자기 조성물 및 전자 부품
JP2008109120A (ja) * 2006-09-27 2008-05-08 Kyocera Corp 積層セラミックコンデンサおよびその製法
JP2012129508A (ja) * 2010-11-22 2012-07-05 Tdk Corp 積層型セラミック電子部品

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0794542B1 (en) * 1996-03-08 2000-02-16 Murata Manufacturing Co., Ltd. Dielectric ceramic and monolithic ceramic electronic part using the same
EP1327616B9 (en) 2002-01-15 2011-04-13 TDK Corporation Dielectric ceramic composition and electronic device
JP4110978B2 (ja) 2003-01-24 2008-07-02 株式会社村田製作所 誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ
JP4111006B2 (ja) * 2003-03-03 2008-07-02 株式会社村田製作所 誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ
JP2005162557A (ja) 2003-12-04 2005-06-23 Tdk Corp 誘電体磁器組成物の製造方法、誘電体層含有電子部品の製造方法および誘電体層含有電子部品
US7365958B2 (en) * 2004-10-27 2008-04-29 Kyocera Corporation Dielectric ceramics, multilayer ceramic capacitor and method for manufacturing the same
US7528088B2 (en) 2005-04-01 2009-05-05 Tdk Corporation Electronic device
JP2006287045A (ja) * 2005-04-01 2006-10-19 Tdk Corp 電子部品
JP2006287046A (ja) 2005-04-01 2006-10-19 Tdk Corp 電子部品
CN101489953B (zh) 2006-07-20 2013-04-10 株式会社村田制作所 电介质陶瓷及其制造方法以及叠层陶瓷电容器
WO2008038722A1 (fr) * 2006-09-27 2008-04-03 Kyocera Corporation Condensateur multicouche en céramique et procédé de production correspondant
JP5151752B2 (ja) 2008-07-10 2013-02-27 Ｔｄｋ株式会社 誘電体磁器組成物
JP5152017B2 (ja) * 2009-01-30 2013-02-27 株式会社村田製作所 誘電体セラミックおよび積層セラミックコンデンサ
US8263515B2 (en) * 2009-08-29 2012-09-11 Fatih Dogan Nanostructured dielectric materials for high energy density multi layer ceramic capacitors
KR101812502B1 (ko) * 2013-09-20 2017-12-27 가부시키가이샤 무라타 세이사쿠쇼 세라믹 그린시트, 적층 세라믹 콘덴서의 제조방법 및 적층 세라믹 콘덴서
JP5848802B2 (ja) 2014-07-01 2016-01-27 株式会社Ｓｃｒｅｅｎホールディングス 光学デバイス、光学デバイスの製造方法および露光装置
JP6781544B2 (ja) * 2015-12-28 2020-11-04 Tdk株式会社 セラミック電子部品
EP3351521B1 (en) 2017-01-19 2021-10-06 Samsung Electronics Co., Ltd. Dielectric composites, and multi-layered capacitors and electronic devices comprising thereof
KR102325821B1 (ko) 2017-03-31 2021-11-11 삼성전자주식회사 2차원 페로브스카이트 소재, 이를 포함하는 유전체 및 적층형 커패시터
KR102004808B1 (ko) * 2017-11-06 2019-10-01 삼성전기주식회사 유전체 조성물 및 적층형 전자 부품
KR102163417B1 (ko) * 2018-08-09 2020-10-08 삼성전기주식회사 적층 세라믹 커패시터
KR102351180B1 (ko) * 2019-02-13 2022-01-17 삼성전기주식회사 적층 세라믹 커패시터

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0423738A2 (en) * 1989-10-18 1991-04-24 TDK Corporation Ceramic multilayer chip capacitor and method for making
JP2002201065A (ja) * 2000-10-24 2002-07-16 Murata Mfg Co Ltd 誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ
KR20060061245A (ko) * 2004-11-30 2006-06-07 티디케이가부시기가이샤 유전체 자기 조성물 및 전자 부품
JP2008109120A (ja) * 2006-09-27 2008-05-08 Kyocera Corp 積層セラミックコンデンサおよびその製法
JP2012129508A (ja) * 2010-11-22 2012-07-05 Tdk Corp 積層型セラミック電子部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12374492B2 (en) 2022-07-05 2025-07-29 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and method of manufacturing the same

Also Published As

Publication number Publication date
CN111564310B (zh) 2022-04-12
US20200258684A1 (en) 2020-08-13
JP7184446B2 (ja) 2022-12-06
CN114582628A (zh) 2022-06-03
JP2020136663A (ja) 2020-08-31
CN111564310A (zh) 2020-08-21
US11201012B2 (en) 2021-12-14
KR102351180B1 (ko) 2022-01-17

Similar Documents

Publication Publication Date Title
KR102351180B1 (ko) 적층 세라믹 커패시터
KR100440347B1 (ko) 유전체 세라믹 및 전자부품
KR102222944B1 (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR100841506B1 (ko) 유전체 자기조성물 및 그 제조방법
KR102292797B1 (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
JP5316642B2 (ja) 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ
KR102163417B1 (ko) 적층 세라믹 커패시터
JP7441120B2 (ja) 積層セラミックコンデンサおよび誘電体材料
US11842852B2 (en) Multilayer ceramic capacitor
KR102867015B1 (ko) 적층 세라믹 커패시터
KR102748944B1 (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
JPH11273985A (ja) 誘電体セラミックおよびその製造方法、ならびに、積層セラミック電子部品およびその製造方法
CN112992538B (zh) 电介质组合物及电子部件
KR102724899B1 (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR102827667B1 (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR102724898B1 (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
US20230207194A1 (en) Multilayer ceramic electronic component
JP2025098965A (ja) 積層型電子部品
Ikeda et al. INFLUENCE OF Ca CONCENTRATION IN(Ba, Ca) TiO 3 BASED CERAMICS ON THE RELIABILITY OF MLCCs WITH Ni ELECTRODES

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

X091 Application refused [patent]
AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PX0901 Re-examination

St.27 status event code: A-2-3-E10-E12-rex-PX0901

PX0701 Decision of registration after re-examination

St.27 status event code: A-3-4-F10-F13-rex-PX0701

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 5