KR890010941A - 칩(chip)형 저항소자 및 그 제조방법 - Google Patents

칩(chip)형 저항소자 및 그 제조방법 Download PDF

Info

Publication number
KR890010941A
KR890010941A KR870013983A KR870013983A KR890010941A KR 890010941 A KR890010941 A KR 890010941A KR 870013983 A KR870013983 A KR 870013983A KR 870013983 A KR870013983 A KR 870013983A KR 890010941 A KR890010941 A KR 890010941A
Authority
KR
South Korea
Prior art keywords
electrode
paste
coating
resistor
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR870013983A
Other languages
English (en)
Inventor
김지호
Original Assignee
서주인
삼성전기 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서주인, 삼성전기 주식회사 filed Critical 서주인
Priority to KR870013983A priority Critical patent/KR890010941A/ko
Publication of KR890010941A publication Critical patent/KR890010941A/ko
Withdrawn legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

내용 없음

Description

칩(chip)형 저항소자 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2도는 본 발명에 따른 칩저항소자의 단면도.
제 3도는 본 발명에 따른 칩저항소자의 제조공정을 개략적으로 도시한 블럭다이어그램이다.

Claims (2)

  1. 칩형저항소자에 있어서, 기저판으로서의 알루미나기판(1)상에 산화루테늄(RuO2)과 같은 저항페이스트의 도료로 박형저항체(2)를 다층으로 적층시키고, 이들 박형저항체(2)들 사이에는 글라스(glass)재질의 절연페이스트와 함께 도포된 전극(3,4)에 의해 병렬연결시켜서 전체 저항값이 감소시켜지게 됨으로서 고전력용으로 사용할 수 있도록 된 칩형저항소자.
  2. 알루미나기판(1)을 사용한 칩저항소자의 제조방법에 있어서, 알루미나기판(1)상에 납(Pd) 및 은(Ag)의 합금으로 된 전극페이스트를 도포해서 전극(3,4)을 형성시켜주는 전극형성공정(A)과 저항페이스트인 산화루테늄을 상기 전극(3,4)에 겹쳐지도록 도포해서 박형저항체(2)를 형성시켜주는 저항체도포공정(B), 절연층을 형성시켜주기 위해 전극페이스트와 저항페이스트가 도료된 부위에다 글라스(glass)재질의 절연페이스트를 도포한 다음 상기 전극(3,4) 및 저항체(2) 도료과정을 반복하면서 최종상단부에 혼합물을 적층해주는 적층 및 도포공정(C), 이와같이 형성된 저항소체를 외부온도 70℃를 유지하면서 3000pis로 압축시키면서 일정크기로 절단해주는 압축 및 절단공정(D), 일정크기로 절단된 저항소체를 소결해주기 위해 350℃에서 바인더를 경화시켜주고나서 이를 850℃에서 15분간 소성시켜주는 소결 및 소성공정(E) 및, 소성된 저항소체에 외부전극(5)을 형성시켜주기위해 납 및 은의 합금인 전극도료를 소체양단에 도포해서 고착시켜주는 전극부착공정(F)으로 이루어진 것을 특징으로 하는 칩형저항소자의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR870013983A 1987-12-08 1987-12-08 칩(chip)형 저항소자 및 그 제조방법 Withdrawn KR890010941A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR870013983A KR890010941A (ko) 1987-12-08 1987-12-08 칩(chip)형 저항소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR870013983A KR890010941A (ko) 1987-12-08 1987-12-08 칩(chip)형 저항소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR890010941A true KR890010941A (ko) 1989-08-11

Family

ID=68459832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR870013983A Withdrawn KR890010941A (ko) 1987-12-08 1987-12-08 칩(chip)형 저항소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR890010941A (ko)

Similar Documents

Publication Publication Date Title
US3379943A (en) Multilayered electrical capacitor
JP4744609B2 (ja) セラミック部品要素、セラミック部品及びその製造方法
EP0429633A1 (en) THERMISTOR AND PROCESS FOR ITS MANUFACTURE.
KR850002682A (ko) 세라믹 다층기판 및 그 제조방법
US4953273A (en) Process for applying conductive terminations to ceramic components
JPH02135702A (ja) 積層型バリスタ
JP3284873B2 (ja) チップ型サーミスタの製造方法
JP2000200731A (ja) 積層セラミック電子部品及びその製造方法
KR100807217B1 (ko) 세라믹 부품 및 그 제조방법
JPH11340090A (ja) 粒界絶縁型積層セラミックコンデンサの製造方法
KR880013192A (ko) 칩(chip)형 저항소자및 그 제조방법
JP2641530B2 (ja) チップ状電子部品の製造方法
JP2676620B2 (ja) 積層セラミックコンデンサとその製造方法
US3191108A (en) Electrical capacitor and method of making the same
JPS5827302A (ja) 抵抗を含むチツプ形素子
JPH08130149A (ja) 積層セラミック電子部品
JP2000091106A (ja) 積層型半導体セラミック電子部品及びその製造方法
JPS63281402A (ja) サ−ミスタ
JPS57110955A (en) Manufacturing of substrate for heater built-in type gas sensor elememt
JPH0729769A (ja) セラミック電子部品
JP2616205B2 (ja) 積層セラミックコンデンサおよびその製造方法
JPH03246915A (ja) 積層セラミックコンデンサ
JPS63921B2 (ko)
JPH10208970A (ja) 積層セラミックコンデンサ
JPH04329209A (ja) 導電性ペースト

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19871208

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid