KR900000048B1 - Lsi 메모리회로 - Google Patents

Lsi 메모리회로

Info

Publication number
KR900000048B1
KR900000048B1 KR1019850001422A KR850001422A KR900000048B1 KR 900000048 B1 KR900000048 B1 KR 900000048B1 KR 1019850001422 A KR1019850001422 A KR 1019850001422A KR 850001422 A KR850001422 A KR 850001422A KR 900000048 B1 KR900000048 B1 KR 900000048B1
Authority
KR
South Korea
Prior art keywords
memory
output
address
row address
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR1019850001422A
Other languages
English (en)
Other versions
KR850007154A (ko
Inventor
가즈유끼 사또
Original Assignee
가부시끼가이샤 도오시바
사바 쇼오이찌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도오시바, 사바 쇼오이찌 filed Critical 가부시끼가이샤 도오시바
Publication of KR850007154A publication Critical patent/KR850007154A/ko
Application granted granted Critical
Publication of KR900000048B1 publication Critical patent/KR900000048B1/ko
Expired legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

내용 없음.

Description

LSI 메모리회로
제1a,b도는 종래의 LSI메모리의 입출력선을 나타내는 구성도.
제2도는 본 발명에 따른 LSI메모리의 실시예에 대한 입출력선을 나타내는 구성도.
제3도는 제2도에 도시한 LSI 메모리의 내부구조를 상세하게 나타낸 구성도.
제4a,e도는 제3도에 도시한 실시예의 동작을 설명하기 위한 타이밍챠프이다.
* 도면의 주요부분에 대한 부호의 설명
1 : SRAM 2 : 어드레스선
3 : 데이터출력선 4 : LSI 메모리
5 ; 어드레스입력선 6 : 데이터출력선
7 : 어드레스선택회로 8 : 어드레스입력선
21 : LSI 메모리 22 : 어드레스입력선
23 : 클럭신호선 24 : 칩이네이블신호선
25 ; 데이터출력선 26 : 출력버퍼허가신호선
211 : 어드레스카운터 212 : 헹어드레스디코더
213 : 엔드케이트 214 : 출력버퍼
215 : 열어드레스디코더 216 : 메모리매트릭스
Figure kpo00002
: 출력허가신호
Figure kpo00003
: 칩이네이블신호
본 발명은 어드레스입력선의 수가 감소된 LSI 메모리에 관한 것이다.
LSI기술의 발전과 더불어 LSI의 메모리용량도 비약적으로 증대하고 있다. 이에 따라 메모리의 어드레스를 지정하는 어드레스선의 수가 증가됨으로써 메모리소자를 수납하는 패키지의 크기도 자연 커지고 있다. 이러한 예로써 static램 및 static롬을 들 수 있다.
제1도는 상기한 종류에 대한 종래의 LSI 메모리를 나타낸 것이다. 예를 들어, 512K비트SRAM(1)의 경우에 16개의 어드레스선(2) 및 8비트의 데이터출력선(3)이 접속된다.
한편 메모리칩의 수량을 많이 사용하게 되므로 어드레스수를 시분할로 입력함으로써 패키지의 크기를 제한하는 방법이 고려되고 있다. 이렇나 예를 다이나믹 램에서 찾아볼 수 있다.
제1b도는 위와 같은 종류의 LSI 메모리를 나타낸 것인데, 일례로서 64K비트의 다이나믹 램(4)에는 16개의 어드레스 입력선(5)과 16비트폭의 데이터출력선(6), 16out of 8선택회로(7) (16개의 입력선, 8개의 출력선) 및 8개의 어드레스 입력선(8)이 접속된다. 그러나 상기한 경우에도 외부에 어드레스선택회로(7)를 설치하여야만 되며, 메모리 용량이 적은 것에 대해서는 기대하는 것 만큼의 효과를 얻을 수 없어서 하드웨어의 증대 및 억세스시간의 저하를 초래하는 결점이 있다.
본 발명은 문자발생용 메모리나 패턴메모리와 같이 비교적 용량이 큰 블록단위로 기록/독출이 이루어지는 메모리소자에 있어서, 어드레스선이 증가하더라도 메모리소자의 수납패키지가 작아도 되는 LSI 메모리회로를 제공함에 목적이 있다.
본 발명에 대한 예로써 32바이트단위의 블록독출이 이루어지는 LSI 메모리에 있어서, 본래 필요한 어드레스선의 수는 16개이지만 내부에 5비트 카운터를 구비하므로써 11개의 어드레스선과 1개의 카운터클릭용 어드레스선 즉 도합 12개의 어드레스선으로 실현할 수 있으므로, 4개의 어드레스선이 줄어들게 되므로 그만큼 패키지의 크기를 작게 할 수 있다. 상기한 목적을 달성하기 위해 본 발명은 다음과 같은 요소로 구성된다.
(1)매트릭스형태로 구성된 열어드레스와 행어드레서에 의해 지정되는 위치의 내용을 출력하는 메모리 매트릭스.
(2)열어드레스를 상기 메모리 매트릭스로 공급하는 열(row)어드레스디코더.
(3)상기 메모리 매트릭스로부터 상기 열어드레스에 대응하는 메모리출력데이터가 입력되며, 카운터로부터 공급되는 행어드레스에 응답하여 그에 대응하는 메모리 데이터가 출력되는 행(column)어드레스디코더.
(4)외부에서 공급되는 클릭신호에 응답하여 카운트를 행하고, 상기 카운터 출력값을 행어드레스로서 상기 행어드레스디코더에 공급하는 카운터.
(5)상기 행어드레스디코더의 출력이 입력되며, 외부로부터 공급되는 출력허가신호에 의해 상기 행어드레스디코더로부터 공급된 메모리 데이터를 출력하는 출력버퍼.
이하 도면에 의거 본 발명에 대해 상세히 설명하면 다음과 같다.
제1a,b도는 LSI 메모리의 입출력선을 나타내는 종래의 회로도이고, 제2도는 본 발명에 따른 LSI 메모리의 입출력선을 나타내는 일실시예이며, 제3도는 제2도에 있어서, LSI 메모리의 내부구조를 상세히 표시하는 블록도이다. 그리고 제4a-e도는 제3도에 도시된 실시예의 동작을 설명하기 위한 타이밍 차트이다.
제2도에 있는 LSI 메모리(21)는 64K워드X8비트(합계 524,288)의 용량을 갖는 것이다.
상기 LSI 메모리(21)에 2K워드까지 지정할 수 있는 11비트의 어드레스입력선(A0∼A10)(22) 및 후술하는 내부 카운터에 클릭신호를 공급하는 클럭신호선(CLK)(23), 상기 내부 카운터의 카운터크리어와 출력버퍼허가를 위한 칩이네이블신호(
Figure kpo00004
)를 전송하는 칩이네이블 신호선(24), 8비트 데이터(D1∼D7)출력선(25)및 출력버퍼허가신호선(26)이 접속되어 있다.
제3도는 제2도에 도시된 LSI 메모리(21)의 내부구조를 나타내는 블록도이다. 도면중 제2도에 도시된 신호선과 같은 신호선에는 동일부호로 기재되어 있다. 5비트카운터(211)는 클럭신호선(23)을 매개하여 외부로부터 입력되는 클럭에 대응하여 카운터를 행하며, 칩이네이블신호선(24)을 통해 입력되는 칩이네이블신호에 의해 크리어된다.
상기 5비트 카운터(211)의 출력은 행어드레스디코더(212)로 공급된다. 또, 상기 칩이네이블신호(
Figure kpo00005
)는 부입력 앤드게이트(213)의 한쪽 입력단자로 공급되며, 다른쪽의 입력단자에는 외부로 부터 공급되는 출력허가신호()가 공급된다. 상기 앤드게이트(213)의 출력신호는 이네이블신호로서 출력버퍼(214)에 공급된다.
어드레스입력선(22)을 통하여 전송되는 어드레스정보는 열어드레스디코더(215)에 의해 디코딩되어 메모리 매트릭스셀(216)로 공급된다. 메모리매트릭스(216)는 열어드레스디코더(215)로부터의 열정보를 기초로 하여 대응하는 열상의 메모리데이터(상기 실시예에서는 8비트X32워드구성)를 행어드레스디코더(212)로 공급한다.
카운터(211)가 5비트의 행정보를 행어드레스디코더(212)에 공급함에 따라 행어드레스디코더(212)는 행정보에 대응하는 메모리레이터(8비트)를 출력버퍼(214)를 통해 외부로 공급한다.
이하 본 발명에 따른 실시예의 동작을 제4a~e도에 의거 설명하면 다음과 같다.
먼저, 외부로부터 어드레스입력선(22)을 통하여 (a)와 같은 어드레스(A0∼A10)가 주어진다. 다음에 (b)와 (c)에 도시된 칩이네이블신호(
Figure kpo00007
)와 출력허가신호(
Figure kpo00008
)가 ON으로 되고, 그 후 (d)에 도시된 클릭신호가 카운터(211)로 공급된다. 카운터(211)에는 칩이네이블신호 선(24)을 통하여 칩이네이블신호(
Figure kpo00009
)가 공급되어서 초기값으로 주어진 5비트 출력＂00000＂을 행어드레스디코더(212)로 출력한다. 그 결과 메모리매트릭스(216)는 입력된 열어드레스와 대응하는 메모리내용을 행어드레스디코더(212)로 공급한다. 행어드레스디코더(212)에서는 카운터(211)로부터 행어드레스신호를 받아서 그에 대응되는 데이터(상기 실시예에서는 (e)에 도시된 DATA0)가 독출된다.
다음에, 클럭신호선(23)을 통해 입력되는 클럭신호에 의해 카운터(211)는 1이 증가된다.
이에 따라 전술한 바와 같은 형태로 제4e도에 도시된 DATA1이 출력버퍼(214)를 통하여 외부로 공급된다.
이와 같이하여 클릭신호가 공급될때마다 카운터(211)의 내용이 ＂1111＂로 되었을때 어드레스(A0∼A10)및 5비트카운터의 출력인 ＂1111＂의 조합에 의해 DATA31이 독출된다.
이와 같이 32바이트단위로 블록독출을 할때에는 내부에 5비트 카운터를 구비하고 외부에서 클럭신호만 입력시키면 된다. 또한 블록의 크기가 커지면 그에 따라 카운터비트의 길이도 길게하면 된다.
상기한 바와 같이 종래에는 16개의 어드레스선을 필요로 하였지만 본 발명에서는 어드레스선 11개와 카운터용 클럭신호선 1개인 도합 12개로 실현할 수 있기 때문에 4개의 어드레스선을 감소시킬 수 있을 뿐만 아니라 패키지를 작게 하는 것도 가능하다. 또한 어드레스를 시분할로 입력시킬 필요가 없어지므로 외부에 선택회로를 접속시킬 필요가 없으며, 따라서 독출하는 시간도 늦어지지 않는 효과가 있다.

Claims (1)

  1. 블록단위로 독출/기록을 실행하는 메모리소자가 구비된 LSI메모리회로에 있어서, 매트릭스형태로 구성되어 열어드레스와 행어드레스에 의해 지정되는 위치의 내용이 출력되어지는 메모리매트릭스(216); 열어드레스를 상기 메모리매트릭스로 공급하는 열(row)어드레스디코더(215); 상기 열어드레스에 대응하는 메모리매트릭스의 메모리출력데이터가 입력되어지고, 카운터(211)로 부터 공급되는 행(column)어드레스에 응답하여 그에 대응하는 메모리데이터가 출력되어지게 된 행어드레스디코더(212); 외부에서 공급되는 클럭신호에 따라 카운트함으로써, 상기 카운트출력값을 행어드레스로서 상기 행어드레스디코더에 공급하는 카운터(211); 상기 행어드레스디코더의 출력이 입력되며, 외부로부터 공급되어진 출력허가신호(OE)에 따라 상기 행어드레스디코더로부터 공급되는 메모리데이터를 출력하도록 된 출력버퍼(214)가 상호 유기적으로 연결되어 있음을 특징으로 하는 LSI메모리회로.
KR1019850001422A 1984-03-13 1985-03-06 Lsi 메모리회로 Expired KR900000048B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP59047903A JPS60193193A (ja) 1984-03-13 1984-03-13 メモリｌｓｉ
JP59-47903 1984-03-13

Publications (2)

Publication Number Publication Date
KR850007154A KR850007154A (ko) 1985-10-30
KR900000048B1 true KR900000048B1 (ko) 1990-01-18

Family

ID=12788348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850001422A Expired KR900000048B1 (ko) 1984-03-13 1985-03-06 Lsi 메모리회로

Country Status (3)

Country Link
US (1) US4679173A (ko)
JP (1) JPS60193193A (ko)
KR (1) KR900000048B1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0644393B2 (ja) * 1986-04-08 1994-06-08 日本電気株式会社 半導体メモリ
JPS62260242A (ja) * 1986-05-07 1987-11-12 Matsushita Electric Ind Co Ltd 連続デ−タ用大容量メモリ装置
JPS6356732A (ja) * 1986-08-27 1988-03-11 Nec Corp マイクロコンピユ−タシステム
JPH01192082A (ja) * 1988-01-27 1989-08-02 Nec Corp メモリ集積回路
JP2598081B2 (ja) * 1988-05-16 1997-04-09 株式会社東芝 半導体メモリ
JPH0290343A (ja) * 1988-09-28 1990-03-29 Matsushita Electric Ind Co Ltd メモリ装置，半導体メモリ及びそれを用いたｐｃｍレコーダ
JPH0324652A (ja) * 1989-06-21 1991-02-01 Matsushita Graphic Commun Syst Inc メモリアドレッシング制御方法
US6810449B1 (en) 1995-10-19 2004-10-26 Rambus, Inc. Protocol for communication with dynamic memory
US6470405B2 (en) * 1995-10-19 2002-10-22 Rambus Inc. Protocol for communication with dynamic memory
US6021478A (en) * 1997-06-30 2000-02-01 Ford Motor Company Method for operating a microprocessor and a burst memory using a chip enable and an output enable signal
TW200717527A (en) * 2005-08-10 2007-05-01 Seiko Epson Corp Semiconductor memory device
US11948629B2 (en) 2005-09-30 2024-04-02 Mosaid Technologies Incorporated Non-volatile memory device with concurrent bank operations
US7652922B2 (en) 2005-09-30 2010-01-26 Mosaid Technologies Incorporated Multiple independent serial link memory
KR101260632B1 (ko) * 2005-09-30 2013-05-03 모사이드 테크놀로지스 인코퍼레이티드 출력 제어 메모리
US7688652B2 (en) * 2007-07-18 2010-03-30 Mosaid Technologies Incorporated Storage of data in memory via packet strobing
US8825939B2 (en) * 2007-12-12 2014-09-02 Conversant Intellectual Property Management Inc. Semiconductor memory device suitable for interconnection in a ring topology
US8825967B2 (en) 2011-12-08 2014-09-02 Conversant Intellectual Property Management Inc. Independent write and read control in serially-connected devices
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11200942B2 (en) * 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US12597459B2 (en) 2021-12-29 2026-04-07 Micron Technology, Inc. Apparatuses and methods for row hammer counter mat
US12165687B2 (en) 2021-12-29 2024-12-10 Micron Technology, Inc. Apparatuses and methods for row hammer counter mat
US12592271B2 (en) 2022-12-22 2026-03-31 Micron Technology, Inc. Apparatuses and methods for increased reliability row hammer counts

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3771145B1 (en) * 1971-02-01 1994-11-01 Wiener Patricia P. Integrated circuit read-only memory
NL7309642A (nl) * 1973-07-11 1975-01-14 Philips Nv Geintegreerd geheugen.
US4412313A (en) * 1981-01-19 1983-10-25 Bell Telephone Laboratories, Incorporated Random access memory system having high-speed serial data paths

Also Published As

Publication number Publication date
US4679173A (en) 1987-07-07
KR850007154A (ko) 1985-10-30
JPS60193193A (ja) 1985-10-01

Similar Documents

Publication Publication Date Title
KR900000048B1 (ko) Lsi 메모리회로
KR940008133B1 (ko) 반도체 메모리 회로
US4443864A (en) Memory system for microprocessor with multiplexed address/data bus
US4044339A (en) Block oriented random access memory
US5079693A (en) Bidirectional FIFO buffer having reread and rewrite means
US4412313A (en) Random access memory system having high-speed serial data paths
US4321695A (en) High speed serial access semiconductor memory with fault tolerant feature
US4306298A (en) Memory system for microprocessor with multiplexed address/data bus
US6078527A (en) Pipelined dual port integrated circuit memory
EP0189576B1 (en) Multiple pixel mapped video memory system
US5239509A (en) Semiconductor memory device
US5450366A (en) IC memory card
US5841957A (en) Programmable I/O remapper for partially defective memory devices
US5949787A (en) Multi-function FIFO counter status register
GB1565371A (en) Memory device
KR950012026B1 (ko) 2중 포트 기억장치
US20060155940A1 (en) Multi-queue FIFO memory systems that utilize read chip select and device identification codes to control one-at-a-time bus access between selected FIFO memory chips
US4809229A (en) Data processing integrated circuit with improved decoder arrangement
EP0268288A2 (en) Semiconductor memory device
US6034881A (en) Transistor stack read only memory
KR900003527Y1 (ko) 데이타 송수신 집적회로용 디엠에이회로
KR100211146B1 (ko) 레지스터 억세스 방법
KR100197571B1 (ko) 프로그램 가능한 입출력핀을 구비한 반도체 메모리장치
KR890005449Y1 (ko) Hram을 이용한 멀티레벨 독출회로
JP2003015950A (ja) バス幅変換回路

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 19970114

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 19980119

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 19980119

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000