KR900007355Y1 - 펌웨어에 의한 가변클럭 발생장치 - Google Patents

펌웨어에 의한 가변클럭 발생장치 Download PDF

Info

Publication number
KR900007355Y1
KR900007355Y1 KR2019870016499U KR870016499U KR900007355Y1 KR 900007355 Y1 KR900007355 Y1 KR 900007355Y1 KR 2019870016499 U KR2019870016499 U KR 2019870016499U KR 870016499 U KR870016499 U KR 870016499U KR 900007355 Y1 KR900007355 Y1 KR 900007355Y1
Authority
KR
South Korea
Prior art keywords
output
signal
terminal
register
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR2019870016499U
Other languages
English (en)
Other versions
KR890007438U (ko
Inventor
김영태
Original Assignee
주식회사 금성사
최근선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 최근선 filed Critical 주식회사 금성사
Priority to KR2019870016499U priority Critical patent/KR900007355Y1/ko
Publication of KR890007438U publication Critical patent/KR890007438U/ko
Application granted granted Critical
Publication of KR900007355Y1 publication Critical patent/KR900007355Y1/ko
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Pulse Circuits (AREA)

Abstract

내용 없음.

Description

펌웨어에 의한 가변클럭 발생장치
제1도는 본 고안의 가변클럭 발생장치 회로도.
제2도는 제1도의 각부 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 레지스터 4 : 플립플롭
3, 6, 9, 12, 14 : 지연라인칩 5, 8, 11, 13 : 낸드게이트
7, 10 : 멀티플렉서 15 : 스위치부
본 고안은 컴퓨터 시스템에 사용되는 가변클럭 발생장치에 관한 것으로, 특히 여러 클럭신호를 요하는 컴퓨터 시스템에 적당하도록 집적회로 및 펌웨어(Firm ware)를 이용한 가변클럭 발생장치에 관한 것이다.
일반적으로 컴퓨터 시스템의 하드웨어에 있어서는 그 하드웨어를 움직이는 프로그램인 펌웨어의 명령어 특성에 따라 클럭사이클이 변화되므로 그에따라 새로운 클럭신호를 발생시켜 주어야 한다. 그런데, 종래의 클럭발생장치는 클럭사이클이 변화됨에 따라 클럭신호를 발생시키는데 한계가 뒤따를 뿐아니라, 수정발진기등의 사용에 따라 구조가 복잡하고 제품의 신뢰성이 저하되는 결점이 있었다.
본 고안은 이러한 종래의 결점을 해결하기 위하여, 펌웨어의 명령어 특성에 따를 클럭사이클의 가변을 보다 간단한 논리회로에 의하여 수행할 수 있게하고, 동시에 여러 클럭사이클을 원하는대로 이용할 수 있게 안출한 것으로, 이를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제1도는 본 고안의 가변클럭 발생장치 회로도로서, 이에 도시한 바와같이, 레지스터(1)의 출력단자(), (Q2)를 플립플롭(2)의 세트 및 리세트단자(), ()에 접속하여 그의 출력단자()를 지연라인칩(3)을 통해 플립플롭(4)의 세트단자()에 접속함과 아울러 상기 레지스터(1)의 출력단자()를 플립플롭(4)의 리세트단자()에 접속하고 그 레지스터(1)의 플립플롭(), (), ()를 그의 입력단자(I2), (I3), (I1)에 접속하며, 상기 레지스터(1)의 출력단자()를 낸드게이트(5)의 일측입력단자 및 지연라인칩(6)의 입력단자(I)에 접속하여 그 지연라인칩(6)의 출력단자(DO1∼DO4)를 멀티플랙서(7)의 입력단자(X0∼X3)에 접속하고, 이 멀티플랙서(7)의 출력단자(Y)는 상기 낸드게이트(5)의 타측입력단자에 접속한다.
한편, 상기 레지스터(1)의 출력단자(Q3)를 낸드게이트(8)의 일측입력단자 및 지연라인칩(9)의 입력단자(I)에 접속하여 그 지연라인칩(9)의 출력단자(DO1), (DO4)를 멀티플렉서(10)의 입력단자(X0), (X1∼X3)에 접속하고, 이 멀티플렉서(10)의 출력단자(Y)를 상기 낸드게이트(8)의 타측입력단자에 접속하며, 상기 레지스터(1)의 출력단자(Q1)를 낸드게이트(11)의 일측입력단자에 접속함과 아울러 지연라인칩(12)을 통하여 그 낸드게이트(11)의 타측입력단자에 접속한다.
한편, 상기 낸드게이트(5), (8), (11)의 출력단자를 낸드게이트(13)를 통하여 지연라인칩(14)의 입력단자(I)에 접속하고, 그 지연라인칩(14)의 출력단자(DO1∼DO10)를 스위치부(15)의 스위치(S1∼S10)를 통해 상기 레지스터(1)의 클럭단자(CK)에 접속하여 구성한 것으로, 상기에서 멀티플렉서(7), (10)는 그의 제어신호입력단자(C1), (C2)에 인가되는 제어신호(CNT0), (CNT1)의 상태에 따라 그의 입력단자(X0-X3)중 하나가 선택되어 그의 출력단자(Y)에 접속되게 되어있다.
이와같이 구성된 본 고안의 작용효과를 상세히 설명하면 다음과 같다.
제2도의 (a)에 도시한 바와같이 초기상태에서 저전위신호인 클리어신호()가 인가되면 레지스터(1)는 클리어 상태로되어 그의 출력단자(Q1), (Q2), (Q3)에는 제2도(b), (f), (d)에 도시한 바와같이 저전위 신호가 출력되고, 그의 출력단자(), (), ()에는 제2도의 (e), (c), (g)에 도시한 바와같이 고전위 신호가 출력되어 그 상태를 유지하게 된다. 한편, 이때 클리어신호()가 저전위 상태이므로 클리어신호(MCLR)는 고전위 상태로 되어 멀티플렉서(7)의 인에이블단자()에 인가되므로 그 멀티플렉서(7)는 동작되지 않게 되고, 이에따라 그의 출력단자(Y)에 출력되는 신호(DLY2)는 제2도의 (h)에 도시한 바와같이 저전위 상태를 유지하게 된다.
이와같이 레지스터(1)의 출력단자(Q1), (Q3)에서 출력되는 신호(CLT1), (CLT3) 및 멀티플렉서(7)의 출력단자(Y)에서 출력되는 신호(DLY2)는 저전위 상태로 되므로 낸드게이트(5), (8), (11)의 출력단자에는 제2도의 (j), (k), (l)에 도시한 바와같이 모두 고전위 신호가 출력되어 낸드게이트(13)에 인가되고, 이에따라 낸드게이트(13)의 출력신호(ENDT)는 제2도의 (m)에 도시한 바와같이 저전위 상태를 유지하게 되므로 지연라인칩(14)의 출력단자(DO1∼DO10)에는 모두 저전위 신호가 출력되고, 이에따라, 스위치부(15)의 스위치(S1∼S10)중 어느것이 온되었다 하더라도 그의 출력신호(NCLK)는 제2도의 (n)에 도시한 바와같이 저전위 상태를 유지하게 된다.
이와같은 상태에서 클리어신호()가 제2도의 (a)에 도시한 바와같이 고전위 상태로 될 때(to), 레지스터(1)는 클리어상태에서 해제되므로 그의 출력단자(Q3,,)에서 출력되어 그의 입력단자(I1∼I3)에 입력되는 신호를 출력할 준비상태로 된다. 또한 이때 클리어신호(MCLR)는 저전위 상태이므로 멀티플렉서(7)는 인에이블상태로 되어 그의 입력단자(X0∼X3)에 입력되는 신호중 하나를 그의 제어단자(C1, C2)에 인가되는 신호에 따라 그의 출력단자(Y)로 출력하게 된다. 즉, 이전상태에서 상기와같이 레지스터(1)의 출력단자()에서 출력된 고전위신호(CLT2)는 지연라인칩(6)에서 일정시간(일예로 15, 60, 120, 150nsec)지연되어 그의 출력단자(DO1∼DO4)로 출력되고, 이와같이 지연라인칩(6)에서 지연된 신호(PT21∼PT24)가 멀티플렉서(7)의 입력단자(X0∼X3)에 각기 인가되고 있고, 한편 이때 제어신호(CNT0), (CNT1)가 저전위 상태라면 그의 입력단자(XO)가 그의 출력단자(Y)에 접속되어 그 입력단자(XO)에 입력되는 신호가 그의 출력단자(Y)로 출력되고, 마찬가지로 제어신호(CNTO)가 고전위 상태이고, 제어신호(CNT1)가 저전위 상태에서는 그의 입력단자(X1)에 입력되는 신호가 그의 출력단자(Y)에 출력되므로 그의 출력신호(DLY2)는 제2도의 (h)에 도시한 바와같이 고전위 상태로 된다.
따라서, 이때 낸드게이트(5)의 출력신호()는 제2도의 (j)에 도시한 바와같이 저전위 상태로 되므로 낸드게이트(13)의 출력신호(ENDT)는 제2도의 (m)에 도시한 바와같이 고전위 상태로 되고, 이 고전위 신호는 지연라인칩(12)에서 일정시간(일예로, 5, 10, 15, 20, 25, 30, 35, 40, 45, 50nsec) 지연되어 그의 출력단자(DO1∼DO10)로 출력된다.
따라서, 스위치부(15)의 스위치(S1∼S10)선택에 따라 지연라인칩(14)의 출력단자(DO1∼DO10)에서 출력되는 지연신호중 하나가 선택되어 제2도의 (n)에 도시한 바와같이 출력된다.
이와같이 스위치부(15)에서 출력되는 신호(NCLK)가 고전위 상태로 될 때(t1) 레지스터(1)는 그의 입력단자(I1), (I2), (I3)에 입력되는 신호를 그의 출력단자(Q1), (Q2), (Q3)로 출력하게 된다.
즉, 이전상태에서 레지스터(1)의 출력단자(), ()에서 출력되어 그의 입력단자(I2), (I3)에 인가되고 있는 고전위 신호는 그의 출력단자(Q2), (Q3)로 출력되고, 또한 이전상태에서 레지스터(1)의 출력단자(Q3)에서 출력되어 그의 입력단자(I1)에 인가되고 있는 저전위 신호는 그의 출력단자(Q1)로 출력되며, 따라서 이때 그 레지스터(1)의 출력단자(), ()에는 저전위 신호가 출력되고, 출력단자()에는 고전위 신호가 출력된다. 결국, 이때 레지스터(1)의 출력단자(), (Q2), (Q3)의 신호는 제2도의 (e), (f), (d)에 도시한 바와같이 고전위 상태로 되고, 출력단자(Q1), (), ()의 신호(CLT1), (CLT2 ()는 제2도의 (b), (c), (g)에 도시한 바와같이 저전위 상태로 된다.
이와같이 레지스터(1)의 출력단자()에서 출력되는 신호(CLT2)가 저전위 상태로 됨에 따라 낸드게이트(5)의 출력신호()는 제2도의 (j)에 도시한 바와같이 고전위 상태로 되어 낸드게이트(13)의 출력신호(ENDT)는 제2도의 (m)에 도시한 바와같이 저전위 상태로 되고, 이에따라, 상기와같이 스위치부(15)의 선택에 따라 지연된 일정시간이 지날때 그의 출력신호(NCLK)는 제2도의 (n)에 도시한 바와같이 저전위 상태로 된다.
한편, 상기 레지스터(1)의 출력단자(Q3)에는 고전위 상태의 신호(CLT3)가 출력되고 있으므로, 그 고전위 신호는 지연라인칩(9)에서 일정시간(일예로, 45, 120nsec)지연되어 그의 출력단자(DO1), (DO4)로 출력되어 멀티플렉서(10)의 입력단자(X0), (X1∼X3)에 인가된다.
이에따라, 그 멀티플렉서(10)의 출력단자(Y)의 신호(DLY3)는 제2도의 (i)에 도시한 바와같이 고전위 상태로 되므로 낸드게이트(8)의 출력단자에는 제2도의 (j)에 도시한 바와같이 저전위 신호가 출력된다.
따라서, 이때(t2) 낸드게이트(13)의 출력신호(ENDT)는 제2도의 (m)에 도시한 바와같이 고전위 상태로 되므로 스위치부(15)의 출력신호는 제2도의 (n)에 도시한 바와같이 일정시간 지연된 후에 고전위 상태로 된다.
이와같이 스위치부(15)의 출력신호(NCLK)가 고전위 상태로 될 때(t3) 레지스터(1)의 출력신호(CLT1∼CLT3,)는 상기와 동일한 방식으로 변화되어 제2도의(b)-(g)에 도시한 바와같이 된다.
따라서, 이때는 레지스터(1)의 출력단자(Q1)에서 출력된 신호(CLT1)인 고전위 신호가 지연라인칩(12)에서 일정시간(일예로, 150nsec)지연되어 낸드게이트(11)에서 제2도의 (l)에 도시한 바와같이 저전위 신호가 출력될때(t4), 낸드게이트(13)의 출력신호(ENDT)는 제2도의 (m)에 도시한 바와같이 다시 고전위 상태로 되고, 이에따라 상기에서 설명한 방식대로 스위치부(15)의 출력신호(NCLK)는 제2도의 (n)에 도시한 바와같이 일정지연시간 후에 다시 고전위 상태로 되어 상기 동작을 반복하게 된다.
그리고, 플립플롭(2)은 상기 레지스터(1)의 출력신호()가 고전위 상태이고 출력신호()가 저전위 상태일때 리세트되고, 그 출력신호()가 저전위 상태이고 출력신호()가 고전위 상태일때 세트되므로 그 플립플롭(2)의 출력단자(Q), ()에 출력되는 신호(CLKB), ()는 제2도의 (o), (p)에 도시한 바와같이 되고, 이와같이 플립플롭(2)의 출력단자()에서 출력된 신호()는 지연라인칩(3)에서 제2도의 (q)에 도시한 바와같이 일정시간 지연되어 출력되고, 이 지연라인칩(3)의 출력신호() 및 상기에서 설명한 레지스터(1)의 출력신호()가 플립플롭(4)의 세트 및 리세트단자에 각각 인가되므로 그 플립플롭(4)의 출력단자(Q), ()에 출력되는 신호(CLKA), ()는 제2도의 (r), (s)에 도시한 바와같이 된다.
이상에서 상세히 설명한 바와같이 본 고안은 하드웨어를 움직이는 프로그램인 펌웨어의 명령어 특성에 따라 클럭사이클이 변화됨으로써 여러 클럭신호를 이용할 수있음과 아울러 여러 클럭신호를 동시에 이용할 수 있고, 또 수정발진기등을 사용하지 않고 논리소자로만 구성되므로 구조가 보다 간단해질 뿐아니라 원가절감에 기여할 수 있는 이점이 있다.

Claims (1)

  1. 레지스터(1)의 출력단자(Q3)를 그의 입력단자(I2), (I3), (I1)에 접속함과 아울러 그의 출력단자(Q2)를 플립플롭(2)의 세트, 리세트단자에 접속하고, 그 플립플롭(2)의 출력단자()는 지연 라인칩(3)을 통해 플립플롭(4)의 세트단자에 접속함과 아울러 상기 레지스터(1)의 출력단자를 그 플립플롭(4)의 리세트단자에 접속하며, 상기 레지스터(1)의 출력단자를 낸드게이트(5)의 일측입력 단자에 접속함과 아울러 지연라인칩(6) 및 멀티플렉서(7)를 통해 그의 타측입력단자에 접속하고, 상기 레지스터(1)의 출력단자(Q3)를 낸드게이트(8)의 일측입력단자에 접속함과 아울러 지연라인칩(9) 및 멀티플렉서(10)를 통하여 그의 타측입력단자에 접속하며, 상기 레지스터(1)의 출력단자(Q1)를 낸드게이트(11)의 일측입력단자에 접속함과 아울러 지연라인칩(12)을 통해 그의 타측입력단자에 접속하여, 상기 낸드게이트(5), (8), (11)의 출력단자를 낸드게이트(13)를 통하여 지연라인칩(14)의 입력단자에 접속하며, 그 지연라인칩(14)의 출력단자(DO1-DO10)를 스위치부(15)를 통해 상기 레지스터(1)의 클럭단자(CK)에 접속하여 구성된 것을 특징으로 하는 펌웨이에 의한 가변클럭 발생장치.
KR2019870016499U 1987-09-28 1987-09-28 펌웨어에 의한 가변클럭 발생장치 Expired KR900007355Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870016499U KR900007355Y1 (ko) 1987-09-28 1987-09-28 펌웨어에 의한 가변클럭 발생장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870016499U KR900007355Y1 (ko) 1987-09-28 1987-09-28 펌웨어에 의한 가변클럭 발생장치

Publications (2)

Publication Number Publication Date
KR890007438U KR890007438U (ko) 1989-05-16
KR900007355Y1 true KR900007355Y1 (ko) 1990-08-13

Family

ID=19268296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870016499U Expired KR900007355Y1 (ko) 1987-09-28 1987-09-28 펌웨어에 의한 가변클럭 발생장치

Country Status (1)

Country Link
KR (1) KR900007355Y1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102409117B1 (ko) * 2020-12-21 2022-06-22 주식회사 호원 금형 장치

Also Published As

Publication number Publication date
KR890007438U (ko) 1989-05-16

Similar Documents

Publication Publication Date Title
US5425074A (en) Fast programmable/resettable CMOS Johnson counters
US4855615A (en) Switching circuit avoiding glitches at the instant of switch-over between two clock signals
US5406216A (en) Technique and method for asynchronous scan design
KR890017866A (ko) 필터회로
KR940002988A (ko) 반도체 집적회로 장치
US6710637B1 (en) Non-overlap clock circuit
JPH04288607A (ja) クロック信号切り換え回路
EP0631391A1 (en) Decoded counter with error check and self-correction
JPH04213913A (ja) クロック周波２逓倍器
KR870010688A (ko) 잡음펄스 억제회로
KR950012058B1 (ko) 레지스터 제어 회로
KR900007355Y1 (ko) 펌웨어에 의한 가변클럭 발생장치
KR920017361A (ko) Ic 시험장치의 논리비교회로
KR960030412A (ko) 스캔 경로를 가지는 반도체 장치
KR20030040035A (ko) 분주 회로
KR100236727B1 (ko) 주기발생장치
JP2849007B2 (ja) 半導体集積回路
KR940008248A (ko) 리세트회로
KR930008943B1 (ko) 펄스발생회로
KR200144729Y1 (ko) Prom 데이터를 이용한 트리거 신호 발생회로
JP2533946B2 (ja) 集積回路
KR960014954A (ko) 바운더리 스캔 구조의 3tdi(3테스트 데이터 입력)을 집적 회로에 입력하는 장치
KR930004892Y1 (ko) 래치 장치
JPS6175380A (ja) クロツク切換回路
KR910002120Y1 (ko) D플립플롭과 버퍼 겸용회로

Legal Events

Date Code Title Description
A201 Request for examination
R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

UA0108 Application for utility model registration

St.27 status event code: A-0-1-A10-A12-nap-UA0108

UA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-UA0201

UG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-UG1501

E902 Notification of reason for refusal
UE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-UE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

UG1604 Publication of application

St.27 status event code: A-2-2-Q10-Q13-nap-UG1604

E701 Decision to grant or registration of patent right
UE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-UE0701

REGI Registration of establishment
UR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-UR0701

UR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-UR1002

Fee payment year number: 1

UR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-UR1001

Fee payment year number: 4

UR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-UR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 19941228

Year of fee payment: 6

UR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-UR1001

Fee payment year number: 6

LAPS Lapse due to unpaid annual fee
UC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-UC1903

Not in force date: 19960814

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

UC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-UC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 19960814

UN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-UN2301

St.27 status event code: A-5-5-R10-R11-asn-UN2301

UN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-UN2301

St.27 status event code: A-5-5-R10-R11-asn-UN2301

UN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-UN2301

St.27 status event code: A-5-5-R10-R11-asn-UN2301

UN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-UN2301

St.27 status event code: A-5-5-R10-R11-asn-UN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000