KR930024009A - 메모리 장치 - Google Patents

메모리 장치 Download PDF

Info

Publication number
KR930024009A
KR930024009A KR1019930007980A KR930007980A KR930024009A KR 930024009 A KR930024009 A KR 930024009A KR 1019930007980 A KR1019930007980 A KR 1019930007980A KR 930007980 A KR930007980 A KR 930007980A KR 930024009 A KR930024009 A KR 930024009A
Authority
KR
South Korea
Prior art keywords
address
data
memory device
comparator
ccd array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1019930007980A
Other languages
English (en)
Inventor
마코토 야마모토
Original Assignee
타카토리 수나오
카부시키가이샤 요오잔
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타카토리 수나오, 카부시키가이샤 요오잔 filed Critical 타카토리 수나오
Publication of KR930024009A publication Critical patent/KR930024009A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/04—Shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5644—Multilevel memory comprising counting devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은, 비교적 제조가 용이하고, 또 회로규모가 작은 아날로그 메모리 혹은 다치메모리를 실현하기 위한 메모리 장치를 제공하는 것을 목적으로 한다.
본 발명에 관한 메모리 장치는 셀상에 전하의 형태로 데이터를 격납하는 복수의 선형 CCD 배열 상에서 데이터를 순환시켜 아날로그데이터를 보존유지하는 것에 의해 단위셀의 소규모화를 실현하고, CCD 배열에 대응한 로우어드레스를 보유하는 캐시메모리를 통해 데이터의 기록 및 판독을 행함과 아울러, 캐시메모리 내의 데이터의 어드레스를 어드레스지스터에 등록해서 고속액세스를 가능하게 한 것이다.

Description

메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관한 메모리 장치의 1실시예를 나타내는 블록도. 제2도는 동 실시예의 1개의 CCE루우프 배열을 나타내는 블록도. 제3도는 동 실시예에서 캐시메모리를 나타내는 블록도.

Claims (6)

  1. 셀상에 전하의 형태로 데이터를 격납하는 복수의 CCD 배열과, 이 CCD 배열에서 각 셀의 데이터를 순차전송하는 전송클록을 항기 생성하기 위한 전송클록 생성수단과, 전기한 CCD 배열의 종단의 데이터를 정형하는 정형 회로와, 정형된 데이터를 시단으로 되돌리는 피이드백 라인과, CCD 배열에 대응한 로우어드레스를 보유하는 캐시메모리와, 전지한 전송클록을 카운트해서 CCD 배열상의 데이터의 위치를 컬럼어드레스로서 특정하는 어드레스 카운터와, 캐시메모리에 등록된 데이터의 컬럼어드레스를 등록하는 어드레스 레지스터와, 어드레스 입력의 컬럼어드레스와 어드레스 레지스터 내의 컬럼어드레스를 비교하는 제1비교기를 구비하고 있는 메모리 장치.
  2. 제1항에 있어서, 각 CCD 배열은 2분되고, 그 중간에 정형회로가 더 설치되어 있는 것을 특징으로 하는 메모리 장치.
  3. 제1항에 있어서, 어드레스 입력과 어드레스 카운터의 값을 비교하는 제2비교기가 더 설치되어 있는 것을 특징으로 하는 메모리 장치.
  4. 제1항에 있어서, 제1비교기는 어드레스 레지스터 내의 각 어드레스에 대응하여 복수개 설치되어 있는 것을 특징으로 하는 메모리 장치.
  5. 제1항에 있어서, 제1비교기의 출력에 기초하여 대기신호를 출력하는 제어기가 더 설치되어 있는 것을 특징으로 하는 메모리 장치.
  6. 제5항에 있어서, 제어기는 제2비교기의 출력이 입력되고 있는 것을 특징으로 하는 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930007980A 1992-05-12 1993-05-10 메모리 장치 Withdrawn KR930024009A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-146552 1992-05-12
JP4146552A JPH0628869A (ja) 1992-05-12 1992-05-12 メモリデバイス

Publications (1)

Publication Number Publication Date
KR930024009A true KR930024009A (ko) 1993-12-21

Family

ID=15410245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930007980A Withdrawn KR930024009A (ko) 1992-05-12 1993-05-10 메모리 장치

Country Status (4)

Country Link
US (1) US5485597A (ko)
EP (1) EP0569858A3 (ko)
JP (1) JPH0628869A (ko)
KR (1) KR930024009A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6279152B1 (en) * 1996-10-18 2001-08-21 Fujitsu Limited Apparatus and method for high-speed memory access
US7768832B2 (en) * 2008-04-07 2010-08-03 Micron Technology, Inc. Analog read and write paths in a solid state memory device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4209852A (en) * 1974-11-11 1980-06-24 Hyatt Gilbert P Signal processing and memory arrangement
US4321694A (en) * 1978-05-12 1982-03-23 Burroughs Corporation Charge coupled device memory with enhanced access features
US4165539A (en) * 1978-06-30 1979-08-21 International Business Machines Corporation Bidirectional serial-parallel-serial charge-coupled device
US4322635A (en) * 1979-11-23 1982-03-30 Texas Instruments Incorporated High speed serial shift register for MOS integrated circuit
US4375678A (en) * 1980-08-25 1983-03-01 Sperry Corporation Redundant memory arrangement providing simultaneous access
US4388701A (en) * 1980-09-30 1983-06-14 International Business Machines Corp. Recirculating loop memory array having a shift register buffer for parallel fetching and storing
US4725748A (en) * 1985-05-06 1988-02-16 Tektronix, Inc. High speed data acquisition utilizing multiple charge transfer delay lines
JPH01214993A (ja) * 1988-02-23 1989-08-29 Nissan Motor Co Ltd データ記憶装置
DE69222793T2 (de) * 1991-03-14 1998-03-12 Toshiba Kawasaki Kk Halbleiterspeicheranordnung

Also Published As

Publication number Publication date
EP0569858A3 (en) 1994-10-05
JPH0628869A (ja) 1994-02-04
EP0569858A2 (en) 1993-11-18
US5485597A (en) 1996-01-16

Similar Documents

Publication Publication Date Title
KR930014089A (ko) 데이터 전송 장치
EP1035478A3 (en) Semiconductor memory with a timing controlled for receiving data at a semiconductor memory module to be accessed
ATE216529T1 (de) Eine synchrone nand-dram-speicherarchitektur
KR880008333A (ko) 반도체 메모리
KR890015157A (ko) 고속 디지탈 신호처리 프로세서
GB1320935A (en) Data storage
KR880011803A (ko) 메모리 장치
KR930024012A (ko) 반도체 기억장치
GB1360930A (en) Memory and addressing system therefor
KR920001536A (ko) 반도체기억장치
KR930003137A (ko) 멀티 포드 ram용 메모리셀
KR870011615A (ko) 부분 서입 제어장치
KR920010624A (ko) 반도체기억장치
US5341488A (en) N-word read/write access achieving double bandwidth without increasing the width of external data I/O bus
TW339438B (en) Memory device and memory control circuit
KR930006722A (ko) 반도체 기억장치 및 그 출력제어 방법
KR930024009A (ko) 메모리 장치
US4114192A (en) Semiconductor memory device to reduce parasitic output capacitance
KR920010621A (ko) 데이타 레지스터 및 포인터와 감지 증폭기 유닛을 공유하는 반도체 메모리 장치
GB1188290A (en) Improvements in or relating to Information Retrieval Systems
ATE320043T1 (de) Anschluss mehrerer prozessoren auf externen speicher mit burst mode
KR940000969A (ko) 메모리장치
KR920018768A (ko) 고유의 버스트 검색 기능을 가진 데이타 저장 시스템
KR920008751A (ko) 다중 페이지 디램에 대한 페이지의 예보를 위한 장치 및 방법
JPS5713562A (en) Control system of external memory

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19930510

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 19950413

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid