KR940010390A - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR940010390A
KR940010390A KR1019920018413A KR920018413A KR940010390A KR 940010390 A KR940010390 A KR 940010390A KR 1019920018413 A KR1019920018413 A KR 1019920018413A KR 920018413 A KR920018413 A KR 920018413A KR 940010390 A KR940010390 A KR 940010390A
Authority
KR
South Korea
Prior art keywords
electrode layer
film
semiconductor device
manufacturing
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
KR1019920018413A
Other languages
English (en)
Inventor
심명섭
김경태
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920018413A priority Critical patent/KR940010390A/ko
Publication of KR940010390A publication Critical patent/KR940010390A/ko
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체장치의 제조방법에 관한 것으로 반도체기판상에 활성 영역과 비활성 영역을 분리하기 쉬한 필드산화막을 구비하는 반도체장치에 있어서, 상기 반도체기판상에 도전물질을 도포하여 전극층을 형성하는 공정, 상기 전극층을 패터닝하는 공정, 상기 전극층의 패터닝 공정후 결과물 전면에 비전도성막을 형성하는 공정 및 상기 전극층과 비전도성막을 산화시키는 공정을 구비하여 이루어지는 것을 특징으로 한다.
따라서 본 발명에 따른 반도체장치의 제조방법은 필링 현상을 방지하여 게이트 구조의 다층화를 가능하게 함으로써 트랜지스터의 신뢰성을 향상시킨다.

Description

반도체 장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제7도 또는 제11도는 본 발명에 따른 제1실시예로서 트랜지스터의 제조공정을 도시한 단면도.

Claims (9)

  1. 반도체기판상에 활성영역과 비활성영역을 분리하기 위한 필드산화막을 구비하는 반도체장치의 제조방법에 있어서, 상기 반도체기판상에 도전물질을 도포하여 전극층을 형성하는 공장, 상기 전극층을 패터닝하는 공정, 상기 전극층의 패터닝 공정후 결과물 전면에 비전도성막을 형성하는 공정, 및 상기 전극층과 비전도성막을 산화시키는 공정을 구비하며 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 전극층은 단층 또는 다층구조임을 특징으로 하는 반도체장치의 제조방법
  3. 제2항에 있어서, 상기 단층의 전극층은 다결정실리콘임을 특징으로 하는 반도체장치의 제조방법.
  4. 제2항에 있어서, 상기 다층의 전극층을 다결정 실리콘과 고융점금속 실리사이드를 순차적으로 적층하여 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제1항에 있어서, 상기 비전도성막은 산화막, 질화막 또는 다른 질화막임을 특징으로 하는 반도체장치의 제조방법.
  6. 제1항에 있어서, 상기 비전도성막을 마스크로하는 임플렌테이션 공정을 추가하며 이루어 지는 것을 특징으로하는 반도체장치의 제조방법.
  7. 반도체기판상에 활성영역과 비활성영역을 분리하기 위한 필드산화막을 구비하는 반도체장치의 제조방법에 있어서, 상기 반도체기판상에 도전물질을 도포하여 전극층을 형성하는 공정. 상기 전극층상에 제1비전도성막을 형성하는 공정, 상기 전극층 및 제1비전도성막을 패터닝하는 공정, 상기 전극층 및 제1비전도성막의 패터닝 공정후 결과물 전면에 제2비전토성막을 형성하는 공정, 및 상기 전극층과 제1 및 제2비전도성막을 산화시키는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 반도체기판상에 활성영역과 비활성영역을 분리하기 위한 필드산화막을 구비하는 반도체장치에 있어서, 상기 반도체기판상에 도전물질을 도포하여 전극층을 형성하는 공정, 상기 전극층상에 제1비전도성막을 형성하는 공정, 상기 전극층 및 제1비전도성막을 패터닝하는 공정, 상기 전극층 및 제1비전도성막의 패터닝 공정후 결과물전면에 제2비전도성막을 형성하는 공정, 상기 제2비전도성막을 식각하는 공정, 및 상기 전극층과 제1 및 제2비전도성막을 산화시키는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제8항에 있어서, 상기 제2비전도성막을 산화막, 질화막 또는 다른 질화막임을 특징으로 하는 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920018413A 1992-10-07 1992-10-07 반도체 장치의 제조방법 Abandoned KR940010390A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920018413A KR940010390A (ko) 1992-10-07 1992-10-07 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920018413A KR940010390A (ko) 1992-10-07 1992-10-07 반도체 장치의 제조방법

Publications (1)

Publication Number Publication Date
KR940010390A true KR940010390A (ko) 1994-05-26

Family

ID=67219316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920018413A Abandoned KR940010390A (ko) 1992-10-07 1992-10-07 반도체 장치의 제조방법

Country Status (1)

Country Link
KR (1) KR940010390A (ko)

Similar Documents

Publication Publication Date Title
KR940016513A (ko) 반도체소자의 저저항 접촉형성방법
KR900019239A (ko) 집적회로용 로칼인터커넥트
KR970024021A (ko) 반도체 장치의 제조 방법(method of manufacturing a semiconductor device)
KR940020531A (ko) 콘택홀에 금속플러그 제조방법
KR940016687A (ko) 반도체 접속장치 및 그 제조방법
KR900005602A (ko) 반도체장치 및 그 제조방법
KR950021526A (ko) 반도체 장치 및 그의 제조방법
KR880004562A (ko) 반도체 기판의 단차부 매립방법
KR940010390A (ko) 반도체 장치의 제조방법
KR950004548A (ko) 반도체소자 제조방법
KR950012727A (ko) 반도체 장치의 캐패시터 제조방법
KR970077358A (ko) 반도체 장치의 트랜지스터의 게이트 전극 형성 방법
KR940006284A (ko) 다층 도체 시스템의 제조방법
KR940002967A (ko) 반도체장치 및 그 제조방법
KR930003366A (ko) 반도체 장치의 소자 분리방법
KR950021426A (ko) 반도체 소자의 금속배선 형성방법
KR970052785A (ko) 반도체 소자 제조방법
KR970018713A (ko) 반도체 장치 및 그 제조 방법
KR960035807A (ko) 반도체 소자의 콘택홀 형성방법
KR970052273A (ko) 미세 고집적 콘택홀 제조방법
KR950004539A (ko) 반도체 기억장치 및 그 제조방법
KR940003066A (ko) 콘택홀 접속방법
KR970003479A (ko) 반도체 장치의 매복접촉 형성방법
KR900013581A (ko) 반도체 기억장치의 제조방법 및 그 소자
KR970018718A (ko) 오프셋 길이를 증가시킨 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PC1902 Submission of document of abandonment before decision of registration

St.27 status event code: N-1-6-B10-B11-nap-PC1902

SUBM Surrender of laid-open application requested
PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000