KR960015519B1 - 다이내믹 반도체 메모리용 기억셀 장치 및 그 제조방법 - Google Patents

다이내믹 반도체 메모리용 기억셀 장치 및 그 제조방법 Download PDF

Info

Publication number
KR960015519B1
KR960015519B1 KR1019870011504A KR870011504A KR960015519B1 KR 960015519 B1 KR960015519 B1 KR 960015519B1 KR 1019870011504 A KR1019870011504 A KR 1019870011504A KR 870011504 A KR870011504 A KR 870011504A KR 960015519 B1 KR960015519 B1 KR 960015519B1
Authority
KR
South Korea
Prior art keywords
polysilicon layer
doped
capacitor
layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019870011504A
Other languages
English (en)
Other versions
KR880005687A (ko
Inventor
리쉬 로탈
틸레르트 라인하르트
Original Assignee
지멘스 악티엔게젤샤프트
드로스트, 후흐스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지멘스 악티엔게젤샤프트, 드로스트, 후흐스 filed Critical 지멘스 악티엔게젤샤프트
Publication of KR880005687A publication Critical patent/KR880005687A/ko
Application granted granted Critical
Publication of KR960015519B1 publication Critical patent/KR960015519B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

내용없음

Description

다이내믹 반도체 메모리용 기억셀 장치 및 그 제조방법
제1도는 본 발명에 따른 기억셀 장치의 개략적인 측단면도
제2도 내지 제6도는 본 발명에 따른 기억셀 장치를 제조하는 연속적인 단계를 설명하기 위하여 반도체 기판과 이 기판에 형성된 구조의 개략적인 측단면도
* 도면의 주요부분에 대한 부호의 설명
P1,P2,P3 : 폴리실리콘층 O1,O2,O3 : 절연층
D1 : 유전체층 Z : 공급라인
DU,DK : 산화물 영역
본 발명은 도핑된 실리콘 기판상의 다이내믹 반도체 메모리용 기억셀 장치 및 그 제조방법에 관한 것이다.
다이내믹 반도체 메모리(DRAM이라고도 부른다)의 기본 구성요소는 트랜지스터/캐패시터 셀로 이루어져있다. 이 트랜지스터는 MOSFET의 형태로서 외부적으로 접속된 소스 및 게이트 영역에 의하여 외부적으로 제어될 수 있다. 트랜지스터의 드레인 영역은 캐패시터의 한 전극에 전기적으로 연결되고, 캐패시터의 제2의 전극은 이 전극에 연결된 접촉단자를 통해 외부적으로 영향을 받을 수 있다. 1메가비트 영역에서 트랜지스터 및 캐패시터의 패킹밀도를 위해 캐패시터는 일반적으로 평면구조인 바, 캐패시터는 하나의 전극으로서의 도핑된 기판층과 다른 전극으로서 분리 유전체층을 가진 일부의 평면 폴리실리콘층으로 이루어진다. 다이내믹 반도체 메모리(DRAM)의 패킹밀도가 증가되려면, 이용가능한 작은 셀표면 영역때문에 그리고 30내지 50fF의 정전용량값이 장애에 대한 보호를 위해 필요하기 때문에 새로운 캐패시터 설계 개념이 요구된다. 이러한 요건 즉 감소된 공간요건과 최소 캐패시터 정전용량값을 만족하기 위한 하나의 가능성은 유전체층에 의해 분리된 2개의 폴리실리콘층으로 구성되는 적층 캐패시터와 같은 캐패시터를 구성하는 것으로 이루어지는데, 상기 폴리실리콘층은 평면구조가 아니고 전계효과 트랜지스터의 게이트 전극과 실제로 겹쳐져있다.
높은 셀 정전용량을 갖는 다이내믹 반도체 메모리용 기억셀을 제조하기 위하여 적층 캐패시터의 개념을 이용하는 것이 공지되어 있다. 전자장치에서 IEEE 처리, ED-27권, 제8호,1980년 8월 발행, 페이지 1596-1601, 미쯔마사 코야나기, 요시오 사까이, 마사미치 이시하라, 마사오리 타주노끼와 노리까즈 하시모또가 기고한 ''5V 전용 16kbit 적층 캐패시터 MOS 램"을 참조한다. 이 간행물에서 언급된 바와 같이, 적층 캐패시터는 2층 폴리실리콘 구조와 하나의 실리콘 질화물 Si3N4층(일반적으로 폴리실리콘-Si3N4-폴리실리콘 또는 Al)으로 구성된다. 상기 간행물의 제1도에는 3개의 적층 캐패시터 셀구조로서, 즉 A) 상부 캐패시터, B) 중간 캐패시터, C) 하부 캐패시터가 도시되어 있다. 구조 A 및 B의 경우에 게이트 전극은 적층 캐패시터에 의해 부분적으로 겹쳐진다. A의 경우에 3층 구조는 폴리실리콘-Si3N4-Al 구조이고, B의 경우에는 폴리실리콘-Si3N4-폴리실리콘 구조이다. 제3의 구조(C)인 하부 캐패시터에서 게이트 전극은 다시 폴리실리콘-Si3N4-폴리실리콘 구조인 적층 캐패시터를 부분적으로 덮는다.
종래에, 예를 들어 CCB-셀(capacitance-coupled bit line cel1)과 같이 집적도를 증가시킨 다른 셀 구조들이 형성된 바 있다. CCB-셀의 개념은 고상회로에 대한 IEEE 져널에서 SC-20권, 제1호, 페이지 210-215, 마사오 타구찌, 사또시 안도, 심뻬이 하기야, 테쯔오 나까무라, 세이지 이노모또와 타까시 야부가 기고한 "정전용량-결합비트라인 셀"로서 설명되어 있다. 이 셀은 기판에 대한 비트라인 접촉을 피하기 위해 소오스 또는 드레인 영역에 대하여 전기용량적으로 결합된 접속을 이용하는 것에 의존하고 있다. 이 간행물의 제1도는 3층 폴리실리콘 구조로 이루어진 배열의 상세도를 나타낸다. 제1층은 게이트 전극을 형성하는 반면에 제2 및 제3층은 이들을 분리하는 유전체층과 함께 캐패시터를 형성하고 있다.
집적도를 증가시키는 또다른 가능한 방법이 IEEE 전자장치 저술지에서 EDL-5권, 제5호,1984년 5월발행, 페이지 151-153, JC 스트롬, MD 길레스와 JF 기븐스가 기고한 ''비임-재결정화된 폴리실리콘에서 3차원 폴딩된 다이내믹 램''으로 기술되어 있다. 이 경우에, 캐패시터의 제1폴리실리콘층의 일부분은 U-자 형태로서 다른 폴리실리콘층을 포함하고, 트랜지스터는 캐패시터의 제2폴리실리콘층상에 배치되는 점에서 트랜지스터-캐패시터장치가 압축되어 있다.(이 간행물의 제1도 및 제2도 참조) 또한, 이같은 장치를 폴딩된 다이내믹 RAM 셀이라고 부른다.
CCB 셀 개념에서 소오스 또는 드레인 영역은 단락회로 발생의 위험을 초래하는 단일 또는 이중 동작전압에 연결된 트랜지스터의 단자 사이에 배치된다. 이것은 트랜지스터가 0.7-1μm의 채널길이를 가질때 특히 위험하다.
전술한 바와 같은 적층 캐패시터가 이용될 때, 캐패시터 및 비트라인 접촉부의 설계는 집적밀도가 증가되기 때문에 매우 어려워진다.
본 발명의 목적은 집적밀도를 증가시킬 수 있고, 트랜지스터의 도핑된 영역에 공급라인(supply line)을 연결하기 위한 단순구조를 제공하고, 간단한 방법으로 제조될 수 있는 기억셀 장치를 제공하는 것이다.
본 발명에 의하면, 도핑된 실리콘 기판상에 다이내믹 반도체 메모리용 기억셀 장치가 제공되는데, 이 장치는 소오스 및 드레인으로 각각 작용하는 2개의 도핑된 영역과, 절연층으로 둘러싸여 제1의 도핑된 실리콘층으로부터 형성되는 게이트 전극을 갖는 적어도 하나의 전계효과 트랜지스터와; 적층된 캐패시터 형태로서 상기 트랜지스터의 게이트 전극에 겹치는 적어도 하나의 캐패시터를 포함하는데, 이 캐패시터는 캐패시터의 상부 및 하부 플레이트로서 각각 작용하는 제2의 비교적 두꺼운 도핑된 폴리실리콘층과 제3의 비교적 얇은 도핑된 폴리실리콘층 일부와, 상기 제2폴리실리콘층 사이에 배열된 유전체층으로 구성되고, 상기 상부의 제3폴리실리콘층은 캐패시터의 하부 플레이트를 형성하는 하부의 제2폴리실리콘층과 측벽에 있는 유전체층과 겹쳐져 있고; 캐패시터의 하부의 플레이트를 형성하는 제2폴리실리콘층으로부터 절연되는 제2폴리실리콘층의 일부로 구성된, 상기 도핑된 영역의 제1영역과 공급라인 사이의 접촉부 및; 캐패시터의 하부의 플레이트를 형성하는 제2도핑된 폴리실리콘층의 일부와 상기 도핑된 영역의 제2영역 사이의 접촉부를 포함하고 있다.
본 발명의 이용에 의해 성취될 수 있는 잇점은, 첫번째로 특히 2개의 폴리실리콘층의 비교적 큰 표면겹침 결과로 인해 캐패시터의 정전용량의 증가가 이루어지고, 또한 두번째로 도핑된 트랜지스터 영역과 공급라인과의 간단한 연결을 제공할 수 있게 된다.
본 발명의 첨부된 도면을 참고로 좀 더 자세히 설명한다.
제1도에 도시한 기억셀 장치는 공통 소오스(S)와 각 경우에 드레인(D) 및 게이트 전극(G)을 갖는 2개의 전계효과 트랜지스터를 포함한다. 인접한 셀로부터 기억셀을 분리하는 두꺼운 산화물 영역에 배열된 2개의 부가적인 게이트 전극(G')은 인접셀의 전계효과 트랜지스터를 위한 공급라인으로 작용한다. 각 게이트 전극(G 도는 G')은 절연층(O1,O2)에 의해 전체가 둘러싸인 구조화된 제1폴리실리콘층(P1)의 부분으로 형성된다. 게이트 전극의 폭은 1.0-1.5㎛이고, 소오스 및 드레인 영역의 폭은 각 경우에 약 1.2㎛이다. 제2도핑된 폴리실리콘층(P2)은 전 표면위에 증착되고 독립된 부분을 형성하도록 구조화된다. 한 부분은 소오스(S) 위에 놓이고 공급라인(Z)과 소오스 영역(S) 사이의 연결부(보조접촉) 역할을 한다. 이 연결부는 도시된 바와 같이 게이트 구조(G)에 겹쳐질 수 있다. 드래인 영역(D)위에 위치된 폴리실리콘층(P2)의 양측 부분은 캐패시터의 하부 캐패시터 플레이트를 형성한다. 이들 양측 부분은 소위 매립접촉으로 관련 드레인 영역(D)에 전기적으로 연결된다. 이 폴리실리콘층은 0.4-1.0㎛로 비교적 두껍게 증착된다. 제3폴리실리콘층(P3)의 두께는 약 0.15㎛이며, 장치의 전체 표면에 걸쳐 증착되고 캐패시터의 상부 캐패시터 플레이트를 나타내며, 또한 상기 폴리실리콘층(P3)은 유전제층(D1)에 의해 폴리실리콘층(P2)으로부터 분리된다. 폴리실리콘층(P3)은 항상 캐패시터의 하부 플레이트를 형성하는 폴리실리콘층(P2) 부분의 측벽에 겹쳐지도록 배열되고, 캐패시터 측벽의 표면 영역은 정전용량을 계산할 때 평면부분에 가산되어야만 하여, 그 결과 기억용량은 약 100%까지 증가된다. 상기 폴리실리콘층(P3)이 기억셀 배열의 전 표면을 덮기 때문에, 개구부가 폴리실리콘층(P2)의 연결부분의 통행을 위해 층(P3)에 제공되어야만 하며, 이 연결부에서 약 0.35μm의 조정공차와 약 0.15μm의 두께를 갖는 연결부분과 폴리실리콘층(P3) 사이에 안전한 여유공간(clearance)이 유지되어야만 한다. 폴리실리콘층(P2)과 연결부 역할을 하는 폴리실리콘층(P2) 부분간의 갭의 폭은 폴리실리콘층(P3) 두께의 2배에 폴리실리콘층(P2)에 대한 폴리실리콘층(P3)의 직접 조정공차의 2배를 합한 것이며, 이러한 갭의 폭은 폴리실리콘층(P3)이 폴리실리콘층(P2)의 연결부로부터 안전한 거리에 놓이는 한편, 하부 캐패시터 플레이트의 모든 둘레를 덮고 있음을 확고히 한다. 이 갭의 폭은 3간격, 즉 폴리실리콘층(P2)의 연결부와 폴리실리콘층(P3) 사이의 약 0.5μm 안전여유공간과, 캐패시터 플레이트를 형성하는 폴리실리콘층(P2)의 부분에서 폴리실리콘층(P3)의 겹쳐진 폭에 의해 형성된 약 0.35μm의 간격 및, 폴리실리콘층(P3)의 두께에 의해 구성된 약 0.15μm의 간격으로 나누어진다. 폴리실리콘층(P3)은 우선적으로 SiO2로 이루어지고 개구부가 에칭되어 있는 절연층(O3)에 의해 덮여 있다. 이들 개구부의 폭은 약 0.9μm이지만, 접촉부는 층(P2)의 연결부를 통해 공급라인(Z)과 도핑된 영역(이 경우 소오스 영역 S) 사이에 설치된다. 층의 순서는 폴리실리콘층(P2)의 연결부에 의해 도핑된 영역(이 경우에 소오스 영역 S)에 연결되는 공급라인(Z) 역할을 하는 알루미늄 커버에 의해 상부에서 종료된다. 제2도는 공지된 로코스-기술을 이용하여 두꺼운 산화물 영역(DK)과 얇은 산화물 영역(DU)을 도핑된 실리콘 기판상에 형성하기 위하여 산화물층의 구성으로 기억셀의 제조에 대한 제1단계를 기술하고 있다.
제3도에 도시된 제2의 단계에서는 절연된 게이트 전극(G,G')이 제조된다. 폴리실리콘층(P1)은 도핑된 실리콘 기판의 전 표면에 결쳐 증착된다. 그 다음 산화물층(O1)이 폴리실리콘층(P1) 위에 증착된다. 스페이서 기술을 이용하면 게이트 전극(G,G')의 측벽이 산화물 케이스(O2)에 의해 둘러싸인다. 스페이서 기술은 전 표면위에 실리콘 산화물을 증착한 후 이방성으로 에칭해서 단지 측벽에만 산화물이 남도록 하는 것이다. 끝으로, 소오스 영역(S)과 드레인 영역(D)이 도핑에 의해 형성된다. 드레인 영역(D) 및 소오스 영역(S)과 함께 게이트 전극(G)은 2개의 전계효과 트랜지스터를 형성하는 반면에, 게이트 전극(G')은 다른 전계효과 트랜지스터(도시하지 않음)용의 공급라인(도시되지 않음) 역할을 한다.
제4도는 적층 캐패시터와 연결부(보조접촉 레벨)를 형성하는 제2폴리실리콘층(P2)의 구조화를 나타낸다. 0.4-1.0μm의 두께를 갖는 폴리실리콘층(P2)을 전 표면위에 증착한 후, 마스크를 사용하여 적층 캐패시터의 하부 플레이트를 형성하고 소오스 영역에 연결을 위한 격리된 부분을 제조하기 의해 상기 층(P2)을 에칭한다. 그 다음 실리콘 질화물층이 이 폴리실리콘층(P2)에 의해 형성되는 플레이트와 차후 가해질 폴리실리콘층(P3) 사이에서 캐패시터의 유전체층으로서 역할을 하도록 CVD 공정에 의해 제조되거나 SiO2층의 산화공정에 의해 제조된다.
제5도는 적층 캐패시터를 형성하기 위한 얇은 폴리실리콘층(P3)의 구조를 나타낸다.
이 목적을 위하여, 얇은 폴리실리콘층(P3)이 전 표면위에 증착되며, 마스크를 이용하면 이 폴리실리콘층(P3)은 폴리실리콘층(P2)의 연결부분과 이 부분에 인접한 게이트 전극(G) 부분 위에서 에칭된다.
제6도는 본 발명에 따른 기억셀을 제조를 위한 공정단계의 순서결과를 나타낸다. 약 0.6-0.8μm의 두께를 갖는 SiO2층(O3)은 CVD 공정에 의해 제조되며, 마스크를 이용하는 다른 에칭공정에서 접촉부가 폴리실리콘층(P2)의 연결부를 통해 공급라인(Z)과 소오스 영역(S) 사이에 계속 설치되는 지점에서 SiO2-층에 개구부가 도입된다. 이 공정은 폴리실리콘층(P2)의 연결부에 의하여 전계효과 트랜지스터의 소오스 영역에 연결되는 공급라인(Z)으로서 알루미늄층을 적용함으로써 종결된다.

Claims (4)

  1. 소오스(S) 및 드레인(D) 영역으로 이용되는 2개의 도핑된 영역과, 절연층에 의해 전체면이 덮여지며 제1도핑된 폴리실리콘층(P1)을 갖는 게이트 전극(G)을 구비하는 적어도 하나의 전계효과 트랜지스터와; 적층된 캐패시터로서 상기 게이트 전극(G)에 겹쳐지며, 제2도핑된 폴리실리콘층(P2) 및 제3도핑된 폴리실리콘층(P3)과 상기 2개의 도핑된 폴리실리콘층(P2 및 P3) 사이에 위치된 유전체층(D1)을 구비하고, 상기 제3도핑된 폴리실리콘층(P3)이 그 상위면과 측면에 유전체층(D1)을 포함하면서 상기 제2도핑된 폴리실리콘층(P2)상에 겹쳐져 있는 적어도 하나의 캐패시터와; 상기 제2폴리실리콘층(P2) 성분으로 구성되고, 상기 캐패시터의 제2폴리실리콘층(P2)으로부터 절연되며 공급라인(Z)과 제1도핑된 영역(S) 사이에 위치하는 접촉부와; 상기 캐패시터의 제2도핑된 폴리실리콘층(P2)과 제2도핑된 영역(D)간의 접촉부를 포함하는 도핑된 실리콘 기판상의 다이내믹 반도체 메모리용 기억셀 장치에 있어서, 상기 제2도핑된 폴리실리콘층(P2)은 0.4 내지 0.1μm의 두께를 가지며, 상기 제3도핑된 폴리실리콘(P3)은 약 0.15μm의 두께를 갖는 것을 특징으로 하는 다이내믹 반도체 메모리용 기억셀 장치.
  2. 제1항에 있어서, 상기 제3폴리실리콘층(P3)은 다수의 캐패시터 및 전계효과 트랜지스터를 갖는 기억셀 배열을 덮으며, 또한 상기 제3폴리실리콘층은 상기 제2폴리실리콘층 성분을 위한 개구부를 포함하며, 이 개구부를 통해 상기 공급라인(Z)과 제1도핑된 영역(S) 사이에 접촉부가 형성되는 것을 특징으로 하는 반도체 메모리용 기억셀 장치.
  3. 제1항 또는 제2항에 있어서, 상기 제2폴리실리콘층 성분은 절연층에 의해 전체 면이 덮여져 있는 상기 게이트 전극(G)에 부분적으로 겹쳐지는 것을 특징으로 하는 반도체 메모리용 기억셀 장치.
  4. 제3항에 따른 기억셀 장치를 제조하는 방법에 있어서,
    a) 두꺼운 산화물(DK) 영역과 얇은 산화물(DU) 영역이 도핑된 실리콘 기판상에 패턴 형성되는 단계와;
    b) 절연된 게이트 전극(G)이 패턴 형성되고 그 측면이 스페이서 기술을 이용하여 산화물(O2)로 둘러싸이며, 또한 매립된 접촉부가 상기 제2폴리실리콘층 성분 영역의 제1도핑된 영역과 상기 캐패시터의 제2폴리실리콘층(P2) 영역의 제2도핑된 영역에 형성되는 단계와;
    c) 상기 전계효과 트랜지스터용의 소오스(S) 및 드레인(D) 영역이 형성되는 단계와;
    d) 0.5-1.0μm의 두께를 갖는 제2도핑된 폴리실리콘층(P2)이 상기 제2폴리실리콘층의 성분과 상기 캐패시터의 제2폴리실리콘층(P2)을 형성하기 위해 패턴 형성되는 단계와;
    e) 유전체층(D1)이 캐패시터용 내부 절연층으로 제공되는 단계와;
    f) 얇은 제3의 도핑된 폴리실리콘층(P3)이 캐패시터용으로 패턴 형성되는 단계 및;
    g) 절연층이 제공되고 상기 접촉부가 상기 공급라인(Z)과 상기 제1의 도핑된 영역 사이에 형성되는 것을 특징으로 하는 기억셀 장치 제조방법.
KR1019870011504A 1986-10-16 1987-10-16 다이내믹 반도체 메모리용 기억셀 장치 및 그 제조방법 Expired - Fee Related KR960015519B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DEP3635293.4 1986-10-16
DE3635293.4 1986-10-16
DE3635293 1986-10-16

Publications (2)

Publication Number Publication Date
KR880005687A KR880005687A (ko) 1988-06-30
KR960015519B1 true KR960015519B1 (ko) 1996-11-15

Family

ID=6311876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870011504A Expired - Fee Related KR960015519B1 (ko) 1986-10-16 1987-10-16 다이내믹 반도체 메모리용 기억셀 장치 및 그 제조방법

Country Status (6)

Country Link
EP (1) EP0263941B1 (ko)
JP (1) JPS63110666A (ko)
KR (1) KR960015519B1 (ko)
AT (1) ATE97259T1 (ko)
DE (1) DE3788107D1 (ko)
HK (1) HK125595A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5286998A (en) * 1989-05-31 1994-02-15 Fujitsu Limited Semiconductor device having two transistors forming a memory cell and a peripheral circuit, wherein the impurity region of the first transistor is not subjected to an etching atmosphere
JPH0821687B2 (ja) * 1989-05-31 1996-03-04 富士通株式会社 半導体装置及びその製造方法
US5248628A (en) * 1989-09-08 1993-09-28 Kabushiki Kaisha Toshiba Method of fabricating a semiconductor memory device
JP2859363B2 (ja) * 1990-03-20 1999-02-17 富士通株式会社 半導体装置及びその製造方法
KR920008294B1 (ko) * 1990-05-08 1992-09-26 금성일렉트론 주식회사 반도체 장치의 제조방법
JP2701535B2 (ja) * 1990-11-28 1998-01-21 日本電気株式会社 半導体記憶装置
US5605857A (en) * 1993-02-12 1997-02-25 Micron Technology, Inc. Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells
JP2009264319A (ja) * 2008-04-28 2009-11-12 Denso Corp 消音装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0618257B2 (ja) * 1984-04-28 1994-03-09 富士通株式会社 半導体記憶装置の製造方法
JPS61183952A (ja) * 1985-02-09 1986-08-16 Fujitsu Ltd 半導体記憶装置及びその製造方法
FR2577339B1 (fr) * 1985-02-12 1991-05-10 Eurotechnique Sa Memoire dynamique en circuit integre
JPS61222255A (ja) * 1985-03-28 1986-10-02 Fujitsu Ltd 半導体記憶装置の製造方法

Also Published As

Publication number Publication date
ATE97259T1 (de) 1993-11-15
DE3788107D1 (de) 1993-12-16
EP0263941A1 (de) 1988-04-20
HK125595A (en) 1995-08-11
EP0263941B1 (de) 1993-11-10
JPS63110666A (ja) 1988-05-16
KR880005687A (ko) 1988-06-30

Similar Documents

Publication Publication Date Title
KR920005702B1 (ko) 다아나믹 반도체 메모리용 트랜지스터-버랙터장치 및 그 제조방법
KR930007754B1 (ko) 반도체장치의 제조방법
US5420449A (en) Capacitor for a semiconductor device
KR970007830B1 (ko) 반도체 장치 및 그 제조방법
US5629540A (en) Semiconductor device having overlapped storage electrodes
US6104053A (en) Semiconductor device comprising capacitor in logic circuit area and method of fabricating the same
KR100349986B1 (ko) 메모리셀의비트라인용비아홀제조방법
KR960009182A (ko) 반도체 메모리장치 및 그의 제조방법
KR960015519B1 (ko) 다이내믹 반도체 메모리용 기억셀 장치 및 그 제조방법
KR900000180B1 (ko) 반도체 기억장치의 제조방법
KR930007194B1 (ko) 반도체 장치 및 그 제조방법
KR100233315B1 (ko) 반도체 집적 회로 및 그 제조 방법
JPH0279462A (ja) 半導体記憶装置
JP2623019B2 (ja) 半導体装置
US5326998A (en) Semiconductor memory cell and manufacturing method thereof
US6274427B1 (en) Method of manufacturing a DRAM capacitor
US5637526A (en) Method of making a capacitor in a semiconductor device
KR960006693B1 (ko) 고집적 반도체 접속장치 및 그 제조방법
US5329146A (en) DRAM having trench type capacitor extending through field oxide
KR940005890B1 (ko) 전계효과트랜지스터 및 그 제조방법
JPH04348070A (ja) 半導体装置及びその製造方法
US5459685A (en) Semiconductor memory device having memory cells with enhanced capacitor capacity
KR100473307B1 (ko) 반도체 메모리 장치 및 그 제조 방법
JPH0744274B2 (ja) 半導体装置及びその製造方法
US6521937B1 (en) Memory cell device including overlapping capacitors

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

PB0901 Examination by re-examination before a trial

St.27 status event code: A-6-3-E10-E12-rex-PB0901

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

St.27 status event code: A-3-4-F10-F13-rex-PB0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20061031

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20071116

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20071116

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000