KR970054418A - 모스 전계효과 트랜지스터의 제조방법 - Google Patents

모스 전계효과 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR970054418A
KR970054418A KR1019950066182A KR19950066182A KR970054418A KR 970054418 A KR970054418 A KR 970054418A KR 1019950066182 A KR1019950066182 A KR 1019950066182A KR 19950066182 A KR19950066182 A KR 19950066182A KR 970054418 A KR970054418 A KR 970054418A
Authority
KR
South Korea
Prior art keywords
film
effect transistor
field effect
silicide film
mos field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1019950066182A
Other languages
English (en)
Inventor
오세중
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950066182A priority Critical patent/KR970054418A/ko
Publication of KR970054418A publication Critical patent/KR970054418A/ko
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/0137—Manufacturing their gate conductors the gate conductors being silicided
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0147—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6923—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 모스 전계효과 트랜지스터의 제조방법에 관한 것으로서, 게이트전극과 P형 소오스/드레인 영역의 면저항 및 접촉저항을 감소시키기 위하여 각각의 상측에 Ti실리사이드막을 구비하는 MOSFET에서 MOSFET의 표면을 보호 평탄화시키는 층간 절연막으로서의 다량의 B을 함유하는 BSG막을 사용하고 일차로 형성된 C49상의 Ti실리사이드막을 안정된 C54상의 Ti실리사이드막으로 안정화시키는 이차 RTP 공정을 상기 BSG막의 재유동 공정과 함께 진행하여 상기 BSG막 내부의 B이 상기 Ti 실리사이드막으로 확산되도록 확산되도록 하여 상기 P-소오스/드레인 영역에서의 B확산을 방지하였으므로, P+ 소오스/드레인 영역 형성을 위한 B이온 주입량을 증가시키지 않아도 되므로 얕은 접합의 형성이 용이하고, 펀치 쓰루 전압이 증가되며, 소자의 전류 구동능력이 향상되어 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있다.

Description

모스 전계효과 트랜지스터의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1E도는 본 발명에 따른 모스 전계효과 트랜지스터의 제조공정도.

Claims (6)

  1. 반도체 기판상에 게이트 산화막을 형성하는 공정과, 상기 게이트 산화막 상에 게이트전극을 형성하는 공정과, 상기 게이트전극의 양측벽과 반도체 기판에 산화막 스페이서와 소오스 드레인 영역을 형성하는 공정과, 상기 구조의 전표면에 Ti층을 형성하는 공정과, 상기 Ti층을 게이트전극 및 소오스/드레인 영역의 실리콘과 Ti를 반응시켜 Ti실리사이드막을 형성하는 공정과, 상기 반응하지 않은 Ti를 제거하는 공정과, 상기 구조의 전표면에 BSG막을 형성하는 공정과, 상기 BSG막을 재유동시키며 Ti 실리사이드막을 이차 열처리하여 안정화시키는 공정을 구비하는 모스 전계효과 트랜지스터의 제조방법.
  2. 제1항에 있어서, 상기 Ti층을 1500Å 이하의 두께로 형성하는 것을 특징으로 하는 모스 전계효과 트랜지스터의 제조방법.
  3. 제1항에 있어서, 상기 열처리 공정을 급속 열처리 방법으로서 550∼750℃에서 5∼40초간 실시하는 것을 특징으로 하는 모스 전계효과 트랜지스터의 제조방법.
  4. 제1항에 있어서, 상기 일차 열처리 후의 Ti실리사이드막이 C49상인 것을 특징으로 하는 모스 전계효과 트랜지스터의 제조방법.
  5. 제1항에 있어서, 상기 이차 열처리 후의 Ti실리사이드막이 C54상인 것을 특징으로 하는 모스 전계효과 트랜지스터의 제조방법.
  6. 제1항에 있어서, 상기 Ti실리사이드막을 Cr,Mo,W 및 Nb등의 실리사이드막으로 대신 형성하는 것을 특징으로 하는 모스 전계효과 트랜지스터의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950066182A 1995-12-29 1995-12-29 모스 전계효과 트랜지스터의 제조방법 Ceased KR970054418A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950066182A KR970054418A (ko) 1995-12-29 1995-12-29 모스 전계효과 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950066182A KR970054418A (ko) 1995-12-29 1995-12-29 모스 전계효과 트랜지스터의 제조방법

Publications (1)

Publication Number Publication Date
KR970054418A true KR970054418A (ko) 1997-07-31

Family

ID=66637185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950066182A Ceased KR970054418A (ko) 1995-12-29 1995-12-29 모스 전계효과 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR970054418A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010060156A (ko) * 1999-12-27 2001-07-06 다니구찌 이찌로오, 기타오카 다카시 반도체 장치 및 그 제조 방법
KR20030072197A (ko) * 2002-03-05 2003-09-13 미쓰비시덴키 가부시키가이샤 반도체장치의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010060156A (ko) * 1999-12-27 2001-07-06 다니구찌 이찌로오, 기타오카 다카시 반도체 장치 및 그 제조 방법
KR20030072197A (ko) * 2002-03-05 2003-09-13 미쓰비시덴키 가부시키가이샤 반도체장치의 제조방법

Similar Documents

Publication Publication Date Title
US5753557A (en) Bridge-free self aligned silicide process
JPH02181934A (ja) Ｍｉｓ型半導体装置およびその製造方法
KR960035908A (ko) 모스 전계효과 트랜지스터의 제조방법
US6335252B1 (en) Semiconductor device manufacturing method
US7468303B2 (en) Semiconductor device and manufacturing method thereof
KR970024304A (ko) 박막 트랜지스터 제조방법
JPS6344770A (ja) 電界効果型トランジスタの製造方法
US5783486A (en) Bridge-free self aligned silicide process
KR970054418A (ko) 모스 전계효과 트랜지스터의 제조방법
KR980006438A (ko) 실리사이드를 이용한 폴리 실리콘 박막트랜지스터 및 제조 방법
JPS6344769A (ja) 電界効果型トランジスタ及びその製造方法
JPH07161978A (ja) 埋め込みチャネル型ｍｏｓトランジスタおよびその製造方法
JPH03203270A (ja) 半導体装置
JPH07263690A (ja) サリサイド構造を有する半導体装置とその製造方法
KR0147677B1 (ko) 반도체소자의 제조방법
KR970054416A (ko) 모스 전계효과 트랜지스터의 제조방법
JPH11307766A (ja) 半導体装置およびその製造方法
KR100309137B1 (ko) 반도체소자제조방법
JPH04354329A (ja) 半導体装置の製造方法
KR950012645A (ko) 반도체 장치의 박막 트랜지스터 제조방법
KR960026439A (ko) 반도체 소자의 트랜지스터 형성방법
KR980006506A (ko) 모스트랜지스터 제조방법
KR980006469A (ko) 모스트랜지스터 및 그 제조방법
KR970054387A (ko) 모스트랜지스터 제조 방법
KR970003700A (ko) 모스 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000