KR970054523A - 박막 트랜지스터의 제조방법 - Google Patents

박막 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR970054523A
KR970054523A KR1019950069504A KR19950069504A KR970054523A KR 970054523 A KR970054523 A KR 970054523A KR 1019950069504 A KR1019950069504 A KR 1019950069504A KR 19950069504 A KR19950069504 A KR 19950069504A KR 970054523 A KR970054523 A KR 970054523A
Authority
KR
South Korea
Prior art keywords
plasma
thin film
depositing
manufacturing
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1019950069504A
Other languages
English (en)
Inventor
홍택기
홍흥기
손기근
이우봉
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950069504A priority Critical patent/KR970054523A/ko
Publication of KR970054523A publication Critical patent/KR970054523A/ko
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation

Landscapes

  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 입계에 의한 누설전류를 감소시킬 수 있는 폴리실리콘층을 채널 영역으로 이용하는 박막 트랜지스터의 제조방법에 관한 것이다. 이와 같은 본 발명의 박막 트랜지스터 제조방법은 반도체 기판에 소정 두께의 산화막을 증착하는 단계; 산화막 상부에 게이트 전극 패턴을 형성하는 단계; 전면에 폴리실리콘을 증착하는 단계; 폴리실리콘 층에 소오스, 드레인의 접합층과 채널영역을 형성하는 단계; 폴리실리콘층에 PH3+N2, NH3, AsH3+N2개스중 어느 하나를 선택적으로 공급하여 플라즈마 처리하는 단계를 포함하는 것을 특징으로 한다.

Description

박막 트랜지스터의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제1실시예에 따른 박막 트랜지스터의 제조시, 채널 영역으로 사용되는 폴리실리콘의 입계에서의 단면구조 및 입계 전위를 보여주는 도면.

Claims (7)

  1. 반도체 기판에 소정 두께의 산화막을 증착하는 단계; 산화막 상부에 게이트 전극 패턴을 형성하는 단계; 게이트 전극 패턴을 포함한 전면에 게이트 산화막을 증착하는 단계; 전면에 폴리실리콘을 증착하는 단계; 상기 폴리실리콘 층에 소오스, 드레인의 접합층과 채널영역을 형성하는 단계; 상기 단계까지의 결과적인 웨이퍼를 소정의 기체를 공급하여 플라즈마 처리하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  2. 제1항에 있어서, 상기 플라즈마 처리에서 소정의 기체는 PH3+N2인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  3. 제2항에 있어서, 상기 플라즈마의 처리온도는 250∼500℃범위로 하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  4. 제1항에 있어서, 상기 플라즈마 처리에서 소정의 기체는 NH3인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  5. 제4항에 있어서, 상기 플라즈마 처리온도는 250∼500℃범위로 하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  6. 제1항에 있어서, 상기 플라즈마 처리에서 소정의 개스는 AsH3+N2인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  7. 제6항에 있어서, 상기 플라즈마 처리온도는 250∼500℃범위로 하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950069504A 1995-12-30 1995-12-30 박막 트랜지스터의 제조방법 Ceased KR970054523A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950069504A KR970054523A (ko) 1995-12-30 1995-12-30 박막 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950069504A KR970054523A (ko) 1995-12-30 1995-12-30 박막 트랜지스터의 제조방법

Publications (1)

Publication Number Publication Date
KR970054523A true KR970054523A (ko) 1997-07-31

Family

ID=66639679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950069504A Ceased KR970054523A (ko) 1995-12-30 1995-12-30 박막 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR970054523A (ko)

Similar Documents

Publication Publication Date Title
KR950030282A (ko) 박막 트랜지스터의 제조방법
KR970054523A (ko) 박막 트랜지스터의 제조방법
KR970018720A (ko) 박막트랜지스터 제조방법
WO1998053491A3 (en) Manufacture of a semiconductor device with a mos transistor having an ldd structure
KR950001900A (ko) 비정질 실리콘 및 다결정 실리콘을 이용한 새로운 전극구조의 형성방법
KR970054387A (ko) 모스트랜지스터 제조 방법
KR920008963A (ko) Mos트랜지스터의 채널도핑방법
KR930011300A (ko) 마스크롬 제조방법
KR970008650A (ko) 모오스 트랜지스터의 제조방법
KR970030900A (ko) 박막트랜지스터 제조방법
KR950004592A (ko) 박막트랜지스터 제조방법
KR950012645A (ko) 반도체 장치의 박막 트랜지스터 제조방법
KR960026973A (ko) 박막트랜지스터 제조방법
KR970004038A (ko) 플래시 이이피롬 및 그 제조방법
KR940016894A (ko) 박막트랜지스터 제조방법
KR970013111A (ko) 저전압 및 고전압용 모오스 트랜지스터의 제조공정
KR940003093A (ko) 반도체 장치의 박막 트랜지스터 제조방법
KR950030384A (ko) 박막 트랜지스터 구조
KR960006056A (ko) 박막트랜지스터 제조방법
KR970053040A (ko) Cmos 트랜지스터의 제조 방법
KR960043169A (ko) 반도체 소자의 트랜지스터 제조방법
TW198130B (en) Structure and method of manufacturing thin film transistors
KR920015592A (ko) Ldd구조의 트랜지스터 제조방법
KR970013407A (ko) 모스 트랜지스터 제조 방법
KR950021749A (ko) 반도체소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000